KR100369789B1 - 플라즈마처리방법및장치 - Google Patents

플라즈마처리방법및장치 Download PDF

Info

Publication number
KR100369789B1
KR100369789B1 KR1019960043707A KR19960043707A KR100369789B1 KR 100369789 B1 KR100369789 B1 KR 100369789B1 KR 1019960043707 A KR1019960043707 A KR 1019960043707A KR 19960043707 A KR19960043707 A KR 19960043707A KR 100369789 B1 KR100369789 B1 KR 100369789B1
Authority
KR
South Korea
Prior art keywords
etching
sample
plasma
gas
etched
Prior art date
Application number
KR1019960043707A
Other languages
English (en)
Other versions
KR970072118A (ko
Inventor
가쯔야 와따나베
사부로 가나이
료지 하마사끼
쯔요시 요시다
유타까 오모또
마사유끼 고지마
슈운지 사사베
다다미쯔 가네끼요
다까즈미 이시즈
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7255972A external-priority patent/JPH09102484A/ja
Priority claimed from JP10495196A external-priority patent/JPH09293725A/ja
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR970072118A publication Critical patent/KR970072118A/ko
Application granted granted Critical
Publication of KR100369789B1 publication Critical patent/KR100369789B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

전자파에 의해 플라즈마를 발생시켜 시료를 처리하는 방법에 있어서, 방전영역으로 되는 진공용기의 내부에 탄화규소(SiC) 등의 탄소를 함유하는 물질을 설치하는 구성으로 하여, 가공정밀도와 선택비를 동시에 만족시킬 수 있다.
또한, 매엽식의 드라이에칭 장치를 이용하여, 에칭실내를 O2클리닝 처리하고, 에칭실의 내벽온도를 설정·제어한 후, 시료를 에칭실로 반송하고 BCl3/Cl2/CH4/Ar가스를 사용하여 레지스트막 패턴을 마스크로 하여 TiN갭층, Al-Cu 합금층, 및 TiN 배리어층을 순차 플라즈마 에칭함으로써, 에칭후에 제거하기 쉬운 측벽보호실을 형성시킬 수 있다.

Description

플라즈마 처리방법 및 장치.
본 발명은 전자파에 의해 플라즈마를 발생시켜 시료를 처리하는 방법 또는 장치, 특히 반도체 제조프로세스에 관한 발명으로, 메탈배선막의 에칭프로세스에 적용할 수 있다.
LSI의 AL배선의 대부분은 TiN 갭층/Al-Cu 합금/TiN 배리어층의 3층구조가 채용되고 있다. 상기 배선의 패터닝에는 BCl3/Cl2가스에 의한 드라이에칭이 널리 사용되고 있다. BCl3/Cl2계의 에칭에서는, Al-Cu 합금의 에칭속도 쪽이 TiN의 에칭속도보다 크기 때문에, 도 7의 종래의 다층 Al배선의 단면형상도에 나타낸 바와 같이 Al-Cu합금층(308)에 사이드에칭(305)이 발생하거나, TiN 갭층(303) 바로 아래의Al-Cu 합금층(303)에 노치(306)가 발생한다고 하는 과제가 있다. 또한, 도 7에 있어서, 302는 TiN 배리어층이고, 301은 절연막이고, 300은 반도체기판이다.
양호한 가공형상을 실현하기 위해서는, 측벽보호막의 형성을 제어하면서 Al배선의 에칭을 행할 필요가 있다. 그 대책으로서, 예를들어 Journal of Vacuum Science & Technology, Al0권, 제 4호, 페이지 1232-1237에 기재된 바와 같이, N2를 BCl3/Cl2계의 가스에 첨가하여 노치(306)의 저감 및 Al-Cu 합금층(303)의 이방성가공을 달성하고 있다. 상기 수단에 의한 측벽보호막은 BCl3로부터의 B와 TiN층의 N반응에 의한 BN화합물을 함유하고 있어, 종래의 BCl3/Cl2계 에칭에 비하여 형상제어에 효과적인 측벽보호막으로 되어 있다.
또한, 종래 알루미늄 및 알루미늄 합금을 감압하에서 플라즈마 에칭하는 것으로, 일본국 특개 소 60-169140호 공보에 기재된 바와 같이, 한쌍의 전극 웨이퍼 설치측의 전극에 13.54MHz의 고주파전력을 인가하고, BCl3＋Cl2가스에 CH4가스를 첨가하고, 고속으로 또한 이방성의 에칭을 낮은 고주파수로 달성하여 레지스트의 손상을 억제하도록 한 것이 있다.
상술한 BCl3/Cl2계 에칭가스에 N2를 첨가하는 방법에서는, BN화합물을 함유하는 측벽보호막이 효율좋게 형성됨으로써 노치(306)를 저감한다. 그러나, 상기 BN화합물을 함유하는 측벽보호막은 화학적으로 강한 결합을 가지기 때문에, 에칭에 이어서 어싱공정·용액처리에 의해 제거되기 어렵다고 하는 과제가 있다. 또, 에칭실 내벽에 있어서도 BN화합물의 생성·퇴적반응이 일어나기 때문에, 에칭장치내에서 이물이 발생하기 쉬워, LSI 양산적용시에는 문제로 된다. 따라서, BN화합물 대신에, 강고하고 또 에칭후에 제거하기 쉬운 측벽보호막을 형성하는 수단이 필요해진다.
그런데, 상술한 바와 같이 적층메탈 배선의 에칭프로세스에 있어서는 수직가공을 행하기 위하여 측벽보호막을 형성하는 기술이 사용되고 있다. 측벽보호막이 되는 물질은 주로 포토레지스트로부터 공급되기 때문에, 대(對)포토레지스트 선택비를 크게하면 측벽보호막으로 되는 물질의 공급이 부족하여 가로방향의 에칭이 진행하여, 수직가공을 행하는 것이 곤란해진다. 역으로 수직가공을 행하기 위하여 측벽보호막으로 되는 물질의 공급을 충분히 행하고자 하면, 포토레지스트의 에칭속도를 높이게 되어, 대포토레지스트의 에칭선택비는 작아진다. 이와 같이 가공정밀도, 가공형상과 선택비는 서로 트레이드오프의 관계로 되어 있다.
또 한편, 플라즈마 에칭에 있어서는 플라즈마에 의해 포토레지스트 마스크도 깎여지고, 그 깎여진 포토레지스트가 피에칭 측면에 부착하여 측벽보호막의 역할을 한다. 그러나, 근년 ASIC 또는 로직과 같이 포토레지스트 마스크가 에칭면적에 대하여 적은, 예를들어 웨이퍼면적의 30% 이하, 환언하면 피에칭부의 면적이 70% 이상의 것에 있어서는, 에칭시에 플라즈마에 의해 깎여지는 포토레지스트의 절대량도 적고, 측벽보호막으로서의 역할도 작아, 별도의 측벽보호막을 적극적으로 형성할 필요가 있다.
또, 상술한 일본국 특개 소 60-169140호 공보에 기재된 프로세스는, 단순히고속으로 또 이방성의 에칭을 낮은 고주파 전력으로 달성하고, 레지스트의 손상을 억제하는 것에 대해서만 개시되어 있고, 측벽보호막의 역할에 대해서는 어떠한 개시도 되어 있지 않다.
본 발명의 제 1목적은, 가공정밀도, 가공형상과 선택비 사이의 트레이드오프의 관계를 해소하여, 가공정밀도, 가공형상과 선택비를 동시에 만족하는 플라즈마 처리방법 및 장치를 제공하는데 있다.
본 발명의 제 2목적은, 피에칭부의 면적이 레지스트 마스크의 면적보다 큰 시료에 있어서, 확실한 에칭형상을 얻을 수 있는 에칭방법을 제공하는데 있다.
본 발명의 제 3목적은, 에칭후에 제거하기 쉽고, 또 에칭시의 형상제어가 용이한 측벽보호막을 형성시키면서 처리할 수 있는 에칭방법을 제공하는데 있다.
도 1은 본 발명의 일 실시예를 나타내는 탄화규소(SiC)제의 통을 반도체 제조장치의 진공용기 내면을 따라 설치한 예,
도 2는 도 1의 반도체 제조장치내에 놓여진 피처리물(메탈배선막)의 표면에서 일어나는 에칭반응의 개념도,
도 3은 본 발명의 일 실시예를 나타내는 탄화규소(SiC)제의 커버로 반도체 제조장치의 시료대를 덮은 예,
도 4는 본 발명의 일 실시예를 나타내는 탄화규소(SiC)제의 통을 반도체 제조장치의 진공용기 내면을 따라 설치한 다른 예,
도 5a, b, c는 본 발명의 실시예인 처리가스를 이용하여 시료를 에칭할 때의 시료의 단면을 나타낸 도,
도 6은 본 발명의 실시예인 처리가스를 사용하여 시료를 에칭하는 에칭장치의 개략도,
도 7은 종래의 처리가스를 이용하여 Al배선을 에칭했을 때의 Al배선의 단면형상을 나타낸 도,
도 8a, b은 본 발명을 적용하여 제조되는 반도체장치의 일례를 나타내는 단면도.
※ 도면의 주요부분에 대한 부호의 설명
1, 2, 4: 마이크로파3: 원구형(圓矩形)변환도파관
5: 솔레노이드 코일6: 전자파 투과부재
7: 진공용기8: 피처리물
9: 탄화규소10: 가스도입경로
15: 플라즈마16: Si기판
17: TiN 배리어층18: Al층
19: TiN 갭층20: 포토레지스트
상기 제 1목적을 달성하기 위한 처리방법 및 장치를 이하에 기재한다.
가공정밀도, 가공형상과 선택비를 동시에 만족하기 위해서는 측벽보호막의 재료가되는 물질(주로 탄소)의 공급을 포토레지스트 이외에서 행해주면 된다. 플라즈마 중에 측벽보호막의 재료가 되는 물질이 피처리물의 수직가공을 행하는데 필요한 만큼 존재한다면 포토레지스트를 적극적으로 에칭할 필요가 없어지기 때문에, 대레지스트 선택비를 크게 할 수 있게 된다.
그것을 위해서는, 방전영역으로 되는 진공용기의 내부 중 적어도 일부에 탄화규소(SiC) 등의 탄소를 함유하는 물질을 배치하는 것, 예를들어 진공용기의 벽을탄화규소(SiC) 등의 탄소를 함유하는 물질로 덮는 것과, 시료대의 표면을 탄화규소(SiC) 등의 탄소를 함유하는 물질로 덮는 것 등이 필요하다.
전자파에 의해 플라즈마를 발생시켜 시료를 처리하는 플라즈마 처리장치에서는, 방전영역으로 되는 진공용기의 내부에 있는 물질의 표면은, 생성된 플라즈마에 노출된 상태로 되어 있어, 표면이 플라즈마에 의해 에칭되어, 진공용기의 표면을 구성하는 물질이 플라즈마 중으로 방출된다.
방전영역으로 되는 진공용기의 내부에 탄화규소(SiC) 등의 탄소를 함유하는 물질을 설치함으로써, 표면이 에칭되어 플라즈마 중에 규소(Si), 탄소(C)가 방출된다. 플라즈마 중에 방출된 탄소(C)가 피처리물의 에칭시에 측벽보호막으로서 작용하기 때문에 수직가공이 가능해진다. 그 때문에, 측벽보호막의 제료가 되는 물질을 공급할 목적으로 포토레지스트를 에칭할 필요가 없어지고, 피처리물의 가공형상을 수직으로 유지한 채 포토레지스트의 에칭속도를 저하시킬 수 있기 때문에, 대포토레지스트 선택비가 향상된다.
상기 제 2목적은, 레지스트 마스크 면적이 30%이하에서 패턴이 형성된 시료를, 유기물을 보급하여 플라즈마화된 처리가스에 의해 에칭함으로써 달성된다. 또, 웨이퍼 면적에 대하여 피에칭면적이 70% 이상인 Al계 배선막을 가진 웨이퍼를 유기물이 첨가된 플라즈마에 의해 에칭함으로써 달성된다.
또한, 제 3목적을 달성하기 위하여, 매엽식 에칭장치의 에칭실을 O2플라즈마 클리닝하여 유기물을 제거한 후, 챔버의 벽면온도를 80 내지 250℃의 소정온도로제어하고 BCl3, Cl2, CH4및 Ar의 혼합가스에 의해 유기레지스트막 마스크를 이용하여 다층Al배선을 플라즈마 에칭한다. 그 때의 가스질량 유량비는 Cl2:100에 대하여 BCl3,CH4및 Ar이 각각 5 내지 50, 1 내지 20, 50 내지 500의 비이다. 상기 O2플라즈마 클리닝은, 복수매의 연속처리마다 혹은 웨이퍼 처리 1매마다 행하면 된다.
본 발명을 사용하면, CH4로부터 해리된 유기성분이 효율좋게 측벽보호막을 형성하기 때문에, 사이드에칭 및 노치를 억제할 수 있고, 양호한 가공형상의 다층 Al배선의 에칭이 가능해진다. 또, Ar을 첨가함으로써 그 스퍼터 효과에 의해 측벽보호막의 두께를 콘트롤 할 수 있고, 가공형상의 제어성을 더욱 향상시킬 수 있다. 상기 방식에 의해 형성된 측벽보호막은 통상의 후공정에 의해 용이하게 제거할 수 있다. 또, CH4의 첨가가 에칭장치의 메인테넌스성에 영향을 주지는 않는다. 통상, CH4등과 같은 유기계 가스를 첨가한 에칭을 양산(量産)에 적용하면 가공형상에 경시변화가 나타나는데, 본 발명에서는 정기적인 O2클리닝에 의한 챔버내 유기물의 제거와 챔버벽면 온도의 제어에 의해 에칭분위기의 안정성, 재현성의 향상을 도모하여 양산으로의 적용을 가능하게 한다.
(실시예)
실시예 1
본 발명의 제 1실시예를 도 1, 도 2에 의해 설명한다. 본 실시예는 반도체 제조장치의 진공용기 내면에 탄소(C)를 함유하는 물질로서 탄화규소(SiC)제의 통을설치한 예이다. 플라즈마를 생성하는 수단으로서 마이크로파와 자계를 이용하고, 염소가스(Cl2)를 이용하여 메탈배선막 TiN/Al/TiN의 에칭을 행하는 경우에 대하여 기재한다. 도 1은 장치구성을, 도 2는 장치내의 시료대에 적재된 메탈배선막 TiN/Al/TiN의 에칭 개념도를 나타낸다.
도 1에 있어서, 1은 마이크로파를 발생하는 마그네트론, 2는 마이크로파를 전파하는 도파관, 3은 원구형 변환도파관, 4는 마이크로파를 공진여기하는 공동부, 5는 자장을 발생하는 솔레노이드코일, 6은 전자파 투과부재(예를들어 석영평판), 7은 진공용기, 8은 피처리물을 탑재하는 홀더, 9는 탄화규소(SiC)제의 내통, 10은 가스도입경로, 도시하고 있지 않지만 진공용기(7)를 진공으로 감압하기 위한 터보분자 펌프, 진공용기(7)의 압력 조정을 행하는 배리어블밸브, 조인용 진공펌프를 진공용기(7)에 연결하여 설치하고 있다. 14는 홀더에 에칭을 위한 RF바이어스 전압을 인가하기 위한 고주파전원이다.
도 2에 있어서, 9는 탄화규소(SiC)제의 내통, 15는 생성된 플라즈마, 16은 홀더(8)에 적재된 시료의 Si기판, 17은 적층메탈 배선막의 TiN 배리어층, 18은 적층메탈 배선막의 Al층, 19는 적층메탈 배선막의 TiN 갭층, 20은 포토레지스트를 나타낸다.
마그네트론(1)에서 발생한 마이크로파는 도파관(2), 원구형 변환도파관(3)을 경유하고, 공동부(4), 전자파 투과부재(6)를 거쳐 진공용기(7)로 유도된다. 진공용기(7)의 내부는 터보분자 펌프와 조인용 진공펌프에 의해 감압되어 있다. 시료를 처리하는 경우, 프로세스 가스를 가스도입경로(10)로부터 진공용기(7)로 유도한다. 진공용기(7)의 내부압력을 조절하기 위하여 배리어블밸브를 설치하고 있다. 진공용기(7)의 주위에는 솔레노이드 코일(5)이 설치되어 있어, 진공용기(7)의 내부에는 자계가 존재한다. 전자는 자계와 전자파의 상호작용에 의해 효율좋게 가속되어 이온과 충돌하여 플라즈마(15)를 생성한다. 진공용기(7)내에서 생성된 플라즈마(15)는 벽을 향해 확산되고, 탄화규소(SiC)제의 내통(9) 표면에 충돌한다. 이 때, 탄화규소(SiC)제의 내통(9) 표면이 에칭되고, 플라즈마(15)중에 탄소(C)가 유리된다.
적층메탈 배선막의 Al(18), TiN(17, 19)은 플라즈마중의 염소(Cl)에 의해 에칭이 진행된다. 특히 염소(Cl)에 의한 Al의 에칭은 등방성인데, 탄화규소(SiC)제의 내통(9) 표면으로부터 공급된 탄소(C)가 플라즈마(15)중에 충분히 존재하기 때문에, 탄소(C)가 Al(18)의 표면을 덮어 보호막으로 작용하여, 에칭이 진행되지 않는다. Si기판(16)에 평행한 면에 대해서는 RF바이어스가 걸리기 때문에 탄소(C)가 Al(18)의 표면으로부터 제거되어 에칭이 진행하지만, Si기판(16)에 수직인 면에 대해서는 RF바이어스가 걸리지 않기 때문에 탄소(C)가 Al(18)의 표면으로부터 제거되지 않아 에칭이 진행하지 않기 때문에 Al의 에칭형상은 수직으로 된다.
또한, 탄화규소(SiC)제의 내통으로서는, 1 내지 30mm정도의 두께를 가지는 SiC의 소결체나, 카본원통에 수십 마이크론 내지 수mm두께의 고순도 SiC를 코팅한 것 등을 사용할 수 있다.
탄화규소(SiC)제의 내통(9) 대신에, 카본제 내통을 사용하여도 같은 효과가 얻어진다. 단, 클리닝용에 산소가스 플라즈마를 사용하는 경우, 카본제 내통은 탄화규소(SiC)제 내통에 비하여 소모가 크다는 결점이 있다.
또, 지금까지는 TiN/Al/TiN적층막의 예를 나타냈는데, 피에칭막의 재질이나 구조는 이것에 한정되는 것은 아니다. Al대신에 Si, Cu 등을 함유하는 Al합금막인 경우는 물론, 상부/하부의 TiN대신에 Ti, W, Si를 함유하는 재료(예를들어, TiW, WSi, Ti, W, 아몰퍼스실리콘)를 사용하는 경우에도 효과적임은 물론이다. 단, 상기 효과는 메탈의 단층막에 비하여 2층이상의 다층막에 있어서 특히 현저한 효과가 얻어진다.
또, 본 실시예에서 사용하는 가스로서는 염소를 사용하였으나, 염소단독 가스에 한정되지 않는다. 본 실시예의 매스플로우 콘트롤러(207a, b, c, d)에 의해 사용하는 처리가스를 선택할 수 있다. 염소를 함유하는 가스를 사용하여도 된다.
예를들어 도 1에서 각 봄베(BCl3), 봄베(30), Cl2봄베(31), CH4봄베(32), Ar봄베(33)로부터의 유량을 매스플로우 콘트롤러로 제어함으로써, 후술하는 측벽가공형상이 양호한 처리가스와 병용함으로써 더욱 효과를 갖는다. 브롬을 함유하는 가스를 사용하는 경우에는, 염소가스의 경우에 비하여 효과가 약간 약해지지만, 근접한 효과를 얻을 수 있다.
실시예 2
본 발명의 두 번째 실시예를 도 3에 의해 설명한다. 본 실시예는 탄화규소(SiC)의 커버로 반도체 제조장치의 시료대를 덮은 예이다.
도 3에 있어서 21은 탄화규소(SiC)의 커버이다. 다른 구성부품에 대해서는 도 1과 공통된다.
탄소(C)의 공급이 탄화규소(SiC)의 커버(21)로부터 행해지는 것 이외에는 실시예 1과 같다. 단, 탄소(C)의 공급이 시료의 주변에 가깝기 때문에 시료에 대하여 보다 효과적인 이점이 있다. 또, 탄화규소(SiC)나 카본은 도전성을 가지고 있다. 이 때문에, 정전흡착막을 시료대에 사용할 때 등에는, 시료대와 플라즈마 사이의 직류적인 리크를 배제할 목적으로, 커버(21)와 시료대 사이에 절연체를 설치하는 쪽이 바람직하다.
실시예 3
도 1, 도 3에서는 마이크로파 전력과 자장에 의해 플라즈마를 생성시키는 예를 서술하였으나, 플라즈마의 생성방법은 이것에 한정되는 것은 아니다. 도 4에 1 내지 20MHZ의 RF전력원(23)의 출력을 코일(22)에 인가하여 플라즈마(15)를 발생시키는 예를 나타낸다. 홀더(8)상에 피처리물(26)을 탑재한다. RF전력은, 유전체(24)를 통과해 플라즈마 중으로 투입된다. 유전체(24)와 금속용기(25)로 구성되는 진공용기의 내부에 탄화규소(SiC)제 등의 탄소를 함유하는 물질의 내통(9)을 설치함으로써, 도 1과 같은 효과가 얻어진다.
실시예 4
본 발명의 일 실시예를 도 5에 나타내는 시료 단면도 및 도 6에 나타내는 에칭장치의 개략도를 사용하여 설명한다. 도 5a에 나타낸 바와 같이 반도체 기판(100)상에 퇴적된 절연막(101), TiN 배리어층(102), Al-Cu 합금층(103), 및 TiN 갭층(104)상에 소망하는 패턴 레지스트막(105)을 구비한 시료를 유자장 마이크로파 에칭장치의 시료교환실에 투입하였다. 상기 에칭장치에서는 도 6에 나타낸바와 같이 마그네트론(1)에서 발생한 마이크로파가 도파관(2), 도입창(6)을 거쳐 에칭실(7)로 전해지고, 거기서 자장제어코일(5)에 의해 형성된 자장과 전자 사이크로트론 공명을 일으켜 고밀도 플라즈마를 생성한다. 또, 시료홀더(8)에는 고주파전원(14)이 접속되어, RF바이어스를 독립적으로 인가할 수 있다. 상기 시료를 에칭실(7)에 투입하기 전에, O2클리닝 처리를 실시하여 에칭실내의 유기물을 제거하였다. 클리닝 조건은 O2유량 100sccm, 전가스압 2pa, 마이크파 출력 800W이다. 에칭실(7)의 내벽온도를 100℃로 설정·제어한 후, 상기 시료를 에칭실(7)로 반송하고, 상기 레지스트막(105)패턴을 마스크로 하여 TiN 갭층(104), Al-Cu 합금층(103), 및 TiN 배리어층(102)을 순차 에칭하였다.
이 때 주요한 에칭조건을 규정한 케이스(1)로서, 가스유량 BCl3:20sccm, Cl2:80sccm, CH4:4sccm, 전가스압 2Pa, 마이크로파 출력 800W, RF파워 60W, 기판온도 40℃로 하면 도 5b에 나타내는 결과로 된다. 또, 케이스(2)로서, 가스유량 BCl3:20sccm, Cl2:80sccm, CH4:4sccm, Ar: 96sccm, 전가스압 3Pa로 하면 도 5c에 나타내는 결과로 된다. 여기서, 그 이외의 에칭조건은 도 5b에 나타낸 경우와 같다. 여기서 가스유량의 제어는 모두 매스플로우 제어에 의한 유량콘트롤러(207)를 사용하고 있다. 또, 플라즈마 발광 모니터를 사용하여 판정한 TiN 배리어층(102)의 에칭이 종료된 후도, 계속 15초간 에칭을 계속하였다.
상술한 에칭처리후의 시료 단면형상은, 케이스(1)의 경우, 도 5b에 나타낸 바와 같이 측벽보호막이 형성되어, 그 에칭형상이 제어가능함을 알 수 있다. 이경우, 측벽보호막은 CH4가스에 의한 플라즈마중에 함유된 C, CH의 유기성분에 의해 형성되며, 그 성분은 유기물로 이루어지는 레지스트 마스크와 동일한 성분으로 된다. 따라서, 상기 측벽보호막은 레지스트 어싱과 같은 프로세스로 제거할 수 있게 된다. 또, 이 경우는 CH4가스에 의한 측벽보호막이 너무 두껍기 때문에 순(順)테이퍼(도면에 나타내는 바와 같이 아래를 향해 넓어진 테이퍼를 말함)로 되었다. 즉, 플라즈마 중에 함유된 C, CH의 유기성분이 측벽보호막으로서 부착되고, 그 유기성분이 많기 때문에 마스크로 되어 에칭과 함께 테이퍼상으로 넓어지게 된다.
또, 측벽보호막의 두께는 CH4가스의 양을 변화시킴으로써 콘트롤할 수 있고, 그 최적화에 의해 수직에칭도 가능해진다. 본 과정을 이용함으로써, 예를들어 ASIC 또는 로직과 같이 패턴화된 레지스트 마스크의 면적보다, 피에칭부의 면적 쪽이 큰 특히 레지스트 마스크와 피에칭부의 면적비가 3:7과 같은 경우에는 효과적이다. 즉, 레지스트 마스크 면적이 30%이상, 예를들어 40%와 같은 경우, 플라즈마 에칭시에 플라즈마중의 이온작용에 의해 레지스트 마스크의 일부도 스퍼터 에칭되고, 상기 스퍼터에칭된 레지스트 일부가 에칭 측벽면에 부착하고, 다소는 측벽보호막으로서 작용하게 되나, 레지스트 마스크 면적이 30% 이하이면 스퍼터 에칭되는 레지스트의 양이 적어져 그 작용이 거의 없어진다. 이와 같이, 레지스트 마스크 면적이 적은 시료에 있어서는, CH4가스에 의한 레지스트 마스크와 동일 성분의 C, CH의 유기성분을 플라즈마중에 보급해 줄 수 있기 때문에, 효과적으로 측벽보호막을 형성할 수 있다.
또, 측벽보호막을 최소한으로 하여 수직에칭을 행할 수 있기 때문에, 도 8a에 나타낸 바와 같이 선폭:0.5μm이하, 패턴폭: 0.5μm이하, 깊이: 0.5μm이상의 미세형상의 적층구조 배선막도 에칭할 수 있다. 이것에 의해, 상기 미세형상으로 에칭된 부분에 절연막을 형성하고 도 8b에 나타내는 바와 같이 구성한 반도체장치를 제작할 수 있다. 여기서, 배선막은 절연막(107)으로 덮여지는 구성으로 되어 있다.
또, 케이스(2)의 경우는 도 5c에 나타내는 바와 같이 케이스(1)의 프로세스에 Ar가스를 첨가한 것으로, 수직에칭이 행해진다. 즉, Ar가스를 첨가함으로써, 에칭중의 Ar이온의 스퍼터성에 의해 측벽보호막의 두께가 제어되고, TiN 갭층(104), Al-Cu 합금층(103), TiN 배리어층(102)의 각 측면이 수직으로 가공된 것이라고 생각된다. 이 경우도 에칭측면은 에칭중의 부생성물, 즉 C, CH 등의 유기물로 이루어지는 측벽보호막(106)에 의해 덮여져 있다. 따라서, 상기 측벽보호막(106)도 에칭처리후의 후처리, 예를들어 레지스트 어싱에 의해 레지스트 마스크의 제거와 함께 용이하게 제거할 수 있다.
본 케이스(2)의 프로세스에 의하면, Ar가스의 첨가에 의해 측벽보호막의 두께를 케이스(1)의 경우보다 더욱 용이하게 제어할 수 있다. 즉, 케이스(1)의 경우는, CH4가스의 양이 원래 적어, 그 양을 조절하는 것이 어렵다. 이것에 대하여, 케이스(2)의 경우는 Ar 가스량이 많으므로 에칭형상에 맞게 최적의 유량비로 용이하게 설정할 수 있고, 이것에 의해 소망하는 에칭형상이 용이하게 얻어진다. 따라서, 레지스트 마스크가 적은 시료, 예를들어 면적이 작은 것(웨이퍼 면적의 30% 이하)또는 레지스트 마스크 두께가 얇은 것(1μm이하), 또는 대레지스트 선택비가 커서 그다지 레지스트가 깎이지 않는 것 등의 에칭에 적합하다.
본 실시예에 의하면 TiN 갭층(104) 바로 아래의 Al-Cu 합금층(103)에 노치가 발생하는 일 없이 양호한 형상의 다층 Al배선의 에칭을 행할 수 있다. 또, 에칭후 공정에 있어서의 레지스트막(105) 및 측벽보호막(106)의 제거가 용이하다. 또, O2클리닝 처리에 이어서 시료를 25매 연속하여 에칭처리하여도 가공형상의 변화는 거의 일어나지 않는다. 즉, 정기적으로 O2클리닝 처리에 이어서 상기 시료를 25매 연속하여 에칭처리하여도 가공형상의 변화는 거의 일어나지 않는다. 즉, 정기적으로 O2클리닝 처리를 적용함으로써, 다층 Al배선의 양산가공에 적합한 에칭방법을 제공할 수 있다. 여기서는, 통상의 1로트 25매의 연속처리에 대하여 효과가 확인되었으나, 제반 조건의 최적화에 의해 25매 이상의 연속처리도 가능하다. 또, 25매 이하의 연속처리, 예를들어 1매, 5매, 10매에 대해서도 물론 효과적이다. 본 실시예에서는 에칭실의 내벽온도를 100℃로 설정· 제어하고 있으나, 80 내지 250℃의 범위내에서 제어하여도, BCl3/Cl2/CH4/Ar유량비를 적절히 조절하여 같은 효과를 얻을 수 있다. 적합한 질량유량비의 목표는, Cl2100에 대하여 BCl3및 CH4가 각각 5 내지 50, 1 내지 20, 50 내지 500의 비이다. 본 실시예에서는 CH4, Ar가스를 BCl3/Cl2에 첨가한 경우에 대해 서술하고 있다. 다른 CxHyClZ(x, y, z=0∼8), CxHyBrz(x, y, z=0∼8)가스 중 적어도 하나 이상, 및 Ar, Xe, Kr 중 적어도 하나 이상의 혼합가스를 사용하여도 같은 효과가 기대되나, 실험 결과 CH4, Ar가스 첨가가 효과적임을 알 수 있었다. 또, 본 실시예에서는 BCl3/Cl2를 에칭가스로서 사용하고 있으나, SiCl4, CCl4등의 다른 염소계 가스를 사용하는 것도 효과적이다.
또, 본 실시예에서는 TiN/Al-Cu 합금층/TiN 적층막을 에칭하고 있으나, Al-Cu 합금층의 상하막이 Ti/TiN막 혹은 TiW막 또는 W막등이어도 상관없다. 또, 적층막에 한정되지 않고, Al단층막(Al 또는 Al합금의 단층막)이어도 같은 효과가 얻어진다. 본 실시예에서는 ECR형 에칭장치를 사용하고 있으나, 다른 플라즈마 에칭장치, 예를들어 ICP(Inductively Coupled Plasma)에칭장치를 사용하여도 같은 효과가 있다.
이상 설명한 바와 같이, 본 발명에 의하면 방전영역으로 되는 진공용기의 내부에 탄화규소(SiC) 등의 탄소를 함유하는 물질을 설치함으로써, 피처리물을 수직가공하기 위한 측벽보호막의 재료가 되는 탄소(C)가 플라즈마중에 포토레지스트 이외에서 공급되므로 포토레지스트의 에칭속도를 저하시킬 수 있게 되어, 대레지스트 선택비가 향상된다. 따라서, 반도체 제조장치, 특히 메탈배선막의 에칭프로세스에 본 발명을 적용함으로써 가공정밀도, 가공형상과 선택비 사이의 트레이드오프의 관계를 해소하고, 가공정밀도, 가공형상과 선택비를 동시에 만족시킬 수 있다.
본 발명을 사용하면 TiN 갭층(104) 바로 아래의 Al-Cu 합금층(103)에 노치가 발생하는 일 없이 양호한 형상의 다층 Al배선의 에칭을 행할 수 있다. 또, 에칭후공정에 있어서의 레지스트막(105) 및 측벽보호막(106)의 제거가 용이하다. 양산에 적용한 경우도 다층 Al배선의 가공형상의 경시변화가 없고, 장치의 메인테넌스성에 지장을 주는 일도 없다.
본 실시예에 의한 유기물을 가지는 에칭가스에 의하면, 레지스트 면적이 30% 이하에서 패터닝된 시료(예를들어, 논리 LSI 등의 ASIC제품)를 소망의 에칭형상으로 플라즈마 처리할 수 있다. 또, 레지스트 마스크의 막두께가 1μm이하인 경우에 있어서도, 에칭가스에 의해 유기물을 공급할 수 있기 때문에 소망의 에칭형상으로 플라즈마 처리할 수 있다. 본 실시예에 의하면, 선폭: 0.5μm 이하, 패턴폭: 0.5μm 이하, 깊이: 0.5μm 이상의 형상으로 에칭할 때에 형상제어가 가능하기 때문에 효과적이다.

Claims (11)

  1. 반도체 기판상에 형성된 다층 또는 단층 Al 배선을 에칭하는 배선재료의 에칭방법에 있어서,
    에칭하는 처리가스는 BCl3, Cl2, CHCl3또는 다른 CxHyClz(여기서 x, y 및 z는 0 내지 8이다) 및 CxHyBrz(여기서 x, y 및 z는 0 내지 8이다) 가스로 구성된 그룹으로부터 선택된 적어도 하나의 부재 및 Ar, Xe 및 Kr 가스의 그룹으로부터 선택된 적어도 하나의 부재를 포함하는 혼합 가스이고,
    플라즈마에 포함된 유기성분 탄소(C)와 유기성분 CH가 CxHy가스로서 처리되는 시료의 측벽 보호막을 형성하는 것을 특징으로 하는 배선재료의 에칭방법.
  2. 전자기파에 의해 플라즈마를 생성함으로써 시료를 처리하는 것을 포함하는 반도체 제조방법에 있어서,
    탄소를 함유하는 재료가 방출영역으로서의 진공용기의 내부의 적어도 일부에 배치되고,
    에칭하는 처리가스는 BCl3, Cl2, CHCl3또는 다른 CxHyClz(여기서 x, y 및 z는 0 내지 8이다) 및 CxHyBrz(여기서 x, y 및 z는 0 내지 8이다) 가스로 구성된 그룹으로부터 선택된 적어도 하나의 부재 및 Ar, Xe 및 Kr 가스의 그룹으로부터 선택된 적어도 하나의 부재를 포함하는 혼합 가스이고,
    상기 탄소를 함유하는 재료의 표면은 에칭되어 플라즈마내로 탄소를 방출하고,
    상기 플라즈마내로 방출된 상기 탄소(C)와, 상기 플라즈마에 포함된 유기성분 탄소(C)와 유기성분 CH가 상기 시료의 측벽보호막을 형성하는 것을 특징으로 하는 반도체 제조방법.
  3. 제 2항에 있어서,
    상기 탄소를 함유하는 재료는 진공용기의 내벽으로부터 분리되는 것을 특징으로 하는 반도체 제조방법.
  4. 제 1항에 있어서,
    에칭장치의 에칭실의 벽면온도를 80 내지 250℃범위 내의 소정 온도로 제어하고 BCl3, Cl2, CHCl3또는 다른 CxHyClz(여기서 x, y 및 z는 0 내지 8이다) 또는 CxHyBrz(여기서 x, y 및 z는 0 내지 8이다) 가스로 구성된 그룹으로부터 선택된 적어도 하나의 부재 및 Ar, Xe 및 Kr 가스의 그룹으로부터 선택된 적어도 하나의 부재를 포함하는 혼합 가스를 사용함으로써 플라즈마에 의해 상기 다층 또는 단층 배선이 에칭되는 배선재료의 에칭방법.
  5. 제 1항에 있어서,
    상기 혼합가스 내의 상기 BCl3, Cl2, CHCl3또는 다른 CxHyClz(여기서 x, y 및 z는 0 내지 8이다)의 질량유량비는 Cl2: 100에 대하여 BCl3가 5 내지 50, CHCl3또는 다른 CxHyClz(여기서 x, y 및 z는 0 내지 8이다) 또는 CxHyBrz(여기서 x, y 및 z는 0 내지 8이다)가 1 내지 20, 및 Ar, Xe 또는 Kr 가스가 50 내지 500이고,
    마스크로서 유기 레지스트막을 사용함으로써 상기 다층 또는 단층 Al배선이 에칭되는 것을 특징으로 하는 배선재료의 에칭방법.
  6. 제 1항 또는 제 4항에 있어서,
    에칭을 행하는 에칭실의 내부가 O2를 포함하는 가스의 방전에 의하여 클리닝된 후에 복수의 반도체 기판상의 상기 다층 또는 단층 Al배선이 연속하여 에칭되는 것을 특징으로 하는 배선재료의 에칭방법.
  7. 제 1항에 있어서,
    Al-Cu합금층과 TiN막, TiW막, W막 및 Ti막 중 어느 하나의 배리어메탈을 적층하여 상기 다층 Al배선이 생성되는 것을 특징으로 하는 배선재료의 에칭방법.
  8. 제 1항에 있어서,
    상기 시료는 상기 시료의 전체 상면의 30%이하의 포토레지스트 패터닝된 마스크 면적을 갖는 것을 특징으로 하는 배선재료의 에칭방법.
  9. 제 1항에 있어서,
    상기 시료는 상기 시료의 전체 상면의 70%이상의 에칭된 금속배선 면적을 갖는 것을 특징으로 하는 배선재료의 에칭방법.
  10. 제 2항에 있어서,
    상기 시료는 상기 시료의 전체 상면의 30%이하의 포토레지스트 패터닝된 마스크 면적을 갖는 것을 특징으로 하는 배선재료의 에칭방법.
  11. 제 2항에 있어서,
    상기 시료는 상기 시료의 전체 상면의 70%이상의 에칭된 금속배선 면적을 갖는 것을 특징으로 하는 배선재료의 에칭방법.
KR1019960043707A 1995-10-03 1996-10-02 플라즈마처리방법및장치 KR100369789B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7-255972 1995-10-03
JP7255972A JPH09102484A (ja) 1995-10-03 1995-10-03 プラズマ処理方法及び装置
JP10495196A JPH09293725A (ja) 1996-04-25 1996-04-25 配線材のエッチング方法
JP8-104951 1996-04-25

Publications (2)

Publication Number Publication Date
KR970072118A KR970072118A (ko) 1997-11-07
KR100369789B1 true KR100369789B1 (ko) 2003-03-26

Family

ID=26445313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043707A KR100369789B1 (ko) 1995-10-03 1996-10-02 플라즈마처리방법및장치

Country Status (4)

Country Link
US (1) US6156663A (ko)
EP (1) EP0779651A3 (ko)
KR (1) KR100369789B1 (ko)
TW (1) TW318265B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755804B1 (ko) 2005-12-27 2007-09-05 주식회사 아이피에스 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US6071820A (en) * 1997-09-30 2000-06-06 Siemens Aktiengesellschaft Method for patterning integrated circuit conductors
US6464843B1 (en) 1998-03-31 2002-10-15 Lam Research Corporation Contamination controlling method and apparatus for a plasma processing chamber
JP4554815B2 (ja) * 1998-03-31 2010-09-29 ラム リサーチ コーポレーション 汚染制御方法およびプラズマ処理チャンバ
KR20010080994A (ko) * 1998-11-12 2001-08-25 조셉 제이. 스위니 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
US6350697B1 (en) * 1999-12-22 2002-02-26 Lam Research Corporation Method of cleaning and conditioning plasma reaction chamber
US6564810B1 (en) * 2000-03-28 2003-05-20 Asm America Cleaning of semiconductor processing chambers
JP3733021B2 (ja) * 2000-12-15 2006-01-11 シャープ株式会社 プラズマプロセス方法
KR100393967B1 (ko) * 2000-12-29 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2002343777A (ja) * 2001-03-12 2002-11-29 Hitachi Ltd 半導体装置の製造方法
US20040226911A1 (en) * 2003-04-24 2004-11-18 David Dutton Low-temperature etching environment
TWI240988B (en) * 2004-01-07 2005-10-01 Powerchip Semiconductor Corp Method for fabricating a through hole on a semiconductor substrate
CN1303667C (zh) * 2004-03-25 2007-03-07 力晶半导体股份有限公司 制作通孔的方法
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
CN101459039B (zh) * 2007-12-13 2012-01-25 中芯国际集成电路制造(上海)有限公司 等离子体刻蚀的终点监测方法
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法
US8076778B2 (en) * 2009-09-30 2011-12-13 Macronix International Co., Ltd. Method for preventing Al-Cu bottom damage using TiN liner

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169140A (ja) * 1984-02-13 1985-09-02 Hitachi Ltd ドライエツチング方法
JPS63107024A (ja) * 1986-07-18 1988-05-12 Anelva Corp エツチング装置
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
JPH0741153Y2 (ja) * 1987-10-26 1995-09-20 東京応化工業株式会社 試料処理用電極
EP0414372A3 (en) * 1989-07-21 1991-04-24 Sony Corporation Dry etching methods
US5085727A (en) * 1990-05-21 1992-02-04 Applied Materials, Inc. Plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion
US5423945A (en) * 1992-09-08 1995-06-13 Applied Materials, Inc. Selectivity for etching an oxide over a nitride
KR100281345B1 (ko) * 1992-12-01 2001-03-02 조셉 제이. 스위니 전자기 결합성 플래너 플라즈마 장치에서의 산화물 에칭 공정
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755804B1 (ko) 2005-12-27 2007-09-05 주식회사 아이피에스 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법

Also Published As

Publication number Publication date
KR970072118A (ko) 1997-11-07
TW318265B (ko) 1997-10-21
EP0779651A3 (en) 1997-08-06
EP0779651A2 (en) 1997-06-18
US6156663A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
KR100369789B1 (ko) 플라즈마처리방법및장치
JP4566789B2 (ja) プラズマ処理方法およびプラズマ処理装置
US5662819A (en) Plasma processing method with controlled ion/radical ratio
TWI450328B (zh) Plasma etch methods and computer-readable memory media
JP3279038B2 (ja) プラズマ装置およびこれを用いたプラズマ処理方法
US20090294063A1 (en) Plasma processing apparatus
JP3594759B2 (ja) プラズマ処理方法
US5759360A (en) Wafer clean sputtering process
KR20090129417A (ko) 유전체 커버를 갖는 에지 전극
JP2008078678A (ja) プラズマ処理方法
KR100477402B1 (ko) 플라즈마 박막 증착 방법
KR20160088819A (ko) 에칭 방법
US20050011612A1 (en) Plasma etching apparatus and plasma etching method
JPH1092793A (ja) エッチング方法
JPH11121436A (ja) 反応性イオンエッチング装置
JP4141021B2 (ja) プラズマ成膜方法
JP4068204B2 (ja) プラズマ成膜方法
WO2023199371A1 (ja) プラズマ処理方法
JP7350643B2 (ja) 誘導結合プラズマエッチング装置およびプラズマ生成機構
JP4378234B2 (ja) エッチング方法
JPH09251984A (ja) 多層Ａｌ配線のエッチング方法
JP2003257938A (ja) プラズマエッチング処理装置
JPH08127885A (ja) 成膜装置のクリーニング方法及び成膜装置
JPWO2020100339A1 (ja) プラズマ処理方法
JPH0491432A (ja) マグネトロンｒｉｅ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee