TW318265B - - Google Patents

Download PDF

Info

Publication number
TW318265B
TW318265B TW085111969A TW85111969A TW318265B TW 318265 B TW318265 B TW 318265B TW 085111969 A TW085111969 A TW 085111969A TW 85111969 A TW85111969 A TW 85111969A TW 318265 B TW318265 B TW 318265B
Authority
TW
Taiwan
Prior art keywords
etching
plasma
wiring
film
gas
Prior art date
Application number
TW085111969A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7255972A external-priority patent/JPH09102484A/ja
Priority claimed from JP10495196A external-priority patent/JPH09293725A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW318265B publication Critical patent/TW318265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明（i ) 〔發明背景〕 本發明係爲關於以電磁波使其產生電漿而處理試料之 方法或是裝置，特別是關於半導體製造處理之發明，可以 適用於金靥配線膜之蝕刻處理。 多數LS I的A 1配線採用T i N間隙層/A 1 -C u合金/T i N蔽障層的3層構造。該配線的圖案廣泛 使用以BC 13/C 12氣體之乾式蝕刻。在BC 13/ C 12系的蝕刻由於A 1 _Cu合金的蝕刻速度比T i N 的蝕刻速度還快，因而如第7圖過去的多層A 1配線之斷 面形狀圖，會有在A 1 -C u合金層3 0 3發生側端蝕刻 305 ，同時在TiN間隙層303正下方的Al — Cu 合金層3 0 3發生凹缺3 0 6之課題。然而，在於第7圖 ，302爲TiN蔽障層，301爲絕緣膜，300爲半 導體基板。 爲了實現良好的加工形狀，有必要控制側壁保護膜的 形成同時進行A 1配線的蝕刻。其對策，例如被記載於 journal of Vacuum Science & Technology, A 1 0 卷， 第4號，pp .1232〜1237，將N 2添加在 B C 1 3/C 1 2系的氣體而達成凹缺3 0 6的減低及A 1 —C u合金層3 0 3的各向異性加工。該手段所造成的側 壁保護膜係爲含有從B C 1 3及B及T i N層之N的反應 所造成的B N化合物，與過去B C 1 3/C 1 2系蝕刻比較 ，在形狀控制形成爲側壁保護膜。 然而，過去在減壓下電漿蝕刻鋁及鋁合金，如日本專 請 先 閲 讀 背 面 之 注
I 装 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 4 A7 B7 經濟部中夬樣準局貝工消费合作社印裝 五、發明説明（ 2 ) 利 特 開 昭 6 0 — 1 6 9 1 4 0 號 公 報 所 記 載 9 在 — 對 電 極 之 晶 圓 設 置 側 電 極 加 入 1 3 • 5 4 Μ Η Ζ 的 高 周 波 電 力 > 在 B C 1 3 " f- C 1· 2 氣 體 添 加 C Η 4氣體 ，以高速且是較低 高 周 波 達 成各 向 異 性 的 蝕 刻 * 會 有 使 其 控 制 抗 蝕 膜 的 損 傷 在 上 述 過 的 B C 1 3 / < C ί 2 系 蝕 刻 氣 體 添 加 Ν 2之方 法 由 於 有 效 的 形 成 含 有 B N 化 合 物 的 側 壁 保 護 膜 而 減 低 凹 缺 3 0 6 〇 但 是 1 含 有 該 B Ν 化 合 物 的 側 壁 保 護 膜 因 具 有 化 學 性 的 較 強 結 合 所 以 令 有 以 其 次 的 蝕 刻 之 灰 化 程 參 溶 液 處 理 難 於 除 去 之 課 題 0 另 外 » 因 在 於 蝕 刻 室 內 壁 也 產 生 B N 化 合 物 的 生 成 • 堆 積 反 應 » 所 以 在 蝕 刻 裝 置 內 易 於 產 生 異 物 在 L S I 量 產 時 造 成 問 題 0 因 此 改換 B N 化 合 物 9 在 堅 固 且 在蝕 刻 後 形 成 易 於 除 去 的 側 壁 保 護 膜 之 手 段 形 成 爲 必 要 〇 不 適 如 上 述 在 積 層 金 靥 配 線 的 触 刻 處 理 爲 了 進 行 垂 直 加 X 採 用 形 成 側 壁 保 護 膜 的 技 術 9 成 爲 側 壁 保 護 膜 的 物 質 主 要 是 從 光 學 抗 蝕 劑 供 給 對 光 學 抗 蝕 劑 選 擇 比 增 大 側 造 成 側 壁 保 護 膜 的 物 質 供 給 不 足 而 朝 橫 方 向 進 行 蝕 刻 1 對 垂 直 加 X 就 會 有 困 難 0 相 反 地 爲 了 進 行 垂 直 加 工 而 充 分 的 供 給 造 成 側 壁 保 護 膜 的 物 質 就 會 加 快 光 學 抗 蝕 劑 的 触 刻 速 度 > 對 光 學 抗 蝕 劑 的 触 刻 選 擇 比 則 變 小 〇 此 加 工 精 度 加 工 形 狀 選 擇 比 形 成 爲 彼 此 協 的 關 係 〇 另 外 ♦ 在 於 電 漿 触 刻 » 以 電 漿 光 學 抗 蝕 劑 遮 罩 也 被 去 除 > 該 所 被 去 除 的 光 學 抗 触 劑 附 著 在 被 独 刻 側 面 而 成 爲 保 請 先 閲 讀 背 1¾ 之 注 項 裝 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 奢 0x8365 A7 B7 五、發明説明（ 護膜的作用。不過，近年如A S I C或是邏輯光學抗蝕劑 經濟部中央標準局員工消費合作社印製 遮罩對於蝕刻面積爲較少，例如晶圓面積的3 0%以下， ____- 換言之被蝕刻部的面積爲7 0 %以上的情況，在蝕刻時以 電漿所被除去的光學抗蝕劑的絕對置也較少，作爲側壁的 保護膜之作用較小，有必要以別法積極的形成側壁保護膜 〇 另外，在上述日本專利特開昭6 0_1 6 9 1 40號 公報所記載的處理方式，單是以較低的高周波電力達成高 速且是各向異性的蝕刻，只開示了關於抑制抗蝕層的損傷 ，對於側壁保護膜的作用卻沒有任何開示。 〔發明的目的〕 本發明的第1目的，係爲提供解決加工精度、加工形 狀與選擇比之間的協調關係，且同時滿足加工形狀及選擇 比之電漿處理方法及裝置。 本發明的第2目的，係爲提供在於被蝕刻部的面積比 抗蝕層遮罩的面積還大的試料，可以確實的得到蝕刻形狀 之方法。 本發明的第3目的，係爲提供在蝕刻後易於除去，且 可以形成同時處理蝕刻時的形狀控制容易的側壁保護膜之 蝕刻方法。 以下說明爲了達成上述第1目的處理方法及裝置。 爲了同時滿足加工精度、加工形狀、選擇比從光學抗 蝕劑以外進行供給成爲側壁保護膜材料的物質亦可。在電 請 先 閱 讀 背 面 之 注 項 再 訂 本紙張尺度適用中國國家樣準（CMS ) A4規格（210X297公釐） A7 B7 五、發明説明（） 4 漿中成爲側壁保護膜的材料之物質由於進行被處理物的垂 直加工若爲必要的存在則成爲不須要積極的蝕刻光學抗蝕 層，因此增大對抗蝕層選擇比形成爲可能。 所以在成爲放電領域的真空容器之內部的至少一部分 設置含有炭化矽（s i C )等的炭，例如以含有炭化矽（ S i C )等的炭之物質蓋覆真空容器的壁部，以炭化矽（ S i C )等的炭之物質蓋覆試料台的表面。 以電磁波使其產生電漿而處理試料之電漿處理裝置， 在成爲放電領域的真空容器之內部之物質表面，形成爲曝 露在所生成的電漿之狀態，表面以電漿而被蝕刻，構成真 空容器的表面之物質被放出至電漿中。 在成爲放電領域的真空容器之內部設置含有炭化矽（ SiC)等的炭之物質，因而表面被蝕刻矽（Si)、炭 (C)被放出至電漿中。被放出至電漿中的炭（C)在被 處理物蝕刻之際用作用側壁保護膜，因此垂直加工成爲可 能。所以，供給成爲側壁保護膜的材料之物質的目的下， 不必要蝕刻光學蝕刻層，由於垂直的保持被處理物的加工 形狀下可以使其降低光學抗蝕劑的蝕刻速度，因此提高對 光學抗蝕層選擇比。 上述第2目的，係爲以補給有機物而被電漿化的處理 氣體蝕刻抗蝕層面積爲3 0%以下而被形成圖案的試料， 因此被達成。另外，以添加有機物的電漿蝕刻對於晶圓面 積爲具有7 0 %以上被蝕刻面積之A 1系配線膜的晶圓， 因此被達成。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請 先 閲 讀 背 面 之 注
I
頁 訂 經濟部中央標準局貝工.消費合作社印装 A7 A7 B7 經濟部中央揉準局員工消費合作社印製 五、 發明説明（5 ) 進 而 ，爲 了 達 成 第 3 巨 的 » 因 而 〇 2_電漿清淨單片式 蝕 刻 裝 置 的蝕 刻 室 而 除 去 有 機 物 後 9 將小室的壁面溫度控 制 在 8 0 0 2 5 0 °c 的 所 定 溫 度 > 採用有機抗蝕層劑以 Β C 1 3 、C 1 2 、 C Η 4及 、1 \ r的混合氣體蝕刻多層 A 1 配 線 。此 時 的 氣 體 質 量 流 量 比 對 於 C 1 2 : 1 0 0， B C 1 3 、C Η 4 及 A Γ 分 別 爲 5 5 0，1 〜2 0，5 0 5 0 0 的比 〇 上 述 0 2電漿清淨 ，係爲在每次數枚的連 續 處 理 或 者是 每 處 理 晶 圓 1 枚 進 行 即 可。 採 用 本發 明 9 由 於 從 C Η 4解離的有機成分有效的形 成 側 壁 保 護膜 » 因 而 可 以 控 制 側 邊 蝕 刻及凹缺，良好的加 工 形 狀 之 多層 A 1 配 線 触 刻 形 成 爲 可 能。另外由於添加 A r 由 於其 濺 射 效 果 因 而 可 以 控 制側壁保護膜的厚度 ， 且 可 以 提高 加 工 形 狀 的 控 制 性 9 以 上述方式所形成的側 壁 保 護 膜 在往 後 的 過 程 很 容 易 的 可 以 除去。另外，C Η 4 等 的 添 加 不會 導 致 影 響 到 蝕 刻 裝 置 的 維護性。通常，將添 加 C Η 4等的有機系氣體之蝕刻適用於量產則加工形狀出 現 依 時 間 而變 化 但 在 本 發 明 以 除 去 定期的0 2清淨所形 成 的 小 室 內有 機 物 及 小 室 壁 面 溫 度 的 控制而達到蝕刻氣相 的 安 定 性 、再 現 性 的 提 高 且 適 用 於 量 產成爲可能。 C 圖 面 之 簡單 說 明 第 1 圖係 爲 沿 著 半 導 體 製 造 裝 置 的真空容器內面設置 表 示 本 發 明一 實 施 例 之 山 灰 化 矽 ( S i C )的筒之例。 第 2 圖係 爲 在 被 配 置 第 1 圖 的 半 導體製造裝置內之被 訂 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 一 8 — 請 先. 閲 讀 背 之 注 意 事 項 %^· % ^ 頁 A7 B7 胃理物（金屬配線膜）的表面所發生的蝕刻反應之概念圖 〇
第3圖係爲以表示本發明一實施例之炭化矽（S i C >的外套蓋覆半導體製造裝置的試料台。 第4圖係爲沿著半導體製造裝置的真空容器內面而設 ϊ表示本發明一實施例之炭化矽（S i C )的筒之其他例 〇 第5 (a) ，（b) ，（c)圖係爲表示使用本發明 的實施例之處理氣體而蝕刻試料時的試料斷面圖。 第6圖係爲使用本發明的實施例之處理氣體而蝕刻試 料之蝕刻裝置概略圖》 第7圖係爲表示使用過去的處理氣體而蝕刻A 1配線 時的A 1配線之斷面形狀圖。 第8 (a) ， （b)圖係爲表示適用本發明所製造的 半導體裝置的一例之斷面圖。 經濟部中央標隼局貝工消费合作社印製 〔實施的形態 <實施例1 > 以第1圖，第2圖說明本發明的一實施例。本實施例 係爲在半導體製造裝置的真空容器內面設置炭化矽（ S i C )的筒作爲含有炭的物質之例。利用微波及磁界作 爲生成電漿的手段，用氯氣（C 1 2)進行金屬配線膜 T i N/A 1/T i N的蝕刻之情況。第1圖係爲表示裝 置的構成’第2圖係爲表示被積載在裝置內的試料台之金 本紙張尺度適用中國國家楯準（CNS ) A4規格（210X 297公釐） 31SS65
X A7 B7 五、發明説明（ 經濟部中央標準局員工消費合作社印裝 屬配線膜 TiN/Al/TiN的蝕刻.概念圖。 在於第1圖，1是產生微波的磁控管，2是傳送微波 的導波管，3是圓矩形轉換導波管，4是共振激勵起微波 的空洞部，5是產生磁場的螺旋線圈，6是電磁波透過構 件（例如石英平板），7是真空容器，8是搭載被處理物 的支撐架，9是炭化矽（S i C)製的內筒，1 0是氣體 入路徑，將爲使真空容器7減壓成真空的渦輪分子泵、調 整真空容器7的壓力之可變泵、初步用真空泵（以上三泵 未圖示）連結至真空容器而被設置。14是爲了在支撐架 加入蝕刻用的RF偏壓電壓之高周波電源^ 在於第2圖，9是炭化矽（SiC)製的內筒，15 是所生成的電漿，1 6是被積載在支撐架的試料之S i基 板，1 7是積層金屬配線膜的T i N蔽障層，1 8是積層 金靥配線膜的A 1層，1 9是積層金屬配線膜的T i N間 隙層，2 0是光學抗蝕劑。 在磁控管所產生的微波，經由導波管2，圓矩形轉換 導波管3，再經過空洞部4，電磁波透過構件6而被導入 至真空容器7。真空容器7的內部係爲以渦輪分子泵及初 步用真空泵而被減壓。處理試料時，從氣體導入路徑1 0 將處理氣體導入至真空容器7。在真空容器7被設有螺旋 線圈5 ，在真空容器7的內部存在有磁界。電子係爲因磁 界與電磁波的相互作用而有效的加速與離子衝突，生成電 漿1 5。在真空容器7內所生成的電漿1 5朝向壁部而擴 散，在炭化矽（S i C)製的內筒9表面衝突。此時，炭 请 先 閲 面 之 注 意 本 頁 訂 本紙法尺度適用中國國家標準（CNS )八4規格（210X297公釐） -10 - 麵濟部中夹棣隼局員W消资合作.社印製 A7 B7 .... 五、發明説明（8 ) 化矽（S i C)製的內筒9表面被蝕刻，在電漿1 5中遊 離炭（C )。 積層金靥配線膜的A118*TiN17、19以電 漿中的氯（C 1 )而進行蝕刻。特別是以氯（c 1 )所造 成的A1的蝕刻爲各向等方法性，但從炭化矽（S i C ) 製的內筒9表面所供給的炭（C )充分的存在電漿15中 ，因此炭（C )蓋覆A 1 1 8的表面作用爲保護膜，不進 行蝕刻。在S i基板1 6對於平行的面加諸RF偏壓所以 從A1 18的表面除去炭（C)而進行蝕刻，但在S i基 板1 6對於垂直的面未加諸RF偏壓所以未從A 1 1 8的 表除去炭（C )由於不進行蝕刻因此A 1的蝕刻形狀形成 爲垂直。 然而，炭化矽（s i C)製的內筒，可以使用具有1 〜3 Omm程度的厚度之S i C燒結體、或在碳圓筒披敷 數+微米〜數mm厚的高純度S i C的材料等。 取代炭化矽（S i C)製的內筒9 ，改用碳製內筒也 得到同樣的效果。但是，在清淨用使用氣氣電漿時，碳製 內筒會有比炭化矽（S i C )製內筒消耗較大的缺點。 然而，至此爲止，表示了 T i N/A 1/T i N積層 膜之例，但被蝕刻膜的材質或構造並不限於此》取代A 1 而以含有S i 、C u等的A 1合金膜的情況當然是有效的 ’取代上部/下部的T i N，改用含有T i 、W，S i之 材料（例如T i W，W S i ，T i ，W，非晶質矽）的情 _況也是有效的。但是，上述效果，係爲與金層的單層膜作 本紙張尺度適用中國國家標準（CNS ) A4规格（21〇X297公釐） (請先閲讀背面之注意事項再填寫本頁) 装· 訂 -11 - 五、發明説明（ A7 B7 比較，在於2層以上的多層膜，得到特別顯著的效果。 另外，在本實施例所使用的氣體係爲使用氯氣，但不 被限定在氯氣。以本實施例的質量控制器2 0 7 a ，b， c而可以選擇所要用的處理氣體。使用含有氯的氣體亦可 〇 例如，以質量控制器控制從各氣瓶（B C 1 3氣瓶 30、Cl2氣瓶 31、（：114氣瓶32、Ar 氣瓶 33) 的流量，因此與後述的側壁加工形狀良好的處理氣體併用 則更具有效果。使用含溴的氣體之情況，與氯氣的情況作 比較，效果稍減弱，但得有類似的效果。/ 請 先. 閲 讀 背 面 之 注 意 事 項 寫 本衣 頁 訂 經濟部中央標準局貝工消費合作社印裝 <實施例2 > 以第3圖說明 炭化矽（S i C ) 例。 在於第3圖， 的構成零件係爲與 從炭化矽（S 之外與實施例1同 於試料的周邊，因 炭化矽（S i C ) 膜使用在試料台時 目的下，在外套2 本發明第2個實施例。本實施例係爲以 的外套蓋覆半導體製造裝置的試料台之 2 1是炭化矽（S i C)的外套。其他 第1圖共通。 iC)的外套21供給炭（C)，除此 樣。但是，炭（C)的供給，由於接近 此對試料具有更具效果的優點。然而， 或碳等具有導電性。因此，將靜電吸著 ，在排除試料台與電漿間的直流外洩之 1與試料台間設置絕緣體較爲理想。 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -12 - A7 10 318265 五、發明説明（ <實施例3 > 在第1圖、第3圖，說明了以微波電力及磁場使其生 成電漿之例，但電漿的生成方法，並不限定於此。在第4 圖表示將1〜2 ΟΜΗζ的RF電力源2 3之輸出加入至 線圈2 2使其產生金屬配線膜1 5之例。在支撐架8上搭 載著被處理物2 6。rF電力通過感電體2 4而被投入至 電漿中，在感電體2 4及金屬容器2 5所構成的真空容器 內部，由於設置含有炭化矽（S i C )製等的炭之物質的 內筒9 ，因而得到與第1圖同樣的效果。 <實施例4 > 使用第5圖所示的試料斷面圖及第6圖所示的蝕刻裝 置之概略圖說明本發明的一實施例。如第5 ( a )圖所示 在堆稹於半導體基板1 0 0上之絕緣膜1 〇 1、T i N蔽 障層1 02、A 1 _Cu合金層1 〇 3及T i N間隙層 請 先 閲 讀 背 & 之 注 意 事 項 # 最装 頁 訂 經濟部中央標準局員工消費合作社印製 10 4 磁場微 圖所示 至蝕刻 電子回 被連接 述試料 刻室內 、全氣 上具備所要 波蝕刻裝置 磁控管1所 室7，此處 旋共嗚且生 有高周波電 投入至蝕刻 的有機物。 體壓2 P a 的圖案抗蝕膜1 0 5之試料投入至具有 的試料交換室。在該蝕刻裝置，如第6 產生的β波經過導波管2，導入窗6送 產生以磁場控制線圈5所形成的磁場及 成高密度的電漿》另外，在試料支撐架 源1 4，可以獨立加入RF偏壓。將上 室7之前，施予02清淨處理而除去触 清淨條件係爲0 2流量1 0 0 s C c m 、#波輸出8 0 OW。將蝕刻室7的內 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -13 經濟部中央標準局員工消费合作社印製 五、 發明説明（ u) 壁 溫 度 設 置 • 控 制 在 1 0 0 〇C 後， 將 上述 材料運 送 至 蝕刻 室 7 ♦ 將 ,W· 刖 述 抗 触 膜 1 0 5圖案施 予 遮罩 而依順 触 刻 T i N 間 隙 層 1 0 4 、 A 1 - C u 合 金層 10 3 f 及 T i N 蔽 障 層 1 0 2 〇 規 定 此 時 主 要 的 触 刻 條件之方 法 (1 )設爲 氣 體 流置 B C 1 3 2 ( 〕 S < :c m C 1 2 ： 8 Os c c m C Η 4. 4 3 < ：：m全氣體壓2 Ρ a 、u波輸出8 ( 〕( 〕W \ R F 電 力 6 0 W 基 板 溫度4 0 °c 則形 成爲_第 5 ( b ) 圖 所 示 的 結 果 〇 另 外 方 法（2 ) 設 爲氣 體流量 B C 1 3 2 0 S C C m C 1 2 8 0 s c c m • C Η 4 4 S c C m A r 9 6 S c c m ' 全 氣體 壓3 Ρ a 則 形成 爲 第 5 ( C ) 圖 所 示 的 結 果。此處 其他 蝕刻條 件 係 爲與 第 5 ( b ) 圖 所 示 的 情 況 同樣。氣 體 ns. 流量 的控制 係 爲 使用 以 質 量 流 控 制 所 形 成 的 流 量控制器 2 0 7 。然而 完 成 使用 電 漿 發 光 監 視 器 而 判 定 之 T i N蔽 障 層1 0 2的 蝕 刻 後， 持 續 1 5 秒 鐘 繼 續 蝕 刻 0 上 述 過 的 蝕 刻 處 理 後 之試料斷 面 形狀 ，係爲 在 方 法（ 1 ) 的 情 況 如 第 5 ( b )圖所示 被 形成 有側壁 保 護 膜， 且 判 定 成 該 蝕 刻 形 狀 爲 控 制可能。 此 時， 側壁保 護 膜 係爲 以 被 含 在 以 C Η 4所形 $成的電漿中 C Η的有機成分而被 形 成 其 成 分 形 成 爲 與 有 機物的抗 蝕 遮罩 相同成 分 〇 因此 » 該 側 壁 保 護 膜 用 與 抗 蝕 灰化同樣 的 處理 而除去 成 爲 可能 0 然 而 此 情 況 由 於 以 C Η 4氣體所形成的側壁保護膜過 厚 所 以 形 成 爲 順 倒 角 ( 如 圖所示向 下 擴開 之倒角 ) 即是 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 請 先 閲 讀 背 之 注 意 事 項 再 填 寫 本 1 -14 - A7 B7 12 五、發明説明（ 請 先 閲 讀 背 面 之 注 意 I f一 J装 頁 被含在電漿中之C、附著C Η的有機成分作爲側壁保護膜 ，由於具有機成分較多因而形成爲遮罩的同時擴張成倒角. 狀。 訂 然而，側壁保護膜的厚度，能以改變C Η 4氣體的量 作控制，以其最適化而垂直於蝕刻也成爲可能。由於使用 本處理，因而例如AS I C或者是邏輯，被蝕刻部的面積 比被圖案化的抗蝕遮罩面積還大，特別是抗蝕遮罩與被蝕 刻部的面積比爲3:7時最有較。即是抗蝕遮罩面積爲 3 0%以上，例如4 0%的情況，在電漿蝕刻之際，以電 漿中的離子作用而抗蝕遮罩的一部分也被濺射蝕刻，所被 濺射蝕刻的抗蝕層之一部分附著在蝕刻側壁面，多少被作 用爲側壁保護膜，但抗蝕遮罩面積爲3 0%以下則所被濺 射蝕刻的量變少，其作用幾乎變無。因此，在於減少抗蝕 遮罩面積的試料，因可以將與C Η 4氣體所形成的抗蝕遮 罩同成分的C、CH的有機成分補給至電漿中，所以可以 有效地形成側壁保護膜。 經濟部中央櫟準局貝工消費合作社印製 進而，使其將側壁保護膜最小限而可以進行垂直蝕刻 ，所以如第8 ( a )圖所示線寬：〇 · 5 M m以下，圖案 寬：0 . 5/zm以下、深度：0 . 5//m以上的微細形狀 之積層構造配線膜也可以蝕刻。由於此因·可以在被蝕刻 成微細狀之部分形成絕緣膜而製作如第8(b)圖所示的 構成之半導體裝置。此處，配線膜形成爲以絕緣膜1 0 7 蓋覆之構成。 另外，方法（2)的情況，如第5 (c)圖所示在方 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 15 - 五、發明説明（ 13 A7 B7 經濟部中央揉準局貝工消費合作社印製 法（1 )的處理添加A r氣體，進行垂直蝕刻。即是添加 A r氣體，由於蝕刻中的A r離子之濺射性，因此側壁保 護膜的厚度被控制，且被認爲垂直的加工T i N間隙層 104，A1-Cu 合金 103、TiN 蔽障層 1〇2 的 各側面。此時蝕刻側以蝕刻中的副生成物所披覆，即是以 CH等的有機物所形成的側壁保護膜1 〇 6所披覆。因此 ，該側壁保護膜1 0 6以蝕刻處理後的後處理，例如以抗 蝕灰化，而可以除去抗蝕遮罩同時是容易除去。 依據本方法（2 )的處理，由於添加A r氣體因而比 方法（1)的情況更可以容易地控制側壁保護膜的厚度。 即是方法（1 )的情況，C Η 4氣體量原本就較少，調整 該置較難。針對此點，方法（2)的情況，因Ar氣體量 較多所以可以配合蝕刻形狀而容易地設定最適的流量比， 因此容易得到所要的蝕刻形狀，所以抗蝕遮罩較少的試料 ，例如適合於面積較少的蝕刻（晶圓面積的3 0%以下） ，或是抗蝕遮罩厚度較薄的蝕刻（l；am以下），或是對 抗蝕選擇比較大不太被削的抗蝕層之蝕刻。 依據本實施例，施予蝕刻在T i N間隙層1 〇 4正下 方的A 1 — C u合金層的1 0 3未產生凹缺的良好形狀之 多層A 1配線。另外是容易除去蝕刻過程後的抗蝕膜 1 0 5及側壁保護膜1 0 6。另外持續Ο 2清淨處理連續 2 5枚試料經蝕刻處理也幾乎未發生加工形狀的變化。即 是定期性持續02清淨處理連續2 5枚試料經蝕刻處理也 幾乎未發生加工形狀的變化。即是由於適用定期性的02 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請 先 閲 讀 背 面 之 注 項 寫焚^ 本衣 頁 訂 - 16 - 3iS265 A7 ____B7_^_ 五、發明説明（） 14 冷卻處理，因而可以提供適於多層配線的量產加工之蝕刻 方法。在此處，對於通常的1單位2 5枚的連續處理確認 其效果，但因爲是諸條件的最適化所以2 5枚以上的連績 處理也是可能。另外，2 5枚以下的連續處理，例如1枚 、5枚、1 0枚當然也是有效。在本實施例，將飽刻室的 內壁溫度設定•控制在100 °C，但控制在80〜250 °(：的範圍內，適當調整BC 1 3/C 12/CH4/A r流 量比也得到同樣的效果可能的。適當質量流量比1 ，係爲 對於c 12100，BC 13及CH4分別5〜50、1〜 20、5〜5 0 0的比。在本實施例說明關於CH4， A r氣體添加在B C 13/C 12的情況。使用其他的 CxHyC 1 z (X，y_，z = 0〜8)氣體當中的至少 1 種以上，及 CxHyBrz (X，y，z = 0 . 8)氣 體當中的至少1種以上，及Ar 、Xe 、Kr當中的最少 1種以上的混合氣體也期待有同樣的效果，但依實驗的結 果可以明白CH4、Ar氣體的添加爲有效。另外，在本 實施例使用B C 1 3/ C 1 2作爲蝕刻氣體，但使用 S i C 14、CC 14等其他的氯系氣體也是有效的》 另外，在本實施例，蝕刻T i N/A 1 — Cu合金層 /T i N積層膜，但A 1 - C u合金層的上下膜爲T i / T i N膜或是T i W膜或是W膜亦可。另外，不限於積層 膜就是爲A 1單層膜（A 1或是A 1合金的單層膜）也得 到同樣的效果。在本實施例使用E C R型蝕刻裝置，其他 的電漿蝕刻裝置，例如使用I C P ( Inductively Coup- 本紙張尺度適用中國國家標準（CNS > A4規格（2丨0'乂297公釐） 請 先 閲 讀 背 面 之 注 意 事 項 再 ^ 填〆 寫 本 頁 4- 訂 經濟部中央標準局員工消费合作社印裝 -17 - A7 B7 經濟部中央標準局員工消费合作社印裝 五、‘ 發明説明（ 15) 1 e d P1 asma ) 蝕 刻 裝 置 也 具 有 同 樣 的 效 果 〇 如 以 上 說 明 » 依 據 本 發 明 因 在 成 爲 放 電 領 域 的 真 空 容 器 之 內 部 設 置 含 有 炭 化 矽 ( S i C ) 等 的 炭 之 物 質 所 以 成 爲 爲 了 垂 直 加 工 被 處 理 物 的 側 壁 保 護 膜 材 料 之 炭 ( C ) 從 光 學 抗 蝕 劑 供 給 至 電 漿 1 因 此 使 其 降 低 光 學 抗 蝕 劑 的 蝕 刻 速 度 形 成 爲 可 能 ， 且 提 高 對 光 學 抗 蝕 劑 選 擇 比 9 因此 * 半 導 體 製 造 裝 置 特 別 是 金 靥 配 線 膜 的 餓 刻 處 理 適 用 本 發 明 > 而 可 以 解 除 加 工精 度 加 工 形 狀 與 選 擇 比 之 間 的 協 調 關 係 且 同 時 使 其 滿 足 加 工 精 度 加 工 形 狀 及 選 擇 比 〇 採 用 本 發 明 則 進 行 蝕 刻 在 丁 i N 間 隙 層 1 0 4 正 下 方 的 A 1 — C U 合 金 層 不 會 產 生 凹 缺 的 良 好 形 狀 之 多 層 A 1 配 線 〇 另 外 容 易 除 去 蝕 刻 後 過 程 的 抗 独 膜 1 0 5 及 側 壁 保 護 膜 1 0 6 0 適 用 於 量 產 也 沒 有 多 層 A 1 配 線 的 加 工 形 狀 之 經 過 時 間 變 化 對 裝 置 的 維 護 不 會 造 成 障 礙 〇 依 據 本 實 施 例 所 具 有 的 有 機 物 之 蝕 刻 氣 體 在 抗 蝕 面 積 爲 3 0 % 以 下 將 所 具 有 圖 案 的 試 料 ( 例 如 邏 輯 L S I 等 的 A S I C 製 品 ) 可 以 電 漿 處 理 成 所 要 的 蝕 刻 形 狀 0 另 外 在 於 抗 蝕 遮 罩 爲 1 β m 以 下 的 膜 厚 時 由 於 能 以 蝕 刻 氣 體 供 給 有 機 物 因 而 可 以 電 漿 處 理 成 所 要 的 蝕 刻 形 狀 0 依 據 本 實 施 例 在 蝕 刻 成 線 寬 : 0 • 5 β m 以 下 圖 案 寬 度 ; 0 * 5 β m 以 下 y 深 度 : 0 - 5 β m 以 上 的 形 狀 之 際 因 可 以 形 狀 控 制 所 以 是 有 效 的 〇 請 先 閲 讀 背 之 注 項 装 訂 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210Χ297公釐） -18 -

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） A8 ox8265 ll _ D8 六、申請專利範圍 1 . 一種電漿處理方法，係爲針對使用電漿處理被形 成在半導體基板上的多層或是單層A 1配線之電漿處理方 法， 其特徵爲：以電磁波使其產生電漿而處理試料之際， 在成爲放電領域的眞空容器之內部至少一部分設置含有碳 的物質。 2 .—種電漿處理方法，係爲針對使用電漿處理被形 成在半導體基板上的多層或是單層A 1配線之電漿處理方 法， 其特徵爲：以含有炭的物質蓋覆成爲放電領域的眞空 容量之內面的至少一部分。 3 . —種電漿處理方法，係爲針對使用電漿處理被形 成在半導體基板上的多層或是單層A 1配線之電漿處理方 法， 其特徵爲：以含有炭的物質蓋覆設置被處理物的試料 台表面之至少一部分。 4 . 一種電漿處理方法，係爲針對使用電漿處理被形 成在半導體基板上的多層或是單層A1配線之電漿處理方 法， 其特徵爲：在成爲放電領域的眞空容器之內部至少一 部分設置炭化矽（SiC)。 5 . —種電漿處理裝置，係爲針對使用電漿處理被形 成在半導體基板上的多層或是單層A 1配線之電漿處理方 法， -19 - (請先閲讀背面之注意事項再填寫本頁) 4 訂 A8 318^65 1_ 六、申請專利範圍 其特徵爲：以炭化矽（s丨c )蓋覆成爲放電領域的 眞空容器之內部至少一部分° 6 · —種電漿處理裝置，係爲針對使用電漿處理被形 成在半導體基板上的多層或是單層Α1配線之電獎處理裝 置， 其特徵爲：以炭化矽（S i C )蓋覆設置被處理物的 試料台之表面至少一部分。 7 . —種蝕刻處理方法，係爲針對使用電漿的積層金 屬配線膜之蝕刻處理， 其特徵爲：在成爲放電領域的眞空容器之內都至少― 部分設置含有炭之物質。 8 . —種蝕刻處理方法，係爲針對使用含有鹵原子之 氣體之積層金屬配線膜之蝕刻處理’ 其特徵爲：以含有炭的物質蓋覆成爲放電領域的眞空 容器之內部至少一部分。 9 . 一種電漿處理方法，係爲針對使用含有鹵原子之 氣體之電漿的積層金屬配線膜之蝕刻處理， 經濟部中夬標準局員工消費合作社印製 其特徵爲：以含有炭的物質蓋覆設置被處理物的試料 之表面至少一部分。 1 0 ·—種蝕刻處理方法，係爲針對使用含有鹵原子 的氣體之電漿的積層金屬配線膜之蝕刻處理， 其特徵爲：在成爲放電領域的眞空容器之內部表面至 少一部分設置炭化矽（SiC)。 11·一種蝕刻處理方法，係爲針對使用含有鹵原子 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） A8 318^65_I_ 六、申請專利範圍 的氣體之電漿的積層金屬配線膜之蝕刻處理， 其特徵爲：以炭化矽（s i c )蓋覆成爲放電領域的 眞空容器之內部表面至少一部分。 1 2 種蝕刻處理方法，係爲針對使用含有鹵原子 的氣體之積層金屬配線膜之蝕刻處理， 其特徵爲：以炭化矽（S i C )蓋覆設置被處理物的 試料台之表面至少一部分。 13 .—種配線材料的蝕刻方法，係爲針對使用電發 蝕刻被形成在半導體基板上的多層或是單層A 1配線之方 法， 其特徵爲：爲使蝕刻之處理氣體，用以B C 1 3、 C 12、CHC 13或是其他的 CxHyC 1 z (x，y， z = 0 〜8) 、CxHyBrz (x，y，z = 0 〜8) 氣體當中的至少一種以上：及Ar 、X e、Kr氣體當中 的至少1種以上之混合氣體作蝕刻。 經濟部中央標準局員工消費合作社印製 — 丨 ^------一 (請先閲讀背面之注意事項再&w本頁 - 1 4 .如申請專利範圍第1 3項的配線材料之蝕刻方 法，其中將蝕刻室的壁面溫度控制在8 0〜2 5 0 °C範圍 內的所定溫度，以BC 13、C 12、及CHC 13或是其 他的CxHyClz (x，y，z=0〜8)、 CxHyBr z (X ，y ，z = 0〜8 )氣體當中的至少 —種以上：及A r、X r、Kr氣體當中的一種以上之混 合氣體，電漿蝕刻單層A 1配線。 1 5 .如申請專利範圍第1 3項的配線材料之蝕刻方 法，其中對於前述BC 13、C 12及CHC 13或是其他 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -21 - A8 B8 C8 D8 經濟部中央標準局貞工消费合作社印製 六、 申請專利範圍 | 的 C X Η y C 1 Z ( X > y ，z = 0〜8 )氣體 的 混 合 氣 1 體 之 質 量 流 量 比 爲 C 1 2 L 0 0，而 B C 1 3及 1 1 C Η C 1 3或是其他的CxHyCl z (X，y Z = =( I 請 1 | 8 ) .或 是 C X Η y B r Z (X ，y ，z = 0 〜 8 ) 及 閲 tl I 讀 1 1 A r 、 X e 、 K r 氣 體 分 別 爲5〜5 0、1〜2 0 N 5 0 背 面 1 I 之 1 5 0 0 之 比 9 將 有 機 抗 蝕 膜作爲遮罩而蝕刻多 層 或 是 單 注 童 ! 事 1 層 A 1 配 線 0 項 再 1 1 6 如 申 請 專 利 範 圍 第1 3或1 4項的配 線 材料 之 填' 寫 本 衮 蝕 刻 方 法 9 其 中 以 含 有 0 2的氣體放電清淨進行前述蝕刻 頁 1 1 之 室 內 部 後 連 續 蝕 刻 複 數 枚的半導體基板上之 多 層 或 是 1 1 單 層 A 1 配 線 0 1 I 1 7 如 串 請 專 利 範 圍 第1 3項的配線材料 之 蝕 刻 方 订 I 法 J 其 中 前 述 多 層 A 1 配 線 爲積層A 1 — C u合 金 層 及 1 1 I T N 膜 > T i W 膜 W 膜 、T i膜的任何一種 之 蔽 障 金 1 1 屬 而 成 0 1 1 1 8 — 種 半 導 體 裝 置 之製造方法，係爲針 對 以 電 磁 1 波 使 其 產 生 電 漿 而 處 理 試 料 之方法， 1 I 其 特 徵 爲 在 成 爲 放 電 領域的眞空容器之內 部 至 少 — 1 I 部 分 設 置 含 有 炭 之 物 質 的 同 時，爲使蝕刻之處理 氣 體 以 1 1 B C 1 3 ’ C 2 、 C Η C 1 3或是是其他的 1 」 C X Η y C 1 Z ( X y 9 z 二 0 〜8 )、 1 C X Η y B r Z ( X y Z = 0〜8 )氣體當 中 的 至 少 — 種 以 上 ；A I 、X r ' K r氣體當中的至少1種以上之 1 混 合 氣 體 作 處 理 0 1 1 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） ABCD 經濟部中央標準局負工消费合作社印装 七、申請專利範圍 1 9 · 一種蝕刻方法，其特徵爲：以補給有機物而被 電晶化的處理氣體，蝕刻抗蝕遮罩的面積爲3 0 %以下的 具有園案的試料。 2 0 .如申請專利範圍第1 9項之蝕刻方法，其中前 述所被蝕刻的試料具有A 1系配線膜及附有圖案在該膜上 的抗蝕遮罩，補給前述有機物而被電漿處電漿化的處理氣 體爲BC 13+C 12+CH4+Ar之混合氣體。 2 1 .如申請專利範圍第2 0項之蝕刻方法，其中前 述抗蝕遮罩係爲1 〃 m以下的膜厚。 2 2 .如申請專利範圍第2 1項之蝕刻方法，其中前 述A1系配線膜爲積層配線膜，蝕刻成線寬：0 . 5μπί 以下，圖案寬度：0 .5"m以下、深度：0 . 5"m以 上的形狀。 .2 3 .—種蝕刻方法，其特徵爲：對於晶圓面積，以 添加有機物之電漿蝕刻具有被蝕刻面積爲7 0 %以上的 A 1系配線膜之晶圓。 2 4 .如申請專利範圍第2 3項之蝕刻方法，其中前 述有機物至少含有C，H。 2 5 . —種試料處理方法，其特徵爲：以BC 1 3 + C 1 2 + C Η 4 + A r的混合氣體之電漿蝕刻具有A 1配線 膜及附有圖案在該配線膜上的抗蝕遮罩之試料，在該蝕刻 後進行除去以該蝕刻所形成的側壁保護膜之後處理。 2 6 .如申請專利範圍第2 5項之試料處理方法，其 中〇2電漿清淨進行前述蝕刻處理之處理室。 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） n m^l m m mu m^i 1^1^1 n^· ml In nn mu^aJ V : (請先閲讀背面之注$項再填寫本頁) 23 * 318^65_g5__ 六、申請專利範圍 27 . —種半導體裝S，其特徵爲：在具有被蝕刻成 線寬：0 . 5#m以下、圖案寬度：0 . 以下、深 度：0 . 5#m以上的形狀之A 1系配線膜的積層構造配 線膜之蝕刻部，形成絕緣膜而成。 2 8 .如申請專利範圍第2 7項之半導雔裝置，其中 前述積層楢造配線膜係爲以A 1 — C u合金膜及T i N膜 所形成。 經濟部中央梯準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 -24 -
TW085111969A 1995-10-03 1996-10-01 TW318265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7255972A JPH09102484A (ja) 1995-10-03 1995-10-03 プラズマ処理方法及び装置
JP10495196A JPH09293725A (ja) 1996-04-25 1996-04-25 配線材のエッチング方法

Publications (1)

Publication Number Publication Date
TW318265B true TW318265B (zh) 1997-10-21

Family

ID=26445313

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085111969A TW318265B (zh) 1995-10-03 1996-10-01

Country Status (4)

Country Link
US (1) US6156663A (zh)
EP (1) EP0779651A3 (zh)
KR (1) KR100369789B1 (zh)
TW (1) TW318265B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US6071820A (en) * 1997-09-30 2000-06-06 Siemens Aktiengesellschaft Method for patterning integrated circuit conductors
US6464843B1 (en) 1998-03-31 2002-10-15 Lam Research Corporation Contamination controlling method and apparatus for a plasma processing chamber
DE69934000T2 (de) * 1998-03-31 2007-09-20 Lam Research Corp., Fremont Plasma-bearbeitungs-kammer und verfahren zur kontrolle von verunreinigungen
KR20010080994A (ko) * 1998-11-12 2001-08-25 조셉 제이. 스위니 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
US6350697B1 (en) * 1999-12-22 2002-02-26 Lam Research Corporation Method of cleaning and conditioning plasma reaction chamber
US6564810B1 (en) * 2000-03-28 2003-05-20 Asm America Cleaning of semiconductor processing chambers
JP3733021B2 (ja) * 2000-12-15 2006-01-11 シャープ株式会社 プラズマプロセス方法
KR100393967B1 (ko) * 2000-12-29 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2002343777A (ja) * 2001-03-12 2002-11-29 Hitachi Ltd 半導体装置の製造方法
US20040226911A1 (en) * 2003-04-24 2004-11-18 David Dutton Low-temperature etching environment
TWI240988B (en) * 2004-01-07 2005-10-01 Powerchip Semiconductor Corp Method for fabricating a through hole on a semiconductor substrate
CN1303667C (zh) * 2004-03-25 2007-03-07 力晶半导体股份有限公司 制作通孔的方法
US20060051965A1 (en) * 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
KR100755804B1 (ko) 2005-12-27 2007-09-05 주식회사 아이피에스 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법
CN101459039B (zh) * 2007-12-13 2012-01-25 中芯国际集成电路制造(上海)有限公司 等离子体刻蚀的终点监测方法
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法
US8076778B2 (en) * 2009-09-30 2011-12-13 Macronix International Co., Ltd. Method for preventing Al-Cu bottom damage using TiN liner

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169140A (ja) * 1984-02-13 1985-09-02 Hitachi Ltd ドライエツチング方法
JPS63107024A (ja) * 1986-07-18 1988-05-12 Anelva Corp エツチング装置
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
JPH0741153Y2 (ja) * 1987-10-26 1995-09-20 東京応化工業株式会社 試料処理用電極
EP0414372A3 (en) * 1989-07-21 1991-04-24 Sony Corporation Dry etching methods
US5085727A (en) * 1990-05-21 1992-02-04 Applied Materials, Inc. Plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion
US5423945A (en) * 1992-09-08 1995-06-13 Applied Materials, Inc. Selectivity for etching an oxide over a nitride
KR100281345B1 (ko) * 1992-12-01 2001-03-02 조셉 제이. 스위니 전자기 결합성 플래너 플라즈마 장치에서의 산화물 에칭 공정
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors

Also Published As

Publication number Publication date
KR970072118A (ko) 1997-11-07
EP0779651A2 (en) 1997-06-18
KR100369789B1 (ko) 2003-03-26
US6156663A (en) 2000-12-05
EP0779651A3 (en) 1997-08-06

Similar Documents

Publication Publication Date Title
TW318265B (zh)
US7494827B2 (en) Plasma etching method and plasma etching apparatus
WO2018128079A1 (ja) ドライエッチング方法及びβ－ジケトン充填済み容器
KR20090129417A (ko) 유전체 커버를 갖는 에지 전극
KR101903432B1 (ko) 플라스마 처리 방법
TW201203348A (en) Plasma etching method
KR20150103636A (ko) 플라즈마 처리 장치의 클리닝 방법
JP2008078678A (ja) プラズマ処理方法
JPWO2009144810A1 (ja) シリサイド形成方法とその装置
JP2018110229A (ja) ドライエッチング方法及びエッチング装置
TW201742149A (zh) 蝕刻方法
US9803286B2 (en) Method for etching copper layer
TW472311B (en) A method for processing specimens, an apparatus therefor and a method of manufacture of a magnetic head
KR20150014434A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6208017B2 (ja) プラズマエッチング方法
WO2012049943A1 (ja) 窒化珪素膜形成装置及び方法
US20050011612A1 (en) Plasma etching apparatus and plasma etching method
JP3258240B2 (ja) エッチング方法
JP2005260060A (ja) レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
TW511135B (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JPH10242130A (ja) プラズマ処理方法及び装置
JP2006310676A (ja) 試料のエッチング方法
JP4554479B2 (ja) ドライエッチング方法
JP2008016479A (ja) 半導体装置の製造方法
JP2011249405A (ja) ドライエッチング装置のプラズマクリーニング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees