KR100369731B1 - 양극화성장치 및 양극화성처리방법과 반도체기체의 제조방법 - Google Patents

양극화성장치 및 양극화성처리방법과 반도체기체의 제조방법 Download PDF

Info

Publication number
KR100369731B1
KR100369731B1 KR10-1998-0058985A KR19980058985A KR100369731B1 KR 100369731 B1 KR100369731 B1 KR 100369731B1 KR 19980058985 A KR19980058985 A KR 19980058985A KR 100369731 B1 KR100369731 B1 KR 100369731B1
Authority
KR
South Korea
Prior art keywords
substrate
positive electrode
treatment
opening hole
silicon
Prior art date
Application number
KR10-1998-0058985A
Other languages
English (en)
Other versions
KR19990063513A (ko
Inventor
사토시 마쯔무라
켄지 야마가타
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990063513A publication Critical patent/KR19990063513A/ko
Application granted granted Critical
Publication of KR100369731B1 publication Critical patent/KR100369731B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices

Abstract

본 발명은 웨이퍼의 오염을 방지하면서, 양극화성처리의 고효율화를 도모할 수 있는 양극화성장치를 제공하는 것을 과제로 한 것이며, 그 해결수단은, 전해질용액(3)속에서 처리대상기판(6),(7)에 양극화성처리를 실시하기 위한 양극화성장치로서, 전해질용액(3)을 수용하는 처리조(1)로서, 벽면에 개구구멍을 가진 처리조(1)와, 개구구멍을 처리조(1)의 안쪽으로부터 밀폐하도록 배치된 상기 기판(7)의 , 개구구멍에 의해 처리조(1)의 외부로 개방된 면에 접촉하도록 편평한 접촉면을 가진 양전극(11)과, 상기 개구구멍을 밀폐하는 기판과 대향해서 배치된 음전극(2)을 구비하는 것을 특징으로 한 것이다.

Description

양극화성장치 및 양극화성처리방법 과 반도체기체의 제조방법{ANODIZING APPARATUS AND METHOD AND MANUFACTURING METHOD OF SEMICONDUCTOR SUBSTRATE}
본 발명은, 전해질용액속에서 처리대상기판에 양극화성처리를 실시하기 위한 양극화성장치 및 양극화성처리방법 및 이들 장치 및 방법을 이용하는 반도체기체의 제조방법에 관한 것이다.
다공질 실리콘은, A.Uhlir 및 D.R.Turner에 의해, 불화수소산(이하에서는 HF라고 약기한다)의 수용액 속에 있어서 정(正)전위에 바이어스된 단결정실리콘의 전해연마의 연구과정에 있어서 발견되었다.
그후, 다공질실리콘의 반응성에 풍부한 성질을 이용해서, 실리콘 집적회로의 제조공정에 있어서 두꺼운 절연물의 형성이 필요한 소자간 분리공정에 응용하는 검토가 이루어지고, 다공질 실리콘산화막에 의한 완전분리기술(FIPOS: Full Isolation by Porous Oxidized Silicon)등이 개발되었다(K.Imai, Solid State Electron 24, 159, 1981).
또, 최근에는 다공질 실리콘기판상에 성장시킨 실리콘에피택셜층을, 산화막을 개재해서 비정질기판상이나 단결정실리콘기판상에 맞붙이는 직접접합기술 등에의 응용기술이 개발되었다(일본국 특개평 5-21338호).
그 밖의 응용예로서, 다공질실리콘그자체가 발광하는 소위 포토루미네센스나 일레트로 루미네센스재료로서도 주목되고 있다(일본국 특개평 6-338631호).
도 5는, 일본국 특개소 60-94737호 공보에 개시되어 있는, 실리콘기판에 양극화성처리를 실시해서 다공질실리콘을 제조하는 양극화성장치의 구성을 표시하는도면이다.
이 양극화성장치는, 실리콘기판 1801을 사이에 두도록 해서, 내 HF성인 테플론제(테플론은, 미국 du pout회사의 등록상표)의 양극화성조 1802a, 1802b를 배치해서 구성되어 있다. 그리고, 양극화성조(1802a),(1802b)에는, 각각 백금전극(1803a),(1803b)이 배치되어있다.
양극화성조(1802a),(1802b)는, 실리콘기판(1801)과 접하는 측벽부에 홈을 가지고, 이 홈에 각각 불소고무제의 O링(1084a), (1804b)이 끼워져있다. 그리고, 양극화성조(1802a),(1802b)와 실리콘기판(1801)과는 이 O링(1804a), (1804b)에 의해 각각 시일되어 있다. 이와 같이 해서 각각 시일된 양극화성조(1802a),(1802b)에는, 각각 HF용액(1805a),(1805b)이 채워져있다.
이 양극화성조에서는, 실리콘기판이 직접 금속전극에 접촉하지 않기 때문에, 금속전극에 의해 실리콘기판이 오염되는 가능성이 작다. 그러나, 화성처리를 실시하는 실리콘기판은, 그 표면 및 이면을 O링에 의해서 시일되기 때문에, 여전히 실리콘기판의 표면의 주변영역에 미화성부분이 남는 문제가 있다. 또, 처리해야할 실리콘기판 그 자체가 화성조에 직접 짜넣어져서 일체화하는 구조이기 때문에, 실리콘기판의 교환작업을 신속하게 할 수 없다고 하는 문제점이 있다.
이 문제점에 비추어서, 실리콘기판을 그 주변(베벨링)영역에서 지지하는 양극화성장치가 개발되었다(일본국 특개평 5-198556호). 이 양극화성장치에 의하면, 금속전극으로부터의 오염을 방지할 수 있는 동시에 기판표면의 전체영역을 화성처리할 수 있다. 또, 이 양극화성장치는, 처리하는 웨이퍼를 홀더에 고정하고,이 홀더를 화성조에 고정한다는 2단 프로세스로 웨이퍼를 화성조내에 고정하기 때문에, 웨이퍼를 직접화성조에 고정해서 웨이퍼가 화성조의 일부를 이루는 종래의 장치보다도 조작성이 현격하게 향상하고 있다.
또, 양극화성장치에 있어서, 전해용액속에 녹은 전극성분에 의한 오염을 방지하기 위해서, 처리할려는 실리콘기판과 금속전극과의 사이에 실리콘기판을 배치해서, 이 실리콘기판에 의해 금속전극으로부터의 전극성분을 차단하는 형으로 양극화성처리를 행하는 양극화성처리장치가 개발되었다(일본국 특개평 6-275598호 공보).
또, 전극으로부터의 오염을 없애는 방법으로서, 다른 실리콘기판을 개재해서 전극을 처리대상 실리콘기판에 직접 고정하는 방법이 개발되었다(일본국 특개평 8-037173호 공보).
상기의 일본국 특개평 5-198556호 공보, 일본국 특개평 6-275598호 공보, 일본국 특개평 8-037173호 공보에 기재한 양극화성장치에서는, 금속오염이 거의 발생하지 않고, 또한 기판 표면의 전체영역을 화성처리할 수 있는 극히 실용성이 높은 장치이다.
그러나, 보다 생산성이 높은 양극화성장치가 소망되는 바이다. 예를 들면, 처리대상 실리콘기판과 금속전극과의 사이에 배치되는 실리콘기판은 양극화성처리되나, 금속기판에 직접 접촉하고 있거나, 혹은 전해용액에 녹은 전극성분에 의해 오염되기 때문에, 폐기하지 않으면 않되고, 실리콘재료의 낭비가 발생한다.
또, 실리콘기판을, 중간기판으로서 전극과 처리대상 실리콘기판사이에 끼우는 방법에서는, 중간기판도 전해용액속에 잠기고, 양극화성처리되어 버리기 때문에, 중간기판을 빈번히 교환하지 않으면 않되고, 역시 실리콘재료의 낭비가 발생한다.
따라서, 본 발명은 상술한 과제에 비추어 이루어진 것이며, 그 목적은, 웨이퍼의 오염을 방지하면서, 양극화성처리의 고효율화를 도모할 수 있는 양극화성장치 및 양극화성처리방법을 제공할 수 있다.
또, 본 발명의 다른 목적은, 이들 장치 및 방법을 이용하는 반도체 기체의 제조방법을 제공하는 것이다.
도 1은 반도체기체의 제조공정을 표시한 도면
도 2는 일실시형태의 양극화성장치의 전체구성을 표시한 평면도
도 3은 도 2에 있어서의 화성조의 부분을 확대해서 표시한 측단면도
도 4는 양극화성장치의 동작을 설명하기 위한 순서도
도 5는 종래의 양극화성장치의 구성을 표시한 도면
<도면의 주요부분에 대한 부호의 설명>
1: 화성조본체2: 마이너스 전극
3: 전해질용액4: 전원
5: 홀더6, 7: 실리콘기판
8: O링9: 실재
10: 도전성격벽11: 플러스전극
14: 지지체15: 구동원
16: 샤프트17: 압축스프링
103: 화성조
상기, 목적을 달성하기 위해서, 본 발명에 관한 양극화성장치는, 전해질용액에 의해 기판에 양극화성처리를 실시하기 위한 양극화성장치로서, 상기 전해질용액을 수용하는 처리조로서, 벽면에 개구구멍을 가진 처리조와, 상기 개구구멍을 상기 처리조의 내측으로부터 밀폐하도록 배치된 상기 기판의 상기 개구구멍에 의해 상기 처리조의 외부로 개방된 면에 접촉하도록 편평한 접촉면을 가진 양전극과, 상기 개구구멍을 밀폐하는 기판과 대향해서 배치된 음전극을 구비하는 것을 특징으로 하고 있다.
또, 본 발명에 관한 양극화성처리방법은, 전해질용액에 의해 기판에 양극화성처리를 실시하기위한 양극화성처리방법으로서, 벽면에 개구구멍이 형성된 처리조의 안쪽에 상기 개구구멍을 밀폐하도록 상기 기판을 설치하는 설치공정과, 상기 처리조속에, 상기 전해질용액을 공급하는 공급공정과, 상기 기판의 상기 개구구멍에 의해 상기 처리조의 외부에 개방된 부위에 접촉하도록 편평한 접촉면을 가진 양전극을 상기 개방된 부위에 접촉시키는 접촉공정과, 상기 양전극과 상기 기판에 대향해서 배치된 음전극과의 사이에 전류를 흘려서 상기 기판을 양극화성처리하는 처리공정을 구비하는 것을 특징으로 하고 있다.
상기 본원 발명에 의한 양극화성처리장치 및 양극화성처리방법에 따르면, 처리조의 개구구멍을 안쪽으로부터 밀폐하도록 기판을 설치함으로써 기판의 피처리면 전체가 전해질용액에 접촉하기 때문에 처리할 수 있는 면이 기판표면의 전체면으로 되어 양극화성처리의 고효율화를 도모할 수 있다.
또, 상기 개구구멍을 안쪽으로부터 밀폐하도록 설치된 기판의, 상기 개구구멍으로부터 노출된 이면에 플러스전극을 접촉시키도록 구성하고 있기 때문에 기판의 이면과 양전극은 모두 전해질용액에 접촉하지 않고, 따라서 기판의 이면이 양전극과 전해질용액의 반응에 의해 생성된 물질에 의해서 오염되는 일이 없다.
또, 본 발명에 관한 반도체기체의 제조방법은, 상기한 양극화성처리방법에 의해 기판의 표면에 다공질층을 형성하는 공정과, 상기 다공질층상에 비다공질층을 형성하는 공정과, 상기 비다공질층에 제 2기판을 접합하는 공정과, 상기 비다공질층이 상기 제 2기판상에 남아있도록 상기 기판을 제거하는 공정으로 이루어진 것을 특징으로 하고 있다.
상기한 것 이외의 다른 목적 및 장점 등은 후술하는 본 발명의 바람직한 실시예의 설명에 의해 이 분야에 통상의 지식을 가진 자에게 명백하게 될 것이다.
상세한 설명에 있어서는 그 일부를 이루고 본 발명의 예를 예시하는 유첨도면을 참조하면 될 것이다. 그러나 이러한 예는 본 발명의 여러 실시예에 관하여 모두 논한 것은 아니며, 따라서, 본 발명의 범위를 판별하기 위해서는 상세한 설명 다음의 청구범위를 참조하면 된다.
(발명의 실시형태)
이하, 본 발명에 관한 양극화성장치의 일실시형태에 대해서 설명하나, 그 전에, 일실시형태의 양극화성장치를 공정의 일부로 사용해서 반도체기체를 제조하는 방법의 일실시형태에 대해서 설명한다.
도 1A내지 1F는, 반도체기체의 제조방법을 표시한 공정도이다. 개략적으로 설명하면, 이 제조방법은, 단결정 실리콘기판에 다공질실리콘층을 형성하고, 상기 다공질실리콘층위에 비다공질층을 형성하고, 그 위에 바람직하게는 절연막을 형성한 제 1기판과, 별도로 준비한 제 2기판을, 상기 절연막을 사이에 두고 맞붙인 후에, 제 1기판의 이면으로부터 단결정실리콘기판을 제거하고, 또 다공질실리콘층을 에칭해서 반도체기판을 제조하는 것이다.
이하, 도 1A 내지 1F를 참조하면서 반도체기체의 구체적인 제조방법을 설명한다.
먼저, 제 1기판을 형성하기 위한 단결정 Si기판(51)을 준비해서, 그 주(主)표면상에 다공질 Si층(52)을 형성한다(도 1(a)참조). 이 다공질 Si층(52)은, 단결정기판(51)의 주표면을 후술하는 일실시형태에 관한 양극화성장치에 의해 처리함으로써 형성할 수 있다.
이어서, 다공질 Si층(52)위에 적어도 1층의 비다공질층(53)을 형성한다(도 1(B)참조). 비다공질층(53)으로서는, 예를 들면, 단결정 Si층, 다결정 Si층, 비정질 Si층, 금속막층, 화합물반도체층, 초전도체층 등이 썩 알맞다. 또, 비다공질층(53)에는, MOSFET등의 소자를 형성해도 된다.
비다공질층(53)위에는, SiO2층(54)을 형성하여, 이것을 제 1기판으로 하는 것이 바람직하다(도 1(C)참조). 이 SiO2층(54)은, 후속공정에서 제 1기판과 제 2기판(55)을 맞붙였을 때에, 그 맞붙임의 계면의 계면준위(界面準位)를 활성층으로부터 분리할 수 있다는 의미에서도 유용하다.
이어서, SiO2층(54)을 사이에 두도록 해서, 제 1기판과 제 2기판(55)을 실온에서 밀착시킨다(도 1(D)참조). 그 후, 양극접합처리, 가압처리 혹은 필요에 따라서 열처리를 실시하는 것 혹은 이들 처리를 조합함으로써, 맞붙임을 강고한 것으로 해도 된다.
비다공질층(53)으로서, 단결정 Si층을 형성한 경우에는, 상기 단결정 Si층의 표면에 예를 들면, 열산화 등의 방법에 의해서 SiO2층(54)을 형성한 후에 제 2기판(55)과 맞붙이는 것이 바람직하다.
제 2기판(55)으로서는, Si기판, Si기판 상에 SiO2층을 형성한 기판, 석영 등의 광투과성의 기판, 사파이어 등이 썩알맞다. 그러나, 제 2기판(55)은, 맞붙임에 제공되는 면이 충분히 평탄하면 충분하고, 다른 종류의 기판이어도 된다.
또한, 도 1(D)는, SiO2층(54)을 개재해서 제 1기판과 제 2기판을 맞붙인 상태를 표시하고 있으나, 이 SiO2층(54)은, 비다공질층(53) 또는 제 2기판이 Si가 아닌 경우에는 형성하지 않아도 된다.
또, 맞붙일 때에는, 제 1기판과 제 2기판과의 사이에 절연성의 박판을 사이에 두어도 된다.
이어서, 다공질 Si층(52)을 경계로 해서, 제 1기판을 제 2기판으로부터 제거한다(도 1(E)참조). 제거의 방법으로서는, 연삭, 연마 혹은 에칭 등에 의한 제 1방법(제 1기판을 폐기)과, 다공질층(52)을 경계로 해서 제 1기판과 제 2기판을 분리하는 제 2방법이 있다. 제 2방법의 경우, 분리된 제 1기판에 잔류한 다공질 Si를 제거하고, 필요에 따라서 그 표면을 평탄화함으로써 재이용할 수 있다.
이어서, 비다공질층(53)을 남겨두고, 다공질 Si층(52)만을 에칭해서 제거한다(도 1(F)참조).
도 1(F)는, 상기의 제조방법에 의해 얻게 되는 반도체기판을 모식적으로 표시하고 있다. 이 제조방법에 의하면, 제 2기판(55)의 표면의 전체영역에 걸쳐서 비다공질층(53)(예를 들면, 단결정 Si층)이 평탄 또는 균일하게 형성된다.
예를 들면, 제 2기판(55)으로서 절연성의 기판을 채용하면, 상기 제조방법에 의해서 얻게 되는 반도체기판은 절연된 전자소자의 형성에 극히 유용하다.
다음에, 도 1(A)에 표시한 다공질 Si층이 표면에 형성된 단결정기판을 얻기 위한 양극화성장치의 일실시형태에 대해서 설명한다.
양극화성 반응에 의한 실리콘기판의 다공질화 즉, 세공의 형성처리는, 예를 들면 HF용액속에서 행해진다. 이 처리에는, 실리콘 결정중의 정공(正孔)의 존재가 불가결한 것이 알려져 있고, 그 반응의 메카니즘은 다음과 같이 추정된다.
먼저, HF용액속에서 전계(電界)가 부여된 실리콘기판내의 정공이 마이너스전극 쪽의 표면에 유기된다. 그 결과, 표면의 미결합수(手)를 보상하는 형태로 존재하고 있는 Si-H결합의 밀도가 증가한다. 이 때 마이너스 전극쪽의 HF용액속의 F이온이 Si-H결합에 대해서 구핵공격(求核攻擊)을 행해서 Si-F결합을 형성한다. 이 반응에 의해 H2분자가 발생하는 동시에 플러스전극쪽으로 1개의 전자가 방출된다. Si-F결합의 분극특성 때문에 표면 근방의 Si-Si결합이 약해진다. 이 약한 Si-Si결합은 HF혹은 H20에 의해 공격되고, 결정표면의 Si원자는 SiF4가 되어 결정표면으로부터 이탈한다. 그 결과, 결정표면에 움패임이 발생하고, 이 부분에 정공을 우선적으로 가까이 끌어 당기는 전장의 분포(전계집중)가 발생하고, 이 표면이질성이 확대해서 실리콘원자의 식각이 전계를 따라서 연속적으로 진행한다. 또한, 양극화성처리에 사용하는 용액은 HF용액에 한정되지 않고, 다른 전해질용액이어도 된다.
도 2는 일실시형태의 양극화성장치의 전체구성을 표시하는 평면도이다.
이 양극화성장치(100)는, 예를 들면 컴퓨터에 의해 그 동작이 제어된다. (101)은 그 제어패널이다. (102)는 로우더이고, 기판캐리어가 놓이면, 기판을 매엽식(每葉式)기판반송로봇(104)에 받아 넘기는 작용을 한다. 기판반송로봇(104)은 로우더(102)로부터 기판을 1매씩 인출해서 화성조(103)로 운반하여, 로봇(105)에 받아 넘긴다. 로봇(105)은, 받은 기판을 화성조(103)내의 홀더에 흡착시킨다. 화성조(103)는, 한번에 7매의 기판을 지지할 수 있도록 구성되고, 화성조(103)에 7매의 기판이 수납된 시점에서, 플러스전극(11)이 화살표시 A방향으로 이동하여(상세는 후술한다), 7매째의 기판에 접촉한다. 그후 전해질 용액이 화성조(103)에 충만되고, 플러스전극(11)과 화성조(103)내에 배치된 마이너스전극(2)과의 사이에 전압이 인가됨으로써 양극화성처리가 행해진다.
양극화성처리가 종료한 기판은, 로봇(105)에 의해 화성조(103)로부터 인출되어, 수세조(106)내의 캐리어에 재치되어서 수세가 행해진다.
수세가 종료하면, 기판은 캐리어마다 캐리어반송로봇(107)에 의해 건조기(108)에 반송된다.
건조기(108)에 의한 건조가 종료하면, 기판은 캐리어마다 재차 캐리어 반송로봇(107)에 의해 반송되고, 기판의 불출(拂出)을 행하는 언로우더(109)로 인도된다.
다음에, 도 3은, 도 2에 있어서의 화성조(103)의 부분의 확대단면도이다. 또한, 화성조(103)는 실제로는 7매의 실리콘기판을 수용가능하게 구성되어 있으나, 도 3에서는 설명을 알기 쉽게 하기 위해서, 2매의 실리콘기판을 수용하도록 간략화해서 표시하고 있다.
도 3에 있어서, (6) 및 (7)은 단결정의 실리콘으로 이루어진 기판(웨이퍼)이다. 일반적으로는, 양극화성을 위해서는 정공(正孔)의 존재가 중요하기 때문에 P형의 실리콘기판이 썩알맞으나, N형의 실리콘기판이라도 광을 조사하는 등해서 정공의 생성을 촉진함으로써 사용할 수 있다.
(11)은 플러스전극, (2)는 마이너스전극이고, 각각 화학적으로 안정된 백금재료로 형성하는 것이 바람직하다. 플러스전극(11) 및 마이너스전극(2)은, 전원(4)에 접속되어 있다.
플러스전극(11)에는 도전성격벽(10)이 고정되어 있고, 플러스전극(11)은 도전성 격벽(10)을 개재해서 실리콘기판(7)에 접촉한다. 도전성격벽(10)은, 플러스 전극(11)이 실리콘기판(7)과 직접 접촉해서 실리콘기판이 전극재료에 오염되는 것을 방지하기 위한 것이며, 본 실시형태에서는, 양극화성처리되는 대상인 실리콘기판(7)과 동일 재질의 실리콘기판을 사용하고 있다. 이것은, 실리콘재료끼리이면 서로 재료가 부착했다고 해도, 처리대상의 실리콘기판(7)을 오염하는 일은 없다고 생각되기 때문이다. 또, 도전성격벽(10)은, 플러스전극(11)으로부터 실리콘기판(7)에 전류가 흐르는 것을 저해하지 않도록 비저항이 작은 재료로 형성하는 것이 바람직하고, 이점에서도 실리콘은 바람직한 재료이다. 단, 도전성격벽(10)의 재료로서는, 실리콘이외라도, 비저항이 작고, 또한 처리대상 실리콘기판(7)에 부착해도 오염의 염려가 없는 것이면 사용가능하다.
도전성격벽(10)을 플러스전극(11)에 고정하기 위해서는, 플러스전극(11)을 구성하는 백금판에 직경 5㎜정도이하의 구멍을 복수 형성하고, 이 구멍에 접착제를 충전해서, 플러스전극(11)의 지지체(14)에 직접 접착한다. 혹은, 상기의 구멍을 이용해서 진공흡착해도 된다
도전성격벽(10)과 플러스전극(11)은 동일면적인 것이 바람직하나, 플러스전극(11)은 도전성격벽(10)보다도 직경으로 20㎜정도 작아도 문제가 없다. 또, 도전성격벽(10)의 두께는 얇으면 전계의 분포가 불균일 하게 되고, 두꺼우면 전기저항이 증가하므로, 실제상은, 처리대상 실리콘기판(7)과 동일정도의 두께의 것이 바람직하다. 또, 도전성격벽(10)과 플러스전극(11)은, 처리대상기판(7)에 가급적 가까운 크기로 하는 것이 바람직하다.
플러스전극(11)은, 에어실린더 혹은 플런저 등으로 이루어진 구동원(15)에 의해 화살표시 B방향으로 진퇴구동된다. 이에 의해 플러스전극(11)은, 실리콘 기판(7)에 접촉하는 위치와, 실리콘기판(7)으로부터 떨어진 위치로 이동된다. 구동원(15)의 샤프트(16)와 지지체(14)사이에는 압축스프링(17)이 삽입되어 있고, 샤프트(16)가 구동원(15)으로부터 돌출한 상태에서, 플러스전극(11)은 압축스프링(17)의 부세력에 의해 실리콘기판(7)에 압압된다. 압축스프링(17)의 부세력은, 실리콘기판(7)을 변형시키지 않는 역량(力量)으로 설정되어 있다.
플러스전극(11)이 실리콘기판(7)에 접촉되었는지의 여부를 판단하는 방법으로서는, 구동원(15)에 샤프트(16)를 돌출시키는 신호를 가한 것을 가지고 플러스전극(11)이 실리콘기판(7)에 접촉했다고 판단하는 방법, 화성조(103)내에 전해질용액(HF)(3)을 공급한 후에 플러스전극(11)과 마이너스전극(2)사이에 실제로 전류를 흘리고, 그 도통(導通)을 검출해서 판단하는 방법 등이 생각되나, 어느 쪽을 사용해도 된다.
(5)는 실리콘기판(6),(7)을 지지하기 위한 홀더이고, 내HF성의 재질인 4불화에틸렌수지(상품명:테플론)등으로 형성되어 있다. 홀더(5)에는, 지지해야할 실리콘기판의 직경보다도 작은 직경의 원형 혹은 원형에 가까운 형상(이하, 원형형상이라고 할때는 원형에 가까운 형상도 포함하는 것으로 한다)의 개구구멍이 형성되어 있다.
홀더(5)의 상기 개구구멍의 주변부에는, 원둘레형상의 홈이 형성되어 있고, 이 홈에는 내HF성의 O링(8)이 끼워져 있다. 그리고, 이 홈의 바닥부에 형성된 구멍(도시되지 않음)으로부터 공기를 흡인함으로써, O링(8)을 개재해서 실리콘기판(6),(7)을 홀더(5)에 흡착고정한다. 또, 홀더(5)의 하부에도 전해질용액(3)을 분리하기 위한 시일재(9)가 배설되어 있다.
이들 O링(8) 및 시일재(9)에 의해 화성조본체(1)의 각실(20),(21),(22)은 실리콘기판(6),(7)을 개재해서 완전히 분리되어 있다. 따라서, 화성조본체(1)의 2개의 실(20),(21)에 공급된 전해질용액(3)은, 화성조본체(1)의 제일 우측의 실(22)에 누설되는 일은 없다. 그 때문에, 도전성격벽(10) 및 플러스전극(11)은, 전해질용액(3)에 접촉하는 일이 없고, 따라서 도전성격벽(10)은 화성처리가 되지 않으므로, 장기간에 걸쳐서 교환할 필요가 없고, 실리콘재료의 낭비를 방지할 수 있다. 또, 기판의 이면이 플러스전극(11)과 전해질용액(3)과의 반응에 의해 생성된 물질에 의해 오염되는 일이 없다.
다음에, 상기와 같이 구성되는 양극화성장치의 동작에 대해서, 도 2, 도 3 및 도 4에 표시한 순서도를 참조해서 설명한다.
먼저, 로우더(102)에 실리콘기판이 재치된 캐리어를 세트해서(스텝S2),로봇(104),(105)에 의해 로우더(102)로부터 실리콘기판을 화성조(103)로 반송하고, 홀더(5)에 7매의 실리콘기판을 흡착시킨다(스텝S4∼스텝S10).
다음에 구동원(15)을 구동해서 플러스전극(11)을 도전성격벽(10)을 개재해서, 실리콘기판(7)에 접촉시킨다(스텝S12).
다음에, 화성조(103)에 전해질용액(3)을 공급하고, 전해질용액(3)을 순환시키고, 또 전원(4)을 ON해서 양극화성처리를 행한다(스텝S14∼스텝S18).
다음에, 화성조(103)에 형성된 배출구(도시되지 않음)로부터 전해질용액을 배출해서 회수하고, 대신에 순수를 화성조(103)에 공급한다(스텝S20∼스텝S22). 이에 의해 실리콘기판의 조세정(粗洗淨)이 행하여진다.
그리고, 순수를 화성조(103)로부터 배출해서, 플러스전극(11)을 실리콘기판(7)으로부터 퇴피시킨다(스텝S24∼스텝S26).
이 상태에서, 1매씩 실리콘기판의 흡착을 해제하고, 실리콘기판을 수세조(106)내의 캐리어로 이동시킨다. 이 동작을 7매분의 실리콘기판에 대해서 반복해서 행한다(스텝S28∼스텝S34).
여기서, 통상은, 로우더(102)에 공급된 캐리어에는 25매의 실리콘기판이 수용되고 있으므로, 또 로우더상의 캐리어에 실리콘기판이 남아 있는지를 판단하고(스텝S36), 또 실리콘기판이 남아 있는 경우에는, 스텝S4로부터 스텝S36을 반복한다. 따라서, 스텝S36에 있어서, 로우더(102)상의 캐리어에 실리콘기판이 남아 있지 않다고 판단되었을때에는, 25매분의 실리콘기판의 양극화성처리가 종료하고, 수세조(106)내의 캐리어에는 25매분의 화성처리가 종료된 실리콘기판이 수용되고 있다.
다음에, 화성처리가 종료된 실리콘기판의 수세를 행하고, 수세된 실리콘기판을 캐리어마다 로봇(107)에 의해 건조기(108)에 반송하여, 건조를 행한다(스텝S38∼스텝S42).
다음에, 건조가 종료된 실리콘기판을 캐리어마다 로봇(107)에 의해 언로우더(109)에 반송하고, 실리콘기판의 불출을 행한다(스텝S44).
다음에, 언로우더(109)에 빈캐리어를 세트하고, 로봇(107)에 의해 캐리어를 수세조(106)까지 반송해서, 수세조(106)내에 잠기게 한다.
그리고, 최후로 새로운 실리콘기판이 수용된 캐리어를 로우더(102)에 세트하고, 스텝S2로부터 스텝S50의 동작을 반복한다.
만일 스텝S5O에서, 새로운 실리콘기판을 수용한 캐리어가 없어졌을 경우에는, 거기서 장치의 동작을 종료한다.
이상 설명한 바와 같이, 상기의 실시형태에 의하면, 플러스전극(11)과 실리콘기판(7)사이에, 실리콘기판을 오염하지 않는 도전성격벽(10)을 배치하고 있으므로, 실리콘기판의 전극재료에 의한 오염을 방지할 수 있다.
또, 도전성격벽(10)과 플러스전극(11)이 전해질용액에 접촉하지 않도록 구성되어있으므로, 도전성격벽(10)이 화성처리되는 일이 없고, 반복해서 사용가능하게 되기 때문에, 실리콘재료의 낭비를 방지할 수 있다. 또, 기판의 이면이 플러스전극(11)과 전해질용액(3)과의 반응에 의해 생성된 물질에 의해 오염되는 일이 없다.
또한, 본 발명은 그 취지를 일탈하지 않는 범위에서, 상기 실시형태를 수정또는 변형한 것에 적용가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 웨이퍼의 오염을 방지하면서, 양극화성처리의 고효율화를 도모할 수 있는 양극화성장치 및 양극화성처리방법이 제공된다.
본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신과 범위내에서 여러가지의 변경과 수정이 가능하다.

Claims (15)

  1. 전해질용액에 의해 기판에 양극화성처리를 실시하기 위한 양극화성장치로서,
    상기 전해질용액을 수용하고, 벽면에 개구구멍을 가진 처리조와,
    상기 기판은 상기 개구구멍을 상기 처리조의 내측으로부터 밀폐하도록 배치되고, 상기 개구구멍에 의해 상기 처리조의 외부로 개방된 상기 기판의 면에 접촉하도록 편평한 접촉면을 가진 양전극과,
    상기 개구구멍을 밀폐하는 기판과 대향해서 배치된 음전극을 구비하는 것을 특징으로 하는 양극화성처리.
  2. 제 1항에 있어서, 상기 처리조의 내부에 배치되고, 상기 음전극과 상기 기판사이의 위치에서 적어도 1매의 다른 기판을 지지가능하게 구성된 적어도 하나의 기판홀더를 또 구비한 것을 특징으로 하는 양극화성장치.
  3. 제 1항에 있어서, 상기 양전극을 상기 기판에 접촉분리시키기 위한 이동수단을 또 구비하는 것을 특징으로 하는 양극화성장치.
  4. 제 3항에 있어서, 상기 이동수단은, 상기 양전극을 지지하기 위한 지지부재와, 상기 양전극을 탄성지지하기 위해서 상기 양전극과 상기 지지부재와의 사이에 배치된 스프링과, 상기 지지부재를 이동시키기 위한 구동원을 구비하는 것을 특징으로 하는 양극화성장치.
  5. 제 4항에 있어서, 상기 구동원은, 에어실린더로 구성되는 것을 특징으로 하는 양극화성장치.
  6. 제 4항에 있어서, 상기 구동원은, 플런저로 구성되는 것을 특징으로 하는 양극화성장치.
  7. 제 1항에 있어서, 상기 양전극은 금속판과,상기 금속판과 상기 기판사이에 배치되며, 전기저항이 낮고 상기 기판과 동일재료로 이루어진 중간기판으로 이루어진 것을 특징으로 하는 양극화성장치.
  8. 제 7항에 있어서, 상기 기판 및 상기 중간기판은, 실리콘의 단결정으로 형성되어 있는 것을 특징으로 하는 양극화성장치.
  9. 전해질용액에 의해 기판에 양극화성처리를 실시하기 위한 양극화성처리방법으로서,
    벽면에 개구구멍이 형성된 처리조의 안쪽에 상기 개구구멍을 밀폐하도록 상기 기판을 설치하는 설치공정과,
    상기 처리조속에, 상기 전해질용액을 공급하는 공급공정과,
    상기 개구구멍에 의해 상기 처리조의 외부에 개방된 상기 기판의 부위에 접촉하도록 편평한 접촉면을 가진 양전극을 상기 개방된 기판의 부위와 접촉시키는 접촉공정과,
    상기 양전극과, 상기 기판에 대향해서 배치된 음전극과의 사이에 전류를 흘려서 상기 기판을 양극화성처리 하는 처리공정을 구비하는 것을 특징으로 하는 양극화성처리방법.
  10. 제 9항에 있어서, 상기 처리조안으로부터 상기 전해질용액을 배수하는 제 1배수공정과,
    상기 처리조안에 순수를 공급해서, 상기 기판을 세정하는 세정공정과,
    상기 처리조안으로부터 상기 순수를 배출하는 제 2의 배출공정과,
    상기 양전극을 상기 기판으로부터 떼어놓는 떼어놓기공정과,
    상기 기판을 상기 처리조안으로부터 인출하는 인출공정을 또 구비하는 것을 특징으로 하는 양극화성처리방법.
  11. 제 9항에 있어서, 적어도 1매의 다른 기판이 상기 음전극과 상기 기판사이에서 상기 처리조의 내부에 배치된 기판홀더에 의해 지지되는 것을 특징으로 하는 양극화성처리방법
  12. 제 9항에 있어서, 상기 기판을 상기 처리조안에 설치한 후에, 상기 양전극을상기 기판에 접촉시키는 접촉공정을 또 구비하는 것을 특징으로 하는 양극화성처리방법.
  13. 제 9항에 있어서, 상기 양전극은 금속판과, 상기 금속판과 상기 기판사이에 배치되며, 전기저항이 낮고 상기 기판과 동일재료로 이루어진 중간기판으로 이루어진 것을 특징으로 하는 양극화성처리방법.
  14. 제 13항에 있어서, 상기 기판 및 상기 중간기판은, 실리콘의 단결정으로 형성되어 있는 것을 특징으로 하는 양극화성처리방법.
  15. 제 9항에 기재한 양극화성처리방법에 의해 기판의 표면에 다공질층을 형성하는 공정과,
    상기 다공질층상에 비다공질층을 형성하는 공정과,
    상기 비다공질층에 제 2기판을 접합하는 공정과,
    상기 비다공질층이 상기 제 2기판상에 남아 있도록 상기 기판을 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체기체의 제조방법.
KR10-1998-0058985A 1997-12-26 1998-12-26 양극화성장치 및 양극화성처리방법과 반도체기체의 제조방법 KR100369731B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36101397A JP3413090B2 (ja) 1997-12-26 1997-12-26 陽極化成装置及び陽極化成処理方法
JP1997-361013 1997-12-26

Publications (2)

Publication Number Publication Date
KR19990063513A KR19990063513A (ko) 1999-07-26
KR100369731B1 true KR100369731B1 (ko) 2003-03-17

Family

ID=18471827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0058985A KR100369731B1 (ko) 1997-12-26 1998-12-26 양극화성장치 및 양극화성처리방법과 반도체기체의 제조방법

Country Status (10)

Country Link
US (1) US6258240B1 (ko)
EP (1) EP0926269B1 (ko)
JP (1) JP3413090B2 (ko)
KR (1) KR100369731B1 (ko)
CN (1) CN1092720C (ko)
AT (1) ATE247727T1 (ko)
AU (1) AU741464B2 (ko)
DE (1) DE69817308T2 (ko)
SG (1) SG71181A1 (ko)
TW (1) TW540116B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277478A (ja) 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
KR100453454B1 (ko) * 2001-01-09 2004-10-15 텔레포스 주식회사 양극화 반응 장치 및 단위 양극화 반응기
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
KR100854576B1 (ko) * 2007-05-16 2008-08-26 주식회사 동부하이텍 반도체 소자의 세정 장치 및 반도체 소자의 세정 방법
KR100897259B1 (ko) * 2007-10-24 2009-05-14 공주대학교 산학협력단 다중조건 다공질 규소층의 제작 방법
JP5908266B2 (ja) * 2011-11-30 2016-04-26 株式会社Ｓｃｒｅｅｎホールディングス 陽極化成装置及びそれを備えた陽極化成システム並びに半導体ウエハ
US20170317225A1 (en) * 2014-12-10 2017-11-02 Applied Materials, Inc. System and method for all wrap around porous silicon formation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345274A (en) * 1964-04-22 1967-10-03 Westinghouse Electric Corp Method of making oxide film patterns
US4069121A (en) * 1975-06-27 1978-01-17 Thomson-Csf Method for producing microscopic passages in a semiconductor body for electron-multiplication applications
JPS57126998A (en) * 1981-01-28 1982-08-06 Mishima Kosan Co Ltd Plating apparatus
JPS6094737A (ja) 1983-10-28 1985-05-27 Matsushita Electric Works Ltd 半導体装置の製法
FR2615036B1 (fr) 1987-05-05 1989-08-18 France Etat Machine pour la fabrication de silicium poreux
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JP2734269B2 (ja) * 1991-12-26 1998-03-30 日本電気株式会社 半導体製造装置
JPH0613366A (ja) 1992-04-03 1994-01-21 Internatl Business Mach Corp <Ibm> 多孔性シリコン膜およびデバイスを作成するための浸漬走査方法およびシステム
JPH0631488A (ja) * 1992-07-14 1994-02-08 Matsushita Electric Ind Co Ltd 溶接用位置決め治具
DE69312636T2 (de) 1992-11-09 1998-02-05 Canon Kk Anodisierungsapparat mit einer Trägervorrichtung für das zu behandelnde Substrat
JP3201875B2 (ja) 1993-04-27 2001-08-27 キヤノン株式会社 陽極化成装置及び陽極化成法
JP3416190B2 (ja) 1993-03-23 2003-06-16 キヤノン株式会社 陽極化成装置及び陽極化成方法
JPH06338631A (ja) 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JPH0837173A (ja) 1994-07-22 1996-02-06 Canon Inc 化成装置
JP3376258B2 (ja) 1996-11-28 2003-02-10 キヤノン株式会社 陽極化成装置及びそれに関連する装置及び方法

Also Published As

Publication number Publication date
CN1092720C (zh) 2002-10-16
TW540116B (en) 2003-07-01
EP0926269A2 (en) 1999-06-30
AU9818398A (en) 1999-07-15
JPH11195640A (ja) 1999-07-21
EP0926269A3 (en) 2000-05-31
CN1227284A (zh) 1999-09-01
US6258240B1 (en) 2001-07-10
JP3413090B2 (ja) 2003-06-03
DE69817308D1 (de) 2003-09-25
EP0926269B1 (en) 2003-08-20
ATE247727T1 (de) 2003-09-15
AU741464B2 (en) 2001-11-29
DE69817308T2 (de) 2004-06-17
KR19990063513A (ko) 1999-07-26
SG71181A1 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US6517697B1 (en) Anodizing method
US6200878B1 (en) SOI substrate processing method
KR100415513B1 (ko) 양극화성방법 및 양극화성장치와 반도체기판의 제조방법
KR100225699B1 (ko) Soi기판의 제조방법 및 제조장치
EP0597428A1 (en) Anodization apparatus with supporting device for substrate to be treated
KR20000063022A (ko) 다공질체의 세정방법 및 다공질체, 비다공질막 및접합기판의 제작방법
KR100369731B1 (ko) 양극화성장치 및 양극화성처리방법과 반도체기체의 제조방법
JP3342381B2 (ja) 陽極化成装置
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2000277484A (ja) 陽極化成装置、陽極化成用電極、基板の処理方法及び基板の製造方法
AU749905B2 (en) Anodizing apparatus and apparatus and method associated with the same
JPH05198556A (ja) 陽極化成装置
JP2004103800A (ja) 陽極化成装置及び陽極化成方法、基板製造方法、並びに、基板処理装置及び基板処理方法
JP2007194346A (ja) 半導体作製方法およびその製造装置
JPH06326084A (ja) 陽極化成装置
JPH11214353A (ja) 陽極化成装置、基板ホルダ、電極支持具及び基板並びにその処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee