JPH0837173A - 化成装置 - Google Patents

化成装置

Info

Publication number
JPH0837173A
JPH0837173A JP17107694A JP17107694A JPH0837173A JP H0837173 A JPH0837173 A JP H0837173A JP 17107694 A JP17107694 A JP 17107694A JP 17107694 A JP17107694 A JP 17107694A JP H0837173 A JPH0837173 A JP H0837173A
Authority
JP
Japan
Prior art keywords
substrate
chemical conversion
treated
conversion device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17107694A
Other languages
English (en)
Inventor
Yasutomo Fujiyama
靖朋 藤山
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17107694A priority Critical patent/JPH0837173A/ja
Publication of JPH0837173A publication Critical patent/JPH0837173A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】 【目的】 電解液中において簡便、且つ確実に被処理基
体を支持し、印加電圧を高めること無く、均一な化成領
域を形成する。 【構成】 電解液13中に被処理基体1と電極とを配置
し、該被処理基体1と該電極との間に電圧を印加して電
気化学的処理を行う化成装置において、前記被処理基体
1の一主面の少なくとも一部を直接吸着して電解液中で
支持する被処理基体支持手段2,5と、前記被処理基体
の吸着表面に電力導入端子6を機械的に接触させて電気
的な接続を行なう電気的接続手段9,10とを有し、前
記電力導入端子6の少なくとも前記被処理基体1と機械
的に接触する面を、前記被処理基体1と同一元素で構成
した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、処理溶液中に被処理基
体を支持する基体の支持装置を備えた化成装置に関す
る。更に詳しく述べれば、本発明は結晶シリコンの化成
装置に好適に用いられる化成装置に関し、特に多孔質シ
リコンの製造や電解研磨加工に好適に用いられる化成装
置に関するものである。
【0002】尚、本発明で例示する多孔質シリコンと
は、単結晶構造を保有するとともに、その内部に多数の
細孔を有する結晶シリコンを意味する。また、本発明に
おいて結晶シリコン基板と表現する場合は、半導体産業
分野において利用される細孔を有しない単結晶シリコン
・ウェハーを意味する。
【0003】
【従来の技術】近年、多孔質シリコンを応用した半導体
装置が盛んに研究されるようになってきた。多孔質シリ
コンの形成は、ウィラー(A.Uhlir)及びターナ
ー(D.R.Turner)により、フッ化水素酸(以
降、HFと略記する。)水溶液中において正電圧を印加
した単結晶シリコンの電解研磨の研究過程において発見
された。
【0004】その後、多孔質シリコンの反応性に富む性
質を利用して、シリコン集積回路製造工程において、厚
い絶縁物の形成が必要な素子間分離行程に応用する検討
がなされ、多孔質シリコン酸化膜によるICの分離技術
や、多孔質シリコンと非多孔質シリコンとのエッチング
選択性を利用したシリコン直接接合技術を用いたSOI
基板製造技術などへの応用技術が開発されるに至った。
【0005】従来、化成反応を用いた結晶シリコンの多
孔質化蝕刻処理装置としてはその最終応用製品形態に応
じて多用な装置形態のものが提案されているが、多孔質
化処理に限定せず広義に電気化学反応を用いる化成装置
として、被処理基体を吸着支持し、被処理基体表面への
電力導入端子の機械的接触により電気的接続を実現した
例として図14及び図15に示した構造のものが提案さ
れている。
【0006】図14及び図15に、チューニッセン
(M.J.J.Theunissen)によってJou
rnal of The Electrochemic
al Society誌、pp.351〜360、19
72年3月号において発表された電解研磨処理装置の被
処理基板支持治具を示す。本装置は多孔質化蝕刻処理を
目的としたものではないが、広義の湿式電気化学反応を
用いたものである。その概略構造は、従来の多孔質化処
理を目的とした化成装置と同様である。
【0007】図14において、化成槽14にはフッ酸溶
液(以後、HF溶液と記す。)からなる電解液13が満
たされており、白金製カソード電極板15及び被処理基
体であるところのシリコン製アノード電極1が向かい合
わせに配置されている。それぞれの電極1及び15に
は、外部の直流電源17に電流計25を介して接続され
て化成に必要な電圧が印加される。又、シリコン電極1
には電解液13中に配置した参照電極26との間に電圧
計27が接続されており化成反応中の電圧を計測するこ
とができる。
【0008】図15はシリコン製アノード電極1の支持
手段と、電気的接続手段の構造をより具体的に示したも
のである。本例では被処理基板としてN型シリコン基板
28を使用し、その電気的接続面にはオーミック接触層
として不純物を高濃度に拡散させたN+ 型シリコン拡散
層29を予め設けてある。
【0009】N型シリコン基板28は、HF溶液13と
接する所望の電解研磨領域30、及びその裏面に開口窓
31を有する2枚の石英板32及び33によって挟まれ
て支持される。N型シリコン基板28の全周に渡って石
英板32及び33の間にワックス34が気密にシールす
るように塗布充填されている。その目的は、HF溶液1
3の侵入による漏れ電流の防止と、以下に説明する真空
チャックによる基板支持における気密保持を確保する。
【0010】裏面の石英板33側には、被処理基板28
を真空吸着して支持するテフロン製支持治具35がOリ
ング36を介して配置されている。テフロン製支持治具
35の内部には、n型シリコン基板28と電気的接触を
実現して白金製カソード電極15との間に電解研磨の為
の電圧を印加するための円筒状金属製の電力導入端子3
7、及び電解研磨時の微弱電流を測定するための参照電
極26に接続された測定用金属端子38が、N+ シリコ
ン拡散層29表面にそれぞれスプリング39で圧接され
る構造で設置されている。それぞれの端子は配線40及
び41により直流電源17及び参照電極26に接続され
ている。
【0011】又、Oリング36で囲まれたテフロン製支
持治具の内部は真空配管42を介して外部の減圧手段
(図示せず)に接続されており、電解研磨処理行程の
間、吸着してn型シリコン基板28をHF溶液13中で
支持する。
【0012】
【発明が解決しようとする課題】前記従来の化成装置に
おいては、電解液と電力導入端子との電気的接触を避け
るためにワックス等で予め被処理基板の気密処理を必要
とし、化成後にワックス等を除去しなければならなかっ
た。
【0013】しかも、被処理基体の形状、大きさによっ
て支持治具の形状が制約される為、様々な形態の基体に
対して多種類の支持治具を用意する必要があった。
【0014】又、前記従来の化成装置においては、被処
理基体との電気的接触抵抗の増大と被処理基体内部での
電位降下による化成分布の発生を避ける為に、該被処理
基体の電気的接触面には低抵抗拡散領域を予め形成する
必要が有るなど、被処理基体の化成前後の処理が必要で
あった。
【0015】更に、従来の化成装置における電気的接続
手段は、金属端子による被処理基体との直接接触で有る
ために、被処理基体の金属汚染の問題が避けられなかっ
た。 (本発明の目的)本発明の目的は、被処理基体の化成前
後の処理を不要とし、金属汚染の問題も排除して、簡便
に化成処理を実現できる化成装置を提供することにあ
る。又、同一の支持治具によって多種類の形態を有する
基体の化成処理を可能にすることにある。
【0016】
【課題を解決するための手段】本発明の第1の化成装置
は、電解液中に被処理基体と電極とを配置し、該被処理
基体と該電極との間に電圧を印加して電気化学的処理を
行う化成装置において、前記被処理基体の一主面の少な
くとも一部を直接吸着して電解液中で支持する被処理基
体支持手段と、前記被処理基体の吸着表面に電力導入端
子を機械的に接触させて電気的な接続を行なう電気的接
続手段とを有し、前記電力導入端子の少なくとも前記被
処理基体と機械的に接触する面を、前記被処理基体と同
一元素で構成したことを特徴とする。
【0017】本発明の第2の化成装置は、上記第1の化
成装置において、前記電力導入端子は、電荷の注入を促
進する半導体接合領域を有することを特徴とする。
【0018】本発明の第3の化成装置は、上記第1又は
第2の化成装置において、前記電力導入端子は、金属配
線を介して電源に接続されており、該電力導入端子の少
なくとも該金属配線との接触面は高濃度不純物拡散領
域、金属領域、半導体/金属合金領域の内の何れか、或
いはこれらの組み合わせにより構成されていることを特
徴とする。
【0019】本発明の第4の化成装置は、上記第1〜第
3の化成装置のいずれかの化成装置において、前記電力
導入端子は、電気的絶縁性を有する部材により交換可能
に支持されていることを特徴とする。
【0020】本発明の第5の化成装置は、上記第1〜第
4の化成装置のいずれかの化成装置において、前記被処
理基体支持手段は、全周にわたって切れ目の無い一体形
状で被処理基体の表面に密着する弾力性を有するシール
材と、中空部を有し前記シール材を支持する電気絶縁性
材料からなる基体支持体と、該基体支持体の中空部を減
圧にすることによって前記被処理基体を吸着し、前記シ
ール材を前記被処理基体の表面に直接密着させる手段と
を有し、前記電力導入端子及び前記電気的接続手段は、
前記シール材により前記電解液と分離した前記基体支持
体の中空部の内部に配置されていることを特徴とする。
【0021】本発明の第6の化成装置は、上記第1〜第
5の化成装置のいずれかの化成装置において、前記被処
理基体支持手段によって支持され、前記電気的接続手段
により電源に電気的に接続された複数個の被処理基体を
電極に対して配置したことを特徴とする。
【0022】
【作用】本発明の化成装置は、被処理基体支持手段の内
部を減圧にしてOリング・シール等のシール材を介して
被処理基体表面を直接吸着することによって、化成前後
のシール処理を施すこと無く、電解液中において簡便に
且つ確実に被処理基体を支持するものである。即ち、あ
たかも従来の真空ピンセットのごとく、洗浄後の被処理
基体を容易に支持することが可能であり、従来のワック
スや石英板、或いはホルダーによる支持方法に比較し
て、ゴミ等の汚染を回避することができる。当然なが
ら、化成処理後に減圧を解除すれば、被処理基体を容易
に解放することができる。
【0023】被処理基体支持手段の大きさ及び形状は、
少なくともその内部に配置する電気的接続手段を格納
し、Oリング等のシール材を支持できる程度のものでよ
い。
【0024】例えばシリコン・ウェハーの裏面の一部の
みを吸着する場合には、外部の直流電源により被処理基
体全体がアノード電極となり、白金カソード電極と対面
するシリコン表面のみならず、電解液と接触しない吸着
領域を除いて裏面までも化成により多孔質層を形成する
ことができる。
【0025】被処理基体の大きさに対して被処理基体支
持手段の大きさの制約がなくなることは、任意の大きさ
を有する基体を処理することができることを意味し、化
成可能な基体の大きさに制限が無くなる。更に、被処理
基体における吸着及び電気的に接続する場所は、任意に
選択することができる。
【0026】減圧にした基体支持体内部は、被処理基
体、Oリング等のシール材、及び基体支持体により電解
液と隔離される。従って、例えばHF溶液を電解液とし
て使用する場合には、基体支持体及びOリング等のシー
ル材がHF溶液によって溶解及び変形しないもので構成
していれば、その内部の電力導入端子及び電気的接続手
段に用いる部材はシリコンや金属等のHF溶液に溶解す
るものでも使用することができる。例えば、被処理基体
と電気的接触を実現する為の電力導入端子として理想的
な金属汚染等の無い被処理基体と同一の元素からなる部
材を使用することができる。
【0027】しかも、化成反応に必要なバイアス下での
電位障壁を低下させるために従来の化成装置において行
われていたような予備的な被処理基体側の電荷注入層と
しての高濃度不純物拡散層の形成は必要が無く、電力導
入端子側に電荷注入層としての接合領域を具備させてお
けばよい。
【0028】最も単純な構成は、電力導入端子の被処理
基体との接触面に、仕事関数差が小さく、又被処理基体
が半導体である場合にはバンド・ギャップ差が小さい接
触面を配置することにより、接触電位差の小さな電力導
入端子を実現することができる。
【0029】本発明においては、被処理基体との間にト
ンネル効果による電荷注入構造を形成することは容易で
あるが、接触界面に大きな電位障壁を形成すると気中放
電が発生する場合が有る。
【0030】一方、電力導入端子の金属配線との電気的
接触領域には、(例えば、n++型の)高濃度不純物拡散
層や半導体金属合金層、金属膜等を予め付加しておき、
異種材料である配線と接触電位差を低下させることがで
きる。
【0031】しかも、電力導入端子は実質上は被処理基
体表面と機械的に点接触することから、その大きさはシ
リコン・ウェーハを数ミリ角のチップ形状に切断した部
材でも十分に機能する。なお、従来の化成装置において
は、固体金属板とシリコン・ウェハーを面状に接触させ
て電力導入する例もあるが、いかに平坦な2枚の面を接
触させてもウェーハ・サイズ全域で均一な電気的接触を
実現することは困難であり、現実には点接触の集合であ
る。
【0032】電力導入端子は連続使用が可能であるが、
接触面での自然酸化膜の形成等の電気的接触不良が発生
した場合には容易に交換、或いは自然酸化膜除去後の再
使用ができるようにシリコン小片を支持する構造とする
ことができる。
【0033】本発明の化成装置において、被処理基体を
白金製カソード電極と電解液中で対面して平行に配置し
た場合には、電解液の比抵抗がきわめて低く、又被処理
基体の厚みが数百ミクロンと薄く表裏面での電位降下の
影響が無視できるに関わらず、カソード電極側の化成速
度が裏面を上回る。このことから、化成反応速度はカソ
ード電極とアノード電極との間の電解液中の電場の強さ
に依存する。
【0034】一方、平行平板電極間に形成される電場の
強さはその電極間隔に反比例するが、電解液の比抵抗及
び誘電率が低い場合は、電極間隔依存性も低くなる。
【0035】従って、化成槽内で複数枚の被処理基体を
カソード電極に平行に、且つその中心が同一直線上に整
列するように配置することで、電圧の増大を抑えて一括
して化成処理が可能となる。この場合、被処理基体の電
位は各々調整して多孔質層の厚みを調整することができ
るが、配線を接続して同一電圧を印加して化成処理を行
うこともできる。
【0036】又本発明の化成装置においては、ウェーハ
内の電界集中により導入端子接触点では化成速度が早
く、遠ざかるにつれて速度が低下する。
【0037】化成分布のスロープの広がりは、化成中の
印加電圧に比例する。印加電圧が大きい場合は、スロー
プの広がりは大きく化成面の変色や剥離を生じる。化成
分布を均一にするには、低電圧で高化成電流を流せる化
成条件及び構造とすることが望ましい。
【0038】化成装置における印加電圧を増加させる要
因としては、被処理基体近傍の電解液中に形成されるグ
イ・ヘルムホルツ層、基体中に形成される空間電荷層、
基体と電力導入端子間の各種障壁や接触抵抗、白金電極
板と電解液との障壁、基体や白金、電解液等の電気抵抗
等が複合して作用している。
【0039】グイ・ヘルムホルツ層及び空間電荷層は、
化成を成立させる上で必要不可欠であるが、電気抵抗は
低減することが望ましい。本発明においては、基体と電
力導入端子間の接触抵抗が電圧の増加を引き起こす大き
な要因となる。
【0040】そこで、金属汚染を避ける為の電力導入手
段としての半導体電力導入端子の構造を、同一材料、導
電型、抵抗値から成る部材で接触面を形成し、その内部
には電圧を低下させるためオーミック・コンタクト層を
形成している。
【0041】本発明のように機械的接触による電気的接
続を実現する構造では、接触面に電気的接合障壁を存在
させることは好ましくない。
【0042】
【実施例】次に本発明の実施例について図面を参照して
説明する。 〔実施例1〕図1は本発明の化成装置の第1実施例に用
いる電力導入端子付きウェーハ支持治具を示すものであ
る。
【0043】まず、大気中にて被処理基体で有るところ
の直径4インチ、比抵抗値0.01オーム・センチメー
トルのP++型単結晶シリコン・ウェーハ1の中心部をテ
フロン製支持治具2により吸着し、支持する。吸着に際
して、支持治具(基体支持体)2内の空間3を、外部の
真空排気装置(図示せず。)に接続したテフロン製真空
配管4により減圧にする。
【0044】ウェーハ1と支持治具2の間隙にはHF溶
液及びアルコールに対して耐蝕性を有する直径20ミリ
メートルのOリング5を配置し、ウェーハの吸着と同時
に電解液の支持治具内への侵入を阻止した。なお、Oリ
ング5、支持治具2、及び真空配管4は被処理基体支持
手段を構成する。
【0045】空間3の内部には、電力導入端子6として
テフロン製ホルダー7に支持された単結晶シリコン小片
8がウェーハ1に機械的に接触するようにシリコン小片
の背面に金製ロッド9及び金属製スプリング10を配置
した。なお、ホルダー7、単結晶シリコン小片8、及び
爪11は電力導入端子6を構成し、金製ロッド9、スプ
リング10は電気的接続手段を構成する。シリコン小片
8は、テフロン製の爪11によりホルダー7上に交換可
能に支持した。本実施例においてシリコン小片8は、被
処理基体と同様の比抵抗値を有するP++型単結晶シリコ
ン・ウェーハを5ミリメートル角の大きさの小片に切断
した物を使用した。金属製スプリング10は、外部の直
流電源(図示せず。)に接続した金属配線12と電気的
に接続した。
【0046】支持治具2に支持され、表面に機械的にシ
リコン小片8を接触させて電気的接続をしたシリコン・
ウェーハ1を、HF、純水、エタノールを容量比で1:
1:1の割合で混合した電解液13の中に完全に潜水さ
せた。
【0047】図2は、本発明の化成装置の第1実施例の
構成を概略的に示す図である。図示する構成では、支持
されたウェーハ1を電解液13によって満たした電解槽
14内で白金製平板電極15と平行に配置して単結晶シ
リコン・ウェーハ1の表面を多孔質シリコンに変質させ
る。
【0048】白金電極15とウェーハ1は、その中心軸
を共有し、シリコン小片8による電気的接触面が白金電
極板15との対向裏面に位置するように配置した。ウェ
ーハ1及び白金電極板15は、各々金属配線12及び1
6により外部の直流電源17に接続し、アノード電極及
びカソード電極とした。本実施例において、ウェーハ1
と白金電極板15との間隔を45ミリメートルとし、化
成中の電流値を1アンペアに調節して化成を行った。
【0049】図3は、上記化成条件で得られた多孔質シ
リコン層の厚み分布の特徴を模式的に示す図である。図
中、多孔質シリコン層18は、フッ素イオンによるシリ
コン原子の侵食により形成され、シリコン・ウェハー1
の表面から内部に向かって連通した数百オングストロー
ム程度の直径を有する無数の細孔からなる。
【0050】非多孔質シリコン領域19は、シリコン・
ウェーハの未化成領域を表す。図示したように、カソー
ド電極15に対向するウェーハ表面の多孔質形成は、裏
面のそれに比べて約2倍の速度で進行し、化成速度は約
1ミクロンメートル/分であった。ただし、HF溶液の
濃度が薄い場合は表裏面での化成速度の比は小さくな
る。Oリング5で分離され、電解液13と接触しない領
域以外のウェーハ面はすべて化成される。
【0051】多孔質シリコン層18の厚みの面内分布
は、ウェーハ中心、即ち電力導入端子であるところのシ
リコン小片8の接触領域で最も厚く、これから遠ざかる
に従って化成速度は徐々に低下した。 〔実施例2〕図4は、実施例1と同一化成条件で、支持
治具2、即ちシリコン小片8の接触箇所をウェーハ1の
中心からずらした構成の実施例を示す図である。この様
に、本発明の支持治具を用いれば、ウェーハの任意の場
所での接触も可能となる。
【0052】図5は、本構成での化成の結果を、多孔質
シリコン層の厚みの分布として表す図である。シリコン
小片8の移動に伴って、局部的に厚い領域も移動する。
【0053】また、接触領域から遠ざかるに従って化成
速度が低下し、導入端子から最も遠い箇所での化成速度
は、導入端子をウェーハ中心に接触した場合に比べて更
に低下する。反面、導入端子がウェーハ端に接近した裏
面の化成速度は、実施例1の場合と比較して早い。 〔実施例3〕図6は、本発明の支持治具によって実施可
能な他の構成を示す図である。即ち、カソード電極15
側のウェーハ1表面の中心にシリコン小片8を配置した
場合を示す。この場合も、前記実施例1及び実施例2と
同様の化成条件とした。
【0054】図7は、その多孔質シリコン層の厚み分布
を前記実施例と同様に示した図である。カソード電極側
面の化成速度は、その裏面での化成速度の約2倍で、前
記実施例1とほぼ同等の化成速度であり、電力導入端子
の配置面依存性は観察されなかった。又、裏面において
も導入端子近傍で局所的に厚い領域が観察された。
【0055】これらの実施例1〜3において、化成速度
は化成電流に比例し、良好な直線性を示した。これに対
して、印加電圧依存性は顕著には観察されなかった。
【0056】印加電圧に関する配慮として、5ボルトを
越える条件ではしばしば導入端子裏面の化成領域におい
て化成面の変色、或いはクレータ状の剥離がしばしば生
じる。
【0057】この現象は、シリコン小片8として低抵抗
のn+ 型単結晶シリコン小片を用いた場合に顕著であっ
た。n+ 型単結晶シリコン小片を用いた場合の同一化成
電流に要する印加電圧は、P+ 型シリコン小片を用いた
場合に比べてはるかに高電圧を必要とした。 〔実施例4〕図8は、カソード電極板15に対して直角
にウェーハ1を配置し、シリコン小片8をウェーハ1の
中心に接触した構成を示す図である。
【0058】又、図9はその厚み分布を示す図である。
分布は、カソード電極近傍で最も厚く、表裏面の差はな
い。カソード電極から遠ざかるにつれて厚みは減衰す
る。
【0059】又同様に導入端子近傍においては、厚みの
減衰曲線から突出した局部的に厚い領域が存在した。
【0060】本実施例の厚みの減衰は、電極間距離に依
存するものと考えられるが、同一距離での化成速度は前
記実施例1〜3のように平行に電極を配置した構造とは
異なる。 〔実施例5〕図10及び図11は、印加電圧を低下させ
て局部的な化成分布の発生を避けるための工夫をシリコ
ン小片8に施した実施例である。
【0061】図10はシリコン小片8として、p++型シ
リコン・ウェーハ1の接触面側に、ウェーハ1と同じp
++型シリコン領域20を、又金属ロッド9との接触面側
にはオーミック・コンタクトにより障壁を低下させるた
めにn++型不純物拡散層21を形成した。シリコン小片
8内部にはpn接合による障壁が形成されるが、金属と
のオーミックコンタクトによる電圧低減効果がこれを補
償して余り有る。
【0062】また、図11は電力導入端子として最も好
ましい、各接触面には同一電気特性を有する材料を配置
した構成である。図11のシリコン小片8は、図10の
シリコン小片8の金属ロッドとの接触面側に、更に金蒸
着膜或いはシリコン−金合金層22を形成し接触抵抗を
下げたものである。
【0063】シリコン小片8内部には、pn接合及びシ
ョッキー接合による障壁が形成されるが接触抵抗に比べ
てその影響は小さい。
【0064】この構造の電力導入端子を用いることで、
多孔質シリコン層の局部的な厚み分布を窮めて均一にす
ることができる。
【0065】シリコン小片8の構造は複雑になるが、ウ
ェーハ状で加工し、これを切断、分割すれば、安価な導
入端子として利用することができる。
【0066】本発明において、シリコン・ウェーハ1と
シリコン小片8との分離は容易であることが必要である
が、シリコン小片8と金属ロッド9は分離しておく必要
はなく、ワイヤー・ボンディングと同様に接着固定して
も良い。 〔実施例6〕以上説明した各実施例において何れも白金
カソード電極15は円盤状の物を使用したが、網状電極
でも良い。また、図12に示すようにリング状の白金電
極23を使用しても良い。
【0067】この場合は、ウェーハ1の周囲の電気力線
を制御して中心に接触した電力導入端子による電界の集
中を低減し、多孔質シリコン層のウェーハ面内の厚み分
布を調整することができる。但し、白金リング23への
配線16の電解液との接液部は絶縁ガイシ24で被覆
し、リング形状以外のカソード電極の形状が多孔質シリ
コン層の厚み分布に影響しないように配慮する。 〔実施例7〕図13は、本発明の化成装置において、多
数枚のシリコン・ウェハー1を一括して処理する構成を
示す図である。
【0068】カソード電極15に対して、複数枚のシリ
コン・ウェーハ1はその中心軸が共有する直線状に平行
に配置する。電気回路は、各シリコン・ウェーハとカソ
ード電極間に各々直流電源を接続して化成を行っても良
く、又アノード配線12を全て接続し、1台の直流電源
で化成を実施しても良い。この構造ではウェーハはカソ
ード電極に対して順番に整列するために、電極間距離の
異なるウェーハを化成することになる。
【0069】ところが本実施例の化成装置においては、
平行配置した場合の電極間距離による化成速度の変化は
70ミリメートルの差でも0.2ミクロンメートル/分
と小さく、密に整列させた場合はウェーハ間の厚みの差
は小さい。
【0070】但し、1台の直流電源によってこの様な多
数枚一括処理を行う場合は、各端子の接触抵抗によるば
らつきを回避する目的から、前記図11に示したような
構造の電力導入端子を用いることが好ましい。又、各シ
リコン・ウェーハの化成速度を積極的に調整する為に、
各アノード配線12と直流電源の間にインピーダンス調
整回路を接続することもできる。
【0071】以上説明した本発明の各実施例において
は、被処理基体としてp++型シリコン・ウェーハを例に
とったが、かかる不純物の濃度及び導電型に限定される
ものではなくn+ 型シリコン・ウェーハでも良い。この
場合は、前記導入端子のウェーハ接触面側にはn+ 型シ
リコン領域を形成する。
【0072】又、導入端子の接触領域の大きさは電解液
から隔離した被処理基体吸着領域にのみ規定させるもの
であり、その大きさは基体の大きさに対応して適宜選択
することができる。
【0073】又、本発明の電力端子の構造状の特徴は、
機械的接触界面に同一電気特性を有する材料を配置する
点にあることから、この用件を満たすものであれば材料
は限定されない。
【0074】更に又、化成装置の構造は、目的とする化
成層の構造、分布により任意に選択できる。
【0075】尚、各実施例においては単結晶シリコンの
多孔質化処理を例に取り上げたが、本発明の化成装置は
かかる材料に限定されるものではない。
【0076】
【発明の効果】以上説明したように、本発明の化成装置
に係わる被処理基体支持手段を用いることにより被処理
基体に特殊な処理を施すこと無く、電解液中においても
簡便、且つ確実に被処理基体を支持して化成処理を行う
ことができる。
【0077】また、本発明の化成装置に係わる電力導入
端子を用いることで、印加電圧を高めること無く、化成
に必要な電力を被処理基体に供給することが可能とな
り、均一な化成領域の形成が可能となる。
【0078】しかも本発明の化成装置においては、様々
な大きさ及び形状の被処理基体を、同じ支持治具及び電
力導入端子を用いて化成することができる。
【図面の簡単な説明】
【図1】本発明の化成装置の第1実施例に係わる電力導
入端子付きウェーハ支持治具を示す断面図である。
【図2】図1の支持治具を用いた本発明の化成装置の第
1実施例の構成を示す斜視図である。
【図3】図2の化成装置によって作成された多孔質シリ
コン層の厚み分布を示す図である。
【図4】本発明の化成装置の第2実施例の構成を示す斜
視図である。
【図5】図5の化成装置によって作成された多孔質シリ
コン層の厚み分布を示す図である。
【図6】本発明の化成装置の第3実施例の構成を示す斜
視図である。
【図7】図6の化成装置によって作成された多孔質シリ
コン層の厚み分布を示す図である。
【図8】本発明の化成装置の第4実施例の構成を示す斜
視図である。
【図9】図8の化成装置によって作成された多孔質シリ
コン層の厚み分布を示す図である。
【図10】本発明の化成装置の第5実施例に係わる電力
導入端子の構造を示す断面図である。
【図11】本発明の化成装置の第5実施例に係わる電力
導入端子の構造を示す断面図である。
【図12】本発明の化成装置の第6実施例の構成を示す
斜視図である。
【図13】本発明の化成装置の第7実施例の構成を示す
斜視図である。
【図14】従来の化成装置の概略的構成を示す図であ
る。
【図15】従来の化成装置に係わる電力導入端子付きウ
ェーハ支持治具を示す断面図である。
【符号の説明】
1 P++型単結晶シリコン・ウェーハ 2 支持治具 3 空間 4,42 真空配管 5,36 Oリング 6,37 電力導入端子 7 ホルダー 8 シリコン小片 9 金属ロッド 10,39 スプリング 11 テフロン製爪 12,16,40,41 金属配線 13 電解液 14 電解槽 15 白金電極板 17 直流電源 18 多孔質シリコン層 19 非多孔質シリコン領域 20 p+ 型シリコン領域 21 n++型不純物拡散領域 22 金属或いは合金領域 23 リング状電極 24 絶縁ガイシ 25 電流計 26 参照電極 27 電圧計 28 n型シリコン基板 29 n+ 型シリコン拡散層 30 電解研磨領域 31 開口窓 32,33 石英板 34 ワックス 35 テフロン製支持治具 38 測定用金属端子

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電解液中に被処理基体と電極とを配置
    し、該被処理基体と該電極との間に電圧を印加して電気
    化学的処理を行う化成装置において、 前記被処理基体の一主面の少なくとも一部を直接吸着し
    て電解液中で支持する被処理基体支持手段と、前記被処
    理基体の吸着表面に電力導入端子を機械的に接触させて
    電気的な接続を行なう電気的接続手段とを有し、 前記電力導入端子の少なくとも前記被処理基体と機械的
    に接触する面を、前記被処理基体と同一元素で構成した
    ことを特徴とする化成装置。
  2. 【請求項2】 前記電力導入端子は、電荷の注入を促進
    する半導体接合領域を有することを特徴とする請求項1
    に記載の化成装置。
  3. 【請求項3】 前記電力導入端子は、金属配線を介して
    電源に接続されており、該電力導入端子の少なくとも該
    金属配線との接触面は高濃度不純物拡散領域、金属領
    域、半導体/金属合金領域の内の何れか、或いはこれら
    の組み合わせにより構成されていることを特徴とする請
    求項1又は請求項2に記載の化成装置。
  4. 【請求項4】 前記電力導入端子は、電気的絶縁性を有
    する部材により交換可能に支持されていることを特徴と
    する請求項1〜請求項3のいずれかの請求項に記載の化
    成装置。
  5. 【請求項5】 前記被処理基体支持手段は、全周にわた
    って切れ目の無い一体形状で被処理基体の表面に密着す
    る弾力性を有するシール材と、 中空部を有し前記シール材を支持する電気絶縁性材料か
    らなる基体支持体と、 該基体支持体の中空部を減圧にすることによって前記被
    処理基体を吸着し、前記シール材を前記被処理基体の表
    面に直接密着させる手段とを有し、 前記電力導入端子及び前記電気的接続手段は、前記シー
    ル材により前記電解液と分離した前記基体支持体の中空
    部の内部に配置されていることを特徴とする請求項1〜
    請求項4のいずれかの請求項に記載の化成装置。
  6. 【請求項6】 前記被処理基体支持手段によって支持さ
    れ、前記電気的接続手段により電源に電気的に接続され
    た複数個の被処理基体を電極に対して配置したことを特
    徴とする請求項1〜請求項5のいずれかの請求項に記載
    の化成装置。
JP17107694A 1994-07-22 1994-07-22 化成装置 Pending JPH0837173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17107694A JPH0837173A (ja) 1994-07-22 1994-07-22 化成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17107694A JPH0837173A (ja) 1994-07-22 1994-07-22 化成装置

Publications (1)

Publication Number Publication Date
JPH0837173A true JPH0837173A (ja) 1996-02-06

Family

ID=15916576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17107694A Pending JPH0837173A (ja) 1994-07-22 1994-07-22 化成装置

Country Status (1)

Country Link
JP (1) JPH0837173A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951833A (en) * 1996-11-28 1999-09-14 Canon Kabushiki Kaisha Anodizing apparatus
US6258240B1 (en) 1997-12-26 2001-07-10 Canon Kabushiki Kaisha Anodizing apparatus and method
JP2012020277A (ja) * 2010-07-12 2012-02-02 Samsung Mobile Display Co Ltd 洗浄装置
JP2021524668A (ja) * 2018-05-17 2021-09-13 ネックスヴァーフェ・ゲー・エム・ベー・ハーNexwafe Gmbh ワークの半導体層の一面をエッチングするための装置及び方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951833A (en) * 1996-11-28 1999-09-14 Canon Kabushiki Kaisha Anodizing apparatus
US6202655B1 (en) 1996-11-28 2001-03-20 Canon Kabushiki Kaisha Anodizing apparatus and apparatus and method associated with the same
US6517697B1 (en) 1996-11-28 2003-02-11 Canon Kabushiki Kaisha Anodizing method
US6258240B1 (en) 1997-12-26 2001-07-10 Canon Kabushiki Kaisha Anodizing apparatus and method
JP2012020277A (ja) * 2010-07-12 2012-02-02 Samsung Mobile Display Co Ltd 洗浄装置
JP2021524668A (ja) * 2018-05-17 2021-09-13 ネックスヴァーフェ・ゲー・エム・ベー・ハーNexwafe Gmbh ワークの半導体層の一面をエッチングするための装置及び方法

Similar Documents

Publication Publication Date Title
US6653209B1 (en) Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US3902979A (en) Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
US7648582B2 (en) Cleaning of electrostatic chucks using ultrasonic agitation and applied electric fields
US9249523B2 (en) Electro-polishing and porosification
TW201246335A (en) Method and apparatus for plasma dicing a semi-conductor wafer
US4970175A (en) Method of manufacturing a semiconductor device using SEG and a transitory substrate
KR100698798B1 (ko) 전기 화학적 에칭 셀
JPH0837173A (ja) 化成装置
JP3416190B2 (ja) 陽極化成装置及び陽極化成方法
JP3149060B2 (ja) 陽極化成装置、陽極化成方法及びシリコン基板の製造方法
JPH10189697A (ja) 静電チャック装置
JP2006066857A (ja) 双極型静電チャック
JP4369142B2 (ja) 圧力波発生装置とその製造方法
JP2680800B2 (ja) Soiウェーハおよびその製造方法
JP3337705B2 (ja) 陽極化成装置及び方法
US5650042A (en) Method for thinning a semiconductor film on an insulating film
US6863769B2 (en) Configuration and method for making contact with the back surface of a semiconductor substrate
JP3110178B2 (ja) 半導体基板の作製方法及び陽極化成装置
JP3455026B2 (ja) 静電チャック
TW200308009A (en) Electrochemical planarization of metal feature surfaces
JP4934907B2 (ja) 静電チャック
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
TW498463B (en) Method to establish reverse side electric contact of a semiconductor substrate during its processing
JPH06177078A (ja) 静電チャック
JP2624832B2 (ja) 陽極接合装置