KR100362053B1 - 전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법 - Google Patents

전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법 Download PDF

Info

Publication number
KR100362053B1
KR100362053B1 KR1019997011948A KR19997011948A KR100362053B1 KR 100362053 B1 KR100362053 B1 KR 100362053B1 KR 1019997011948 A KR1019997011948 A KR 1019997011948A KR 19997011948 A KR19997011948 A KR 19997011948A KR 100362053 B1 KR100362053 B1 KR 100362053B1
Authority
KR
South Korea
Prior art keywords
cell
functional medium
electrical
organic material
electrically addressable
Prior art date
Application number
KR1019997011948A
Other languages
English (en)
Other versions
KR20010013926A (ko
Inventor
한스 구드 구데센
가이르 아이. 라이슈타트
페르-에릭 노르달
Original Assignee
띤 필름 일렉트로닉스 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 띤 필름 일렉트로닉스 에이에스에이 filed Critical 띤 필름 일렉트로닉스 에이에스에이
Publication of KR20010013926A publication Critical patent/KR20010013926A/ko
Application granted granted Critical
Publication of KR100362053B1 publication Critical patent/KR100362053B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/42—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically- coupled or feedback-coupled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Credit Cards Or The Like (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

데이터의 기록, 저장 및/또는 처리를 위한 전기적으로 어드레스가능한 디바이스는 물리적 또는 화학적 상태 변화를 겪을 수 있는 연속적 또는 패턴화된 구조(S) 형태의 기능 매체(1)를 포함한다. 기능 매체(1)는 기록값 또는 검출값을 나타내거나 또는 셀에 대한 소정의 논리값으로 할당되는 개별적으로 어드레스가능한 셀(2)을 포함한다. 셀(2)은 비선형 임피던스 특성을 갖는 기능 매체와 접촉하여 전기적 커플링을 유발하도록 전극 수단(E)에서의 애노드(3)와 캐소드(4) 사이에 제공어, 셀(2)에는 셀의 상태를 변화시키는 에너지가 직접 공급될 수 있다. 검출 및 기록 동작은 셀에 할당된 논리값의 기록, 판독 및 스위칭 동작을 포함하는 디바이스의 전기적 어드레싱 방법에서, 셀의 상태를 변화시켜 어드레싱 동작을 행하기 위하여 셀의 기능 매체에 에너지가 직접 공급된다. 어드레싱가능한 디바이스 및 어드레싱 방법은 광 검출기 수단, 입체적 데이터 저장 장치 또는 데이터 처리 장치에 이용된다.

Description

전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법{ELECTRICALLY ADDRESSABLE DEVICE, METHOD FOR ELECTRICAL ADDRESSING OF THE SAME AND USES OF THE DEVICE AND THE METHOD}
예컨대 데이터의 저장이나 처리를 위한 전자 어드레싱 또는 논리 디바이스들은 현재 무기 고형 기술, 특히 결정성 실리콘 디바이스와 동일한 의미를 갖는다. 그와 같은 디바이스들은 그 자체로서 기술적으로나 상업적으로 매우 성공적이었으나 많은 단점을 갖고 있다. 특히, 이 디바이스들은 복잡한 구조를 갖고 있어 단가가 높고 데이터 저장 밀도에서도 손실을 보고 있다. 반도체 무기 재료에 기초한 휘발성 반도체 메모리의 큰 서브 그룹에서는 저장된 정보를 유지하기 위해서 회로에 전류가 계속적으로 공급되어야 하기 때문에 발열 현상이 생기고 전력 소모도 많게 된다. 한편 비휘발성 반도체 디바이스는 이러한 문제를 극복하나 고전력 소모에 수반되는 데이터 속도 감소와 복잡성 증가라는 문제가 생긴다. 반도체 재료에 기초한 메모리칩을 위한 다양한 구조가 구현되었으며, 이는 다양한 업무에 대한 전문화 경향을 반영하는 것이다. 한 평면내에서의 메모리 위치의 매트릭스 어드레싱은 전기적 어드레싱을 위한 적절한 수의 라인을 가지고 다수의 액세스가능한 메모리 위치를 만들어내는 간단하고 효과적인 방법이다. 각 방향에서 n개의 라인을 가진 스퀘어 그리드(square grid)에서 메모리 위치의 수는 n2으로 증가된다. 어떤 형태로든 간에 이것은 많은 고체 반도체 메모리에서 현재 구현되는 기본 원리이다. 그러나 이들 경우에서, 각각의 메모리 위치는 휘발성 또는 비휘발성 메모리 소자, 통상적으로는 전하 저장 장치는 물론 그리드 교차점을 통해 외부와 통신하는 전자 회로를 갖고 있어야 한다.
종래에 유기성 메모리 매체의 이용에 기초한 어드레스가능한 수동 메모리를 실현하고자 하는 많은 디바이스가 제안되어 있다. JP-A-4-145664(다께다, 캐논사에 양도됨)에는 적절한 기판상에 제공된 하부 전극과 그 하부 전극과 수직으로 교차하는 상부 전극 사이에 박막이 제공된 유기 전자 소자가 개시되어 있다. 전극들 간의 전압을 변화시킴으로써, 유기 박막의 도전성이 영향을 받는다. 이 도전성은 영구적으로 유지되며 한 쌍의 전극 사이에 있는 박막의 메모리 상태를 나타내는데 이용될 수 있다. 그러나, 이러한 방법 및 디바이스는 큰 수동 매트릭스에서의 어드레싱에 어떻게 이용될 수 있는가 하는 것에 대해서는 아무런 기재가 없다.
JP-A-62-95883(야마모또, 캐논사에 양도됨)는 유리 기판상에 구리를 증착하여 제 1 하부 전극을 형성하고, 이 전극 위에 전하 전달 유기금속 착물의 박막, 이 경우에는 Cu-TCNQ의 박막을 증착하고, 그런 후에 그 박막상에 알루미늄 페이스트를 증착함으로써 상부 전극을 형성하는 메모리 셀에 대해 개시한다. 제 1 전극의 전위가 제 2 전극의 전위보다 높은 경우, 박막은 전기장이 임계 강도에 도달할 때까지 높은 저항 상태로 유지되고, 이후에 낮은 저항 상태로 바뀐다. 그러나, 여기에서는 이와 같은 메모리 소자가 큰 수동 매트릭스에 어떻게 설치될 수 있는가 하는 것에 대한 기재가 없다. 그러나, 일반적으로 메모리 매체는 전하 전달형의 유기 착물의 화합물 형태인 쌍안정(bistable) 스위칭가능한 박막(동일 발명자와 동일 출원인의 JP-A-62-95883 참조)이고, 어드레싱을 위한 각 메모리 소자에는 트랜지스터 스위치들이 사용되는 메모리 디바이스를 구성한다는 것은 공지되어 있다.
JP-A-3-137896(다오모또, 마쓰시따 기껜 K.K에 양도됨)에서는 전기장의 인가에 의해 고저항 상태와 저저항 상태 간에 쌍안정적으로 스위칭될 수 있고 전기장이 없어진 후에는 순간적인 저항 상태를 유지하는 유기 박막을 사용하는 메모리 소자가 개시되어 있다. 더욱이, 이 소자는 고온에서는 상태가 매우 빠르게 변화될 수 있으나 저온에서는 보다 느리게 변화된다. 또한, 유기 박막은 기판상에 제공된 상부 전극과 하부 전극 사이에 위치되고, 온도가 증가할수록 스위칭 동작이 빨라진다고 기재되어 있으나, 이런 종류의 메모리 소자를 큰 수동 매트릭스에 사용하는 것과 이 메모리 소자가 수동 매트릭스의 어드레싱에 적합한지 여부에 대해서는 아무런 기재가 없다. 더욱이, JP-A-3-137894(아사까와, 마쓰시따 기껜 K.K에 양도됨)는 상부 전극 매트릭스와 하부 전극 매트릭스 사이에 박막을 제공하는 것을 개시하고 있다. 실제 경우에 매트릭스는 6 ·11 매트릭스, 따라서 총 66개의 소자를 갖는다. 박막은 기상 증착된 프탈로시아닌막이다. 전극 교차점에 임계치보다 보다 전압이 인가되면, "온(on)" 상태가 저장된다. 임계치와 같은 전압이 인가되면, 그 교차점에 광이 조사되어 이 부분에 "온" 상태가 저장되고 광형태로 제공된 정보는 매트릭스내로 직접 기록될 수 있게 된다. 교차점에 역전압이 인가되면, "온" 상태는 소거된다. 따라서, 전기 신호와 광신호 모두를 사용하여 메모리 기능을 실현하는 구조가 얻어진다. 여기서는 6 ·11 매트릭스를 이용한다 하더라도, 아주 많은 메모리 소자를 가진 수동 매트릭스에서의 어드레싱시에는 이 쌍안정 스위칭가능한 메모리 소자가 에러 없이 동작할 것이라는 확신을 가질 수가 없다.EP-A2-0 177 535호에는 한쌍의 기판 사이에 유전체를 갖는 정보 저장 장치를 개시하고 있으며, 유전체와 면하고 있는 표면상의 각각의 기판은 전극 세트가 직교 교차 매트릭스를 형성하도록 평행 전극으로 제공되며, 교차 전극 사이의 유전체의 캐패시턴스를 변화시키는 수단과, 그것에 전압을 인가하는 수단 및 이를 통해 흐르는 변위 전류를 검출하는 수단을 포함한다. 바람직하게 유전체는 액정이고 디바이스는 화소에 저장된 정보를 출력할 수 있는 저장 장치로서 간주될 수 있다.
마지막으로, Z.Y. Hua G.R.Chen의 논문, "광학적, 전기적 및 전자적 박막 메모리를 위한 새로운 재료(A new material for optical, electrical and electronic thin G.R.Chen)"[Vacuum 43, No. 11, pp. 1019-1023(1992)]에는 여러가지 조건 하에서 열, 전기장 또는 광방사 형태로 에너지를 공급함으로써 쌍안정적으로 스위칭될 수 있는 메모리 소자를 구현할 수 있는 새로운 범주의 소거가능 메모리 매체가 개시되어 있다. 이 메모리 매체는 상이한 금속(M)을 전자가 풍부한 도너로 하고 전자 억셉터 분자로서 작용하는 7,7,8,8 테트라시노퀴노디메탄(C12H4N4)으로 구성된 상술한 유기금속 전하 전달 착물 M(TCNQ)를 기초로 한다. Hua Chen은 예컨대 알루미늄의 하부 전극세트와 그 하부 전극에 대해 수직으로 배향된 예컨대 구리의 상부 교차 병렬 전극세트 사이에 Cu(TCNQ)에 기초한 스위칭 소자의 매트릭스를 형성함으로써 전기적으로 소거가능한 메모리에 M(TCNQ)를 이용하는 것에 대해 개시한다. 저자들은 이런 종류의 수동 매트릭스 어드레싱에 기초한 메모리 디바이스를 형성할 때 스니크 전류 문제를 인식하여, 잘못된 판독을 방지하도록 Cu(TCNQ)막과 하부 전극 사이에 쇼트키 배리어를 형성하기 위해 재료층을 부가하는 것을 제안했다. 따라서, 스니크 전류 문제는 거의 해소되고, 쇼트키 배리어와 조합한 M(TCNQ)의 이용은 큰 수동 매트릭스내의 메모리 소자의 어드레싱을 실현할 수 있을 것이다. 따라서, 데이터 저장을 위한 메모리 소자의 큰 수동 매트릭스내의 어드레싱에 의하여 스니크 전류 문제를 해소하기 위하여 재료공학적 조건을 고려할 필요가 있다. 이것은 순수한 메모리 기능 이외에도, 다이오드 기능이 항상 필요한 조건이 되지는 않도록 전류와 전압값이 넓은 범위로 변하는 스위칭, 기록 또는 검출 기능을 매트릭스내에 실현하고자 하는 경우에는 특히 중요하다. 또한, 특히 예컨대 ㎠당 108개 소자 또는 셀을 갖는 수동 매트릭스를 실현하고자 하는 경우에는 수동 매트릭스내의 전기적 어드레싱과 광방출 또는 광검출 장치를 조합하여 사용된 재료에 대한 수요를 더 창출하기를 바라는 수가 있다.
일반적으로, 쌍안정 또는 다안정 스위칭가능한 메모리를 수동 매트릭스에 어드레스하는 것은 어려운 것으로 드러났으며, 본 출원인에 의해 시행된 포괄적인 시뮬레이션 테스트가 보여주는 바와 같이 어드레스가능성 문제와 고신뢰 검출 문제는 매트릭스내의 노드의 수가 증가함에 따라 커지기만 한다. 그러나, 이 문제는 특별한 전기적 또는 전자적 성질을 가진 적당한 재료의 사용에 의해서 극복될 수 있음을 동일한 테스트를 통해 확정하였다.
따라서, 본 발명의 제 1 목적은 데이터 저장을 위해 공지된 반도체 디바이스가 갖는 문제들을 해소하고, 모든 전자적 포맷으로 데이터의 기록, 저장 및 처리를 위한 예컨대 1 ㎠내에 약 108개의 매우 많은 셀의 어드레싱을 가능하게 하며, 복잡성, 고비용, 고전력 소모 및 휘발성 저장과 같은 단점이 없는 전기적으로 어드레스가능한 수동 디바이스를 제공하는 것이다.본 발명의 다른 목적은 융통성 있는 기술적 해결 방안을 제공하고 결정성 무기 반도체에 기초한 디바이스보다 훨씬 비용이 저렴한 유기 재료로 구성된 기능 매체를 갖는 전기적으로 어드레스가능한 수동 디바이스를 제공하는 것이다.
본 발명의 제 2 목적은 본 발명에 따른 수동 디바이스의 전기적 어드레싱 방법을 제공하는 것으로 특히, 수동 디바이스의 기능 매체가 거의 유기 재료로 구성되고 데이터의 기록, 저장 및/또는 처리를 위해 예컨대 1 ㎠내에 약 108개의 매우 많은 셀을 구현하는 모든 전자적 포맷으로 된 수동 매트릭스의 어드레싱 방법을 제공하는 것이다.
마지막으로, 본 발명의 목적은 광학적 검출기 수단을 구현하기 위하여 또는 데이터의 저장 및/또는 처리를 위해 입체적으로 구성된 어드레스가능 디바이스를 구현하기 위하여 전기적 어드레스가능 수동 디바이스는 물론 수동 매트릭스의 어드레싱 방법을 이용하는 것이다.
상술한 목적과 이점들은, 본 발명에 따라, 각 셀의 기능 매체는 전체 비선형 임피던스 특성을 가지며 상기 기능 매체의 적어도 하나의 유기재료는 중합체 재료인 것을 특징으로 하는 전기적 어드레스가능 수동 디바이스와, 비선형 임피던스 특성을 갖는 셀의 기능 매체로서 하나 이상의 유기 재료를 포함하는 균질 또는 층 구조로 형성된 기능 매체를 제공하는 단계, 및 상기 기능 매체의 적어도 하나의 유기재료로서 중합체 재료를 제공하는 단계를 포함하는 것을 특징으로 하는 방법에 의해 달성된다.
본 발명에 따라서, 전기적 어드레스가능 수동 디바이스와 방법은 광학적 검출기 수단과 입체적 데이터 저장 장치 또는 데이터 처리 장치에 이용될 수 있다.
본 발명에 따른 디바이스의 바람직한 실시예에서, 각각의 셀은 수동 디바이스가 다이오드의 전기 회로망을 형성하도록 애노드와 캐소드 사이에 구성된 정류 다이오드를 포함한다. 바람직하게, 정류 다이오드는 전극들 사이에 중합체 재료를 직접 접촉시킴으로써 자연스럽게 형성된다.
또한, 본 발명에 따른 디바이스의 바람직한 실시예에서, 도체는 기능 매체내에 또는 기능 매체상에 제공되어 기능 매체와 직접 접촉하거나, 도체가 기능 매체와 간접으로 접촉하도록 기능 매체의 양측면 및 기능 매체와 도체 사이에 유전체층이 제공되는 것이 바람직하다. 바람직하게는, 전기적 도체는 기능 매체의 양면에서 기능 매체와 인접한 실질적으로 층형태의 기판내에 또는 기판상에 제공된다.
본 발명에 따른 디바이스의 바람직한 실시예에서, 도체는 기능 매체의 적어도 일면상에 투명 재료로 형성된다.
본 발명에 따른 디바이스의 바람직한 실시예에서, 유기 재료는 바람직하게는 공액 중합체이다.본 발명에 따른 디바이스의 바람직한 실시예에서, 중합체 재료는 바람직하게는 강유전성 중합체이다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체의 유기 재료는 이방성 전기적 도전성 재료이다. 이방성 전기적 도전성 재료는 전기적 절연 재료에 의해 둘러싸인 개별 전기적 도전 영역을 포함하며, 특히 도전 영역은 전기적 도체 및 가능하다면 이들에 대한 기판이 기능 매체의 양측상에 제공되기 전에 층형상 구조의 형태로 분포되는 적어도 2개의 유기 액체 사이의 상 분리에 의해 형성되는 것이 바람직하다.본 발명에 따른 디바이스의 바람직한 실시예에서, 전기 에너지의 인가에 의해 광을 방출하는 물질이 기능 매체의 유기 재료에 부가되며, 방출된 광 및 인가된 전기 에너지에 의해 발생된 열의 영향하에서 이러한 유기 재료는 기능 매체의 임피던스 변화에 영향을 미치는 화학적 반응을 겪을 수 있다.본 발명에 따른 디바이스의 바람직한 실시예에서, 하나 이상의 물질이 상기 기능 매체의 유기재료에 부가되고, 전기 에너지의 인가에 의해 상이한 파장 대역에서 또는 상이한 파장으로 광을 방출 또는 검출할 수 있다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체는 강유전성 결정이다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체는 가요성(fusible) 미정질이다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체의 유기 재료 또는 이 유기 재료에 부가된 물질은 결정 상(phase)에서 비정질 상으로 또는 비정질 상에서 결정 상으로 전이될 수 있다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체의 유기 재료는 다안정 입체배좌(conformation) 반응성 유기 재료이다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체의 유기 재료는 유기 반도체이다. 각 셀에서 유기 반도체는 자체로 또는 전극과 결합하여 다이오드 접합을 형성하는 것이 바람직하다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체의 유기 재료는 유기 전하 전달 착물이다. 유기 전하 전달 착물은 TCNQ(7,7,8,8-테트라사이아노퀴노디메탄)이며 전자 도우너를 갖는 전하 전달 착물을 형성하는 것이 바람직하다.본 발명에 따른 디바이스의 바람직한 실시예에서, 기능 매체는 부가적으로 하나 이상의 개별 층에 각각 제공된, 하나 이상의 반도체 무기 재료를 포함한다. 하나의 반도체 무기 재료는 비정질 수소화 실리콘(a-Si:H), 및/또는 반도체 무기 재료는 자체로 또는 어느 전극과 결합하여 다이오드 접합을 형성하는 것이 바람직하다.본 발명에 따른 방법의 바람직한 실시예에서, 셀은 기능 매체의 각 측면상에 제공된 각각 평행한 전기적 도체들 사이의 교차점에 형성되며, 상부 및 하부 도체는 상호 직교 관계로 서로 교차하며 상기 셀의 전극수단의 전극을 각각 포함하며, 가능 매체의 셀 및 셀에 할당된 전극 수단은 상부 및 하부 도체에 의해 행렬이 형성된 매트릭스 엘리먼트를 형성한다.본 발명에 따른 방법의 바람직한 실시예에서, 셀은 고도의 비선형 전압 특성이 제공된다.본 발명에 따른 방법의 바람직한 실시예에서, 전기 에너지는 전하의 주입에 의해 셀내에 공급된다.본 발명에 따른 방법의 바람직한 실시예에서, 에너지는 셀에 전기장을 발생함으로써 공급된다.본 발명에 따른 방법의 바람직한 실시예에서, 전기 에너지의 인가에 의해 광을 방출할 수 있는 물질은 방출된 광이 가능한 인가된 전기 에너지에 의해 발생된 열과 함께, 유기 재료의 화학 반응을 트리거하도록 기능 매체의 유기 재료에 부가되며, 기능 매체의 전체 임피던스는 변화된다.본 발명에 따른 방법의 바람직한 실시예에서, 전기 에너지의 인가에 의해 상이한 파장으로 또는 상이한 파장 대역에서 광을 방출하거나 검출할 수 있는 하나이상의 물질은 기능 매체의 유기 재료에 부가되며, 방출된 광의 스펙트럼 특성은 인가된 전기 에너지의 전압값을 변화시킴으로써 변화된다. 셀에 할당된 논리값은 셀에 고전압 값을 인가하고 저전압값이 인가되는 동안 광 방출의 검출에 의해 논리값을 판독함으로써 스위칭되며, 상기 셀은 기능 매체의 물리적 또는 화학적 상태에 영향을 미치지 않는 긴 파장 광을 방출하며, 긴 파장 광의 세기는 논리값에 의존하는 것이 바람직하다.본 발명에 따른 방법의 바람직한 실시예에서, 기능 매체의 유기재료는 강유전성 액정이나 강유전성 중합체이며, 셀에 할당된 논리값은 셀의 임피던스를 측정함으로써 검출된다.본 발명에 따른 방법의 바람직한 실시예에서, 기능 매체의 전기적 도전성을 변화시키는 저항열로 인해 인가된 전기 에너지에 의해 셀에 할당된 논리값이 스위칭된다.본 발명에 따른 방법의 바람직한 실시예에서, 셀에 할당된 논리값은 기능 매체의 전기적 도전성을 비가역적으로 변화시킴으로써 비가역적으로 스위칭된다.본 발명에 따른 방법의 바람직한 실시예에서, 셀에 할당된 논리값은 기능 매체와 어느 한 전극 사이의 경계의 비가역적 변화에 의해 비가역적으로 스위칭된다.본 발명에 따른 방법의 바람직한 실시예에서, 가요성 미정질이 기능 매체의 유기 재료에 부가되며, 셀에 할당된 논리값은 미정질의 용융에 의해 비가역적으로 스위칭된다.본 발명에 따른 방법의 바람직한 실시예에서, 유기재료 자체나 이 유기재료에 부가된 물질은 결정 상에서 비정질 상으로 또는 비정질 상에서 결정 상으로 전이될 수 있으며, 셀에 할당된 논리값은 가역적으로 스위칭되며, 스위칭은 유기 재료나 그것에 부가된 물질의 결정 상 및 비정질 상의 전이에 의해 초래된다.본 발명에 따른 방법의 바람직한 실시예에서, 기능 매체의 유기 재료는 다안정 입체배좌 반응성 유기 재료이며, 셀에 할당된 논리값은 셀에서 전기장을 발생함으로써 가역적으로 스위칭된다.
이제, 첨부된 도면을 참조로 본 발명에 따른 전기적 어드레스가능 수동 디바이스와 방법의 실시예들과 관련하여 본 발명에 대해 더욱 상세히 설명한다.
도 1a는 본 발명에 따른 매트릭스 어드레스가능 수동 디바이스의 바람직한 실시예를 도시한 개략적 사시도,
도 1b는 다이오드 회로망으로 실현된 도 1a 디바이스의 등가도,
도 2는 도 1의 디바이스내의 셀의 실시예를 개략적으로 도시한 도면,
도 3은 도 1의 디바이스내의 셀의 다른 실시예를 도시한 도면,
도 4는 입체적 데이터 저장 장치 또는 데이터 처리 장치에 사용된 본 발명에 따른 디바이스를 도시한 도면,
도 5는 본 발명에 따른 어드레스 가능한 수동 디바이스 매트릭스에서 소위 스니크 전류 또는 전류 경로 문제를 개략적으로 설명하기 위한 도면,
도 6은 셀내의 광방출 생성을 이용한 어드레싱의 일례를 도시한 도면,
도 7은 셀내의 유기 발광 다이오드를 이용한 어드레싱의 일례를 도시한 도면,
도 8은 셀내의 강유전성 액정 재료를 이용한 어드레싱의 일례를 도시한 도면,
본 발명은 데이터의 기록, 저장 및/또는 처리를 위한 전기적으로 어드레스가능한 디바이스에 관한 것으로, 특히 상기 디바이스는 거의 층형태로 연속적이거나 또는 패턴화된 구조 형태의 기능 매체를 포함하며, 상기 기능 매체는 적당한 에너지 공급에 의해 상태의 물리적 또는 화학적 변화를 일으킬 수 있고, 상기 기능 매체는 2차원 패턴에 제공된 개별적으로 어드레스가능한 다수의 수동 셀을 포함하며 적어도 하나의 유기 재료를 포함하는 균질(homogenous) 또는 층을 이룬 구조로서 구현되며, 셀내의 주어진 물리적 또는 화학적 상태는 기록 또는 검출값을 나타내거나 또는 셀에 대해 소정의 논리값이 할당되고, 셀은 직접적 또는 간접적인 전기적 결합을 위하여 각각의 셀의 기능 매체와 직접 또는 간접으로 접촉하는 전극 수단의 전극들 사이에 제공되며, 각각의 셀에는 물리적 또는 화학적 상태의 검출 또는 변화를 위한 전기 에너지가 공급될 수 있으며, 다수의 평행한 전기 도체에는 그 상부 및 하부 도체가 상호 직교 관계로 서로 교차하도록 기능 매체 각각의 측면상에 제공되며, 각각의 셀에 대한 상기 전극 수단은 각각의 상부 및 하부 도체 사이의 교차점에 형성되며 기능 매체의 상기 셀과 이에 할당된 전극 수단은 교차점에서 전극 수단의 전극을 형성하는 각각의 상부 및 하부의 전기적 도체에 의해 행열이 형성되는 매트릭스 엘리먼트를 형성하며; 또한, 본 발명은 데이터의 기록, 저장 및/또는 처리를 위한 디바이스의 전기적 어드레싱 방법에 관한 것으로, 상기 디바이스는 거의 층형태로 연속적이거나 또는 패턴화된 구조 형태의 기능 매체를 포함하며, 상기 기능 매체는 적당한 에너지 공급에 의해 상태의 물리적 또는 화학적 변화를 일으킬 수 있고, 상기 기능 매체는 2차원 패턴에 제공된 다수의 개별적으로 어드레스가능한 셀을 포함하며, 상기 기능 매체는 적어도 하나의 유기 재료를 포함하는 균질 또는 층을 이룬 구조로 구현되며, 셀내의 주어진 물리적 또는 화학적 상태는 기록 또는 검출값을 나타내며 셀에 대해 소정의 논리값이 할당되며, 상기 어드레싱은 셀내의 기록 또는 검출값의 검출 동작과 셀에 할당된 논리값의 기록, 판독, 소거 및 스위칭 동작을 포함하고, 상기 어드레싱 방법은 셀의 물리적 및/또는 화학적 상태를 검출 또는 변화시키기 위하여 셀의 기능 매체에 직접 전기 에너지를 공급하여 어드레싱 동작을 발생시키고, 상기 셀의 기능 매체와 직접적 또는 간접적으로 접촉하는 전극 수단의 애노드와 캐소드 사이에 상기 셀을 제공함으로써 셀에 전기 에너지를 인가하며, 상기 셀에 전압을 인가하고 직접 또는 간접 커플링을 하여 셀의 논리값이 검출되거나 스위칭되거나 또는 검출되고 스위칭되되도록 하는 단계를 포함한다.
본 발명은 또한 전기적으로 어드레스가능한 디바이스와 그의 전기적 어드레싱 방법의 이용에 관한 것이다.
상세하게, 본 발명은 ROM형이나 WORM형 데이터 메모리용으로 또는 한번 이상 소거 및 기록될 수 있는 데이터 메모리를 실현하기 위한 논리 디바이스 및 순수한 전자적 수단에 의한 이러한 메모리의 어드레싱 방법에 관한 것이다.보다 더 상세하게는, 본 발명은 메모리 매체가 실질적으로 유기 재료로 이루어지고 어드레싱은 메모리 매체와 직접적 또는 간접적으로 접촉하는 전기적 도체의 수동 매트릭스상에서 이루어지는 데이터 메모리의 어드레싱에 관한 것이다.
도 1은 어드레스가능한 매트릭스 디바이스로서 구현되는 본 발명에 따른 전기적으로 어드레스가능한 수동 디바이스를 도시한 것이다. 기능 매체(1)는 평면층(S) 형태로 제공된다. 기능 매체는 비선형 임피던스 특성을 가지며 원하는 검출 또는 스위칭 기능을 실현하기 위하여 상이한 물질이 첨가될 수는 유기 재료이다. 층(S)의 상부 표면에는 전기적 어드레싱을 위한 라인들이 다수의 전기적 도체(m) 형태로 제공되어 있고, 이에 대응하여 층(S)의 하부 표면에는 전기적 어드레싱을 위한 라인들이 평행한 도체(n) 형태로 제공되어 있으며, 도체(m, n)는 매트릭스를 형성하도록 서로 직교한다. 도 1에는 도체들이 평면 직교 x, y 매트릭스를 구성하도록 x 도체(m)와 y 도체(n)를 가진 디바이스가 도시되어 있다. 디바이스에서의 논리 셀(2)은 2개의 교차하는 도체(m, n) 사이의 공간에 생긴다. 이것은 도 1a에서 k번째 도체(m)와 l번째 도체(n) 간의 교차점에 요소(2kl)를 형성함으로써 부각된다. 만일 모든 요소(2)가 정류 기능을 갖는 것으로 구성된다면, 디바이스는 도 1b의 등가도로 도시된 바와 같이 정류 다이오드의 전기 회로망으로 표현될 수 있다.
교차점에 있는 도체(mk, nl)의 반대 부분은 논리 셀(2kl)의 전극 수단(Ekl)을 함께 포함하며, 전극 수단에서 애노드(3)는 도체(mk)일 수 있고, 캐소드(4)는 도체(nl)일 수 있다. 본 발명의 몇가지 목적을 위해서, 셀(2kl)은 논리 소자 또는 논리 셀로 표시되어도 좋으며, 어드레싱에 의해서 셀내의 재료 또는 기능 매체는 전기적으로 검출가능한 논리값들을 나타낼 수 있는 여러 가지 물리적 또는 화학적 상태를 취할 수 있다.
이것은 도 2에서 단면으로 개략적으로 도시되어 있고, 여기서 기능 매체(1)는 도체(mk, nl) 사이에 층형태로 제공되어 있고, 전극 수단(Ekl)의 애노드(3)와 캐소드(4)는 도체들간의 교차점에서 각각 도체(mk)의 관련 부분과 도체(nl)의 관련 부분으로 구성된다. 이 교차점에는, 즉 애노드(3)와 캐소드(4) 사이에는, 도 2에서 도체(mk)와 도체(nl) 사이에 위치해 있다는 것을 표시하기 위하여 2kl로 표시된 수동 논리 셀이 형성된다. 물론 도 2는 단지 도 1의 일부 단면이며, 도체(mk)를 따라 취해진 전체 단면은 총 y개의 논리 셀(2)과 y개의 도체(ny)를 나타낼 것이다. 만일 x ≠y이면, 물론 디바이스는 x·y 논리 셀을 갖는 직사각형 영역을 구성하고, x = y이면, 디바이스는 x2셀을 가진 정방형이 된다.
셀(2)을 통한 단면으로 예시된 본 발명에 따른 디바이스의 더 복잡한 실시예는 도 3에 도시되어 있다. 여기서는 도체(m)가 기판(5)상에 제공되어 있고, 이에 대응하여 도체(n)가 기판(6)상에 제공되어 있다. 도 2에 도시된 바와 같이, 도체(m, n)는 기능 매체(1)와 직접 접촉할 수도 있으나, 도 3의 실시예에서는 도체(m; n) 사이 또는 기판(5, 6) 사이에 유전체층(7, 8)이 더 제공되어 있다. 따라서, 전극 수단(E)은 그 애노드(3)와 그 캐소드(4)에 의해서 더 이상 기능 매체(1)와 직접적으로 접촉하지 않고, 유전체층(7, 8)을 통해 간접적으로 접촉하게 되어 셀(2)을 통한 간접 전기적 커플링이 구성된다. 이 커플링은 예컨대 유도성 또는 용량성이 될 수 있다. 만일 유전체층(7, 8)이 없다면, 물론 전극 수단(E)는 기능 매체(1)와 직접 접촉할 것이고, 이에 따라 직접 또는 오믹 커플링이 셀(2)을 통해 얻어진다.
전극 수단(E)의 애노드(3)와 캐소드(4) 사이의 공간에 대해서 간략히 설명되었지만, 그 크기는 대략적으로 도체(m, n)의 폭과 도체간 거리에 의해 정해지며, 예컨대 광학적 검출기내의 검출기 소자 또는 데이터 저장 장치내의 메모리 소자 또는 데이터 처리 장치내의 스위칭 소자를 구성하는 논리 셀(2)을 한정한다.
기능 매체(1)를 둘러싸고 있는 애노드(3)와 캐소드(4)는 전극 수단(E)내에 포함되며, 전극 수단은 여기에 전압이 인가되면 기능 매체에서 물리적 또는 화학적 상태 변화를 일으킬 것이다. 이것은 애노드(3)와 캐소드(4) 간의 전기적 임피던스 변화를 일으킬 것이며, 이 임피던스 변화는 전극 수단(E)을 구성하는 당해 도체(m, n)상에서 검출될 수 있다. 그러면, 셀(2)의 전극 수단(E)을 구성하는 도체들(m, n)간의 전기적 임피던스를 측정함으로써, m과 n 사이의 각각의 교차점에서, 또는 각각의 셀(2)에서 논리적 상태 또는 논리값이 결정될 수 있다.
예컨대 데이터 저장 장치와 같은 종래의 어드레스가능한 매트릭스 논리 디바이스와 본 발명 간에는 근본적인 차이가 있음이 명백해진다. 본 발명은 전체 비선형 임피던스 특성을 가지며 하나 이상의 유기 재료(그중의 하나는 중합체 재료)로 형성된 기능 매체를 이용하며, 이것은 구조적 유연성, 동작 특성 및 비용에 있어서 보다 좋게 될 수 있다는 것을 의미한다. 이런 종류의 기능 매체 이용의 중요한 특성은 예컨대 ㎠당 108개 소자 밀도로 예컨대 106내지 108개 소자의 매우 큰 매트릭스에서도 순수한 수동 어드레싱의 광범위한 이용 가능성이 있다는 것이다. 따라서 교차점들에서는 어떠한 개별 능동 회로 소자도 요구되지 않는다.
본 발명에 따른 디바이스는 실질적으로 평면층 형태의 구조(S)를 형성하며, 이는 이러한 평면층 형태의 구조(S)가 층형태로 적층될 수 있고 예컨대 입체적 메모리 디바이스와 같은 입체적 논리 디바이스를 형성할 수 있다는 것을 의미한다. 이는 도 4에서와 같이 실현될 수 있고, 여기에는 디바이스의 셀(2)의 행을 통해 단면으로 도시된 적층 구조(S1, ... SZ)로 이루어진 이러한 종류의 입체 디바이스가 도시되며, 도면에는 하나의 셀만이 표시되어 있다. 본 발명에 따른 논리 디바이스와 매트릭스 방식의 포맷으로 동시에 전기적 어드레싱하는데 이용된 방법의 실시예는 근접 어드레싱을 실현한다, 즉, 어드레싱을 위한 신호는 기능 매체(1)에 즉시 연결되어 전송되어, 도 4에서 구조(S1)에서 각각 애노드(3)와 캐소드(4)를 가진 논리 셀(2)에 대해서 도시된 전극 수단(E) 상의 기능 매체에 영향을 미친다. 만일 몇개의 구조(S1, ... SZ)가 서로 적층된다면, 이들은 전기적, 열적 또는 광학적으로 절연될 수 있는 절연층(9)에 의해서 서로 분리되어야 한다.
원리적으로는, 디바이스의 각각의 셀(2)은 예컨대 수십 나노메터 크기로 아주 작게 그리고 만일 기능 매체(1)가 중합체 재료의 층에 기반을 둔다면 그 보다 훨씬 더 작게 형성될 수 있다. 이에 대응하여 구조(S)의 두께가 작게 되고, 인접한 셀의 전기적 어드레싱을 이용하는 본 발명에 따른 디바이스는 저장 밀도와 전송 속도와 관련하여 매우 큰 능력을 가진 입체적 데이터 저장 장치를 구현하는 것이 가능해진다. 본 발명에 따른 디바이스는 근접 어드레싱에 기초하여 입체적으로 실현된 원리적으로 대응하여 구현된 광 데이터 저장 장치와 매우 유사한 점을 갖고 있다. 이와 같은 광 데이터 저장 장치는 본 출원인의 소유이고 여기에 참조로 포함된 국제 특허 출원 PCT/NO97/00154에 자세히 기재되어 있으므로 도 4의 실시예와 관련해서 그리고 입체적으로 구현된 데이터 저장 또는 데이터 처리 장치에서의 본 발명에 따른 디바이스와 방법의 이용과 관련해서는 더 이상 자세한 것에 대해서 설명하지 않고, 다만 상기 국제 특허 출원에 기재된 것을 참조하는 것으로 그친다.
수동 고체 메모리가 가용성 저항을 이용하여 대규모로 구현되지 못했던 중요한 이유는 전기적 도체의 회로망에서의 택일적 전류 경로 또는 소위 스니크 전류 문제 때문이다. 이 문제는 도 5에 개략적으로 도시되어 있는데, 여기서는 전기적 도체가 한번 더 m, n으로 표시되고, 도체(mk)와 도체(nl) 간의 교차점에 형성된 논리 셀(2kl)이 도시되어 있다. 만일 각 교차점에서의 논리 셀(2)이 도 5에 표시된 바와 같이 오믹 저항으로 구성된다면, 이는 어드레싱 동작으로 인한 전류 도체 매트릭스에서의 주어진 위치 x, y에서의 저항 변화가 도 5에 도시된 바와 같은 택일적 루프를 통해 누설되는 전류에 의해 표시될 것이다. 도 5에서는 위치 x = y 및 y = 1에 있는 논리 셀(2k1)이 어드레스되며, 전류는 점선으로 표시된 전류 경로를 따라 인접한 셀들로 누설된다. 각각의 도체(m, n)상에서의 어드레싱을 위한 정확한 전류 경로는 두꺼운 실선으로 표시된다. 전류 도체 매트릭스의 크기가 증가하면, 즉 xy 곱의 크기로 매트릭스 크기가 증가하는 경우 스니크 전류 문제만이 확대됨을 알 수 있다. 이하에서는 이 문제를 해소하는 두가지 방법, 즉 정류 다이오드를 이용하거나 또는 액정이나 입체배좌 반응성 재료와 같은 임피던스가 큰 재료를 이용하는 방법에 대해서 설명한다.스니크 전류 문제를 해소하기 위해서는 교차점, 즉 셀에서의 전기적 접속에 스니크 전류 문제를 경감시키거나 제거하는 높은 비선형 전류/전압 특성을 부여할 수 있다. 도 5로부터 알 수 있듯이, 이것은 각각의 교차점에 직렬 저항으로 정류 다이오드를 설치함으로써 달성될 수 있다. 결과적으로 본 발명에서 가장 중요한 것은 정류 다이오드의 회로망을 간단하고 신뢰성있게 구성하여 저가이면서 동시에 조정가능한 비선형 임피던스 형태로 적당한 데이터 전송 구조를 형성할 수 있다는 것이다. 티오펜 또는 PPV형의 복합 중합체 형태의 유기 재료를 가진 기능 매체를 이용하고 이 기능 매체와 관련하여 적당한 전극 재료를 선택함으로써, 금속과 유기 재료 사이에 경계에 다이오드 접합을 만들어내는 것이 가능하며, 이 다이오드에는 매우 양호한 정류 성질이 주어질 수 있다. 셀의 기능 매체를 통한 전기적 커플링은 유기 재료의 임피던스 성질에 재료 간의 제어된다. 따라서, 논리 셀의 어드레싱은 교차점에 있는 도체(m, n) 사이에, 도 5에 도시된 바와 같이 mk와 nl간의 임피던스 변화를 의미하며, 이것은 다양한 방법으로 달성될 수 있다.
이하에서는, 본 발명에 따른 전기적 어드레싱 방법의 바람직한 실시예에 대해서 설명하며, 이 실시예들은 주로 논리 셀에서의 데이터의 기록 및 판독에 관한 것이다.
실시예 1 - 주울 열에 의한 기록
전기적 도체(m, n) 사이의 교차점 x, y에 제공된 논리 셀을 통해 흐르는 고전류는 도전성 유기 재료에 기초한 기능 매체를 가열시킬 것이다. 재료를 적절하게 선택함으로써, 벌크 임피던스는 전류 펄스에 의해 가역적 또는 비가역적으로 변화될 수 있고, 변화된 임피던스는 논리 셀의 전극 수단(E)을 형성하는 도체(m, n)상에서의 측정에 의해 판독된다.
본 발명에 따른 디바이스가 높은 저장 밀도를 갖는 데이터 저장 장치로서 구현된다면, 논리 셀들은 서로 매우 가까워 질 것이며, 기록 동작 중에 인접한 셀들의 임피던스 변화를 일으키는 열 확산 형태의 누설(cross-talk)을 피하는 것이 중요하게 된다. 따라서, 달성될 수 있는 통상적인 공간적 한정은 열 확산 길이에 의해 표현될 수 있기 때문에, 짧은 기록 펄스를 인가해야 한다. 열 확산 길이는 벌크 파라미터, 기하학적 형태, 및 가열 펄스의 시간 특성에 따라 정해지는 양이다. 통상적으로, 1 마이크로미터 이하의 공간적 솔루션을 달성하기 위해서는 1 마이크로초 이하의 펄스폭이 필요할 것이다.
특히 데이터 판독과 관련된 누설의 또다른 형태는 유기성 벌크 재료로 형성된 기능 매체내의 논리 셀들 간의 전류 확산이다. 이것은 강한 이방성 전기적 컨덕턴스, 즉 애노드(3)와 캐소드(4) 간의 셀을 통한 높은 컨덕턴스를 갖는 유기 재료를 이용함으로써 방지될 수 있다. 한편, 구조(S)의 연장 방향, 즉 S에 의해 구성된 층 또는 평면을 따르는 메모리들 간의 컨덕턴스는 낮다. 이런 종류의 성질을 갖는 중합체 화합물은 M, Granstrom의 " Macromolecular microstructures " [Linkoping Studies in Science and Technology, Dissertation No. 432, Linkoping 1996, particulary pp. 49-51 and pp. 134-158]과, M, Granstrom al의 "Self organising polymer film - a route to novel electronic devices based on conjugated polymers " [Supramolecular Science에서 출간]에 기재되어 있다. 이상적인 셀의 임피던스 성질은 판독 동작 중에 변하지 않을 것이다. 이는 열적으로 구동된 프로세스가 높은 비선형 또는 임계치에 종속되어, 즉, 기능 매체가 전류를 완화시키기 위해 낮은 전류에서는 영향을 받지 않아야 하고, 높은 전류에서는 뚜렷한 급격한 변화를 나타내야 한다는 것을 의미한다(비선형 임피던스 특성). 일반적으로 결정 재료는 뚜렷하게 용융점에서 열적으로 구동된 변화를 보여준다. 그러나, 중합체나 유리와 같은 비정질 재료에서 이러한 변호는 넓은 범위의 온도에서 점차적으로 발생하며, 보통은 덜 정확한 파라미터의 연화 온도나 유리 전이 온도(비캣점(Vicat point))를 이용하는 것이 일반적이다.
중합체를 기초로한 한 다이오드의 수명은 고장의 주원인인 주울 열에 따른 동작 조건에 크게 달려 있다는 실험 논문은 많이 있다. 그러나 열 전이 온도가 잘 정의되어 있지 않다하더라도, 이러한 다이오드는 기록과 판독 동작 사이의 구별과 관련하여 상술한 조건을 매우 잘 만족시킨다.
도전성 유기 벌크 재료에 미세 결정체를 포함시키거나 또는 전극과 유기 재료 간의 접촉 표면을 부분적으로 덮음으로써 중합체 및 다른 다이오드 재료에서 용융점 구동 임계 기능을 달성할 수 있다. 접촉면을 부분적으로 덮는 방법을 실현하는 한가지 방법은 디바이스를 장착하기 전에 전극 표면상에 결정체를 전극-스프레이하는 것이다. 미세 결정의 효과는 용융으로 인한 전류 경로의 기계적 파괴, 측방향에서의 확산을 촉진하기 위하여 전극 재료와 관련한 양호한 웨팅 성질, 또는 전류 전파를 막는 능동 물질의 방출에 있을 수 있다.
실시예 2 - 광 발생에 의한 기록
노광은 유기 재료의 화학적 변화를 촉진 또는 가속시킬 수 있다는 것은 잘 알려져 있다.
본 발명에 따른 디바이스의 일 실시예에서, 유기 벌크 재료는 전체 또는 일부가 전류 공급에 의해 활성화되는 발광 유기 회합물로 형성된다. 이런 종류의 유기 발광 다이오드(OLED)는 현재 상업적으로 개발 중에 있다. OLED에서의 성능 저하 메카니즘이 연구의 주대상이 되어 왔으며, 중요한 연구 결과는 수명을 길게 하는데 필수적인 자외선 또는 청색광을 사용하여 다이오드 벌크 재료의 조사를 차단한다는 것이다.
본 발명에서는 자외선 및/또는 청색광을 방출하는 OLED의 여기(excitation)에 의해 강하면서도 잘 제어된 국부적 조사를 위해 자외선과 청색광의 자화율을 이용한다. 이하 설명되는 것처럼, 통상적으로 OLED 주울 열에 의해 달성되는 조사 효과는 두 가지 다른 방식으로 이용될 수 있다. 그 중 첫번째 방식은 판독을 논리 셀에서의 임피던스 변화 검출에 근거하는 것이고, 두번째 방식은 판독을 OLED의 발광 성질의 변화 검출에 근거하는 것이다.
전력 소모를 최소화하고 어드레싱 속도를 높이기 위해서, 광 유기(induced) 상태 변화에 아주 민감한 재료가 선택된다. 이것은 OLED 제조에 있어서 통상적인 것과는 정확히 반대되는 최적화 뿐만 아니라, OLED 개발과 관련하여 이전에 폐기되었던 어떤 관심있는 재료의 이용을 의미한다. 그러나, 본 발명의 경우에는 재료 선택에 있어서 선택 범위가 매우 넓다. 따라서 OLED의 발광 성분의 특정 시뮬레이션을 위해 주문 제조된 감광성 광개시제(photoinitiator)를 포함하는 상호 작용하는 재료 시스템을 이용하는 것이 가능하다. 이러한 방법은 논리 셀내의 기능 매체와 전극 표면에서의 재료 모두에 대해 적용될 수 있다.
실시예 3 - 내부 광 발생에 의한 기록과 직접 임피던스 측정에 의한 판독
이 경우에 광의 유일한 기능은 셀(2)의 기능 매체(1)의 화학적 변화를 개시 및/또는 가속시키는 것이다. 도 6에는 간단한 일반적 구조가 도시되어 있고, 자외선 및/또는 청색광을 방출하는 중합체는 전극 수단의 애노드(3)와 캐소드(4) 사이에 제공되며 일 경계면에 정류 접합이 형성된다. 순방향으로 바이어스되면 전류가 흐르게 되고, 광이 방출되어 셀(2)의 유기 재료와 반응한다. 그와 동시에 열이 발생되고, 열로서 소모된 공급 전기 에너지와 광발생을 위해 이용된 공급 전기 에너지 간의 관계는 기능 매체와 전기적 여기 조건에 달려 있다. 열과 광의 결합 효과는 하나 또는 몇개의 적절한 메카니즘에 의해 셀내의 화학적 변화를 일으킨다. 한가지 메카니즘은 벌크 재료의 도전성을 감소시키고 각 셀에서의 직렬 저항을 변화시키는 복합 분자에서의 체인 분리이다. 다른 메카니즘은 간접적인 것으로, 첨가된 화학종은 광효과에 의해 화학적으로 반응하고 셀내의 전기적 도전 재료를 손상시킨다. 이 다른 메카니즘은 일례로 자외선 및/또는 청색광에 의한 자유 라디칼의 생성이다.
실시예 4 - 내부 광 발생에 의한 기록과 판독
도 7에는 일반적인 구조가 도시되어 있다. 여기서 각각의 메모리 셀은 2 또는 그 이상의 파장으로 각각 광을 방출하는 미세 유기 발광 다이오드(OLED, 10; 10')의 혼합으로 구성된다. 도 7에서 OLED(10, 10')는 애노드(3)와 캐소드(4) 사이로 연장하여 이들과 접촉하는 타원 영역으로 도시되어 있다. 이를테면 영역(10)은 자외선 또는 청색광을 방출할 수 있고, 영역(10')은 적색광을 방출할 수 있다. 다수개의 OLED와 영역으로 구성된 셀은 M, Granstrom과 O. Inganas의 논문 "White light emission from a polymer blend light emitting diode" [Applied Phys. Lett. 68:2, pp. 147-149, 1996]와, 상술한 Granstrom의 논문, pp. 135-140에 기재된 바와 같이 구체화될 수 있으며, 본 발명은 청색 및 적색으로 방출되며 셀내의 공간에 임으로 설치되는 OLED에 기초할 수 있다. 저전압 적색광을 방출하는 OLED만을 여기시키며, 고전압은 청색광을 방출하는 OLED를 여기시킨다.
기록 동작은 청색광의 방출과 증가된 열 소산이 적색광을 방출하는 OLED의 광방출을 감소시키거나 소멸시키도록 하는 고전압에서의 여기에 의해 일어난다. 다시 한번, 상기 실시예 3과 관련하여 설명된 바와 같이 감광성 첨가제가 첨가될 수 있다. 판독 동작은 적색광을 방출하는 OLED만이 활성화되고 열 발생은 작게 되도록 하는 저전압에서의 여기에 의해 일어난다. 당해 셀의 조사 전력은 광검출기에 의해 모니터되고, 이에 따라 셀의 논리 상태가 결정될 수 있다.
실시예 5 - 액정에 기초한 용량성 논리 셀
상술한 스니크 전류 문제는 각 교차점에서, 즉 각각의 단일 논리 셀의 위치에서 매우 높은 임피던스를 갖는 어드레스가능한 수동 매트릭스 논리 디바이스에서는 나타나지 않을 것이다. 도 8에는 극히 높은 오믹 저항을 갖는 디바이스가 도시되어 있다. 논리 셀(2)은 전극 수단(E)의 애노드(3)와 캐소드(4) 간에 제공된 쌍안정 액정 재료(LC)를 포함한다. 셀(2)의 논리 상태는 전극에 전압을 인가함으로써 제어될 수 있는 LC에서의 분자 질서도로 표현된다. 이것의 기본 원리는 다음과 같이 설명될 수 있다. 도 8의 좌측에 있는 논리 셀(2)이 무질서 상태에 있고 논리값 0을 나타낸다고 가정하자. 기록을 위한 분극 전압이 인가되면, 도 8의 우측에 있는 논리 셀(2)로 도시된 바와 같이 액정 분자가 정렬되어 논리값 1을 나타내는 질서 상태로 된다. 그리고 전압을 제거해도 LC내의 분자들은 정렬된 질서 상태를 그대로 유지되어 비휘발성 논리 상태가 얻어진다. 그런 후에, 소거 동작을 일으키는 값을 갖는 전압 펄스 또는 전압 펄스 시퀀스를 인가함으로써 셀은 논리 상태 0으로 복귀할 수 있다. 본 발명에 따라서, 셀에서 논리 상태 0과 1 사이의 전기적 임피던스차를 검출함으로써 논리 셀(2)의 논리값이 결정된다. 구체적인 예로서, 논리 셀(2)의 용량은 대략 C = C0+ C1으로 주어질 수 있으며, 여기서 C0는 LC 분자의 정렬 상태에 별로 관계하지 않는 용량이고, C1은 분자 정렬에 크게 관련이 있는 용량이다.
데이터의 판독 동작은 LC 분자의 질서도의 결정에 관련된다. MLC f(C1)은 LC 분자의 배향 이동도의 직접 크기로서 각각 논리 0과 1 상태에서는 다를 것이다. MLC의 결정에 관한 전기적 여기를 위한 두가지 다른 바람직한 방식에 대해서 설명한다. 이를 간단한 방식으로 시각화하기 위하여, 도 8에서는 LC 분자가 도면 좌측의 논리 셀(2)에서 무질서 상태로 랜덤한 배향을 갖는 막대로서 도시되어 있다. 도면 우측의 논리 셀(2)에서는 LC 분자들이 애노드(3)와 캐소드(4)간 방향을 따라 질서 상태로 정렬되어 있다. 그러나, 이것은 강유전성 액정에 기초한 논리 셀에서는 더 복잡한 질서가 생길 수 있다는 것을 배제하지는 않는다. 첫번째 방식에서는 전극 수단에 연속적인 교류 전압(바이폴라 전압)이 인가되며, 이 전압은 LC 분자들이 부분적 재배향을 갖고서 반응할 수 있도록 충분히 낮은 주파수, 즉 f1/τ가 되는 주파수를 갖고, 여기서, τ는 소신호 재배향의 시정수이고, f는 주파수이다. 분자들이 통상적으로 무질서 상태에서 비교적 움직이기 쉽다면, MLC에 대해 질서 상태에서보다 더 큰 값이 검출될 것이며, 따라서 분자들은 그들의 국부적 질서 벡터를 따라 로크된다.
두 번째 방식에서는, 기록을 위해 이용된 전압보다 더 낮은 판독 전압을 갖는 전압 레벨이 전극에 인가된다. LC 분자들이 0상태에 있는가 아니면 1상태에 있는가에 따라서 분자들은 서로 다른 배향 이동도를 가질 것이며, 과도 변위 전류의 측정으로부터 도출된 MLC의 크기는 LC 분자의 질서, 따라서 논리 셀의 논리 상태에 대한 정보를 포함할 것이다. 이들 방식 모두는 장점과 단점을 갖고 있다. 연속 교류 전압을 인가하는 방식은 정밀하기는 하지만, 검출의 응답 시간이 줄어든다는 단점이 있다. 전압 스텝 방식은τ인 기간내에 검출될 수 있으나, 기술적 복잡성이 더 커지는 단점이 있다. 양쪽 경우에, 비교적 높고 임계 한정된 전압은 판독 프로세스를 단순화시킨다. 한편 높은 기록 전압은 저전압 구동 전자 장치와 전원을 사용하고자 하는 사항과 균형을 이루어야 한다.
실시예 6 - 전기적 스위칭식 쌍안정 유기 박막
예컨대 생물학적 기원의 유기 착물 분자는 쌍안정성 또는 다안정성, 즉, 여러가지 서로 다른 입체배좌일 수 있다. 이런 종류의 분자 부류는 박테리오로돕신과 그 변종 또는 관련 화합물이다. 광 논리 디바이스에 사용하는 것과 관련하여 박테리오로돕신의 입체배좌 반응 성질은 본 출원인의 소유이며 여기에 참고로 내포된 NO 특허 출원 제972574호에 더욱 상세히 기재되어 있다.
쌍안정 메모리 디바이스는 상술한 논리 디바이스의 어드레스가능한 매트릭스 실시예에 기초하여 얻어질 수 있다. 예컨대 박테리오로돕신 박막은 기능 매체(1)에서의 유기 재료가 될 수 있다. 박막은 전압이 인가되는 경우에 전극 수단(E)의 애노드(3)와 캐소드(4) 간에 발생된 전기장의 영향하에 우선적으로 정렬되고 2개의 쌍안정 분자 입체배좌 간에 스위칭된다. 스위칭 동작은 가역적으로 일어날 수 있으며, 메모리 재료를 소비시키지 않고 여러번 시행된다. 판독 동작은 스위칭 임계치 이상의 전압을 전극 수단에 인가함으로써 일어난다. 당해 셀이 이전의 기록 동작에서 이미 스위칭되었다면, 판독 전압을 인가해도 셀에서는 더 이상의 응답이 없을 것이다. 반면에 셀이 스위칭되지 않았다면 응답할 것이다. 스위칭 동작에는 당해 셀을 구동시키는 전극 수단 위로 연결된 전자 회로를 통해 감지될 수 있는 전기적 과도 현상이 수반된다.
본 발명에 따라 전기적으로 어드레스가능한 수동 디바이스에서 원하는 성질을 얻기 위해서는 기능 매체의 유기 재료는 비선형 임피던스 특성을 가져야 하며, 이것은 그 유기 재료가 비선형 임피던스 특성을 갖는 것을 의미한다. 상술된 유기 재료이외에도, 예컨대 용량성 셀을 형성하기 위하여 강유전성 중합체 재료를 사용하는 것도 생각해 볼 수 있다. 또 다른 재료로는 비선형 임피던스 특성을 가진 유기물 기재(organic based) 전하 전달 착물, 예컨대 상술한 M(TCNQ) 착물이 될 수 있다. 본 발명에 따른 디바이스를 광 검출기로 구현하고자 하는 경우에는, 유기 재료가 감광성 다이오드, 예컨대 상술된 OLED에서 사용되었던 것에 해당하는 중합체를 형성하는 기능 매체가 이용된다. 그러면, 원하는 스펙트럼 선택성을 갖는 감광성 중합체를 사용해야 한다.
광 검출기로서 구현된 디바이스는 물론 한 평면에서 검출기 어레이를 구성하며, 적층 구성은 관련이 없다. 반면에 전극 수단(E)의 전극들(m, n)은 적어도 한쪽 측면에, 즉 광이 입사되는 쪽에는 투명 또는 반투명 재료로 구성되어야 한다. 예컨대 전극(m 또는 n)은 ITO(indium tin oxide) 또는 폴리피로롤(polypyrrol)과 같은 투명 또는 반투명 중합체로 구성될 수 있다.
많은 목적을 위해서 이런 종류의 광 검출기에서는 예컨대 다중스펙트럼 검출을 위해서 스펙트럼 선택성을 조정할 수 있기를 바랄 것이다. 이는 투명 전극 위에 예컨대 연속층 형태로 제공된 전기적으로 동조가능한 광 필터를 별도의 구동 전자 장치와 함께 사용함으로써 달성될 수 있다. 다른 가능성은 전극 수단(E) 위에서 동조 동작이 직접 일어날 수 있도록 스펙트럼 선택성이 전기적으로 동조될 수 있는 감광성 다이오드 재료를 사용하는 것이다. 현재 이것은 실제로 실현하기가 불가능한 것으로 드러나 있다. 실제로 실현할 수 있는 방법은 기능 매체를 패턴화하는 것, 즉 기능 매체를 연속층으로 형성하는 것이 아니라 셀마다 기능 매체를 개별적으로 할당시키는 것이다. 예컨대 여섯개의 인접한 셀 그룹은 RGB 검출기에서 하나의 화소를 구성할 수 있으며, 각 화소내의 당해 셀은 적색, 녹색 및 청색광을 선택하고 RGB 검출에 적합한 프로토콜에 따라서 어드레스된다.
본 발명에 따른 디바이스의 기능 매체 그 자체는 전극 디바이스의 전극들 간의 연속층으로서의 증착될 수 있다. 그러나, 기능 매체는 각각의 개별 전극 수단의 전극들 간의 개별부 아래에서는 쉽게 패턴화, 즉 증착되지 않는다. 이 경우에는 기능 매체가 등방성 전기적 도전성을 갖는다면 문제가 없을 것이다. 그외에도 기능 매체는 예컨대 하나의 유기 재료와 하나 이상의 첨가제를 포함하는 균일한 구조로 형성될 수 있다. 이와 같은 첨가제는 그 자체로서 무기물 또는 유기물이 될 수 있다. 그러나, 기능 매체를 포함하는 재료가 전극 수단의 전극들 간의 층에 제공되도록 기능 매체를 층구조로 형성하는 것은 쉬운 일이 아니다. 그래서 각 층은 원하는 전기적 또는 전자적 성질을 가지며 또 무기 또는 유기 첨가제가 첨가된 여러가지 서로 다른 유기 재료로 구성될 수 있다. 또한, 이 경우에 하나 또는 몇개의 층은 무기 재료로 구성될 수 있다. 예컨대 혼성 무기/유기 기능 매체가 얻어지도록 중합체 재료에 인접한 곳에 비정질 수소 첨가 실리콘(a-Si:H) 조합을 첨가하는 것이 적절할 수 있다. 유기물 기재 전하 전달 착물물, 예컨대 M(TCNQ)와 같은 유기 금속 착물이 기능 매체에 사용된다면, 이 착물은 비선형 임피던스 특성을 가져야 하나, 기능 매체의 어느 한측에 있는 전극에 인접해 있는 반도체 재료와 함께 부가적으로 제공될 수 있고, 반도체 재료는 예컨대 그 자체로서 공지되어 있고 또 상기 도입부에서 논의된 쇼트키 접합부가 얻어지도록 갈륨 비소가 될 수 있다. 만일 다이오드 기능 또는 정류 기능을 갖는 기능 매체를 구현하고자 한다면, 기능 매체를 층구조로 만들면 이들 기능을 여러가지 기술, 예컨대 PN, NPN, PNP 또는 PIN 접합 기술을 이용하여 혼성 유기/무기 기능 매체에서 실현할 수 있다. 또한 층구조로 된 기능 매체는 만일 원한다면 별도의 층에 제공된 광방출 또는 광검출 재료를 이용할 수 있는 가능성을 제공한다.
본 발명에 따른 논리 디바이스는 실제 구현시에 전극용 구동장치를 포함할 것이며, 전압을 전기적 도체(m, n)에 공급하기 위해서 피드 라인과 전류 버스가 사용되어야 한다는 것을 본 기술 분야의 통상의 전문가라면 잘 알 것이다. 그러나, 본 발명에 따른 논리 디바이스에 외부 전기 에너지를 공급하는 것은 본 기술 분야의 통상의 전문가에게 잘 알려져 있는 여러가지 방법으로 행해질 수 있으며, 그러므로 이것은 본 발명의 영역에 포함되지 않으며 따라서 이에 대해서는 본 명세서에서 자세히 설명되지 않는다.

Claims (44)

  1. 층형태로 연속적 또는 패턴화된 구조(S) 형태이며, 적당한 에너지 공급에 의해 상태의 물리적 또는 화학적 변화를 일으킬 수 있고, 2차원 패턴으로 배열된 다수의 개별적으로 어드레스가능한 셀(2)을 포함하며, 적어도 하나의 유기 재료를 포함하는 균질 또는 층형태의 구조로서 구현되는 기능 매체(1)를 포함하며,
    상기 셀(2)에 부여된 물리적 또는 화학적 상태가 기록 또는 검출값을 나타내거나 또는 셀에 대한 소정의 논리값으로 할당되며, 상기 셀(2)이 각각의 셀내의 상기 기능 매체(1)와 직접적으로 또는 간접적으로 접촉하는 전극 수단(E)의 전극(3, 4) 사이에 제공되어 이를 통해 직접 또는 간접적인 전기적 커플링을 이루고 이에 따라, 각각의 셀(2)에 전기 에너지가 공급되어 내부의 물리적 또는 화학적 상태의 검출 또는 물리적 화학적 상태를 변화시킬 수 있고,
    상부 및 하부 도체(m;n)가 상호 직교 관계로 서로 교차되도록 상기 기능 매체(1) 각각의 측면상에는 다수의 평행한 전기적 도체가(m,n)가 제공되고,
    상기 기능 매체(1)내의 상기 셀(2)과 이들에 할당된 전극 수단(E)이 매트릭스 엘리먼트를 형성하고, 상기 매트릭스 엘리먼트의 행렬이 교차점에서 상기 전극 수단(E)의 전극(3,4)을 형성하는 각각의 상부 및 하부 도체(m;n)에 의해 형성되는, 데이터의 기록, 저장 및/또는 처리를 위한 전기적으로 어드레스가능한 수동 디바이스에 있어서,
    상기 각각의 셀(2)내의 상기 기능 매체(1)는 전체 비선형 임피던스 특성을 가지며, 상기 기능 매체(1)의 적어도 하나의 유기 재료는 중합체인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  2. 제 1 항에 있어서, 상기 각각의 셀(2)은 상기 전극 수단(E)의 애노드(3)와 캐소드(4) 사이에 형성된 정류 다이오드를 포함하며, 상기 디바이스는 이런 종류의 다이오드로 전기 회로망을 형성하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  3. 제 2 항에 있어서, 상기 정류 다이오드는 상기 전극(3,4) 사이에 상기 중합체를 직접적으로 접촉시킴으로써 자연스럽게 형성되는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  4. 제 1 항에 있어서, 상기 전기적 도체(m;n)는 상기 기능 매체(1) 내에 또는 상기 기능 매체(1)상에 제공되며 상기 기능 매체와 직접적으로 접촉하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  5. 제 1 항에 있어서, 상기 기능 매체(1)의 양쪽 측면과 상기 기능 매체(1)와 상기 전기적 도체(m;n) 사이에 유전체층(7;8)이 제공되어, 상기 도체(m;n)가 상기 기능 매체(1)와 간접적으로 접촉하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 전기적 도체(m;n)는 상기 기능 매체(1)의 양쪽 측면상의 상기 기능 매체와 인접한 층형태의 기판(5;6)내에 또는 기판(5;6)상에 제공되는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  7. 제 1 항에 있어서, 상기 기능 매체(1)의 적어도 한쪽 측면상의 상기 전기적 도체(m;n)는 투명 재료로 형성되는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  8. 제 1 항에 있어서, 상기 중합체 재료는 복합 중합체인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  9. 제 1 항에 있어서, 상기 중합체 재료는 강유전성 재료인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  10. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료는 전기적 이방성 도전 재료인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  11. 제 10 항에 있어서, 상기 전기적 이방성 도전 재료는 전기적 절연 재료에 의해 둘러싸인 분리된 도전 영역(10, 10')을 포함하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  12. 제 11 항에 있어서, 상기 도전 영역(10, 10')은 상기 기능 매체(1)의 양쪽 측면에 상기 도체들(m;n)과 이 도체들을 위한 기판들(5;6)을 제공하기 전에 층형태의 구조로 분배된 적어도 2개 이상의 유기 액정 사이의 상 분리에 의해 형성된 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  13. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료에 전기 에너지의 공급에 의해 광을 방출할 수 있는 물질이 첨가되고, 상기 유기 재료는 상기 방출된 광과 상기 공급된 전기 에너지에 의해 발생된 열의 영향하에서 상기 기능 매체의 임피던스를 변화시키는 화학 반응을 일으킬 수 있는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  14. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료에 전기 에너지의 공급에 의해 상이한 파장 또는 상이한 파장 대역상의 광을 방출 또는 검출할 수 있는 하나 이상의 물질이 첨가되는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  15. 제 1 항에 있어서, 상기 기능 매체(1)는 강유전성 액정을 포함하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  16. 제 1 항에 있어서, 상기 기능 매체(1)는 가요성 미정질을 포함하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  17. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료 또는 상기 유기 재료에 첨가된 물질은 결정 상에서 비정질 상으로 또는 비정질 상에서 결정 상으로 전이될 수 있는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  18. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료는 다안정 입체배좌 반응성 유기 재료인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  19. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료는 유기 반도체인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  20. 제 19 항에 있어서, 상기 각 셀(2)에서의 상기 유기 반도체는 자체로 또는 어느 한 전극(3;4)과 결합하여 다이오드 접합을 형성하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  21. 제 1 항에 있어서, 상기 기능 매체(1)의 유기 재료는 유기 전하 전달 화합물인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  22. 제 21 항에 있어서, 상기 유기 전하 전달 화합물은 TCNQ(7,7,8,8-테트라시아노퀴노디메탄)이며 전자 도우너를 갖는 전하 전달 착물을 형성하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  23. 제 1 항에 있어서, 상기 기능 매체는 하나 이상의 개별층 각각에 제공된 하나 이상의 반도체 무기 재료를 부가적으로 포함하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  24. 제 23 항에 있어서, 상기 반도체 무기 재료는 비정질 수소화 실리콘(a-Si:H)인 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  25. 제 23 항에 있어서, 상기 반도체 무기 재료는 자체로 또는 어느 한 전극(3;4)과 결합하여 다이오드 접합을 형성하는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  26. 데이터의 기록, 저장 및/또는 처리를 위한 디바이스의 전기적 어드레싱 방법으로서,
    상기 디바이스는 층형태로 연속적 또는 패턴화된 구조(S) 형태이며 적당한 에너지 공급에 의해 상태의 물리적 또는 화학적 변화를 일으킬 수 있고, 2차원 패턴으로 배열된 다수의 개별적으로 어드레스가능한 셀(2)을 포함하며, 적어도 하나의 유기 재료를 포함하는 균질 또는 층형태의 구조로 구현되는 기능 매체(1)를 포함하며, 상기 셀(2)에 부여되는 물리적 또는 화학적 상태는 기록 또는 검출값을 나타내거나 또는 셀에 대한 소정의 논리값으로 할당되며,
    상기 어드레싱은 상기 셀의 기록 또는 검출값의 검출 동작 및 상기 셀에 할당된 논리값의 스위칭 동작을 포함하며,
    상기 방법은, 상기 셀의 물리적 및/또는 화학적 상태를 검출 또는 변화시키기 위해 사이 셀의 상기 기능 매체에 직접적으로 전기 에너지를 공급하여 어드레싱 동작을 발생시키는 단계, 상기 셀내의 기능 매체와 직접 또는 간접적으로 접촉하는 전극 수단(E)의 애노드(3)와 캐소드(4) 사이에 상기 셀을 제공함으로써 셀(2)에 전기 에너지를 공급하는 단계, 및 상기 셀에 전기 에너지를 공급하고 이를 통해 직접 또는 간접적인 전기적 커플링을 이루어 셀의 논리값이 검출되거나 또는 스위칭되거나 또는 검출되어 스위칭되는 단계를 포함하는 디바이스의 전기적 어드레싱 방법에 있어서,
    전체 비선형 임피던스 특성을 가지는 셀(2)의 상기 기능 매체(1)를 제공하는 단계, 및
    상기 기능 매체(1)의 적어도 하나의 유기 재료로서 중합체 재료를 제공하는 단계를 포함하는 것을 특징으로 하는 전기적 어드레싱 방법.
  27. 제 26 항에 있어서, 상기 기능 매체(1)의 양쪽 측면에 제공된 각각의 평행한 도체(m;n) 사이의 교차점에 상기 셀(2)을 형성하고, 상부 및 하부 도체(m;n)는 상호 직교하는 관계로 교차하며 상기 셀(2)의 전극 수단(E)의 전극(3,4)을 각각 포함하고, 상기 기능 매체(1)내의 셀(2)과 상기 셀에 할당된 전극 수단(E)은 상기 상부 및 하부 도체(m;n) 각각에 의해 행렬이 형성된 매트릭스로 엘리먼트를 형성하는 것을 특징으로 하는 전기적 어드레싱 방법.
  28. 제 26 항에 있어서, 상기 셀(2)에 고도의 비선형 전압 특성을 제공하는 것을 특징으로 하는 전기적 어드레싱 방법.
  29. 제 26 항에 있어서, 상기 셀(2)에 전하를 주입함으로써 전기 에너지를 공급하는 것을 특징으로 하는 전기적 어드레싱 방법.
  30. 제 26 항에 있어서, 상기 셀(2)에 전기장을 발생시킴으로써 전기 에너지를 공급하는 것을 특징으로 하는 전기적 어드레싱 방법.
  31. 제 26 항에 있어서, 상기 기능 매체(1)의 유기 재료에 전기 에너지의 공급에 의해서 광을 방출할 수 있는 물질이 첨가되어, 공급된 전기 에너지에 의해 발생된 열과 함께 방출광이 상기 유기 재료내에서 화학 반응을 트리거하고, 상기 기능 매체(1)의 전체 임피던스를 변화시키는 것을 특징으로 하는 전기적 어드레싱 방법.
  32. 제 26 항에 있어서, 상기 기능 매체(1)의 유기 재료에 전기 에너지의 공급에 의해 상이한 파장 또는 상이한 파장 대역상에서 광을 방출하거나 검출할 수 있는 하나 이상의 물질이 첨가되고, 상기 공급된 전기 에너지의 전압값을 변화시킴으로써 상기 방출광의 스펙트럼 특성을 변화시키는 것을 특징으로 하는 전기적 어드레싱 방법.
  33. 제 32항에 있어서, 상기 셀(2)에 높은 전압값을 인가하고, 낮은 전압값이 인가되는 동안 광방출의 검출에 의해 논리값을 판독하여 셀(2)에 할당된 논리값이 스위칭되고, 상기 셀(2)은 상기 기능 매체의 물리적 또는 화학적 상태에 영향을 미치지 않으며, 그 세기가 상기 논리값에 따라 좌우되는 긴 파장의 광을 방출하는 것을 특징으로 하는 전기적 어드레싱 방법.
  34. 제 26 항에 있어서, 상기 기능 매체(1)의 유기 재료는 강유전성 액정 또는 강유전성 중합체이고, 상기 셀(2)의 임피던스를 측정함으로써 상기 셀(2)에 할당된 논리값을 검출하는 것을 특징으로 하는 전기적 어드레싱 방법.
  35. 제 26 항에 있어서, 상기 기능 매체(1)의 도전성을 변화시키는 저항열로 인하여 공급된 전기 에너지에 의해서 상기 셀(2)에 할당된 논리값이 스위칭되는 것을 특징으로 하는 전기적 어드레싱 방법.
  36. 제 26 항에 있어서, 상기 기능 매체(1)의 전기적 도전성을 비가역적으로 변화시킴으로 상기 셀(2)에 할당된 논리값이 비가역적으로 스위칭되는 것을 특징으로 하는 전기적 어드레싱 방법.
  37. 제 26 항에 있어서, 상기 기능 매체(1)와 어느 한 전극(3,4) 사이의 경계를 비가역적으로 변화시킴으로써 상기 셀(2)에 할당된 논리값이 비가역적으로 스위칭되는 것을 특징으로 하는 전기적 어드레싱 방법.
  38. 제 26 항에 있어서, 상기 기능 매체(1)의 유기 재료에 가용성 미세결정이 첨가되고, 상기 미세결정을 용융시킴으로써 상기 셀(2)에 할당된 논리값이 비가역적으로 스위칭되는 것을 특징으로 하는 전기적 어드레싱 방법.
  39. 제 26 항에 있어서, 유기 재료 그 자체 또는 상기 유기 재료에 첨가된 물질은 결정 상에서 비정질 상으로 또는 비정질 상에서 결정 상으로 전이될 수 있고, 상기 유기 재료 또는 상기 유기 재료에 첨가된 물질에서 결정 상에서 비정질 상으로 또는 비정질 상에서 결정 상으로의 전이에 의하여 상기 셀(2)에 할당된 논리값이 가역적으로 스위칭되는 것을 특징으로 하는 전기적 어드레싱 방법.
  40. 제 26 항에 있어서, 상기 기능 매체(1)의 유기 재료는 다안정 입체배좌 반응성 유기 재료이고, 상기 셀(2)내에 전기장을 발생시킴으로써 상기 셀(2)에 할당된 논리값이 가역적으로 스위칭되는 것을 특징으로 하는 전기적 어드레싱 방법.
  41. 제 1 항 내지 제 25 항중 어느 한 항에 있어서, 상기 전기적으로 어드레스 가능한 디바이스는 광 검출기 수단에 사용되는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  42. 제 1 항 내지 제 24 항중 어느 한 항에 있어서, 상기 전기적으로 어드레스 가능한 장치는 입체적 데이터 저장 장치 또는 데이터 처리 장치에 사용되는 것을 특징으로 하는 전기적으로 어드레스가능한 디바이스.
  43. 제 26 항 내지 제 40 항중 어느 한 항에 있어서, 상기 전기적 어드레싱 방법은 광 검출기 수단에 사용되는 것을 특징으로 하는 전기적 어드레싱 방법.
  44. 제 26 항 내지 제 40 항중 어느 한 항에 있어서, 상기 전기적 어드레싱 방법은 입체적 데이터 저장 장치 또는 데이터 처리 장치에 사용되는 것을 특징으로 하는 전기적 어드레싱 방법.
KR1019997011948A 1997-06-17 1998-06-17 전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법 KR100362053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO972803A NO972803D0 (no) 1997-06-17 1997-06-17 Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO972803 1997-06-17

Publications (2)

Publication Number Publication Date
KR20010013926A KR20010013926A (ko) 2001-02-26
KR100362053B1 true KR100362053B1 (ko) 2002-11-22

Family

ID=19900838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997011948A KR100362053B1 (ko) 1997-06-17 1998-06-17 전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법

Country Status (14)

Country Link
US (1) US6055180A (ko)
EP (1) EP0990235B1 (ko)
JP (1) JP3415856B2 (ko)
KR (1) KR100362053B1 (ko)
CN (1) CN100440374C (ko)
AT (1) ATE237182T1 (ko)
AU (1) AU735299B2 (ko)
CA (1) CA2294834C (ko)
DE (1) DE69813218T2 (ko)
DK (1) DK0990235T3 (ko)
ES (1) ES2196585T3 (ko)
NO (1) NO972803D0 (ko)
RU (1) RU2182732C2 (ko)
WO (1) WO1998058383A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200135545A (ko) * 2013-01-08 2020-12-02 메사추세츠 인스티튜트 오브 테크놀로지 광학 위상 어레이들
US11372106B2 (en) 2013-01-08 2022-06-28 Massachusetts Institute Of Technology Optical phased arrays

Families Citing this family (300)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193625B2 (en) * 1999-04-30 2007-03-20 E Ink Corporation Methods for driving electro-optic displays, and apparatus for use therein
US7999787B2 (en) 1995-07-20 2011-08-16 E Ink Corporation Methods for driving electrophoretic displays using dielectrophoretic forces
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
NO309500B1 (no) 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
JP4651193B2 (ja) 1998-05-12 2011-03-16 イー インク コーポレイション ドローイングデバイス用途のためのマイクロカプセル化した電気泳動性の静電的にアドレスした媒体
ATE276536T1 (de) 1998-07-08 2004-10-15 E Ink Corp Verfahren zur verbesserung der farbwiedergabe in elektrophoretischen vorrichtungen, welche mikrokapseln verwenden
US7256766B2 (en) * 1998-08-27 2007-08-14 E Ink Corporation Electrophoretic display comprising optical biasing element
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6531997B1 (en) 1999-04-30 2003-03-11 E Ink Corporation Methods for addressing electrophoretic displays
US7119772B2 (en) * 1999-04-30 2006-10-10 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
US6504524B1 (en) 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US7012600B2 (en) * 1999-04-30 2006-03-14 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
NO311317B1 (no) 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
US8115729B2 (en) 1999-05-03 2012-02-14 E Ink Corporation Electrophoretic display element with filler particles
JP4744757B2 (ja) * 1999-07-21 2011-08-10 イー インク コーポレイション アクティブマトリクス駆動電子ディスプレイの性能を高めるための蓄電キャパシタの使用
NO315728B1 (no) 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
AU2001253575A1 (en) * 2000-04-18 2001-10-30 E-Ink Corporation Process for fabricating thin film transistors
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
US6856572B2 (en) * 2000-04-28 2005-02-15 Matrix Semiconductor, Inc. Multi-headed decoder structure utilizing memory array line driver with dual purpose driver device
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6567287B2 (en) 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
EP1170799A3 (de) * 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
US20020060321A1 (en) 2000-07-14 2002-05-23 Kazlas Peter T. Minimally- patterned, thin-film semiconductor devices for display applications
TW531846B (en) * 2000-08-09 2003-05-11 Infineon Technologies Ag Memory element and method for fabricating a memory element
EP1312120A1 (en) * 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
US6950129B1 (en) * 2000-11-22 2005-09-27 Hewlett-Packard Development Company, L.P. One-time-use digital camera
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
FR2817604B1 (fr) * 2000-12-01 2004-04-23 Biomerieux Sa Vannes activees par des polymeres electro-actifs ou par des materiaux a memoire de forme, dispositif contenant de telles vannes et procede de mise en oeuvre
US6687149B2 (en) 2001-02-05 2004-02-03 Optabyte, Inc. Volumetric electro-optical recording
NO20010968A (no) * 2001-02-26 2002-07-15 Thin Film Electronics Asa Ikke-destruktiv utlesing
US6817531B2 (en) * 2001-03-07 2004-11-16 Hewlett-Packard Development Company, L.P. Apparatus and methods for marking content of memory storage devices
US6919633B2 (en) 2001-03-07 2005-07-19 Hewlett-Packard Development Company, L.P. Multi-section foldable memory device
US6522594B1 (en) 2001-03-21 2003-02-18 Matrix Semiconductor, Inc. Memory array incorporating noise detection line
US7177181B1 (en) * 2001-03-21 2007-02-13 Sandisk 3D Llc Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics
US6504753B1 (en) 2001-03-21 2003-01-07 Matrix Semiconductor, Inc. Method and apparatus for discharging memory array lines
US6618295B2 (en) 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US7424201B2 (en) * 2001-03-30 2008-09-09 Sandisk 3D Llc Method for field-programming a solid-state memory device with a digital media file
US6996660B1 (en) 2001-04-09 2006-02-07 Matrix Semiconductor, Inc. Memory device and method for storing and reading data in a write-once memory array
US6895490B1 (en) * 2001-04-09 2005-05-17 Matrix Semiconductor, Inc. Method for making a write-once memory device read compatible with a write-many file system
US7003619B1 (en) 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
US7062602B1 (en) 2001-04-09 2006-06-13 Matrix Semiconductor, Inc. Method for reading data in a write-once memory device using a write-many file system
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
WO2002091495A2 (en) * 2001-05-07 2002-11-14 Coatue Corporation Molecular memory device
CN100403450C (zh) * 2001-05-07 2008-07-16 先进微装置公司 具有自组装聚合物薄膜的内存装置及其制造方法
US6627944B2 (en) 2001-05-07 2003-09-30 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
AU2002340795A1 (en) 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
KR100895901B1 (ko) * 2001-05-07 2009-05-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 효과를 갖는 스위치 요소
US20100148385A1 (en) * 2001-05-15 2010-06-17 E Ink Corporation Electrophoretic media and processes for the production thereof
US6795778B2 (en) * 2001-05-24 2004-09-21 Lincoln Global, Inc. System and method for facilitating welding system diagnostics
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6967640B2 (en) * 2001-07-27 2005-11-22 E Ink Corporation Microencapsulated electrophoretic display with integrated driver
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6992323B2 (en) * 2001-08-13 2006-01-31 Advanced Micro Devices, Inc. Memory cell
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
TW559751B (en) * 2001-08-24 2003-11-01 Delta Optoelectronics Inc Driving circuit and method of organic light-emitting diode
US6724665B2 (en) * 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
US7275135B2 (en) * 2001-08-31 2007-09-25 Intel Corporation Hardware updated metadata for non-volatile mass storage cache
US6735546B2 (en) 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
US7152125B2 (en) * 2001-09-25 2006-12-19 Intel Corporation Dynamic master/slave configuration for multiple expansion modules
US20030061436A1 (en) * 2001-09-25 2003-03-27 Intel Corporation Transportation of main memory and intermediate memory contents
US20030058681A1 (en) * 2001-09-27 2003-03-27 Intel Corporation Mechanism for efficient wearout counters in destructive readout memory
EP1302441B1 (en) * 2001-10-10 2007-01-03 Rohm And Haas Company An improved method for making lithium borohydride
US20030074524A1 (en) * 2001-10-16 2003-04-17 Intel Corporation Mass storage caching processes for power reduction
NO20015509D0 (no) * 2001-11-09 2001-11-09 Hans Gude Gudesen Elektrodeanordning, fremgangsmåte til dets fremstilling, apparat omfattende elektrodeanordningene, samt bruk av sistnevnte
US6833593B2 (en) 2001-11-09 2004-12-21 Thin Film Electronics Asa Electrode means, a method for its manufacture, an apparatus comprising the electrode means as well as use of the latter
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US6889307B1 (en) 2001-11-16 2005-05-03 Matrix Semiconductor, Inc. Integrated circuit incorporating dual organization memory array
DE10156470B4 (de) * 2001-11-16 2006-06-08 Infineon Technologies Ag RF-ID-Etikett mit einer Halbleiteranordnung mit Transistoren auf Basis organischer Halbleiter und nichtflüchtiger Schreib-Lese-Speicherzellen
US8593396B2 (en) 2001-11-20 2013-11-26 E Ink Corporation Methods and apparatus for driving electro-optic displays
US9530363B2 (en) 2001-11-20 2016-12-27 E Ink Corporation Methods and apparatus for driving electro-optic displays
US8558783B2 (en) 2001-11-20 2013-10-15 E Ink Corporation Electro-optic displays with reduced remnant voltage
US8125501B2 (en) 2001-11-20 2012-02-28 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US7528822B2 (en) * 2001-11-20 2009-05-05 E Ink Corporation Methods for driving electro-optic displays
US9412314B2 (en) 2001-11-20 2016-08-09 E Ink Corporation Methods for driving electro-optic displays
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US7952557B2 (en) * 2001-11-20 2011-05-31 E Ink Corporation Methods and apparatus for driving electro-optic displays
US6646903B2 (en) * 2001-12-03 2003-11-11 Intel Corporation Ferroelectric memory input/output apparatus
US6952375B2 (en) * 2001-12-24 2005-10-04 Intel Corporation Self-timed voltage-subtraction sneak current cancellation method and apparatus
US6914839B2 (en) * 2001-12-24 2005-07-05 Intel Corporation Self-timed sneak current cancellation
US6570440B1 (en) 2001-12-24 2003-05-27 Intel Corporation Direct-timed sneak current cancellation
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
US6864118B2 (en) * 2002-01-28 2005-03-08 Hewlett-Packard Development Company, L.P. Electronic devices containing organic semiconductor materials
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
NO315399B1 (no) 2002-03-01 2003-08-25 Thin Film Electronics Asa Minnecelle
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
GB2386462A (en) * 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
US7103724B2 (en) * 2002-04-01 2006-09-05 Intel Corporation Method and apparatus to generate cache data
US6842357B2 (en) * 2002-04-23 2005-01-11 Intel Corporation Nondestructive sensing mechanism for polarized materials
US6738307B2 (en) 2002-05-13 2004-05-18 Hewlett-Packard Development Company, L.P. Address structure and methods for multiple arrays of data storage memory
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
US20080024482A1 (en) * 2002-06-13 2008-01-31 E Ink Corporation Methods for driving electro-optic displays
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
DE10231646B4 (de) * 2002-07-12 2007-01-18 Infineon Technologies Ag Nichtflüchtige Speicherzellen
JP2004047791A (ja) * 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US7240564B2 (en) * 2002-07-30 2007-07-10 Alliant Techsystems Inc. Method and apparatus for detecting and determining event characteristics with reduced data collection
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
DE10245554B4 (de) * 2002-09-30 2008-04-10 Qimonda Ag Nanopartikel als Ladungsträgersenke in resistiven Speicherelementen
JP3929867B2 (ja) * 2002-10-11 2007-06-13 独立行政法人物質・材料研究機構 基板結合型遷移金属触媒、及びその製造方法
US20130063333A1 (en) 2002-10-16 2013-03-14 E Ink Corporation Electrophoretic displays
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6859410B2 (en) 2002-11-27 2005-02-22 Matrix Semiconductor, Inc. Tree decoder structure particularly well-suited to interfacing array lines having extremely small layout pitch
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US6773954B1 (en) 2002-12-05 2004-08-10 Advanced Micro Devices, Inc. Methods of forming passive layers in organic memory cells
US6746971B1 (en) 2002-12-05 2004-06-08 Advanced Micro Devices, Inc. Method of forming copper sulfide for memory cell
US6770905B1 (en) 2002-12-05 2004-08-03 Advanced Micro Devices, Inc. Implantation for the formation of CuX layer in an organic memory device
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7051251B2 (en) * 2002-12-20 2006-05-23 Matrix Semiconductor, Inc. Method for storing data in a write-once memory array using a write-many file system
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
WO2004070789A2 (en) * 2003-02-03 2004-08-19 The Regent Of The University Of California Rewritable nano-surface organic electrical bistable devices
US6656763B1 (en) 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US10726798B2 (en) 2003-03-31 2020-07-28 E Ink Corporation Methods for operating electro-optic displays
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US6825060B1 (en) * 2003-04-02 2004-11-30 Advanced Micro Devices, Inc. Photosensitive polymeric memory elements
US7049153B2 (en) * 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
US6960783B2 (en) * 2003-05-13 2005-11-01 Advanced Micro Devices, Inc. Erasing and programming an organic memory device and method of fabricating
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US8174490B2 (en) * 2003-06-30 2012-05-08 E Ink Corporation Methods for driving electrophoretic displays
US6803267B1 (en) 2003-07-07 2004-10-12 Advanced Micro Devices, Inc. Silicon containing material for patterning polymeric memory element
US6787458B1 (en) 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
US7259039B2 (en) * 2003-07-09 2007-08-21 Spansion Llc Memory device and methods of using and making the device
WO2005020199A2 (en) 2003-08-19 2005-03-03 E Ink Corporation Methods for controlling electro-optic displays
US6987689B2 (en) * 2003-08-20 2006-01-17 International Business Machines Corporation Non-volatile multi-stable memory device and methods of making and using the same
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US6955939B1 (en) 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric
US7184289B2 (en) * 2003-11-12 2007-02-27 Intel Corporation Parallel electrode memory
US8928562B2 (en) 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
US7544966B2 (en) * 2003-12-03 2009-06-09 The Regents Of The University Of California Three-terminal electrical bistable devices
US7221588B2 (en) * 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US7023739B2 (en) * 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US20050128807A1 (en) * 2003-12-05 2005-06-16 En-Hsing Chen Nand memory array incorporating multiple series selection devices and method for operation of same
FR2863767B1 (fr) * 2003-12-12 2006-06-09 Commissariat Energie Atomique Support memoire irreversible a deformation plastique et procede de realisation d'un tel support
US7034332B2 (en) * 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
DE102004004863B4 (de) * 2004-01-30 2007-01-25 Infineon Technologies Ag Resistiv arbeitende Speicherzelle
US7492339B2 (en) * 2004-03-26 2009-02-17 E Ink Corporation Methods for driving bistable electro-optic displays
NO321555B1 (no) * 2004-03-26 2006-05-29 Thin Film Electronics Asa Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning
US7608855B2 (en) * 2004-04-02 2009-10-27 Spansion Llc Polymer dielectrics for memory element array interconnect
US7750341B2 (en) * 2004-05-17 2010-07-06 The Regents Of The University Of California Bistable nanoparticle-polymer composite for use in memory devices
US7554111B2 (en) * 2004-05-20 2009-06-30 The Regents Of The University Of California Nanoparticle-polymer bistable devices
NO20042771D0 (no) 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
US8044387B1 (en) 2004-07-07 2011-10-25 Spansion Llc Semiconductor device built on plastic substrate
US11250794B2 (en) 2004-07-27 2022-02-15 E Ink Corporation Methods for driving electrophoretic displays using dielectrophoretic forces
US7453445B2 (en) 2004-08-13 2008-11-18 E Ink Corproation Methods for driving electro-optic displays
US7398348B2 (en) * 2004-08-24 2008-07-08 Sandisk 3D Llc Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory
CN101676931B (zh) 2004-10-18 2012-06-27 株式会社半导体能源研究所 半导体器件以及防止用户伪造物体的方法
GB2437188A (en) * 2004-10-28 2007-10-17 Univ California Organic-complex thin film for nonvolatile memory applications
US7675123B2 (en) * 2004-10-29 2010-03-09 Agfa-Gevaert Nv Printable non-volatile passive memory element and method of making thereof
US20060098485A1 (en) * 2004-10-29 2006-05-11 Agfa-Gevaert Printable non-volatile passive memory element and method of making thereof
US20070057311A1 (en) * 2004-10-29 2007-03-15 Agfa-Gevaert Conventionally printable non-volatile passive memory element and method of making thereof
US7876596B2 (en) 2004-11-08 2011-01-25 Waseda University Memory element and method for manufacturing same
US7443711B1 (en) * 2004-12-16 2008-10-28 Hewlett-Packard Development Company, L.P. Non-volatile programmable impedance nanoscale devices
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
KR101114770B1 (ko) * 2004-12-24 2012-03-05 삼성전자주식회사 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
KR100990291B1 (ko) * 2004-12-28 2010-10-26 삼성전자주식회사 덴드리머를 이용하는 메모리소자
US7286439B2 (en) 2004-12-30 2007-10-23 Sandisk 3D Llc Apparatus and method for hierarchical decoding of dense memory arrays using multiple levels of multiple-headed decoders
US7298665B2 (en) * 2004-12-30 2007-11-20 Sandisk 3D Llc Dual-mode decoder circuit, integrated circuit memory array incorporating same, and related methods of operation
KR101078125B1 (ko) * 2005-02-07 2011-10-28 삼성전자주식회사 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
KR101078150B1 (ko) * 2005-03-17 2011-10-28 삼성전자주식회사 유기-무기 복합체 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
KR101322747B1 (ko) * 2005-03-25 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
US7142471B2 (en) * 2005-03-31 2006-11-28 Sandisk 3D Llc Method and apparatus for incorporating block redundancy in a memory array
US7272052B2 (en) * 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7344913B1 (en) 2005-04-06 2008-03-18 Spansion Llc Spin on memory cell active layer doped with metal ions
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US8288197B2 (en) 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7212454B2 (en) * 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US20070009821A1 (en) * 2005-07-08 2007-01-11 Charlotte Cutler Devices containing multi-bit data
JP2009502962A (ja) * 2005-07-29 2009-01-29 ザ ジェネラル ホスピタル コーポレイション 皮膚損傷を軽減するための方法、及び組成物
US7935957B2 (en) * 2005-08-12 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and a semiconductor device
EP1798732A1 (en) * 2005-12-15 2007-06-20 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof.
AT502657B1 (de) * 2006-01-20 2007-05-15 Univ Linz Speicherelement für eine optische signalausgabe
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
FR2898910B1 (fr) * 2006-03-23 2008-06-20 Centre Nat Rech Scient Nouveau procede d'application en couche mince de materiaux moleculaires a transition de spin
US7593256B2 (en) * 2006-03-28 2009-09-22 Contour Semiconductor, Inc. Memory array with readout isolation
US20070260615A1 (en) * 2006-05-08 2007-11-08 Eran Shen Media with Pluggable Codec
US9680686B2 (en) * 2006-05-08 2017-06-13 Sandisk Technologies Llc Media with pluggable codec methods
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US7719001B2 (en) * 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US20080023790A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
US8885384B2 (en) 2007-01-11 2014-11-11 Chengdu Haicun Ip Technology Llc Mask-programmed read-only memory with reserved space
US20110019459A1 (en) * 2007-01-11 2011-01-27 Guobiao Zhang Three-Dimensional Mask-Programmable Read-Only Memory with Reserved Space
KR20080089949A (ko) * 2007-04-03 2008-10-08 삼성전자주식회사 트리페닐아민 코어를 가지는 덴드리머, 이를 이용한 유기메모리 소자 및 그의 제조방법
US7859883B2 (en) * 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
UA81208C2 (en) * 2007-06-01 2007-12-10 Yurii Bogdanovych Zarvanytskyi Three-dimensional device for processing information and a method for processing information
US7773446B2 (en) 2007-06-29 2010-08-10 Sandisk 3D Llc Methods and apparatus for extending the effective thermal operating range of a memory
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090113116A1 (en) * 2007-10-30 2009-04-30 Thompson E Earle Digital content kiosk and methods for use therewith
US7759201B2 (en) 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7706169B2 (en) * 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US7764534B2 (en) * 2007-12-28 2010-07-27 Sandisk 3D Llc Two terminal nonvolatile memory using gate controlled diode elements
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US7981592B2 (en) 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7859887B2 (en) * 2008-04-11 2010-12-28 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US8048474B2 (en) * 2008-04-11 2011-11-01 Sandisk 3D Llc Method of making nonvolatile memory cell containing carbon resistivity switching as a storage element by low temperature processing
US7723180B2 (en) * 2008-04-11 2010-05-25 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US7944728B2 (en) 2008-12-19 2011-05-17 Sandisk 3D Llc Programming a memory cell with a diode in series by applying reverse bias
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US8014185B2 (en) * 2008-07-09 2011-09-06 Sandisk 3D Llc Multiple series passive element matrix cell for three-dimensional arrays
US7733685B2 (en) * 2008-07-09 2010-06-08 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
US7943515B2 (en) * 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
US8076056B2 (en) * 2008-10-06 2011-12-13 Sandisk 3D Llc Method of making sub-resolution pillar structures using undercutting technique
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8475868B2 (en) * 2008-10-23 2013-07-02 The Invention Science Fund I Llc Foam-like structures based on reactive composite materials
US20100104493A1 (en) * 2008-10-23 2010-04-29 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Reactive composite material structures with endothermic reactants
US8871121B2 (en) * 2008-10-23 2014-10-28 The Invention Science Fund I Llc Optical and metamaterial devices based on reactive composite materials
US20100104823A1 (en) * 2008-10-23 2010-04-29 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Reactive composite material structures with multiple reaction-propagation circuits
US8440923B2 (en) * 2008-10-23 2013-05-14 The Invention Science Fund I Llc Electrical closing switch made from reactive composite materials
US20100104834A1 (en) * 2008-10-23 2010-04-29 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Foam-like structures based on reactive composite materials
US8080443B2 (en) * 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
US7978496B2 (en) 2008-12-18 2011-07-12 Sandisk 3D Llc Method of programming a nonvolatile memory device containing a carbon storage material
WO2010080437A2 (en) 2008-12-19 2010-07-15 Sandisk 3D Llc Quad memory cell and method of making same
US7923812B2 (en) * 2008-12-19 2011-04-12 Sandisk 3D Llc Quad memory cell and method of making same
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
US7846756B2 (en) * 2008-12-31 2010-12-07 Sandisk 3D Llc Nanoimprint enhanced resist spacer patterning method
US8114765B2 (en) * 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8023310B2 (en) * 2009-01-14 2011-09-20 Sandisk 3D Llc Nonvolatile memory cell including carbon storage element formed on a silicide layer
US7940554B2 (en) * 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US7923305B1 (en) 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
KR101533490B1 (ko) 2010-04-09 2015-07-02 이 잉크 코포레이션 전기광학 디스플레이의 구동 방법
US8284589B2 (en) * 2010-08-20 2012-10-09 Sandisk 3D Llc Single device driver circuit to control three-dimensional memory element array
EP2458526A1 (en) * 2010-11-29 2012-05-30 Printechnologics GmbH System and method for retrieving information from a data carrier
US8934292B2 (en) 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
CN107301878B (zh) 2016-04-14 2020-09-25 成都海存艾匹科技有限公司 多位元三维一次编程存储器
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
CN107316869A (zh) 2016-04-16 2017-11-03 成都海存艾匹科技有限公司 三维纵向一次编程存储器
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
JP2018057342A (ja) * 2016-10-06 2018-04-12 株式会社東芝 細胞分取装置および細胞分取システム
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
JP7002475B2 (ja) * 2017-01-15 2022-01-20 サイントル株式会社 光検出器アレイ
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10566388B2 (en) 2018-05-27 2020-02-18 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory
US10497521B1 (en) 2018-10-29 2019-12-03 Xerox Corporation Roller electric contact
KR102342308B1 (ko) * 2018-10-31 2021-12-22 재단법인대구경북과학기술원 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자
US11311958B1 (en) * 2019-05-13 2022-04-26 Airgas, Inc. Digital welding and cutting efficiency analysis, process evaluation and response feedback system for process optimization
US12063794B2 (en) 2020-11-24 2024-08-13 Southern University Of Science And Technology High-density three-dimensional vertical memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681754A (en) * 1969-07-28 1972-08-01 Thomas L Baasch Self luminous shift register information display
US3612758A (en) * 1969-10-03 1971-10-12 Xerox Corp Color display device
JPS6295882A (ja) * 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
JPS6295883A (ja) * 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
EP0395886A2 (en) * 1989-04-03 1990-11-07 Olympus Optical Co., Ltd. Memory cell and multidimensinal memory device constituted by arranging the memory cells
JPH03137896A (ja) * 1989-10-23 1991-06-12 Matsushita Giken Kk 記憶素子および記憶装置
JPH03137894A (ja) * 1989-10-23 1991-06-12 Matsushita Giken Kk スイッチング・メモリ複合機能素子アレイ
JPH04145664A (ja) * 1990-10-08 1992-05-19 Canon Inc 有機電子素子の駆動法
JP3570692B2 (ja) * 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JP3127751B2 (ja) * 1995-01-04 2001-01-29 日本電気株式会社 強誘電体メモリ装置およびその動作制御方法
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device
CA2257936A1 (en) * 1996-06-12 1997-12-18 Opticom Asa Optical logic element and optical logic device
NO304859B1 (no) * 1997-06-06 1999-02-22 Opticom As Optisk logisk element og fremgangsmÕter til henholdsvis dets preparering og optiske adressering, samt anvendelse derav i en optisk logisk innretning

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200135545A (ko) * 2013-01-08 2020-12-02 메사추세츠 인스티튜트 오브 테크놀로지 광학 위상 어레이들
KR102350191B1 (ko) 2013-01-08 2022-01-17 메사추세츠 인스티튜트 오브 테크놀로지 광학 위상 어레이들
US11372106B2 (en) 2013-01-08 2022-06-28 Massachusetts Institute Of Technology Optical phased arrays

Also Published As

Publication number Publication date
CA2294834A1 (en) 1998-12-23
DK0990235T3 (da) 2003-04-28
EP0990235A2 (en) 2000-04-05
CN1267389A (zh) 2000-09-20
WO1998058383A3 (en) 1999-04-01
RU2182732C2 (ru) 2002-05-20
WO1998058383A9 (en) 1999-05-20
AU735299B2 (en) 2001-07-05
AU8359698A (en) 1999-01-04
DE69813218T2 (de) 2004-03-25
EP0990235B1 (en) 2003-04-09
JP3415856B2 (ja) 2003-06-09
NO972803D0 (no) 1997-06-17
ATE237182T1 (de) 2003-04-15
US6055180A (en) 2000-04-25
CN100440374C (zh) 2008-12-03
DE69813218D1 (de) 2003-05-15
JP2001503183A (ja) 2001-03-06
ES2196585T3 (es) 2003-12-16
KR20010013926A (ko) 2001-02-26
WO1998058383A2 (en) 1998-12-23
CA2294834C (en) 2005-01-25

Similar Documents

Publication Publication Date Title
KR100362053B1 (ko) 전기적으로 어드레스가능한 디바이스 및 그의 전기적 어드레싱 방법
RU2000100933A (ru) Электрически адресуемое устройство, способ электрической адресации и использование этого устройства и этого способа
KR100492161B1 (ko) 기능성 엘리먼트를 가지거나 가지지 않은 전극수단, 및 기능성 엘리먼트를 가진 전극수단으로 구성된 전극장치
Asadi et al. Organic ferroelectric opto-electronic memories
Möller et al. A polymer/semiconductor write-once read-many-times memory
TW560052B (en) Memory device having a semiconducting polymer film
US7145824B2 (en) Temperature compensation of thin film diode voltage threshold in memory sensing circuit
KR100524427B1 (ko) 전자적 장치를 위한 다차원 어드레싱 아키텍쳐
US20020163830A1 (en) Molecular memory device
GB2410127A (en) Polymer memory element stable to repeated read access operations
Zheng et al. Introducing pinMOS memory: A novel, nonvolatile organic memory device
KR20030047832A (ko) 메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의상태 감지 방법
EP1528573B1 (en) Photochromic nonvolatile memory and partial erasing method
NO311119B1 (no) Elektrisk adresserbar, passiv innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning ogfremgangsmåte
Lauters Organic opto-electronic devices for data storage and solid-state lighting

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091020

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee