KR20030047832A - 메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의상태 감지 방법 - Google Patents

메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의상태 감지 방법 Download PDF

Info

Publication number
KR20030047832A
KR20030047832A KR1020020077890A KR20020077890A KR20030047832A KR 20030047832 A KR20030047832 A KR 20030047832A KR 1020020077890 A KR1020020077890 A KR 1020020077890A KR 20020077890 A KR20020077890 A KR 20020077890A KR 20030047832 A KR20030047832 A KR 20030047832A
Authority
KR
South Korea
Prior art keywords
sense
memory
diode
memory element
row
Prior art date
Application number
KR1020020077890A
Other languages
English (en)
Inventor
이튼제임스알2세
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030047832A publication Critical patent/KR20030047832A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의 상태 감지 방법에 관한 것으로, 어드레스되지 않은 행선(257) 또는 열선(258)으로부터 역 누설 효과(the effect of reverse leakage)를 크게 감소시키는 교차점 메모리 어레이(cross-point memory array)(25) 내 센스 전류 선(sense current lines)을 연결하는 방법 및 장치에 관한 것이다. 별도의 센스선 세그먼트(sense line segments)(295)가 행선(257) 또는 열선(258)의 별도의 줄(stripes)(290)에 결합된다. 각 센스선 세그먼트(295)는 센스 다이오드(300)에 결합되며, 각 센스 다이오드(300)는 센스 버스(310)에 결합된다. 각 센스 다이오드(300)는 어드레스되지 않은 행선(257) 또는 열선(258)에 대한 센스선 세그먼트(295)당 한 개의 다이오드에만 누설을 허용하면서 선택된 행선(257) 또는 열선(258) 상의 감지를 위한 전류 통로를 제공한다. 이러한 구성은 교차점 메모리 어레이(25) 내 데이타 셀의 상태를 감지하는 보다 넓은 마진(margins) 및 메모리 어레이(25)를 위한 보다 간단한 회로 설계를 가능케 한다.

Description

메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의 상태 감지 방법{DIODE DECOUPLED SENSING METHOD AND APPARATUS}
본 발명은 디지탈 메모리 어레이에 관한 것으로, 보다 상세하게는 디지탈 메모리 어레이 내 데이타 셀(data cell)의 상태를 감지하는 방법 및 장치에 관한 것이다.
현재 여러 가전 제품(consumer devices)들이 많은 양의 디지탈 데이타를 생성 및/또는 사용하도록 구성되어 있다. 예를 들어, 정지 및/또는 동 영상용 포터블 디지탈 카메라는 영상(images)을 나타내는 많은 양의 디지탈 데이타를 생성한다. 각 디지탈 영상들은 수 메가바이트의 데이타 기억 용량을 필요로 하며, 또한 그러한 용량이 카메라 내에서 정상적으로 이용될 수 있어야 한다.
교차점 메모리 어레이(cross-point memory array)로 구성된 데이타 기억 장치(data storage devices)는 디지탈 카메라와 같은 이동 장치에 응용될 수 있는 기억 장치의 한 형태이다. 다수의 메모리 어레이가 값이 비싸지 않으면서 높은 데이타 저장 용량을 가진 메모리 모듈로 적층(stack)될 수 있다. 메모리 모듈은 메모리 모듈이 장치 또는 인터페이스 카드 내에 수신용 1회 기록 데이타 기억 장치(write-once data storage unit)를 제공하는 기록 데이타 기억 장치에서 사용될 수 있다.
교차점 메모리 어레이는 전극의 각 교차점에 형성되는 메모리 요소와 함께, 행렬선(row and column lines)으로도 알려진 횡형 전극(transverse electrodes) 세트를 구비한다. 메모리 요소를 통해 사전 결정된 전류 밀도의 형태로 기록 신호를 인가함으로써, 각 메모리 요소는 이진 데이타 상태(binary data state)를 나타내는 저 임피던스(low impedance) 및 고 임피던스(high impedance) 상태 간 스위칭이 가능하다. 각 행선 및 열선은 행선 또는 열선에 대응되는 메모리 요소의 상태를 감지 또는 판독할 수 있게 해주는 감지 다이오드(sensing diode)에 결합된다. 단일 센스선은 행선 또는 열선 모두를 스팬(span)하며 어드레스된 행선 또는 열선에 연결되는 단일 센스 다이오드를 제외하고 모든 센스 다이오드로부터의 누설 전류를 끌어낸다(draw). 누설 전류는 센스 전류와 반대 방향으로 흐르며 센스 전류보다 수 배 더 클 수도 있다. 따라서, 누설 전류는 센스 전류를 감춰 어드레스된 메모리 요소의 상태를 정밀하게 감지하는 것을 어렵게 만들 수 있다.
따라서, 센스 전류에 대한 누설 전류의 영향을 줄여 센스 전류가 더욱 용이하게 검출되도록 하는 교차점 메모리 어레이 내 데이타 셀의 상태를 감지하는 방법 및 장치에 대한 필요성이 존재한다.
메모리 기억 장치는 다수의 교차점에서 교차하는 제 1 횡형 전극 세트 및 제 2 횡형 전극 세트를 구비하는 교차점 메모리 어레이를 구비하고 있다. 메모리 요소는 각 교차점에 위치하며, 각 메모리 요소는 저 임피던스 상태 및 고 임피던스 상태 사이에서 스위칭이 가능하다. 어드레스 디코딩 회로가 제 1 횡형 전극 세트 및 제 2 횡형 전극 세트에 결합된다. 스트리핑 회로(striping circuitry)가 제 1 횡형 전극 세트에 결합되는데, 위 제 1 횡형 전극 세트는 일 세트의 줄(a set of stripes)을 형성하도록 함께 그룹화되어 있다. 다수의 센스선 세그먼트 각각은 다이오드에 의해 별도의 줄(stripe)에 결합되며, 센스 버스는 각 다이오드에 결합된다.
메모리 기억 장치는 다수의 교차점에서 교차하는 제 1 횡형 전극 세트 및 제 2 횡형 전극 세트를 구비하는 교차점 메모리 어레이를 구비하고 있다. 메모리 요소는 각 교차점에 위치하며, 각 메모리 요소는 저 임피던스 상태 및 고 임피던스 상태 간 스위칭이 가능하다. 어드레스 디코딩 회로가 제 1 횡형 전극 세트 및 제 2 횡형 전극 세트에 결합된다. 스트리핑 회로가 제 1 횡형 전극 세트 및 제 2 횡형 전극 세트에 결합되는데, 각 전극 세트는 일 세트의 줄을 형성하도록 함께 그룹화되어 있다. 다수의 각 센스선 세그먼트가 다이오드에 의해 별도의 줄에 결합된다. 제 1 센스 버스가 제 1 줄 세트에 결합되는 각 다이오드에 결합되며, 제 2 센스 버스는 제 2 줄 세트에 결합되는 각 다이오드에 결합된다.
메모리 기억 장치 내 메모리 요소의 상태를 감지하는 방법은 스트리핑 회로를 일 세트의 줄을 형성하도록 함께 그룹화되어 있는 제 1 횡형 전극 세트에 결합시키는 단계를 구비하고 있다. 또한, 본 방법은 메모리 요소에 대응되는 선택된 전극을 따라 전류를 생성하고 전류가 선택된 전극 내에서 흐르는지 여부를 검출하는 단계를 구비하고 있다.
도 1은 1회 기록 메모리 모듈을 잘라낸 등측도,
도 2는 1회 기록 메모리 모듈 내 층의 분해도,
도 3은 메모리 모듈로 조립하기 전 메모리 모듈 층을 단순화시킨 평면도,
도 4(a)는 교차점 메모리 요소에 대한 도면,
도 4(b)는 도 4(a) 중 일부를 확대한 도면,
도 5는 메모리 요소의 어드레싱 설명을 위한 1회 기록 메모리 어레이에 대한 도면,
도 6은 다이오드 감지 방법을 이용하는 메모리 어레이에 대한 회로의 개략도,
도 7은 다이오드 분리형 감지 방법을 이용하는 메모리 어레이에 대한 회로의 개략도.
도면의 주요 부분에 대한 부호의 설명
25 : 메모리 어레이26 : 메모리 요소
66, 300 : 다이오드257 : 제 1 횡형 전극 세트
258 : 제 2 횡형 전극 세트270, 280 : 어드레스 디코딩 회로
290 : 줄295 : 센스선 세그먼트
310 : 센스 버스
도 1 및 도 2를 참조하면, 메모리 모듈(20)의 물리적인 구성이 도시되어 있다. 보다 상세하게는, 도 1은 메모리 모듈(20)을 잘라낸 등측도(cut-away isometric view)이며, 도 2는 메모리 모듈(20)의 몇 개의 메모리 모듈 층(22)에 대한 분해도(exploded view)이다. 또한 도 3은 메모리 모듈 층 위에 있는 구성 요소의 구성에 관한 예를 도시하고 있는 메모리 모듈 층(22)의 평면도이다.
도 1 내지 도 3을 참조하면, 각 층(22)은 기판(50) 위에 형성되는 메모리 어레이(25)나 다수의 어레이 또는 어레이의 일부 및 멀티플렉싱 회로(multiplexing circuits)(30)를 구비한다. 메모리 어레이(25)는 메모리 요소(26)의 매트릭스로 구성된다. 멀티플렉싱 회로(30)는 메모리 어레이(25)의 각 수직 에지(orthogonal edges) 근방에 배치되는 행과 열의 제각기의 멀티플렉싱 회로 부분(30a, 30b)으로 구성된다. 입력/출력(I/O) 리드(leads)(40)도 제조 공정 중에 기판(50) 위에 형성시킨다. 메모리 모듈(20)에는 행 I/O 리드(40a)가 행 멀티플렉싱 회로(30a)로부터 기판(50)의 제 1 근방 에지(44a)로 연장되어 있으며, 열 I/O 리드(40b)는 열 멀티플렉싱 회로(30b)에서 기판의 제 2 근방 에지(44b)로 연장되어 있다. 각 리드(40)는 각 접촉 패드(42)에서 종료하는데, 위 패드의 일부분이 기판(50)의 에지(44a, 44b)에서 노출되어 있다.
다수의 층(22)이 동일 방향으로 적층되어 있으며(도 2), 함께 적층되어 메모리 모듈(20)을 형성한다(도 1). 일 실시예에서, 메모리 모듈(20)은 16개 내지 32개의 층을 구비한다. 전기적인 접촉이 도 1의 부분적으로 잘린 도면에 도시된 도전성 접촉 요소(contact component)(55)에 의해 적층의 접촉 패드(42)의 노출된 부분에 이루어진다. 접촉 요소(55)는 각 층(22)의 면을 가로질러 메모리 모듈(20)의 측면을 따라 연장되어 있다. 도시된 각 접촉 요소(55)는 스택 내 다수 층(20)의 각 접촉 패드(42)에 전기적인 접촉을 한다. 접촉 요소(55)는 메모리 모듈(20)을 메모리 시스템의 다른 구성 요소에 결합시키는 데에 사용될 수 있다.
각 층(22)에 대한 기판(50)은 예컨대, 플라스틱(예를 들어, 폴리마이드(polymide), 폴리에스테르(polyester)) 또는 금속(예를 들어, 스테인레스 스틸)과 같이 얇고 비싸지 않은 재료로 이루어질 수 있다. 예컨대, 메모리 어레이(25) 및 멀티플렉싱 회로(30)는 기판(50) 상에서 금속-반도체-금속(MSM) 프로세스에 따라 형성될 수 있다. MSM 프로세스는 결국 두 금속 사이에 하나 이상의 (아마도 금속 및/또는 유전체를 함께 짜넣은) 반도체층을 갖는 패턴화된 두 개의 도전성 금속 회로 층을 형성한다. 금속층을 서로 엇갈리게 배치시키고 반도체층의 반대쪽과 각각 접촉시키면 다이오드 접합이 금속층 사이에 형성된다.
유기물과 비유기물이 반도체 층에 사용될 수 있다. 예를 들어, 비유기물에는 비정질 실리콘 및 게르마늄이 포함되며, 유사한 애플리케이션에서 그와 같은 물질을 사용한다는 것은 광전지 셀(photovoltaic cell) 분야에서 이미 알려져 있다. 비유기 반도체 물질은 플라스틱 기판 위에서의 형성에 더욱 적합한 더 낮은 온도에서 처리가 이루어질 수 있으므로, 비유기 반도체 물질이 바람직할 수 있다. 예를 들어, 폴리마이드 기판이 약 300℃까지 처리에 견딜 수 있는 반면, PEN(Polyethylene Temperatures)과 PET(Polyethylene Terephthalate)과 같이 기판 재료로 사용될 수 있는 다른 물질의 경우는 최대 처리 온도가 약 130-150℃로 한정되어 있다. 따라서, 주어진 애플리케이션에 대한 반도체 재료의 선택은 선택되는 기판 재료에 달려있다. 일반적으로, 약 150℃ 미만에서 처리(예컨대, 필요하다면, 디포지션(deposition) 및 패턴화)될 수 있는 반도체 재료가 대개의 적당한 기판과 어울릴 수 있을 것이다.
메모리 모듈의 반도체층으로 사용될 수 있는 유기물의 예에는 PTBCI(3,4,9,10-perylenetetracarbonxilic-bis-benzimidazole)와 함께 CuPc(copper pthalocyanine)로 구성되는 이중층(bi-layer)이 포함된다. CuPc와 함께 사용될 수 있는 다른 재료로는 PTCDA(3,4,9,10-perylenetetracarbixilic danhydride)와, BTQBT[(1,2,5-thiadiazolo)-p-quinobis(1,3-dithiole)]가 있다. 레이저도 TPD(N,N'-diphenyl-N,N'-bis(3-methylphenyl)1-1'biphenyl-4,4'-diamine)와,α-NPD(4,4'-bis[N-(l-napthyl)-N-phenyl-amino]biphenyl) 및 TPP(5,10,15,20-tetraphenyl-21H,23H-porphine)로 만들 수 있다. 메모리 모듈(20)에는 다른 재료도 사용될 수 있다는 것이 당업자에게 명백하다.
메모리 어레이(25)는 메모리 모듈(20) 내 각 층(22) 위에 형성된다. 메모리어레이(25)는 각 교차점 즉, 열/행의 교차점에 메모리 요소(26)를 위치시킨 채 행선 및 열선의 매트릭스, 또는 전극을 구비하고 있다. 예를 들어, 메모리 어레이(25)는 8,192개의 행선과 8,192개의 열선을 구비할 수 있다. 그러나, 이보다 많거나 더 적은 행선 및 열선이 메모리 어레이(25)에 사용될 수도 있다.
도 4(a) 및 도 4(b)는 열선(60) 및 행선(62)을 갖는 메모리 어레이(25) 일부분에 대한 개략도이다. 메모리 요소(26)가 각 열선(60) 및 행선(62) 사이에 결합되며, 위 메모리 요소(26)는 도 4(a) 중 확대된 부분인 도 4(b)에서 보다 상세하게 도시된다. 실제 퓨즈 및 다이오드의 기능은 동일 소자에 의해 제공될 수 있지만, 각 메모리 요소(26)는 다이오드(66)와 직렬로 결합되는 퓨즈 소자(64)를 개략적으로 구비한다. 퓨즈 소자(64)가 메모리 요소(26)의 실질적인 데이타 저장 효과를 제공하는 반면, 다이오드(66)는 기록 및 판독 데이타를 위해 행선(62) 및 열선(60)을 이용하여 메모리 요소(26)의 어드레싱을 용이하게 해준다.
메모리 어레이(25)의 동작은 다음과 같다. 제조시 각 메모리 요소(26)는 도전성을 가진 퓨즈 소자(64)를 구비한다. 퓨즈 소자(64)의 도전 상태는 하나의 이진 데이타 상태 예컨대, 데이타 "0"을 나타탠다. 데이타를 메모리 어레이(25)에 기록하기 위하여, 데이타 "1"을 저장하고자 하는 각 메모리 요소(26)는 열선 및 행선을 이용하여 어드레스되며, 메모리 어레이 내 퓨즈 소자(64)는 끊어져 비도전 상태에 놓이게 된다. 퓨즈 소자(64)의 비도전 상태는 나머지 이진 데이타 상태, 위 예에서는 데이타 "1"을 나타낸다. 대부분의 경우, 퓨즈 소자(64)를 끊는 것은 메모리를 "1회 기록" 저장 장치로 만드는 1회성 동작이다. 데이타 기록 동작(예를들어, 선택된 메모리 요소에 데이타 "1"을 기록하는 것)은 선택된 행선(62)을 통해 예컨대, 선택된 행선(62) 및 선택된 열선(60)을 직접 상호 접속하는 메모리 요소(26)의 퓨즈 소자(64)를 끊기에 충분한 사전 결정된 전류를 선택된 열선(60)에 인가함으로써 수행될 수 있다. 열선(60) 및 행선(62)을 사용하여 메모리 요소(26)를 어드레싱하고 어느 메모리 요소(26)가 도전성(데이타 "0"인 경우)이며 어느 메모리 요소(26)가 비도전성(데이타 "1"인 경우)인지를 감지함으로써 데이타가 메모리 어레이(25)로부터 판독될 수 있다. 보다 일반적으로, 메모리 요소(26)의 이진 데이타 상태는 "도전성" 저항 및 "비도전성" 저항 간 어떤 비율에 의해 구별된다.
위 설명이 저 저항 상태에서 제조되고 고 저항 상태를 만들도록 끊기는 메모리 어레이(25) 내 퓨즈 소자(64)에 대한 것이지만, 메모리 어레이(25)는 또한 반대 방법으로 동작하는 "반퓨즈(anti-fuse)" 소자를 사용할 수도 있다. 그 경우에, 메모리 요소(26)는 고 저항 상태에서 제조되며, 저 저항을 형성하는 단락 회로를 만들도록 끊긴다. 또한, 위에서 언급한 이유들로 인해 각 메모리 요소(26) 내 반퓨즈 소자는 다이오드(66)와 직렬로 배열된다. 반퓨즈가 데이타를 기록 및 판독하기 위해 행선(62) 및 열선(60)을 이용하여 메모리 요소(26)의 어드레싱을 용이하게 하기 위하여 끊어진 후에 다이오드의 기능이 필요하기 때문에, 이 경우 다이오드(66) 및 반퓨즈 소자는 별개의 소자들이다.
퓨즈(또는 반퓨즈) 소자(64)의 저항은 어떠한 임계 전류값(critical current threshold)에서 고 상태에서 저 상태(또는 저 상태에서 고 상태)로 비가역적으로 변한다. 저항 변화는 상당할 수 있으며, 즉 전형적으로 수 십배 정도일 수도 있다. 임계 전류 값은 메모리 요소(26)의 면적에 의존할 수 있다. 메모리 요소(26)의 면적은 행선(62) 및 열선(60)의 교차 면적에 의해 결정될 수 있으며, 또는 리소그래픽적으로 규정될 수 있다. 퓨즈 소자(64) 및 다이오드(66)는 행선(62) 및 열선(60) 사이에 직렬로 배치되는 여러 박막(thin film)으로 이루어질 수 있다. 퓨즈 및 다이오드 층은 예를 들어, 레이저 절단(laser ablation), 포토리소그래피(photolithography) 및 소프트 리소그래피(soft lithography)와 같은 여러 수단들에 의해 패턴화되어 개개의 메모리 요소(26) 간 누화(cross talk)를 최소화할 수 있다.
다이오드(66)는 데이타를 기록 및 판독하기 위해 열선(60) 및 행선(62)을 이용하여 메모리 요소(26)를 독자적으로 어드레스하는 데 지원한다. 단일 열선(60) 및 단일 행선(62)이 단일 메모리 요소(26)를 유일하게 어드레스하는 데에 사용될 수 있도록, 다이오드(66)는 각 메모리 요소(26)를 통해 일 방향 도전 경로(one way conduction path)를 형성한다. 다시 말해서, 하나의 행선(62)으로부터 하나의 열선(60)으로 회로를 형성시키면 전류가 단일 메모리 소자만을 통과하도록 해준다. 회로를 통해 사전 결정된 "데이타 기록" 전류를 인가함으로써 메모리 요소 내 퓨즈 소자(64)가 데이타 "0"을 데이타 "1"로 변하게 하도록 끊어질 수 있다. 또한, 회로 내 저항을 감지함으로써, 메모리 퓨즈 요소(64)가 끊기었는지 아니면 그대로인지를 판정하여 데이타 "1" 또는 데이타 "0"을 판독하는 것이 가능하다.
도 5는 교차점 1회 기록 다이오드 메모리 어레이(cross-point write-once diode memory)를 나타태는 개략도이다. 도 5는 어레이(70)의 교차점에 위치하고다이오드 및 퓨즈 소자를 구비하는 메모리 요소(76)와 함께 (8×8)행렬 어레이를 나타내고 있다. 도시된 바와 같이, 전압이 행선(72) 및 열선(74)에 인가되면(즉, 열선(74)은 하나만 -V인 경우를 제외하고 모두 V이며, 행선(72)은 하나만 V인 경우를 제외하고 모두 -V이면), 하나의 메모리 요소(76)의 다이오드만 순 바이어스(forward bias)될 것이다. 도 5에 도시된 경우에 대해서는 어레이(70)의 상부 왼쪽 코너 내 메모리 요소(76)의 다이오드만이 순 바이어스될 것이다. 어레이(70)의 최상부 행 맨왼쪽 열 내 메모리 요소(76)의 다이오드는 그 위로 바이어스를 갖지 않을 것이며, 어레이(70) 내 메모리 요소(76)의 나머지 다이오드는 역 바이어스(reward bias)되어 어레이(70)에 대한 어드레스 방안을 구성할 것이다.
행선(72)과 열선(74) 사이에 전류가 흐르면 행선(72) 및 열선(74)의 교차점에 있는 메모리 요소(76)의 퓨즈는 그대로이다(예컨대, 데이타 "0"을 나타낼 것임). 반대로, 행선(72)과 열선(74) 사이에 전류가 흐르지 않으면 대응 메모리 요소(76)의 퓨즈가 끊긴 것이다(예컨대, 데이타 "1"을 나타냄). 어레이(70) 내 선에 인가되는 전압의 진폭을 변조함으로써, 더 많은 전류가 선택된 메모리 요소(76)의 다이오드를 통해 흐르도록 할 수 있다. 전압이 퓨즈의 임계 전류값을 초과하는 전류를 생산하게 되면 퓨즈가 끊기어 메모리 요소(76)의 상태를 변화시키며 어레이(70)에 기록하는 방법을 구성할 수 있다.
어레이(70) 내 퓨즈를 끊는데 요구되는 실제 전류(또는 위 전류를 얻기 위해 인가되어야 하는 전압)는 예상될 수 있고 메모리 요소(76)의 제조시에 제어가 가능할 수도 있다. 메모리 요소(76)의 퓨즈가 끊길 인가 전압/전류는 메모리 요소(76)를 통해 전류 밀도를 변화시킴으로써 조절될 수 있다. 예를 들어, 행선 및 열선의 교차점의 교차 단면적을 줄이면 퓨즈를 끊는 임계 전류 밀도에 이르는 데 요구되는 인가될 전류/전압을 감소시킬 것이다. 이 방안이 어레이(70)의 설계 및 제조에 이용되어 전압이 필요한 메모리 요소(76)의 퓨즈만을 끊도록 인가될 수 있음을 보증하게 할 수 있다.
종래의 교차점 메모리 어레이에서는, 어드레스된 메모리 요소의 상태가 센스선(sense line)을 거쳐 적절히 선택된 바이어스 포인트(bias point)로 흐르는 전류에 의해 판정될 수 있다. 전류가 센스선을 통과하기 위해서는 두 가지 조건이 충족되어야 한다. 즉, (1)메모리 요소가 어드레스되어야 하며, (2)메모리 요소의 퓨즈 소자가 고 저항 상태에 있어야 한다. 다이오드가 어드레스되지 않으면 대응 행 및/또는 열 센스 다이오드는 순 바이어스되지 않으며 전류를 전도하지 않을 것이다. 따라서, 단일 센스선이 모든 행(또는 열)선에 연결되고 행 및 열 어레이 내 한 메모리 요소가 어드레스되면, 그 메모리 요소의 상태가 분명하게 판정될 수 있다.
도 6은 전술한 종래 다이오드 감지 방법을 이용하는 교차 메모리 어레이(255)에 대한 회로(250)의 개략도이다. 메모리 어레이(255)는 8,192개의 행선(257) 및 8,192개의 열선(258)으로 구성될 수 있다. 다수의 메모리 요소(260)가 메모리 어레이를 어드레스하도록 구성되어 있는 각 행 및 열 어드레싱 회로(270,280)에 결합된 상태로 도시되어 있다. 또한, 회로(250)는 행 센스선(274)과 열 센스선(284)을 구비하고 있다. 행 센스선(274)은 각 행 센스 다이오드(272)를 통해 8,192개의 행선 각각에 결합되어 있다. 보다 상세하게는, 각 행 센스 다이오드(272)는 대응 행선에 결합되는 애노드(anode)와 행 센스선(274)에 결합되는 캐소드(cathode)를 가지고 있다. 이와 유사하게, 열 센스 다이오드(282)는 열 센스 선(284)에서 메모리 어레이의 8,192개의 각 열선에 결합된다. 다이오드(282)의 캐소드는 제각기의 열선에 결합되며 다이오드(282)의 애노드는 열 센스선(284)에 결합된다.
도 6에 도시된 예에서, 중심 메모리 요소(center memory element)(262)는 메모리 요소(262)에 대응되는 행선(257) 및 열선(258)이 어드레싱 회로(270, 280)에 의해 선택될 때 어드레스된다. 전압/전류가 전원 장치(도시 안 함)에 의해 행선(257) 및 열선(258)에 인가된다. 그런 다음, 메모리 요소(262)의 퓨즈가 끊어지면 메모리 요소(262)에는 전류가 흐르지 않을 수 있다. 따라서, 대응 행선(257) 및 대응 열선(258)에 인가되는 센스 전류가 두 대응 센스 다이오드(272, 282)를 통해 행 센스선(274)및 열 센스선(284)에 제각각 흐르게 될 것이다. 메모리 요소(262)의 퓨즈가 그대로라면, 어레이(255) 내 다른 메모리 요소 내 퓨즈의 상태와 관계없이 센스 전류가 메모리 요소(262)를 통해 흐르게 되며 각 센스선(274, 284)에는 흐르지 않을 것이다. 따라서, 센스 전류는 어드레스된 메모리 요소(262)에 대응되는 센스 다이오드(272, 282)를 통해 흐르지 않을 것이다. 어드레싱 방안은 선택되지 않은 메모리 요소의 대응 센스 다이오드가 역 바이어스될 것임을 보증한다.
도 6의 회로 설계는 어드레스된 메모리 요소(262)의 상태를 감지하는 데 있어 어려움을 제시한다. 8,192 개의 행선(257) 각각은 별도의 행 센스 다이오드(272)에 연결되며 각 행 센스 다이오드(272)는 단일 행 센스선(274)에 연결된다. 전술한 바와 같이 어드레스되지 않은 행선에 대한 센스 다이오드(272)는 역 바이어스되며, 어드레스된 행선에 대한 센스 다이오드만이 순 바이어스된다. 역 바이어스된 8,192개의 센스 다이오드는 종종 행 센스선(274)으로 전류를 누설할 것이다. 따라서, 누적적인 누설 전류의 방향이 센스 전류의 방향과 반대이므로 역 누설 전류는 센스 전류를 압도하게 될 것이고 또한 센스 전류를 검출하는 것이 어렵다. 유사한 문제점이 열 센스 다이오드(282) 및 열선(258)에 대한 열 센스 선(284)의 경우에도 존재한다.
도 7은 다이오드 분리형 감지 방법(diode decoupled sensing method)을 이용하는 교차점 메모리 어레이(355)에 대한 회로(350)의 개략도를 보여주고 있다. 도 7에 도시된 회로는 다음의 차이점을 제외하고 구조 및 동작에 있어 도 6에 도시된 회로와 동일하다.
도 7에서, 행선(257)은 각각 512개의 선으로 구성된 줄(stripes)(290)로 함께 그룹화되어 있다. 따라서, 메모리 어레이(355) 내 8,192개의 행선은 16개의 행 줄(290)로 그룹화된다. 그러나, 이보다 많거나 더 적은 선들이 각 줄(290)로 그룹화되어 더 적거나 더 많은 줄(290)을 생기게 할 수도 있다. 각 행 줄(290)은 별도의 센스선 세그먼트(295)에 결합되어 있다. 각 행 줄(290)에 대한 센스선 세그먼트(295)는 나머지 15개의 행 줄(290)의 센스선 세그먼트와 전기적으로 분리되어 있다. 행 줄 내 각 행 센스 다이오드(272)는 각 센스선 세그먼트와 병렬로 결합되어있다. 각 센스선 세그먼트(295)는 센스 다이오드(300)와 직렬로 결합되어 있으며, 행 줄(290)에 대한 모든 센스 다이오드(300)가 센스 버스(310)에 결합되어 있다. 행선(257)에 전류를 생성하는 데에 사용되는 전원 장치를 위한 전압 레벨이 센스 다이오드(300)의 추가를 감안하여 조절된다.
도 6에 도시된 종래의 다이오드 감지 방법에서의 센스 다이오드(272)와 비교할 때, 어드레스되지 않은 행선(257)으로부터 누설된 전류는 단지 15개의 센스 다이오드(300)를 통해 센스 버스(310)로 흐른다. 따라서, 센스 전류를 감추는 데 있어 누설 전류의 전체적인 효과가 줄어들며, 센스 전류를 검출하는 보다 넓은 마진(margin)이 제공된다.
센스 전류를 검출하는 보다 넓은 마진으로 인해, 열선(258)에 대한 여분의 센스선을 구비하는 것이 필요하지 않을 수 있다. 따라서, 회로(350)를 설계하는 데 있어, 더 자유로우며 더 다양할 수 있다. 그러나, 행 센스선 및 열 센스선 모두 메모리 어레이 내 신호 검출을 보다 향상시키는 데에 이용될 수 있다.
본 발명이 예시적인 실시예를 참조하여 설명되었지만 당업자에게는 많은 수정이 명백할 것이며, 본 출원은 그러한 변형을 포함할 것이라 의도된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 교차점 메모리 어레이 내 데이타 셀의 상태를 감지하는 보다 넓은 마진 및 메모리 어레이를 위한 보다 간단한 회로 설계를 가능케 하는 효과가 있다.

Claims (10)

  1. 메모리 기억 장치로서,
    다수의 교차점에서 교차하는 제 1 횡형 전극(transverse electrodes) 세트(257) 및 제 2 횡형 전극 세트(258)를 포함하는 교차점 메모리 어레이(cross-point memory array)(25)와,
    각 교차점에 위치하고, 저 임피던스 상태와 고 임피던스 상태 간 스위칭이 가능한 메모리 요소(memory element)(26)와,
    상기 제 1 횡형 전극 세트(257) 및 제 2 횡형 전극 세트(258)에 결합되는 어드레스 디코딩 회로(adress decoding circuitry)(270, 280)와,
    상기 제 1 횡형 전극 세트(257)에 결합되는 스트리핑 회로(striping circuitry)(290)-상기 제 1 횡형 전극 세트(257)의 전극들은 일 세트의 줄(stripes)(290)을 형성하도록 함께 그룹화됨-와,
    다이오드(300)에 의해 각각 별도의 줄(290)에 결합되어 있는 다수의 센스선 세그먼트(sense line segments)(295)와,
    각 다이오드(300)에 결합되는 센스 버스(310)
    를 포함하는 메모리 기억 장치.
  2. 제 1 항에 있어서,
    상기 메모리 요소(26)는 사전 결정된 상기 메모리 요소(26) 내 전류 밀도의 형태로 된 기록 신호를 인가함으로써 저 임피던스 상태와 고 임피던스 상태 간 스위칭이 가능한 메모리 기억 장치.
  3. 제 1 항에 있어서,
    상기 어드레스 디코딩 회로(270, 280)는 상기 제 1 횡형 전극 세트(257) 및 제 2 횡형 전극 세트(258)를 각각 어드레스하는 제 1 및 제 2 입력선 세트를 포함하는 메모리 기억 장치.
  4. 제 1 항에 있어서,
    상기 메모리 요소(26)는 다이오드(66) 및 전기적으로 도전 상태(conductive state)에서 전기적으로 비도전 상태(non-conductive state)로 전환할 수 있는 퓨즈 소자(64)를 포함하는 메모리 기억 장치.
  5. 제 1 항에 있어서,
    상기 메모리 요소(26)는 다이오드(66) 및 전기적으로 비도전 상태에서 전기적으로 도전 상태로 전환할 수 있는 반퓨즈 소자(anti-fuse element)를 포함하는메모리 기억 장치.
  6. 제 1 항에 있어서,
    상기 메모리 요소(26)는 두 개의 도전체층 및 상기 두 도전 물질층 사이에하나 이상의 반도체 물질층을 포함하는 메모리 기억 장치.
  7. 제 1 항에 있어서,
    상기 교차점 메모리 어레이(25)가 유전체 기판 재료(dielectric substrate material) 위에 형성되는 메모리 기억 장치.
  8. 제 7 항에 있어서,
    상기 유전체 기판 재료는 중합 물질(polymeric material) 중 하나 및 위에 유전체 코팅을 갖는 금속막을 포함하는 메모리 기억 장치.
  9. 메모리 기억 장치 내 메모리 요소(26)의 상태를 감지하는 방법으로서,
    스트리핑 회로(290)를 제 1 횡형 전극 세트(257)에 결합시킴으로써 상기 제1 횡형 전극 세트의 전극이 일 세트의 줄(290)을 형성하도록 함께 그룹화되는 단계와,
    메모리 요소(26)에 대응하는 선택된 전극을 따라 전류를 생성하는 단계와,
    상기 전류가 상기 선택된 전극에서 흐르고 있는지 여부를 검출하는 단계
    를 포함하는 메모리 기억 장치 내 메모리 요소의 상태 감지 방법.
  10. 제 9 항에 있어서,
    상기 결합시키는 단계는
    다이오드(300)에 의해 별도의 줄(290)에 각각 결합되어 있는 다수의 센스선 세그먼트(295)를 상기 일 세트의 줄(290)에 결합시키는 단계와,
    센스 버스(310)를 각 다이오드(300)에 결합시키는 단계를 포함하는 메모리 기억 장치 내 메모리 요소의 상태 감지 방법.
KR1020020077890A 2001-12-10 2002-12-09 메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의상태 감지 방법 KR20030047832A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/006,723 2001-12-10
US10/006,723 US6661704B2 (en) 2001-12-10 2001-12-10 Diode decoupled sensing method and apparatus

Publications (1)

Publication Number Publication Date
KR20030047832A true KR20030047832A (ko) 2003-06-18

Family

ID=21722252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020077890A KR20030047832A (ko) 2001-12-10 2002-12-09 메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의상태 감지 방법

Country Status (6)

Country Link
US (1) US6661704B2 (ko)
EP (1) EP1318522A3 (ko)
JP (1) JP2003196992A (ko)
KR (1) KR20030047832A (ko)
CN (1) CN1424760A (ko)
TW (1) TW200301019A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907822B1 (ko) * 2007-11-14 2009-07-14 한국전자통신연구원 프로그래머블 비휘발성 메모리의 상태 지시 방법 및 장치
KR20160030767A (ko) 2014-09-11 2016-03-21 경희대학교 산학협력단 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214125C1 (de) * 2002-03-28 2003-07-17 Infineon Technologies Ag Speicherchip, Speicherbaustein und entsprechendes Speichermodul und -verfahren
US7112815B2 (en) * 2004-02-25 2006-09-26 Micron Technology, Inc. Multi-layer memory arrays
US7583554B2 (en) * 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
US20080212388A1 (en) * 2007-03-02 2008-09-04 Hoefler Alexander B Integrated circuit fuse array
US7688613B2 (en) * 2007-04-14 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for controlling multiple electrical fuses with one program device
US7787323B2 (en) * 2007-04-27 2010-08-31 Freescale Semiconductor, Inc. Level detect circuit
GB2453172B (en) * 2007-09-28 2010-05-05 Cambridge Display Tech Ltd Optoelectronic devices
KR102284263B1 (ko) * 2019-10-29 2021-07-30 주식회사 키 파운드리 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545998B1 (ko) * 1968-11-12 1980-11-20
JPS607388B2 (ja) * 1978-09-08 1985-02-23 富士通株式会社 半導体記憶装置
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907822B1 (ko) * 2007-11-14 2009-07-14 한국전자통신연구원 프로그래머블 비휘발성 메모리의 상태 지시 방법 및 장치
KR20160030767A (ko) 2014-09-11 2016-03-21 경희대학교 산학협력단 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법

Also Published As

Publication number Publication date
EP1318522A3 (en) 2004-02-18
JP2003196992A (ja) 2003-07-11
TW200301019A (en) 2003-06-16
EP1318522A2 (en) 2003-06-11
US20030107917A1 (en) 2003-06-12
CN1424760A (zh) 2003-06-18
US6661704B2 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
EP1265286B1 (en) Integrated circuit structure
US6646912B2 (en) Non-volatile memory
JP3936246B2 (ja) クロスポイントダイオードメモリアレイの並列アクセス
JP4037407B2 (ja) クロスポイント抵抗素子を含むクロスポイントメモリアレイ用のアドレス指定回路
US4752118A (en) Electric circuits having repairable circuit lines and method of making the same
JP3895640B2 (ja) クロスポイントダイオードメモリアレイのアドレス指定及びセンシング
US7199025B2 (en) Fabrication and assembly structures and methods for memory devices
EP2335284B1 (en) Shared masks for x-lines and shared masks for y-lines for fabrication of 3d memory arrays
JP2003036684A5 (ko)
KR20030047832A (ko) 메모리 기억 장치 및 메모리 기억 장치 내 메모리 요소의상태 감지 방법
KR100936148B1 (ko) 메모리 시스템 및 메모리 시스템 제조 방법
JP2003196992A5 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid