KR100524427B1

KR100524427B1 - 전자적 장치를 위한 다차원 어드레싱 아키텍쳐

Info

Publication number: KR100524427B1
Application number: KR10-2002-7010491A
Authority: KR
Inventors: 마그너스 버그렌; 페르-에릭 노르달; 게이르 아이. 레이스타드
Original assignee: 띤 필름 일렉트로닉스 에이에스에이
Priority date: 2000-03-22
Filing date: 2001-03-22
Publication date: 2005-11-01
Also published as: WO2001071722A1; AU4289801A; CA2403859A1; AU776671B2; RU2002128022A; US6424553B2; US20010040828A1; RU2248626C2; NO20001469D0; DE60129540T2; EP1269475B1; EP1269475A1; NO20001469L; CN1419696A; NO315728B1; DE60129540D1; CA2403859C; ATE368286T1; JP2003528354A; KR20020084133A

Abstract

디바이스와 함께 장치 내의 매트릭스의 일부를 형성하고 여기서 볼륨 엘리먼트가 데이터 저장 또는 처리 기능을 갖는 하나 또는 그 이상의 셀들을 포함하는 하나 또는 그 이상의 볼륨 엘리먼트들을 포함하는 상기 장치 내에 어드레서빌리티를 제공하기 위한 상기 디바이스에서, 상기 디바이스는 상기 매트릭스 내의 전극들로써 특정한 셀에 전기적 연결을 설정하고 이로써 상기 볼륨 엘리먼트 내의 셀을 정의한다. 상기 디바이스는 다수의 스트립 형태의 적어도 세 개의 전극 세트들을 포함하는데, 각 세트의 상기 스트립 형태의 전극들은 상기 매트릭스의 부가적인 일부를 형성하는 2차원 평면 층 내에서 서로 실질적으로 평행한 채로 제공된다. 하나의 층 내의 스트립 형태의 전극들의 세트는 이 하나의 층 상에 가까운 인접 층들 내의 상기 전극 세트들의 방향의 투영된 각도로 방향지어지기 때문에, 가까운 인접 층들 내의 스트립 형태의 전극들의 상기 세트들은 서로간의 직교하지 않는 관계를 나타낸다. 셀의 선택적인 어드레싱은 각 전극 세트 내의 선택된 전극들에 전류 또는 전압을 인가하여 일어난다. 이런 종류의 디바이스를 포함하는 장치는 기판 상에 위치된 두 개 또는 그 이상의 매트릭스들의 스택에 의해 실현되고, 이로써 데이터 저장 또는 데이터 처리를 위한 볼륨 측정의 장치를 이행한다.

Description

전자적 장치를 위한 다차원 어드레싱 아키텍쳐 {MULTIDIMENSIONAL ADDRESSING ARCHITECTURE FOR ELECTRONIC DEVICES}

본 발명은 하나 또는 그 이상의 볼륨 엘리먼트를 포함하는 장치 내에 어드레서빌리티(addressability)를 제공하기 위한 디바이스에 관한 것으로서, 상기 하나 이상의 볼륨 엘리먼트들은 개별적이거나 결합된 형태이면서 세 개 이상의 단자들을 갖는, 분리된 메모리 셀들, 다이오드들, 트랜지스터들, 스위칭 소자들, 일반적으로는 센서들 및 검출기들에 해당하고,상기 볼륨 엘리먼트 또는 볼륨 엘리먼트들은 상기 디바이스와 함께 상기 장치에서 이차원 또는 삼차원 매트릭스의 일부의 형성하며,상기 볼륨 엘리먼트는 상기 볼륨 엘리먼트의 재료의 전자적 또는 전기적 특성에 따라 데이터 저장 또는 데이터-처리 또는 신호-처리 기능을 갖는 하나 이상의 셀들을 포함하고,상기 디바이스는 상기 볼륨 엘리먼트에 선택적인 전기적 연결을 설정함으로써 상기 볼륨 엘리먼트 내의 특정 위치로의 어드레서빌리티를 제공하고, 상기 볼륨 엘리먼트가 하나의 셀 이상의 셀들을 포함하는 경우에는, 상기 볼륨 엘리먼트의 특정 셀로의 어드레서빌리티를 제공하며,상기 특정 볼륨 엘리먼트 또는 상기 상기 볼륨 엘리먼트의 특정 셀의 선택은 상기 디바이스에 의해 형성된 세 개 이상의 전극들로 반드시는 아니지만 동시에 전기적 연결을 제공하고, 상기 전극들에 인접한 영역에서 선택적 서로작용을 야기시키도록 상기 볼륨 엘리먼트를 접촉시킴으로써 발생하고, 상기 인접한 영역은 상기 볼륨 엘리먼트에서 셀을 형성하여 서로 작용한다.

본 발명은 또한 상기 디바이스를 포함하며 데이터 저장, 데이터 처리, 신호 처리 또는 감지 및 검출을 위한 장치에 관한 것으로서, 상기 디바이스는 하나 또는 그 이상의 볼륨 엘리먼트와 함께 상기 장치 내의 2차원적 또는 3차원적 매트릭스의 일부를 형성하고, 볼륨 엘리먼트는 상기 볼륨 엘리먼트 재료의 전자적 또는 전기적 특성들에 따라 데이터 저장, 데이터 처리 또는 신호 처리 기능을 갖는 하나 또는 그 이상의 셀들을 포함하며, 상기 장치는 이런 종류의 하나 이상의 매트릭스를 포함한다.

일반적으로 본 발명은 2차원적 또는 3차원적 매트릭스 구조들 내의 볼륨 엘리먼트들 또는 상기 볼륨 엘리먼트의 영역들에 전자적 N개의-단자 액세스를 제공하는 어드레싱 아키텍쳐(addressing architecture)를 개시하는데, 여기서 상기 매트릭스 내의 각 어드레스에 연결될 단자들의 개수 N은 3 이상이다.

2차원의 직교(orthogonal) 어드레싱 매트릭스들은 카메라, 메모리 장치, 및 디스플레이 같은 매우 다양한 전자 장치들에서 다방면으로 사용되는데, 이는 각 개별 매트릭스 엘리먼트로 유일한 전자적 액세스를 갖도록 요구된다.

가장 간단한 형태의 매트릭스들은 하나의 평면 내에 서로 평행한 전극 선들(이하 "a" 전극)의 하나의 세트를 포함하는데, 이는 서로 평행한 전극 선들의 또다른 세트(이하 "b" 전극)를 포함하는 또 다른 평행 평면과 가깝게 위치된다. 상기 "a" 및 "b" 전극들의 세트는 대개는 직교 형태로 서로 교차하도록 배향되고, 상기 교차하는 전극들 사이의 상기 볼륨 엘리먼트들에 어드레서빌리티를 제공한다. 그러므로, 상기 "a" 전극 세트 내의 전극 "a_i"과 상기 "b" 전극 세트 내의 전극 "b_j" 사이의 상기 볼륨 엘리먼트는 적절한 전류원 또는 전압원에 상기 전극들 a_i 및 b_j을 전기적으로 연결함으로써 작동될 수 있다. 상기 볼륨 엘리먼트들이 입력 신호에 의해 트리거될 수 있는 능동 회로 엘리먼트들을 수용할 수 있거나, 또는 그 자체 내에 스위칭 엘리먼트들 또는 수동 엘리먼트들로서 제공될 수 있으며, 그 물리적인 상태는 입력 신호를 인가함으로써 변경되거나 "a" 및 "b" 전극들 내의 어드레싱에 대하여 검출될 수 있어, 이진의 또는 다중 레벨의 논리값들을 저장하기 위한 메모리 엘리먼트들을 실현할 수 있다.

이런 종류의 매트릭스들에 기초한 장치는 예를 들어, 본 출원에 양도된 국제 특허 출원 PCT/NO98/00185(미국 특허 6,055,180)에서 개시된다. 이것은 광학 검출기 디바이스, 볼륨 측정의(volumetric) 데이터 저장 장치들 또는 데이터 처리 장치들에서 사용될 수 있는 전기적으로 어드레싱 가능한 수동 장치에 관한 것이다. 상기 개시된 장치는 물리적인 또는 화학적인 상태 변화를 경험할 수 있는 연속적이거나 패턴화된 구조의 형태로 기능적 매질를 포함한다. 본 발명의 상기 볼륨 엘리먼트에 대응하는 이런 기능적 매질은 상기 셀 내의 상기 기능적 매질과 접촉하고 거기에 전기적인 결합을 야기하는 전극 디바이스 내의 애노드과 캐소드 사이에 제공된 개별적으로 어드레싱 가능한 셀들을 포함한다. 상기 애노드들은 일측상에서 상기 기능적 매질과 접촉하는 층 내의 평행한 스트립 형태의 전극들의 제 1 세트로서 제공되고, 상기 캐소드들은 다른 측상에서 상기 기능적 매질과 접촉하는 스트립 형태의 전극들의 제 2 세트로서 제공되며, 각 세트 내의 상기 스트립 형태의 전극들은 서로 평행하고 각 전극은 한 평면 내의 전극들이 다른 평면 내의 전극들에 대하여 직교하도록 배향된다. 실제로 상기 기능적 매질의 상기 볼륨 엘리먼트 내의 셀은 상기 제 1 세트의 스트립 형태 전극과 상기 제 2 세트의 스트립 형태의 전극의 교차로 정의된다. 이런 장치 내의 셀이 예를 들면 셀에 할당된 논리값의 기록, 판독 또는 스위칭을 위하여 어드레스될 때, 전기적 에너지가 각 제 1 및 제 2 세트 내의 선택된 한 쌍의 교차 전극들을 통하여 상기 셀의 기능적 매질에 직접 인가된다.

본 출원인에 양도된 바와 같이, 국제 특허 출원 PCT/NO98/00212은 유사한 장치를 개시하고 있지만, 상기 전극 매트릭스에는 브리지 배열로 서로 절연된 전극 세트, 및 상기 전극 세트 위쪽에 제공되어 상기 전극 세트들을 커버하는 기능 매질가 제공된다. 전기적으로 어드레싱 가능한 메모리 장치, 즉 상기 기능적 매질에 의해 커버된 브리지된 전극들을 갖는 이런 특정 배열로서의 사용성에 추가하여, 위에서 언급된 장치와 반대로 상기 전극들 사이에 샌드위치되어 제공되고, 예를 들어 광학 또는 전자 카메라 또는 화학 카메라 또는 전기적으로 어드레싱 가능한 디스플레이 장치에서의 사용을 용이하게 한다.

최종적으로 본 출원인에 양도된 국제 특허 출원 PCT/NO98/00237은 또한 전극 세트 위에 배치되어 전극 세트들을 커버하는, 여기서 또한 브리지된 배열로 제공된 강유전성 재료의 박막인 상기 기능적 매질의 수동적인 전기적 어드레싱을 갖는 데이터의 처리 및/또는 저장을 위한 강유전성 장치를 개시한다.

위에서 언급된 모든 장치들에서 상기 전극 세트들 사이 또는 위쪽에 제공되는 볼륨 엘리먼트에 대응하는 상기 기능적 매질은 전체 층으로서 도포될 수 있는데, 여기서 물론 개별 셀들은 항상 상기 제 1 및 제 2 전극 세트 내의 전극들 사이의 교차들에 의해 정의될 것이다. 그러나, 상기 엘리먼트를 형성하는 상기 기능적 매질은 또한 상기 개별 볼륨 엘리먼트들이 상기 각 세트들 내의 상기 전극들의 교차 사이 또는 위쪽에 제공됨으로써 단지 하나의 셀을 포함하는 볼륨 엘리먼트를 형성하도록 패턴되거나 픽셀화될 수 있다. 이는 물론 상기 매트릭스 내의 셀들의 가능한 총개수에는 영향을 미치지 않는데, 그 이유는 상기 총개수는 각 세트 내의 전극들의 개수의 적(product)이기 때문이다.

전기적 신호들을 저장하거나 처리하는 상기 언급된 종류의 어레이들 및 매트릭스들에서 정의된 상기 매트릭스 또는 어레이 엘리먼트들은 응용예에 따라 다양한 종류의 구성 요소들과 회로 소자를 포함하지만, 각 교차점에서는 외부에 대한 오직 두 개의 독립적인 전기적 연결들만 가능하다. 그러므로, 상기 가능한 두 개의 차원들 때문에, 전극들의 상기 두 개의 세트들은 두 개의 단자 장치들 또는 회로들에의 배타적인 어드레싱만을 지원할 수 있다.

몇몇의 구현들이 오늘날 매트릭스들에 기초한 전자 시스템들 내에서 사용되고 여기서 각 매트릭스 엘리먼트는 둘 이상의 단자 연결들을 요구한다. SRAM 기술에서 상기 메모리 셀들은 둘 이상의 단자들, 즉, Vcc, 비트, - 비트 및 워드를 요구한다. SRAM 기술에서 상기 메모리 셀들을 어드레싱하기 위한 선행 기술의 매트릭스 해법은 도 1에 도시되고 두 개의 다른 평행선들, -비트 및 비트 선들에 수직 방향인, Vcc 선과 워드 선의 두 개의 평행선들을 사용한다. 어떠한 배타적인 어드레싱 즉, 예를 들어 -비트 및 비트 사이의 배타적인 어드레싱도 상기 두 개의 평행선들 사이에서 획득될 수 없다.

둘 이상의 선들(또는 전극들) 사이의 배타적인 어드레싱을 실현하기 위한 또다른 선행 기술 해법은 도 2에 도시된다. 여기서 3차원 매트릭스가 사용된다. 배타적인 어드레싱은 이제 선들 a_i, b_j 및 c_k의 어떤 세트 사이에서 획득된다. 상기 조합 a_i, b_j을 선택함으로써 열이 선택되고 또한 c_k가 특정화될 때까지 특정한 엘리먼트가 어드레스되지 않는다. 요구 조건 i ∈ (1, i_max), j ∈ (1, j_max) 및 k ∈ (1, k_max)을 만족하는 어떠한 엘리먼트도 a_i, b_j 및 c_k의 어드레싱 조합을 통하여 달성될 수 있다.

위에서 논의된 상기 어드레싱 설계의 물리적인 구현은 상기 매트릭스 내의 각 엘리먼트가 3 또는 그 이상의 단자들에 의해 액세스되는 경우에는 간단하지 않다.

2차원 선행 기술의 경우에서, SRAM 장치들에 대해 위에서 예시되고 도 1에서 도시된 바와 같이, 상기 매트릭스 내의 각 엘리먼트의 물리적인 위치가 두 개의 좌표들에 의해 정의될 때 전자 회로 소자가 대개 준-평면적(quasi-planar) 형태로 제조된다. 층은 정확한 정렬 동작을 포함하는 일련의 증착, 마스킹 및 에칭 단계들 등으로 실행된다. 이 구현법은 단지 제한된 확장성(scalability)과 유연성을 가능하게 하고, 각 매트릭스에서의 단자들의 개수가 증가함에 따라 위상적인 복잡성을 빠르게 증가시킨다.

도 2에서 도시된 바와 같은 실제의 3차원 매트릭스 어드레싱 설계들에 대하여, 확인 가능한 범위에서 대량 제조 공정들에 의해 제조된 고밀도 선행 기술 장치들의 예들이 없다. 실제로 3차원의 매트릭스 어드레싱을 위한 기능적인 어드레싱 설계들은 간단하고 저렴한 제조 공정들을 갖으면서 동시에 낮은 복잡성 및 높은 호환성을 달성하면서 이행하기가 쉽지 않다.

본 발명은 다음의 첨부 도면들과 함께 취해진 실시예들의 논의로 더 자세히 설명될 것이다.

도 1은 네 개의 단자 전극 선들을 갖는 선행 기술의 매트릭스 어드레싱의 상기 언급된 예를 도시한다.

도 2는 상기 언급된 선행 기술의 직교의 3차원 매트릭스 설계를 도시한다.

도 3a 및 도 3b는 두 개의 2-단자 서브유닛들을 포함하는 세 개의 단자들을 갖는 장치들을 위한 선행 기술의 직교의 매트릭스 어드레싱 설계를 도시한다.

도 4는 본 발명에 따른 어드레싱 매트릭스를 도시한다.

도 5a 내지 도 5d는 본 발명에 따른 어드레싱 매트릭스들의 제 1 실시예의 변형들을 도시한다.

도 6a 내지 도 6f는 본 발명에 따른 제 2 실시예의 변형들을 도시한다.

도 7a 내지 도 7e는 본 발명에 따른 제 3 실시예의 변형들을 도시한다.

도 8a 및 도 8b는 발명의 바람직한 실시예를 도시한다.

도 9는 매트릭스 내의 교차점들에서 엘리먼트들이 정류 다이오드 동작 특성을 나타내는 본 발명의 실시예를 도시한다.

그러므로 본 발명의 주요한 목적은, 2차원 또는 3차원의 매트릭스 방식으로 물리적으로 배열된 N-단자(N > 2) 전자 장치들 또는 엘리먼트들을 어드레싱하기 위한 일반적인 아키텍쳐들을 제공함으로써 상기 선행 기술의 상기 언급된 단점들을 제거하는 것이다.

본 발명의 또다른 목적은 2 ≤n ≤N일때, n개의 외부 전압 또는 전류 단자들을 갖는 2차원 매트릭스 내의 하나의 N-단자 엘리먼트를 유일하게 연결하기 위한 간단하고도 실용적인 디바이스를 제공하는 것이다.

상기 언급된 목적들과 그 밖의 특징들 및 장점들은 적어도 세 개의 전극 세트들을 포함하고, 각 전극 세트는 상기 매트릭스의 부가적인 부분을 형성하는 각 2차원 평면의 전극 층 내에서 서로 실질적으로 평행한 관계로 제공되는 다수의 전극들을 포함하며, 상기 전극층들은 실질적으로 서로 평행한 평면이고, 하나의 층에서의 전극은 상기 하나의 층 상의 가까이 이웃하는 층들의 전극들의 방향에 대해 수직으로 투영된 각으로 배향되며, 가까이 이웃하는 층들 내의 상기 전극들의 세트들은 서로 비-직교 관계를 나타내고, 볼륨 엘리먼트의 상기 영역과 접촉하는 상기 전극들은 상기 볼륨 엘리먼트와 접촉하는 상기 각 전극 세트들 내의 3 또는 그 이상의 상기 전극들의 교차에 의해 형성되며, 어떠한 경우에도 상기 볼륨 엘리먼트의 상기 셀 또는 셀들은 상기 3 또는 그 이상의 전극들의 상기 교차에 또는 그 사이에 위치되고, 셀의 선택적인 어드레싱은 동시에 또는 미리 결정된 어드레싱 프로토콜에 의해 정해진 일시적인 순서로 상기 전극 세트들의 각각에서 선택된 전극에 전류 또는 전압을 인가함으로써 일어나는 것을 특징으로 하는 디바이스를 갖는 본 발명에 따라 달성된다.

삭제

본 발명에 따른 디바이스의 유리한 또다른 실시예에서 상기 매트릭스 내의 전극 세트는 상기 가까이 이웃하는 전극 세트들 내의 상기 스트립 형태의 전극들 중 어느 것도 등각으로 중첩되지 않도록, 적어도 상기 가까이 이웃하는 전극 세트들에 대해 실질적으로 수직인 축을 중심으로 주어진 각 또는 각들만큼 회전하도록 제공된다. 그 다음에 바람직하게는 상기 매트릭스 내의 모든 전극 세트들이 어떠한 다른 전극 세트들 내의 상기 스트립 형태의 전극들 중 어느 것도 등각으로 중첩되지 않도록 주어진 각 또는 각도들만큼, 또는 대안으로써 전극 세트 및 후속하는 가까이 이웃하는 전극 세트 사이의 주어진 회전 각은 2π/mㆍN 또는 360°/mN으로 설정되고 여기서 N은 셀 내의 단자와 각각 접촉하는 상기 전극들의 개수이고 m은 m ≤N인 정수이다.

본 발명에 따른 디바이스의 유리한 실시예들에서 상기 디바이스는 3개에 달하는 단자들을 갖는 셀들에 전기적 연결을 제공하기 위한 세 개의 전극 세트들, 또는 4개에 달하는 단자들을 갖는 셀들에 전기적 연결을 제공하기 위한 네 개의 전극 세트들, 또는 각각 2개에 달하는 단자들을 갖는 적어도 두 개의 셀들에 전기적 연결을 제공하기 위한 세 개의 전극 세트들을 포함한다.

본 발명에 따라 각 전극 세트에서 제공되는 전극들의 개수는 그 안에서 어드레싱 가능한 셀들의 개수를 최대화하기 위하여 상기 매트릭스 내의 상기 셀들의 개수와 기하학적인 배열에 관해 선택되고, 그리고나서 바람직하게는 각 전극 내에 제공되는 많은 전극들이 상기 매트릭스 내의 셀의 어드레싱이 가능하도록 선택된다.

상기 매트릭스 내의 볼륨 엘리먼트의 각 셀에 적어도 두 개의 단자들이 제공되는 본 발명에 따른 디바이스의 실시예에서, 상기 전극 층들, 및 상기 볼륨 엘리먼트를 형성하는 상기 층 또는 층들을 샌드위치 배열로 제공하는 것이 유리하다고 생각되며, 전극은 상기 층에 접속 관계인 적어도 하나의 볼륨 엘리먼트 층의 표면에 인접함으로써 각 전극 층 내의 상기 전극들 사이의 교차가 상기 볼륨 엘리먼트 내의 셀을 정의하고, 그 다음에 바람직하게는 다이오드 접합부가 전극 교차의 전극과 그로 인해 정의된 셀 사이에 제공된다.

최종적으로, 상기 볼륨 엘리먼트 내의 하나 또는 그 이상의 셀들이 적어도 하나의 트랜지스터 구조를 포함하는 본 발명에 따른 디바이스의 실시예에서, 적어도 두 개의 전극 세트들 각각의 적어도 하나의 전극은 상기 적어도 하나의 트랜지스터 구조의 단자들과 접촉하고, 만약 하나 이상의 볼륨 엘리먼트가 하나 이상의 트랜지스터 구조를 포함한다면, 그 다음에 바람직하게는 상기 적어도 두 개의 전극 세트들 각각의 적어도 하나의 전극은 트랜지스터들을 그 단자들을 통하여 서로 전기적으로 연결한다.

본 발명에 따른 상기 장치는, 상기 매트릭스들이 스택 배열로 제공되고, 이로써 상기 장치는 상기 스택의 각 매트릭스의 기능에 의해 주어지는 바와 같이 데이터 저장, 데이터 처리, 또는 신호 처리를 위한 스택 매트릭스들의 볼륨 측정 구조를 형성한다.

삭제

도 1은 도입부에서 이미 논의된 바와 같이, 평면 직교 매트릭스 내의 4 SRAM 메모리 셀들을 위한 선행 기술의 어드레싱 설계를 도시한다. 수정, 기록 및 판독을 위해 네 개의 선들이 필요하다. 만약 비트와 -비트가 선택된다면, 전체 열이 어드레스된다.

도 2는 도입부에서 이미 논의된 바와 같이, 3차원인 선행 기술의 직교의 3-단자 매트릭스 어드레싱 설계를 도시한다. 전극 선들 사이의 각 교차은 상기 매트릭스 내의 물리적인 좌표를 정하고 3-단자 회로 엘리먼트 또는 장치를 수용할 수 있다.

본 발명의 일반적인 배경 및 원리들을 더 잘 설명하기 위해 원칙적으로 2 단자 서브유닛들을 포함하는 선행 기술의 3-단자 장치가 하부 또는 상부에 인접한 전극 세트와 직교 관계로 배열되는 평행한 전극들의 세 개의 세트들에 의해 어떻게 어드레스될 수 있는가에 대해 이제 간단히 논의될 것이다. 그러나, 덧붙여 말하면 이 장치가 상기 전극 교차들에 의해 정의되는 셀들에의 어드레싱과 도입부에서 선행 기술의 논의에 이미 설명된 바와 동일한 단점들을 결과적으로 해결하는 상기 선행 기술의 수동 매트릭스 장치의 단순한 확장일 뿐이라는 점에 주목하여야 한다.

만약 2차원 어레이 내의 각 엘리먼트가 각각 상기 2-단자 유형인 두 개의 서브유닛들을 갖는다면, 상기 엘리먼트는 대체로 직교의 수동 매트릭스 네트워크를 통하여 어드레스될 수 있다. 이런 종류의 선행 기술의 설계는 도 3a 및 도 3b에 도시되고, 여기서 1, 2 및 3으로 표시된 오직 세 개의 전극 층들만이 더 많은 층들을 갖는 스택의 일부에 제공된다. 도 3a에서 상기 전극들의 중첩 영역 사이, 즉, 전극들(1 및 2) 사이와 전극들(2 및 3) 사이에 샌드위치되어 도시되는 상기 두 개의 엘리먼트들(M1, M2)이 상기 교차 전극들의 적절한 전기적 자극에 의해 별개로 활성화될 수 있다. 상기 전극-교차 영역 내에 또는 인접하여 위치된 실제의 3-단자 엘리먼트는 도 3a에 도시된 방식으로, 즉, 두 개의 별개의 세그먼트들로서 샌드위치될 수 없고, 적어도 하나의 별개의 상기 제 3 전극으로의 직접 연결을 요할 것이다. 이러한 직교의 수동 매트릭스 어드레싱은 몇몇의 결점들을 갖는다.

도 3b로부터 도시될 수 있는 바와 같이, 상기 직교의 전극 배열은 도시된 스택 내의 두번째 전극층마다의 전극들 사이에 유도성 및/또는 용량성 혼신을 야기하는 긴 평행한 커플링 경로들을 포함한다. 보다 중요하기로는, 상기 전극 세트들 사이의 전체적 기능적 층들을 기반으로 하는 장치 구조들에서, 상기 장치를 포함하는 교차 영역 외부의 전극들(1 및 3)의 광범위한 중첩 때문에 기본적인 제한이 있는데, 다시 말하면, 만약 각 기능적 층이 상기 층들에 수직인 방향으로 전도한다면, 직접 누출 전류 경로는 상기 교차점으로부터 상기 매트릭스의 가장자리로 상기 전극들의 전체 길이를 따라, 전극들(1 및 3) 사이에 존재한다. 하나의 쌍안정(bistable) 메모리 층(전극 1 및 2 사이)과 하나의 전류 제어, 또는 스위칭 층(전극 2 및 3 사이)를 갖는 메모리 장치들과 같은 중요한 응용들을 제외하면, 이는 심각한 제한이다.

더욱이, 각 엘리먼트 어드레스에서의 단자들의 개수가 증가할수록 상기 어드레싱 매트릭스의 가장자리들에서 지지하는 전자 소자와 연결부들이 급격히 혼잡해지는 문제가 있다. 도 3b에서 도시되는 바와 같이 이는 상기 매트릭스의 반대편에 상기 전극 세트들(1 및 3)을 위한 구동 전자 소자를 배치시킴으로써 다소 경감될 수 있다. 이 전략은 도 3a에 도시되는 상기 3-층 스택에 대신하는 4-층 스택에 대응하는 최대 네 개의 분리되어 구동되는 전극 세트들만을 제공한다. 그러나, 위에서 언급되는 바와 같이, 더 많은 층들을 갖는 스택들이 다른 예들에서 바람직할 수 있다. 모든 전자 소자들이 예를 들어 실리콘 웨이퍼와 같은 공통 기판 상에 위치되어야 함이 또한 바람직할 수 있다. 이는 도 3b에서 도시되고 4 이상의 전극 층들을 포함하는 유형의 직교의 매트릭스 스택들은 대부분의 경우에는 바람직하지 않은 상기 기판의 사용되지 않은 다른 부분들로 더 긴 거리로 연장하는 고밀도 전극 연결들을 필요로 할 것이라는 점을 암시한다. 대안으로써, 다른 전극 세트들에 속하는 구동 전자 소자 모듈들은 서로 상부에 스택되어야 한다. 이는 예를 들어 다른 유형의 반도체 기술들(박막 트랜지스터 등) 및 혼신에 관련된 복잡성, 스택된 능동 회로 소자에 관련된 열 관리 및 처리 불일치와 같은 1군의 바람직하지 않은 특징들을 해결한다.

도 4는 상기 디바이스의 기본 원리, 즉, 본 발명에 따른 어드레싱 매트릭스를 도시한다. 상기 매트릭스는 평면 배열 내의 3-단자 장치들 또는 셀들을 수용한다. 전극들(a_i, b_j, c_k)의 세 개의 평면 세트들을 포함하는 전극 디바이스는 공통 평면 상에 투영되어 도시된다. 각 세트에서, 상기 전극들은 서로 평행하다. 각 전극 세트는 상기 다른 두 개의 세트들에 대하여 특정 각도로 회전되고, 하나의 세트로부터의 전극들은 상기 어드레스될 장치가 위치된 공통의 교차에서 상기 다른 두 개의 전극 세트들과 교차한다. 단일 평면 내에 도시된 반면, 서로에 대하여 회전되는 전극 세트들은 상기 교차들에서 물리적으로 분리되어 있고 대개는 분리된 평면들 내에 있다. 그러나, 후자는 상기 매트릭스(도 4에서 미도시됨)의 상기 볼륨 엘리먼트를 형성하는 패턴화된 또는 전체의 박막에 의해 분리되어, 서로 아주 근접하여 있을 수 있다. 이런 예에서, 상기 매트릭스 내의 상기 교차들에 위치된 장치들 또는 기능적인 엘리먼트들은 상기 전극들이 구동 및 감지 회로 소자에 연결될 수 있는 상기 매트릭스의 가장자리로 유도하는 N = 3에 이르는 독립적인 단자 연결들에 의해 액세스될 수 있다.

상기 다양한 전극 세트들은 예를 들어, 360°/mN으로 주어진 인접 평면들(또는 층들 또는 세트들) 사이의 각도로, 큰 수의 N에 대해서조차 어떠한 중첩도 없는 대칭 배열을 나타내도록 회전될 수 있는데, 여기서 N은 단자들 또는 접촉하는 전극들의 개수이고, m은 N보다 작거나 같은 정수이다. 이제 어떤 두 개의 인접 전극 세트들도 등각으로 중첩되지 않기 때문에, 용량성 결합은 대개 피할 수 있다.

선행 기술과 구별되는 본 발명의 중요한 관점은 도 3과 함께 도 4를 참조함으로써 명료하게 도시될 수 있다. 위에서 논의된 바와 같이, 도 3의 선행 기술의 배열은 상기 세트들(1 및 3) 내의 전극들의 광범위한 중첩 때문에 상기 층들에 수직인 방향으로 전도하는 전체 기능적인 층들로 제조된 장치들과 함께 사용될 수 없다. 또한, 상기 중첩은 초과의 유도성 또는 용량성 혼신을 야기할 수 있다. 도 4에 도시된 상기 비-직교의 경우에, 주어진 장치와 연통하는 상기 세 개의 전극들 사이의 중첩 점만이 상기 교차점에 있다. 명백하게, N = 3으로 전극 배열들에 대해 여기서 도시되지만, 동일 사항이 N > 3인 직교하지 않는 매트릭스들에도 또한 적용된다.

이제 도 2에서 도시되는 상기 실제의 3차원 선행 기술 매트릭스와 도 4에서 도시된 바와 같은 본 발명에 따른 상기 어드레싱 매트릭스를 비교하면, 후자의 경우에 엘리먼트가 단지 두 개의 평행하지 않은 전극들 또는 전도 라인들을 선택함으로써 전체적으로 정의될 수 있다는 점을 주목하여야 한다. 그러므로, 전극들(a_i, b_j 및 c_k) 사이의 상기 교차에서 상기 엘리먼트로의 배타적인 어드레싱은 (a_i, b_j), (a_i, c_k) 및 (b_j, c_k) 쌍들은 물론 3차원 좌표 (a_i, b_j, c_k)로부터 획득된다.

위에서 설명된 상기 매트릭스 내의 모든 엘리먼트는 쌍들로 또는 3개로, 서로 독립적으로 전기적으로 활성화될 수 있는 세 개의 도전 선들과 관계가 있다. 그러나, 유효한 i, j, k 조합들은 하기의 선택 규칙에 따른다는 점을 주의하라:

i + j + k = 2n + 1, 여기서 n = i_max = j_max = k_max.

이러한 선택 규칙은 도 4에 도시된 바와 같은 정삼각형들을 형성하는 전극 배열들에만 적용되지 않고, 상기 삼각형들이 공통의 교차점들을 갖는 임의의 모양의 삼각형 교차 패턴을 형성하는 전극들에도 또한 적용된다.

이제 본 발명에 따른 어드레싱 매트릭스들의 제 1 실시예의 변형들이 논의되어야 한다. 이 변형들은 모두 4-단자 장치들 또는 평면 배열의 셀들을 수용한다.

도 5a 및 도 5b는 N = 4인 경우로 이 원리를 확장한 것을 도시한다. 상기 어드레싱 매트릭스는 양 경우에 있어 동일하지만, 도 5b의 상기 외부 연결 배열은 도 5a의 외부 연결 배열보다 보다 밀집되어 있다. 주목될 수 있는 바와 같이, 상기 4-단자 교차점들에 더하여, 서로 직각으로 방향지어진 두 개의 도전 선들 사이에만 교차들이 또한 존재한다. 만약 4-단자의 단자로만 어드레싱된 장치들 또는 장치 군들이 상기 매트릭스에 병합된다면, 이런 이중 선 교차들은 원칙적으로 어드레싱 밀도의 손실을 나타낼 것이다. 그러나, 어떤 예에서 상기 장치 밀도를 증가시키기 위하여, 2-단자 및 4-단자 장치들 모두를 상기 동일 매트릭스 내에 포함하는 것이 바람직할 수 있다.

도 5a 및 도 5b에서 도시된 변형들에서, 상기 어드레싱 매트릭스는 8 x 8 = 64 엘리먼트들 또는 장치들을 갖는 정사각형으로 된다. 그러나, 상기 각 전극 세트들 a, b, c, d에 대하여 어드레싱 선들의 개수가 8로 제한되므로 4-단자 장치들의 개수는 64보다 작을 것이다. 정사각형 8 x 8 매트릭스 내에 64개의 4-단자 엘리먼트들을 허용하는 변형된 실시예는 도 5c에서 도시된다. 상기 전극 세트들(b, d)은 각각 상기 매트릭스의 행과 열에 각각 평행한 8개의 도전 선들을 포함하고 그로써 상기 매트릭스 내의 모든 64개의 엘리먼트들에 액세스 가능하다. 그러나, 세트들(b, d)에 관해 45도 회전된 상기 전극 세트들(a, c)은 모든 64개의 엘리먼트들에 액세스하기 위해 각각 15개의 선들을 포함하여야 한다. 일반적으로 매트릭스 p;q에 대하여 상기 매트릭스의 대각과 평행한 선들의 개수는 p + q - 1이고, 또는 p = q인 경우에는 2p - 1로 주어진다. 그러므로 8 x 8 매트릭스는 대각 전극 세트들 내에 15개의 선들을 가져야 한다. 상기 동일 원리는 또한 도 5d의 5 x 3 매트릭스에 적용되는데, 여기서 상기 전극 세트들(a, c) 각각은 모든 엘리먼트들에의 완전한 4-단자 액세스를 갖는 15-엘리먼트 직사각형 매트릭스를 형성하기 위한 5 + 3 - 1 = 7개의 선들을 포함하여야 한다.

평행한 어드레싱 전극들의 회전 세트들의 기본 원리를 간단한 확장함으로써, 어드레싱 매트릭스들은 N > 4로 형성될 수 있다. 도 6a 내지 도 6f 및 도 7a 내지 도7e를 참조하면, 본 발명의 제 2 및 제 3 실시예들 각각의 변형들이 이제 논의될 것이다. 본 발명에 따른 어드레싱 매트릭스들에 포함될 수 있는 구성 요소들의 예들은 감지 장치들, 메모리 셀들, 트랜지스터 구성 요소들 및 3- 또는 4-단자 회로 소자이다. 본 발명은 실질적인 방식으로 이런 유형의 장치들을 포함하는 준 2차원 네트워크들을 형성하는 기회를 처음으로 제공한다. 수동 매트릭스 특성 뿐만 아니라 능동 매트릭스 특성도 갖는 평면 장치들이 포함되는데, 1군의 예는 발광(예를 들어, LED, 마이크로 레이저 어레이, 기체 방전) 또는 반사/투과 변조(예를 들어, LCD, MEM)하는 능동 매트릭스 디스플레이들이다. 또한, 명백하게 SRAM, DRAM 및 FRAM 아키텍쳐들을 갖는 메모리 장치들이 포함된다(참조. 도 1의 4-단자 SRAM 셀). 당업자에게 명백한 바와 같이, 응용들의 전체 범위는 여기서 주어지는 예들의 범위를 벗어나 훨씬 확장되는데, 상기 예들은 본 발명의 범위를 제한하기 위한 것이 전혀 아닐 것이다.

도 6a 내지 도 6f 및 도 7a 내지 도 7e는 모두 본 발명에 따른 세 개의 전극 세트들 사이의 교차점들에서의 N = 3인 연결을 포함하는 실시예들의 변형들을 개시한다. 두 가지 별개의 경우들이 논해지는데, 이는 본 발명의 융통성을 보여준다: 도 6a 내지 도 6f에서, 3-단자 장치들 또는 셀들은 상기 교차점(매트릭스 어드레스)에서 세 개의 도전 선들로 연결된다. 도 7a 내지 도 7e에서, 둘 또는 그 이상의 2-단자 장치들 또는 셀들은 세 개의 교차하는 전극들로의 서로 다른 연결들을 갖는 교차점(매트릭스 어드레스)에서 클러스터링된다.

첫번째 경우에, 도 6a 내지 도 6f에서 도시된 바와 같이, 여기서 A로 칭해지는 하나의 3-단자 장치 또는 셀이 상기 세 개의 교차 도전 선들에 연결된다. 도 6a는 A가 상기 후자 사이의 교차에서 세 개의 전극 선들에 연결되는 투시도인 반면, 도 6b는 상기 대응하는 개략도이다. A는 도 6c에서 도시된 바와 같은 트랜지스터일 수 있고, 대개는 다양한 다른 동작들을 수행하기 위해 다른 구성 요소들에 연결된다. 하나의 예는 도 6d에 도시된 바와 같이, 디스플레이에서의 발광 픽셀이고, 상기 게이트 전극(b_j)의 제어 하에서 상기 발광기 B는 상기 트랜지스터 A에 의해 구동된다. 또다른 예가 도 6e에서 주어지는데, 화학적 또는 물리적인 감지 구성 요소 C가 상기 게이트 연결 내에 결합된다. 유사하게 설치되는 매트릭스 내의 다른 교차점들로써, 2차원적 감지 또는 영상화 장치가 구현된다. 도 6f에서 도시된 바와 같이 상기 모든 구성 요소들 A, B 및 C를 결합함으로써, 2차원 디스플레이가 형성되는데, 상기 빛 방사의 공간 분배는 구성 요소 C에의 입력 자극의 강도의 공간 분배에 대응한다.

두번째 경우에, 도 7a 내지 도 7e에서 도시된 바와 같이, 세 개에 달하는 2-단자 구성 요소들 또는 장치들 A, B 및 C은 주어진 매트릭스 어드레스, 즉, 상기 매트릭스 내의 전극 교차점(a_i, b_j, c_k)에서 연결된다. 이제, 상기 구성 요소들은 서로 독립적으로 활성화될 수 있는데, 즉, 동일 교차점은 전극들 (a_i, b_j) 또는 (a_i, c_k) 또는 (b_j, c_k)의 쌍들 중 어느 것이라도 활성화시킴으로써 어드레싱된다(참조. 도 7a의 상기 투시도 및 도 7b의 개략도).

도 7c는 두 개의 2-단자 구성 요소들 또는 장치들, A 및 B의 경우에 대한 개략도를 도시하는데, 이는 상기 동일 매트릭스 어드레스(즉, 이 경우 세 개의 전극들 사이의 교차점)에 둘 다 위치된다. 수동 매트릭스 WORM(Write Once Read Many times) 또는 재기록 가능 메모리들에서의 사용을 위해 적절한 이런 종류의 배열이 도 7d에서 도시되는데, A 및 B는 각각 정류 다이오드와 메모리 셀이다. 여기서, 상기 다이오드 A는 수동 매트릭스 어드레싱 설계에서 와류의 전류 루프들("누설 전류")의 억제를 제공하는 반면, B는 상기 논리 상태가 결정된 판독 동작에 의해 수반되는 주어진 논리 상태로 준비될 수 있다. 1군의 WORM 메모리들에서, B는 기록 동작 하에서 중간 또는 낮은 값으로부터 높거나 무한대의 값으로 그 저항을 변화시키는 퓨즈이다. 즉, 상기 중간 전극 b_j 없는 도 7d에서와 같은 2차원 수동 매트릭스 설계에서 이것이 원리적으로 가능한 반면, 그것은 상기 기록 동작 동안 높은 전류가 상기 다이오드를 통하여 흐른다는 것을 암시한다. 이것은 상기 다이오드 구성과 성능에 있어 상기 메모리의 종합적인 성능을 일반적으로 저하시키는 제한을 가한다. 도 7d에서 도시된 바와 같은 상기 제 3 전극 b_j은 기록 동안 상기 고립된 메모리 셀에의 직접적인 액세스를 제공하고 판독 동안 효과적으로 연결 해제될 수 있으므로, A와 B를 개별적으로 최적화하기 위한 기회를 제공한다. 도 7d에서와 같이 상기 메모리 셀 B에 액세스하는 제 3의 전극 연결이 중요한 경우들이 있다: 특정 유형의 재기록 가능 메모리들에서, 상기 기록/판독/삭제 프로토콜들은 서로 다른 극성들을 갖는 상기 메모리 셀의 양단에 전압 인가를 포함하고 크기 면에서 큰 폭으로 변화할 수 있다. 이는 도 7d의 설계로써 수동 매트릭스 어드레싱으로 달성될 수 있지만, 상기 단자 b_j가 제거된 상태에서는 명백히 불가능하다.

도 7e는 방사, 반사 또는 투과 디스플레이에서의 3-엘리먼트(전체 색깔) 픽셀을 도시하는데, 여기서 각 엘리먼트 A, B 및 C는 상기 서로 다른 전압들 V_A, V_B, V_C에 각각 종속될 수 있다. 세 개의 전극들 모두에 동시에 인가된 전압들에 대하여 다음의 조건이 적용된다는 점을 주목하여야 한다:

V_A + V_B = V_C

이것은 A, B 및 C의 개별 제어를 배제하지 않는데, 이는 시간 멀티플렉싱(multiplexing)에 의해 달성될 수 있다. 그러나, 일반적인 경우에 후자는 각 엘리먼트를 전기적으로 자극하기 위한 듀티 싸이클(duty cycle)이 100%일 수 없다는 것을 암시한다.

본 발명의 바람직한 실시예는 이제 전극들의 상기 세 개의 세트들 사이에 기능적인 재료들의 전체 층들을 사이사이에 끼워넣는 것에 기초하여, N = 3인 수동 매트릭스 어드레싱 시스템의 물리적인 실시예를 도시하는 도 8을 참조하여 다소 특정되어 논의될 것이다. 도 8a는 전극들 a, b, c의 교차에서의 하나의 셀과 두 개의 전극들 a, b과 두 개의 전극들 b, c 사이에 각각 산재된 기능적인 재료들 M1, M2을 도시하는 반면, 상기 결과 매트릭스는 도 8의 우측도에서 도시되고 기능적인 재료들 M1, M2을 갖는 상기 셀들은 상기 중첩되는 스트립 형태의 전극들에 의해 상기 교차들에서 정의되는 상기 볼륨 엘리먼트 내에 형성된다. 많은 바람직한 실시예들에서, 상기 층들 내의 상기 재료들은 예를 들면, 스핀 코팅(spin coating), 스퍼터링(sputtering), 닥터 블레이딩(doctor blading) 등과 같은 몇몇의 가능한 방법들 중 하나에 의해 증착될 수 있는 비결정 재료들이다. 상기 제조 순서는 다음과 같다:

1. 제 1 전극 층이 상기 기판 상에 배치된다:

2. 재료 M1가 상기 제 1 전극 위에 증착된다:

3. 제 2 전극 층이 재료 M1 위에 배치된다:

4. 재료 M2가 상기 제 2 전극 층 위에 증착된다:

5. 그 다음에 제 3 전극 층이 재료 M2 위에 배치된다.

상기 재료 층들은 상기 매트릭스의 전극들 사이의 과도한 혼신을 피하기 위해, 측 방향(즉, 상기 막 두께에 수직인 방향)으로 너무 큰 전기 전도를 나타내지 않아야 한다. 소정의 유한 전도가 상기 층 재료들 내에서 원래 존재하는 응용에서, 혼신은 충분히 얇거나, 상기 도전 선들 사이의 보이드들(voids)로 패턴되어 있는 층들을 사용함으로써 최소화된다. 대체적으로, 상기 층들은 측 방향 전류가 억제되는 비등방성 전도성을 갖도록 형성될 수 있다.

"누설 전류"의 문제는 전극들의 두 직교하는 세트들을 갖는 선행 기술의 수동 매트릭스 어드레싱에서 잘 알려져 있고 본 출원인에 속하는 상기 언급된 3건의 PCT 출원들의 그 수정 방법들과 함께 어느 정도 논의된다. 이러한 누설 전류는 어드레싱 전극들의 네트워크 내의 가전류 경로(spurious current paths)인데, 이는 몇몇의 어드레스되지 않은 교차들에서의 전극들 사이의 교차를 포함한다. 대개는, 상기 전류는 예를 들어 각 교차점에서의 정류 다이오드와 같은 비선형 임피던스 엘리먼트를 사용함으로써 억제된다. 각 장치가 정류 다이오드를 포함하는 삼각형 매트릭스 내의 3-단자 장치들을 도시하는 도 9의 검사에 의해 도시될 수 있는 바와 같이, 상기 동일한 수정은 또한 본 발명에 따른 장치들에 적용 가능할 것이다.

도 8a의 상기 물리적인 구조는 도 7c에서 예시되는 군의 장치들을 형성하는데 유용하다(이는 도 7d, 도 7e에서 도시된 예들을 포함한다). 도 7d에 따른 메모리 장치들에서, 상기 다이오드는 예를 들어 상기 전극 a_i과 재료 M1을 구성하는 복합 중합체와 같은 적절히 선택된 반도체 사이의 상기 접촉 영역 내에 자연적으로 형성되는 반면, 상기 메모리 셀 B은 상기 교차 전극들 b_j 및 c_k 사이에 재료 M2로서 적절한 메모리 재료를 사용함으로써 형성된다. 유사한 구조들이 디스플레이들을 구축하기 위해 사용될 수 있고, 이 경우에 재료 M1 및 재료 M2는 전기적 자극으로 빛을 방사하거나(즉, 빛을 방사하는 복합 중합체) 흡수, 반사 또는 편광에 의해 빛을 변화시킨다(즉, 액정). 명백하게, 상기 볼륨 엘리먼트들 또는 엘리먼트들을 갖는 디스플레이의 경우에, 다시 말하면, 상기 볼륨 엘리먼트들 또는 엘리먼트들의 한 면 상의 세트 내의 전극들 또는 적어도 상기 전극들 사이에 전체적으로 샌드위치된 기능적 매질은 투명하여야 하는데, 하나의 예외적 전극은 상기 샌드위치 배열의 외부 말단에서 가능하다.

전극들 a, b 및 c에 의해 접촉되는 상기 볼륨 엘리먼트를 함께 구성하는 도 8a의 재료 M1 및 재료 M2가 상기 매트릭스 전체로 연장하는 전체 층들로서 형성될 수 있고 볼륨 엘리먼트 내의 선택적인 서로 작용이 일어나는 상기 영역은 물론 그 교차에서의 상기 전극들 사이에 위치될 것이고, 이로써 상기 볼륨 엘리먼트 내의 셀을 정의할 것이다. 그러나, 도 6f, 도 7b 또는 도 7e에서의 실시예들의 경우와 같이, 도 8a에 도시된 상기 종류의 패턴화된 볼륨 엘리먼트들은 보다 복잡한 회로 소자를 실현하기 위해 유리할 것이다. 상기 경우들에서 예를 들어 상기 볼륨 엘리먼트의 일부가 상기 전극들 중 두 개와 두 개 사이에서 다른 부분들로부터 분리될 수 있고, 그 교차에서 가까운 최상위 전극 및 최하위 전극 사이로 연장한다. 다시 말하면, 전극 교차에서의 볼륨 엘리먼트내의 어드레서빌리티는 이 경우에 하나의 셀 볼륨 엘리먼트가 모든 세 개의 전극들의 교차의 상부로 연장하는 영역들에서 활성화될 수 없다는 것을 의미하지는 않는다. 패턴화된 볼륨 엘리먼트는 수직의 트랜지스터 구조의 형태로 셀을 구현할 수 있고, 도 8a에서 도시되는 바와 같이 상기 소스 및 드레인 전극들은 전극들 a 및 c에 의해 형성되는 반면, 전극 b는 상기 게이트 전극을 형성한다. 그 다음에 재료 M1 및 재료 M2가 절연 특성을 가져야만 하는 반면(미도시됨) 반도체성 재료(상기 트랜지스터 채널)가 전극들 a 및 c 사이로 연장할 것이다. 그러므로 본 발명에 따른 디바이스는 본 출원인에 속하는 PCT/NO99/0013에 개시된 상기 종류의 수직의 전계 효과 트랜지스터 구조들을 포함하는 매트릭스들을 구현하기 위해 사용될 수 있다.

만약 본 발명의 내용을 구현하는 장치가 상기 언급된 국제 출원 PCT/NO98/00212에 개시된 상기 장치와 유사한 구조들로 설계된다면, 볼륨 엘리먼트의 적어도 일부분 또는 구성 요소가 외부에 자유롭게 노출될 것이고, 이로써 투명한 전극들의 적어도 하나의 세트의 필요를 제거하고 언급된 바와 같은 카메라 또는 디스플레이 장치들에서 사용하기 위해 매우 적절한 이런 종류의 2차원 매트릭스로 상기 장치를 제조할 것이다.

본 출원인에 속하는 상기 언급된 PCT 출원에서 개시된 바와 같은 유사한 아키텍쳐를 갖는 장치들이 데이터 처리 및 데이터 저장 장치들로만 사용될 것이라면, 그 안에 개시된 바와 같은 이런 장치들은 물론 볼륨 측정의 장치를 형성하기 위해 스택될 수 있다. 그 다음에 상기 매트릭스 내의 전체 볼륨 엘리먼트를 형성하는 또는 각 2차원 매트릭스 내의 분리된 볼륨 엘리먼트들을 형성하기 위해 패턴된 상기 기능적 매질를 포함하는 2차원 매트릭스들은 본 발명에 따른 상기 3차원 장치를 형성하기 위해 적절한 개수, 즉, 그 3차원 스택 내의 각 2차원 매트릭스에 할당된 3 또는 그 이상의 개수의 전극 세트들로 스택될 수 있다. 만약 이런 종류의 장치가 데이터 저장 장치라면, 상기 볼륨 엘리먼트들 내의 상기 기능적 매질은 요구되는 기능을 갖는 볼륨 엘리먼트를 제공하는 전자적 또는 전기적 특성들을 갖는 적절한 무기의 또는 유기의 박막 재료이거나, 물론 선행 기술에서 논의된 바와 같은 인접한 금속 전극을 갖는 자연적인 다이오드 접합부를 형성하는 성능을 갖는 재료들을 포함하는 재료들의 어떤 적절한 결합일 수 있다.

볼륨 엘리먼트 내의 상기 기능적 매질은 상기 데이터 저장 목적을 위해 바람직한 임피던스 특성을 나타내고 특정 볼륨 엘리먼트 또는 그 셀을 유일하게 어드레싱하기 위한 선택된 전극들에 인가되는 전압으로써 임피던스 값의 영구적인 설정, 검출 및 판독을 허용하는 재료에 기초할 것이다. 볼륨 엘리먼트들의 상기 기능적 매질은 또한 무기의 또는 유기의 박막일 수 있고, 후자의 경우 매우 적절하게는 PVDF-TFE-유형의 공중합체(polyvinylidenedifluoride-trifluoroethylene copolymer)인 일렉트릿 재료, 또는 강유전성 재료와 같은 편광 가능한 재료에 의해 제공될 수 있다. 상기 재료들은 수동 어드레싱 가능한 매트릭스들 내에 데이터를 저장하기에는 적절하지만, 그 경우에 특정한 셀 또는 볼륨 엘리먼트에 각각 선택된 워드 및 비트 선을 통한 기록 및 판독 과정들은 선택되지 않은 워드 및 비트 선들을 형성하는 다른 것들의 접지 및/또는 바이어싱을 요할 수 있고, 이 경우에 본 발명의 원리들을 구현하는, 각 셀에서 세 개 또는 그 이상의 단자들을 갖는 장치들이 유리할 것이다. 유사한 고려 사항들이 예를 들어 능동 메모리 장치들에 적용되는데, 여기서 각 메모리 셀들은 선행 기술의 SRAM 및 DRAM 장치들의 경우인 또는 예를 들어 적어도 하나의 트랜지스터 및 적어도 하나의 강유전성 캐패시터를 포함하는 메모리 셀들을 갖는 강유전성 데이터 저장 장치들과 같은 능동 및 수동 원리들을 결합하는 셀들을 갖는 메모리를 갖는 하나 또는 그 이상의 트랜지스터들을 포함하고 다시 그 볼륨 엘리먼트 또는 메모리 셀이 본 발명의 원리들을 구현하는 세 개 또는 그 이상의 단자들을 갖는 장치로서 제공될 수 있다.

Claims

하나 이상의 볼륨 엘리먼트들을 포함하는 장치에 어드레서빌리티(addressability)를 제공하기 위한 디바이스로서,

상기 하나 이상의 볼륨 엘리먼트들은, 개별적이거나 결합된 형태로 세 개 이상의 단자들을 갖는 분리된 메모리 셀들, 다이오드들, 트랜지스터들, 스위칭 소자들, 센서들 및 검출기들에 해당하고,

상기 볼륨 엘리먼트 또는 볼륨 엘리먼트들은 상기 디바이스와 함께 상기 장치에서 이차원 또는 삼차원 매트릭스의 일부를 형성하며,

상기 볼륨 엘리먼트는 상기 볼륨 엘리먼트 재료의 전자적 또는 전기적 특성에 따라 데이터 저장 또는 데이터 처리 또는 신호 처리 기능을 갖는 하나 이상의 셀들을 포함하고,

상기 볼륨 엘리먼트에 선택적인 전기적 연결을 설정함으로써 상기 디바이스는 상기 볼륨 엘리먼트 내의 특정 위치로의 어드레서빌리티를 제공하고, 상기 볼륨 엘리먼트가 하나 이상의 셀들을 포함하는 경우에는, 상기 볼륨 엘리먼트의 특정 셀로의 어드레서빌리티를 제공하며,

상기 특정 볼륨 엘리먼트 또는 상기 볼륨 엘리먼트의 특정 셀의 선택은 상기 디바이스에 의해 형성된 세 개 이상의 전극들에 반드시는 아니지만 동시에 전기적 연결을 제공하고, 상기 전극들에 인접한 영역에서 선택적 상호작용을 야기시키도록 상기 볼륨 엘리먼트를 상기 전극들에 접촉시킴으로써 이루어지고, 상기 인접한 영역은 상기 볼륨 엘리먼트에서 셀을 형성하여 서로 작용하는, 상기 어드레서빌리티를 제공하기 위한 수단에 있어서,

상기 디바이스는 적어도 세 개의 전극 세트들을 포함하고,

상기 각각의 전극 세트는 상기 매트릭스의 부가적 부분을 형성하는 각각의 이-차원적 평면 전극층에서 서로 실질적으로 평행한 관계로 제공되는 다수의 전극들을 포함하며, 상기 전극층들은 실질적으로 서로 평행한 평면이며,

하나의 층에서 상기 전극은 상기 하나의 층 상에서 가까이 이웃하는 층들의 전극들 방향의 수직으로 투영된 각도에 대해 임의의 각도로 지향되어, 상기 가까이 이웃하는 층들의 전극들의 상기 세트들은 서로 비-직교 관계를 나타내고,

볼륨 엘리먼트의 상기 영역과 접촉하는 상기 전극들은 상기 볼륨 엘리먼트와 접촉하는 상기 각각의 전극 세트들의 세 개 이상의 전극들을 교차시킴으로서 형성되어, 임의의 경우 상기 볼륨 엘리먼트의 상기 셀 또는 셀들은 상기 세 개 이상의 전극들 교차부 또는 전극들 사이에서 상기 볼륨 엘리먼트 내부에 위치하고,

셀의 선택적인 어드레싱은 상기 전극 세트들 각각의 선택된 전극에 동시에 또는 사전 결정된 어드레싱 프로토콜에 의해 정해진 일시적인 순서로 전류 또는 전압을 인가함으로써 이루어지는, 어드레서빌리티 제공 디바이스.
삭제
제 1 항에 있어서,

상기 매트릭스 내의 전극 세트는 실질적으로 수직인 축을 중심으로 적어도 상기 가까이 이웃하는 전극 세트들에 대해 주어진 각도 또는 각도들 만큼 회전되도록 제공되어, 상기 가까이 이웃하는 전극 세트들 내에서 등각으로 중첩되는 전극들이 존재하지 않는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 매트릭스 내의 모든 전극 세트들은 실질적으로 수직인 축을 중심으로, 주어진 각도 또는 각도들만큼 서로 회전되도록 제공되어, 임의의 다른 전극 세트에서 등각으로 중첩되는 전극들이 존재하지 않는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 4 항에 있어서,

상기 전극 세트 및 후속하는 가까이 이웃하는 전극 세트 사이의 상기 주어진 각도는 2π/mㆍN 또는 360°/mN이고, 상기 N은 셀 내의 단자들의 개수이고, m은 m ≤N인 정수인 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 전극 세트들은 세 개의 전극 세트들이고, 상기 세 개의 전극 세트들은 세 개의 단자들을 갖는 셀들에 전기적 연결을 제공하는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 전극 세트들은 네 개의 전극 세트들이고, 상기 네 개의 전극 세트들은 네 개의 단자들을 갖는 셀들에 전기적 연결을 제공하는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 전극 세트들은 세 개의 전극 세트들이고, 상기 세 개의 전극 세트들은 두 개의 단자들을 각각 갖는 적어도 두 개의 셀들에 전기적 연결을 제공하는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 각각의 전극 세트 내에 제공되는 상기 전극들의 개수는 상기 매트릭스 내에서 어드레싱 가능한 셀들의 개수를 최대화하기 위해, 상기 매트릭스 내의 셀들의 개수와 기하학적인 배열에 관련하여 선택되는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 9 항에 있어서,

상기 각각의 전극 세트 내에 제공되는 상기 스트립 형태의 전극들의 개수는 상기 매트릭스 내에서 셀의 어드레싱이 가능하도록 선택되는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 매트릭스내 볼륨 엘리먼트 내의 상기 각 셀은 적어도 두 개의 단자들을 구비하고,

상기 전극 층들, 및 상기 볼륨 엘리먼트를 형성하는 상기 층 또는 층들을 샌드위치 배열로 제공함으로써 전극은 적어도 하나의 볼륨 엘리먼트 층의 표면과 인터페이싱 관계로 인접하여, 각 전극 층 내의 상기 스트립 형태 전극들 사이의 상기 교차부는 상기 볼륨 엘리먼트 내에 셀을 형성하는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 11 항에 있어서,

상기 교차 전극 및 상기 교차에 의해 형성된 셀 사이에 다이오드 접합부를 더 포함하는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 1 항에 있어서,

상기 볼륨 엘리먼트 내의 하나 이상의 셀들은 적어도 하나의 트랜지스터 구조를 포함하고,

적어도 두 개의 전극 세트들에서 적어도 하나의 전극은 각각 상기 적어도 하나의 트랜지스터 구조의 단자들과 접촉하는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
제 13 항에 있어서,

상기 하나 이상의 볼륨 엘리먼트는 하나 이상의 트랜지스터 구조를 포함하고,

상기 적어도 두 개의 전극 세트들에서 적어도 하나의 전극은 각각 상기 트랜지스터들의 단자들을 통하여 상기 트랜지스터들과 서로 전기적으로 연결되는 것을 특징으로 하는 어드레서빌리티 제공 디바이스.
청구항 제 1 항에 따른 어드레서빌리티 제공 디바이스를 포함하는 데이터 저장, 데이터 처리, 및 신호 처리 또는 감지 및 검출용 장치로서,

상기 디바이스는 상기 하나 이상의 볼륨 엘리먼트들과 함께 상기 장치 내에서 2차원적 또는 3차원적 매트릭스의 일부를 형성하고, 상기 볼륨 엘리먼트는 상기 볼륨 엘리먼트 재료의 전자적 또는 전기적 특성들에 따라 데이터 저장, 데이터 처리 또는 신호 처리 기능을 갖는 하나 이상의 셀들을 포함하며, 상기 장치는 이런 종류의 하나 이상의 매트릭스를 포함하는, 상기 장치에 있어서,

상기 매트릭스들은 스택 배열로 제공됨으로써, 상기 장치는 상기 스택에서 각각의 매트릭스의 기능에 의해 주어지는 바와 같이 데이터 저장, 데이터 처리 또는 신호 처리를 위한 스택 매트릭스들의 볼륨 측정 구조를 형성하는 것을 특징으로 하는 데이터 저장, 데이터 처리, 및 신호 처리 또는 감지 및 검출용 장치.
삭제