KR102342308B1 - 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자 - Google Patents

메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자 Download PDF

Info

Publication number
KR102342308B1
KR102342308B1 KR1020180131714A KR20180131714A KR102342308B1 KR 102342308 B1 KR102342308 B1 KR 102342308B1 KR 1020180131714 A KR1020180131714 A KR 1020180131714A KR 20180131714 A KR20180131714 A KR 20180131714A KR 102342308 B1 KR102342308 B1 KR 102342308B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrodes
crystal cell
voltage
memory device
Prior art date
Application number
KR1020180131714A
Other languages
English (en)
Other versions
KR20200048990A (ko
Inventor
이현준
곽진석
노희연
최규진
Original Assignee
재단법인대구경북과학기술원
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원, 영남대학교 산학협력단 filed Critical 재단법인대구경북과학기술원
Priority to KR1020180131714A priority Critical patent/KR102342308B1/ko
Publication of KR20200048990A publication Critical patent/KR20200048990A/ko
Application granted granted Critical
Publication of KR102342308B1 publication Critical patent/KR102342308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자가 개시된다. 메모리 셀 유닛은 양단 전극 및 상기 양단 전극 사이에 위치하고, 상기 양단 전극에 인가되는 전압에 따라 장축방향이 변화되며, 상기 장축방향의 변화에 따라 상기 양단 전극 간에 서로 다른 저항을 발생시키는 액정셀을 포함하여 다중 저항의 멀티-레벨 특성을 갖는다.

Description

메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자{MEMORY CELL UNIT, SWITCHING RESISTANCE MEMORY DEVICE AND NEUROMORPHIC DEVICE INCLUDING THE SAME}
본 발명은 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자에 관한 것으로서, 더욱 상세하게는 액정셀을 이용한 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌싱경모사 소자에 관한 것이다.
현대 정보 통신사회는 문자, 음성 및 영상 등을 복합적으로 이용한 쌍방향 통신을 교환하기 위하여 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자를 필요로 한다. 그러나, 현재의 저장장치 중에서 휘발성 메모리의 성장은 그 한계에 다다랐다는 분석과 이를 대체할 차세대 메모리의 개발에 박차를 가하고 있다. 이러한 경제적/산업적인 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다 커지고 있다.
비휘발성 메모리 소자 중 저항변화 메모리 소자(ReRAM; Resistive Random Access Memory Device)는 외부 전압을 가함으로써 물질의 전기저항을 변화시켜 그 저항차이를 On/Off로 이용하는 비휘발성 메모리 소자로서, 다른 종류의 비휘발성 메모리에 비해서 간단한 구조로 인해 높은 집적도를 구현할 수 있어 DRAM과 플래쉬 메모리 중심의 현재 메모리 소자 시장을 대체할 차세대 비휘발성 기억소자 후보 가운데 하나이다.
저항변화 메모리 소자는 여러 가지 물질과 구조로 구현될 수 있으나, 넓게 보아서 바이너리 산화물(binary oxides)계열, 망간이 함유된 페로브스카이트 산화물, 그리고 금속이 소량 도핑된 페로브스카이트 산화물의 3종류로 구분할 수 있다. 이 가운데 산화물 계열의 물질을 이용한 소자의 개발은 비휘발성 메모리의 집적도를 한층 높여서 새로운 메모리 소자의 시장을 열고 여러 종류의 전자기기의 성능을 비약적으로 향상시킬 것으로 기대되고 있다.
그러나, 저항변화 메모리 소자에 적용되는 산화물 계열은 PVD, CVD 및 기타 스퍼터링 방법에 의해 형성되는 박막 형태로, 전체 공정이 복잡하고 고진공의 조건을 요구하기 때문에 생산단가가 높으며, 재현성을 확보하기 어려울뿐만 아나라 초고집적화가 용이하지 않다.
또한, 종래의 산화물 계열의 저항변화 메모리 소자는 입력 전압에 대한 출력 저항의 선형성 구현에 어려움이 있어, 최근 각광받고 있는 인공지능(artificial intelligence) 기능을 갖는 회로 또는 칩, 신경 네트워크(neural network)로 동작하는 회로 또는 칩 등에 적용될 수 없다.
본 발명의 일측면은 비교적 낮은 표면 배향력을 갖는 액정셀을 양단 전극 사이에 주입하여 액정셀의 배향 변화에 의한 다중 저항의 멀티-레벨 특성을 갖는 메모리 셀 유닛을 제공한다.
본 발명의 다른 측면은 상기 메모리 셀 유닛을 포함하는 스위칭 저항 메모리 소자를 제공한다.
본 발명의 또 다른 측면은 상기 스위칭 저항 메모리 소자가 적용되는 뇌신경모사 소자를 제공한다.
상기 과제를 해결하기 위한 메모리 셀 유닛은 양단 전극 및 상기 양단 전극 사이에 위치하고, 상기 양단 전극에 인가되는 전압에 따라 장축방향이 변화되며, 상기 장축방향의 변화에 따라 상기 양단 전극 간에 서로 다른 저항을 발생시키는 액정셀을 포함한다.
한편, 상기 액정셀은, 상기 양단 전극에 전압이 인가되는 경우, 표면액정의 움직임을 가능하게 하는 배향력을 갖는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, 0 내지 10-8J/m2 사이의 배향력을 갖는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, PMMA, PVA 및 Polystyrene 중 어느 하나로 구성되는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, 구동 환경 온도 이하의 유리 전이(glass transition) 온도를 갖는 물질로 구성되는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, 상기 양단 전극에 인가되는 전압에 의한 전기장의 방향으로 회전하는 양의 액정, 상기 전기장의 방향과 반대 방향으로 회전하는 음의 액정 및 상기 양단 전극에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정 중 어느 하나로 구현될 수 있다.
또한, 본 발명의 스위칭 저항 메모리 소자는 하부 기판, 상기 상부 기판 및 상기 하부 기판 중 적어도 하나에 형성되는 양단 전극 및 상기 양단 전극에 의해 형성되는 메모리 셀을 구성하고, 상기 양단 전극에 인가되는 전압에 따라 장축방향이 변화되며, 상기 장축방향에 따라 상기 메모리 셀에 서로 다른 저항을 발생시키는 액정셀을 포함한다.
한편, 상기 액정셀은, 상기 양단 전극에 제1 전압이 인가되는 경우, 상기 메모리 셀에서 상기 제1 전압에 의한 전기장의 세기 및 방향에 따라 상기 장축방향이 회전된 상태를 유지하여 상기 양단 전극 간에 제1 저항을 발생시키고, 상기 양단 전극에 상기 제1 전압보다 높은 제2 전압이 인가되는 경우, 상기 메모리 셀에서 상기 제2 전압에 의한 전기장의 세기 및 방향에 따라 상기 장축방향이 회전된 상태를 유지하여 상기 양단 전극 간에 제2 저항을 발생시켜 다중 저항의 멀티-레벨 특성을 갖는 것을 특징으로 할 수 있다.
또한, 상기 액정셀은, 상기 양단 전극에 전압이 인가되지 않는 초기화/리셋 상태에서는 상기 메모리 셀에 상기 장축방향이 일방향으로 배향되도록 분포되거나, 상기 장축방향이 랜덤하도록 분포되어 있는 것을 특징으로 할 수 있다.
또한, 상기 양단 전극은, 상기 상부 기판 및 상기 하부 기판에 대각 구조로 형성되어 정사각형 형상의 상기 메모리 셀을 구성할 수 있다.
또한, 상기 양단 전극은, 상기 상부 기판 및 상기 하부 기판 중 어느 하나의 기판에 형성되고, 상기 액정셀은, 상기 양단 전극에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정으로 형성될 수 있다.
또한, 상기 액정셀은, 상기 양단 전극에 전압이 인가되는 경우, 표면액정의 움직임을 가능하게 하는 배향력을 갖는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, 0 내지 10-8J/m2 사이의 배향력을 갖는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, PMMA, PVA 및 Polystyrene 중 어느 하나로 구성되는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, 구동 환경 온도 이하의 유리 전이(glass transition) 온도를 갖는 물질로 구성되는 배향막이 형성될 수 있다.
또한, 상기 액정셀은, 상기 양단 전극에 인가되는 전압에 의한 전기장의 방향으로 회전하는 양의 액정, 상기 전기장의 방향과 반대 방향으로 회전하는 음의 액정 및 상기 양단 전극에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정 중 어느 하나로 구현될 수 있다.
또한, 스위칭 저항 메모리 소자를 포함하는 뇌신경모사 소자(neuromorphic device)일 수 있다.
본 발명에 따르면 비교적 낮은 표면 배향력을 갖는 액정셀을 이용하여 다중 저항의 멀티-레벨 특성을 가지며, 입력 전압에 대한 출력 저항의 선형성을 갖는 메모리 셀 유닛을 구현할 수 있다.
또한, 상기 메모리 셀 유닛을 이용하여 멀티-레벨 특성을 갖는 스위칭 저항 메모리 소자를 구현할 수 있으며, 종래의 LCD 디스플레이 패널에서 색 필터만을 제거하는 방식으로 간단히 구현할 수 있다.
또한, 상기 스위칭 저항 메모리 소자는 입력 전압에 대한 출력 저항의 선형성을 확보하여 다양한 전자소자, 논리소자 등에 적용될 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 메모리 셀 유닛을 개략적으로 도시한 도면이다.
도 2는 도 1b 및 도 1c의 경우 양단 전극 간에 발생하는 저항을 측정한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자를 간략히 도시한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 스위칭 저항 메모리 소자를 간략히 도시한 도면이다.
도 5 내지 도 10은 본 발명의 스위칭 저항 메모리 소자에서의 저항 유도 방법의 다양한 예를 개략적으로 도시한 도면이다.
도 11은 액정셀이 양의 액정 또는 음의 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 상부 기판의 일 예를 도시한 도면이다.
도 12는 액정셀이 양의 액정 또는 음의 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 하부 기판의 일 예를 도시한 도면이다.
도 13은 도 11 및 도 12에 도시된 상부 기판 및 하부 기판이 접하는 경우 형성되는 메모리 셀을 도시한 도면이다.
도 14는 액정셀이 주파수 의존 유전율 이방성 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 상부 기판의 일 예를 도시한 도면이다.
도 15는 액정셀이 주파수 의존 유전율 이방성 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 하부 기판의 일 예를 도시한 도면이다.
도 16은 도 14 및 도 15에 도시된 상부 기판 및 하부 기판이 접하는 경우 형성되는 메모리 셀을 도시한 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예와 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 메모리 셀 유닛을 개략적으로 도시한 도면이고, 도 2는 도 1b 및 도 1c의 경우 양단 전극 간에 발생하는 저항을 측정한 그래프이다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 메모리 셀 유닛(1)은 양단 전극(11, 13) 및 양단 전극(11, 13) 사이에 위치하는 액정셀(20)을 포함할 수 있다.
양단 전극(11, 13)은 전압이 인가되는 경우, 그 사이에 전기장(electric field)을 발생시킬 수 있다. 이러한 양단 전극(11, 13)의 구현은 특정한 기술로 한정하지 않으며, 예를 들면, 구리 또는 백금으로 구현될 수 있다.
액정셀(20)은 양단 전극(11, 13) 사이에 일방향 또는 랜덤하게 배향되도록 분포될 수 있다. 액정셀(20)은 양단 전극(11, 13) 사이에 위치하여 양단 전극(11, 13)에 전압이 인가되는 경우, 저항을 발생시킬 수 있다. 이러한 액정셀(20)의 구현은 특정한 기술로 한정하지 않으며, 예를 들면, TN ECB(electrically controllable birefringence) cell 또는 TN OCB(optically compensated bend) cell로 구현될 수 있다.
액정셀(20)은 양단 전극(11, 13) 사이에 발생하는 전기장의 방향 및 세기에 따라 회전할 수 있다. 액정셀(20)은 양단 전극(11, 13)에 인가되는 전압에 의한 전기장의 방향으로 회전하는 양의 액정 또는 전기장의 방향과 반대 방향으로 회전하는 음의 액정으로 구현될 수 있다. 또는, 액정셀(20)은 양단 전극(11, 13)에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정으로 구현될 수 있다.
일반적으로 액정셀(20)은 장축방향(m)과 단축방향 간의 유전율이 다르기 때문에 양단 전극(11, 13) 사이에서의 장축방향(m)의 배향에 따른 저항을 발생시킬 수 있다. 본 발명의 일 실시예에 따른 메모리 셀 유닛(1)은 액정셀(20)의 배향 변화에 따라 양단 전극(11, 13) 사이의 저항 또는 유전율을 변화시킬 수 있다.
이를 위해, 액정셀(20)은 비교적 작은 배향력을 갖는 배향막이 형성될 수 있다. 액정셀(20)은 양단 전극(11, 13)에 전압이 인가되더라도 표면액정의 움직임이 불가능하게하는 배향막이 형성되는 것이 일반적이다. 즉, 일반적인 액정셀(20)은 표면액정을 잡고 있는 배향력이 크기 때문에, 양단 전극(11, 13)에 전압이 인가되는 경우, 표면액정은 움직이지 않고 벌크액정만이 전기장의 방향 및 세기에 따라 움직이게 되며, 양단 전극(11, 13)에 인가되는 전압이 제거되는 경우, 벌크액정은 표면액정의 배향력에 의해 초기 상태로 되돌아가게 된다.
본 실시예에서 액정셀(20)은 양단 전극(11, 13)에 전압이 인가되는 경우, 표면액정의 움직임을 가능하게 하는 배향력을 갖는 배향막이 형성될 수 있다. 예를 들면, 액정셀(20)은 0 내지 10-8J/m2 사이의 배향력을 갖는 배향막이 형성될 수 있으며, PMMA, PVA 및 Polystyrene 중 어느 하나의 물질로 구성되는 배향막이 형성될 수 있다.
또한, 액정셀(20)은 메모리 셀 유닛(1)의 구동 환경 온도보다 낮은 유리 전이(glass transition) 온도(Tg)를 갖는 배향막이 형성될 수 있다. 예를 들면, 메모리 셀 유닛(1)의 구동 환경 온도가 50℃인 경우, 액정셀(20)은 Tg가 50℃ 이하인 물질로 구성되는 배향막이 형성될 수 있으며, 또는, 메모리 셀 유닛(1)의 구동 환경 온도가 80℃인 경우, 액정셀(20)은 Tg가 80℃ 이하인 물질로 구성되는 배향막이 형성될 수 있다.
따라서, 액정셀(20)은 양단 전극(11, 13)에 전압이 인가되는 경우, 표면액정 및 벌크액정이 모두 전기장의 방향 및 세기에 따라 움직일 수 있으며, 양단 전극(11, 13)에 인가되는 전압이 제거되는 경우, 초기 상태로 되돌아가지 않고 현 상태(안정 상태)를 유지할 수 있다.
이처럼, 액정셀(20)은 양단 전극(11, 13) 사이에 발생하는 전기장의 방향 및 세기에 따라 장축방향(m)이 변화되며, 장축방향(m)의 변화에 따라 양단 전극(11, 13) 간에 서로 다른 저항을 발생시켜 다중 저항의 멀티-레벨 특성을 구현할 수 있다.
예를 들면, 도 1a는 양단 전극(11, 13)에 전압이 인가되지 않는 초기화/리셋 상태일 수 있으며, 이와 같은 경우, 액정셀(20)은 양단 전극(11, 13) 사이에서 장축방향(m)이 일방향으로 배향되도록 분포되거나, 장축방향(m)이 랜덤하도록 분포될 수 있다.
도 1b는 양단 전극(11, 13)에 제1 전압이 인가되는 상태일 수 있으며, 이와 같은 경우, 액정셀(20)은 제1 전압에 의한 전기장의 세기 및 방향에 따라 장축방향(m)이 회전될 수 있다.
또한, 도 1b와 같이 액정셀(20)의 장축방향(m)이 회전된 상태에서 양단 전극(11, 13)에 제1 전압이 인가되지 않더라도 액정셀(20)은 도 1a와 같은 초기화/리셋 상태로 되돌아가지 않고 현 상태를 유지할 수 있다.
도 1c는 양단 전극(11, 13)에 제1 전압 보다 높은 제2 전압이 인가되는 상태일 수 있으며, 이와 같은 경우, 액정셀(20)은 제2 전압에 의한 전기장의 세기 및 방향에 따라 장축방향(m)이 회전될 수 있다. 이때, 도 1b와 도 1c를 비교하면 양단 전극(11, 13)에 인가되는 전압의 크기에 따라 액정셀(20)의 회전 각도가 달라짐을 확인할 수 있다.
도 1c와 같이 액정셀(20)의 장축방향(m)이 회전된 상태에서 양단 전극(11, 13)에 제2 전압이 인가되지 않더라도 액정셀(20)은 도 1a와 같은 초기화/리셋 상태로 되돌아가지 않고 현 상태를 유지할 수 있다.
도 2를 참조하면, 양단 전극(11, 13)에 제1 전압을 인가한 경우, 액정셀(20)에 의해 양단 전극(11, 13) 간에 제1 저항 상태가 발현되고, 양단 전극(11, 13)에 제2 전압을 인가하는 경우, 액정셀(20)에 의해 양단 전극(11, 13) 간에 저항 상태가 변화되어 제2 저항 상태가 발현될 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 메모리 셀 유닛(1)은 양단 전극(11, 13)에 인가되는 전압의 크기에 따라 양단 전극(11, 13)에서 발생하는 저항을 변화시킬 수 있다. 즉, 본 발명의 일 실시예에 따른 메모리 셀 유닛(1)은 다중 저항의 멀티-레벨 특성을 가질 수 있으며, 이로 인해 멀티 레벨의 스위칭 가능한 저항변화 메모리 소자(RAM)에 적용될 수 있다.
도 3은 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자를 간략히 도시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자(100)는 상부 기판 및 하부 기판에 각각 형성되는 양단 전극(111, 113) 및 양단 전극(111, 113)에 의해 형성되는 메모리 셀(115)로 구성될 수 있다. 이하, 설명의 편의를 위해 도 3에서 세로 방향 전극(1, 2, 3, 4, ??)을 상부 기판에 형성된 것으로 간주하여 상부 전극(111)이라 하고, 가로 방향 전극(A, B, C, ??)을 하부 기판에 형성된 것으로 간주하여 하부 전극(113)이라 한다.
상부 전극(111) 및 하부 전극(113)은 전압이 인가되는 경우, 상부 전극(111) 간에, 하부 전극(113) 간에 또는 상부 전극(111)과 하부 전극(113) 사이에 전기장(electric field)을 발생시킬 수 있다. 이러한 상부 전극(111) 및 하부 전극(113)의 구현은 특정한 기술로 한정하지 않으며, 예를 들면, 구리 또는 백금으로 구현될 수 있다.
상부 전극(111) 및 하부 전극(113)은 후술하는 메모리 셀(115)의 유전율 특성에 따라 각각 상부 기판 및 하부 기판에 형성되거나, 상부 기판 및 하부 기판 중 어느 하나에만 형성될 수 있다. 이와 관련하여 구체적인 설명은 후술한다.
상부 전극(111) 및 하부 전극(113)이 상부 기판 및 하부 기판에 각각 형성되는 경우, 대각으로 형성되거나, 또는, 비대칭적으로 형성될 수 있다.
메모리 셀(115)은 도 1a 내지 도 1c에 도시된 본 발명의 일 실시예에 따른 메모리 셀 유닛(1)이 적용될 수 있다. 즉, 메모리 셀(115)은 도 1a 내지 도 1c에 도시된 바와 같이 액정셀(20)로 구성될 수 있다. 메모리 셀(115)은 상부 전극(111) 또는 하부 전극(113)에 인가되는 전압에 따라 서로 다른 저항을 발생시키는 멀티 레벨 특성을 가질 수 있으며, 메모리 셀(115)에 대한 구체적인 설명은 상술한 것으로 대체한다. 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자(100)는 이러한 메모리 셀(115)에 의해 저항 상태가 변화되는 현상을 이용하여 메모리 동작을 구현할 수 있다.
본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자(100)는 LCD 디스플레이 패널에서 색 필터를 제거하여 구현될 수 있다. LCD 디스플레이 패널은 각 픽셀에 주입되는 액정셀의 배열 변화로 생기는 빛의 투과율 차이를 이용하여 화면에 원하는 화상을 표시할 수 있다. 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자(100)는 종래의 LCD 디스플레이 패널에서 상부 전극(111) 및 하부 전극(113)에 의해 형성되는 직사각형 형태의 픽셀을 메모리 셀(115)로 활용할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 스위칭 저항 메모리 소자를 간략히 도시한 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 스위칭 저항 메모리 소자(100')는 도 3에 도시된 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자(100)와 비교하여 메모리 셀(115')이 직사각형 형상이 아닌 정사각형 형상으로 구현된다는 점에서 차이가 있으며, 나머지 다른 특징은 동일하다.
본 발명의 다른 실시예에 따른 스위칭 저항 메모리 소자(100')는 도 3에 도시된 본 발명의 일 실시예에 따른 스위칭 저항 메모리 소자(100)와 비교하여 하부 전극(113)을 2 배 증가시켜 정사각형 형태의 메모리 셀(115')을 형성할 수 있다. 이와 같은 정사각형 형태의 메모리 셀(115')은 직사각형 형태에 비해 높은 집적도를 가질 수 있다.
도 5 내지 도 10은 본 발명의 스위칭 저항 메모리 소자에서의 저항 유도 방법의 다양한 예를 개략적으로 도시한 도면이다.
본 발명에 따른 스위칭 저항 메모리 소자(100)는 도 3에 도시된 바와 같이 상부 전극(111) 및 하부 전극(113)에 의해 형성되는 직사각형 형태의 메모리 셀(115)에 의한 저항 변화 또는 도 4에 도시된 바와 같이 상부 전극(111) 및 하부 전극(113)에 형성되는 정사각형 형태의 메모리 셀(115')에 의한 저항 변화에 도 5 내지 도 10에 도시된 바와 같은 방식으로 발생하는 저항 변화를 포함할 수 있다.
도 5 내지 도 10에서 빗 금친 직사각형 형태는 전압이 인가되는 상태의 전극을 나타내고, 검정색으로 칠해진 직사각형 형태는 전압이 인가되지 않는 상태의 전극을 나타내며, 그 사이의 대시는 액정셀을 나타낸다.
도 5를 참조하면, 가로 방향의 전극에 대하여, 두 개의 전극 사이에 주입되는 액정셀에 의해 저항 변화가 발생할 수 있다.
도 6을 참조하면, 대각 배치되는 가로 방향의 전극 및 세로 방향의 전극 사이에 주입되는 액정셀에 의해 저항 변화가 발생할 수 있다.
도 7 및 도 8을 참조하면, 대각 배치되는 가로 방향의 전극 및 세로 방향의 전극 사이에 주입되는 액정셀에 있어서, 선형 방향, 직선 방향, 또는 마주보는 방향의 전극에 전압을 인가하여 다중 레벨의 저항 변화를 유도할 수 있다.
도 9 및 도 10을 참조하면, 대각 배치되는 가로 방향의 전극 및 세로 방향의 전극 사이에 주입되는 액정셀에 있어서, 대각 또는 곡률의 전기장을 발생시킬 수 있으며, 대각 또는 곡률의 전기장에 의한 액정셀의 배향 변화에 의해 저항 변화가 발생할 수 있다.
도 11은 액정셀이 양의 액정 또는 음의 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 상부 기판의 일 예를 도시한 도면이고, 도 12는 액정셀이 양의 액정 또는 음의 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 하부 기판의 일 예를 도시한 도면이며, 도 13은 도 11 및 도 12에 도시된 상부 기판 및 하부 기판이 접하는 경우 형성되는 메모리 셀을 도시한 도면이다.
본 발명의 스위칭 저항 메모리 소자에서 메모리 셀에 주입되는 액정셀은 전기장의 방향으로 회전하는 양의 액정 또는 전기장의 방향과 반대 방향으로 회전하는 음의 액정으로 구현될 수 있다. 이와 같은 경우, 메모리 셀은 4 개의 전극이 필요하다. 즉, 본 발명의 스위칭 저항 메모리 소자는 상부 기판 및 하부 기판에 각각 양단 전극을 형성하며, 일예로, 상부 기판에 형성되는 전극에 전압을 인가하여 액정셀을 회전시켜 저항을 변화시키며, 하부 기판에 형성되는 전극에 전압을 인가하여 회전된 액정셀을 다시 되돌릴 수 있다.
도 11을 참조하면, 상부 기판은 세로 방향의 상부 전극(111)이 구비되고, 상부 전극(111) 사이에는 저항 회로가 구비되어 메모리 트랜지스터를 구현할 수 있다. 여기서, 저항 회로는 액정셀에 해당한다. 상부 전극(111)은 게이트 전극일 수 있으며, 데이터 라인은 드레인 전극 또는 소스 전극 중 하나와 연결될 수 있다.
예를 들면, 상부 전극(111)에 전압을 인가하는 경우, 메모리 셀(115)을 구성하는 액정셀의 배향 변화에 의해 특정 값을 갖는 저항이 발생할 수 있다. 이때, 데이터 라인에 신호가 인가되는 경우 메모리 셀(115)에 데이터가 입력될 수 있을 것이다.
도 12를 참조하면, 하부 기판은 가로 방향의 하부 전극(113)이 구비될 수 있다. 하부 전극(113)은 게이트 전극일 수 있으며, 데이터 라인은 드레인 전극 또는 소스 전극 중 하나와 연결될 수 있다.
도 13을 참조하면, 상부 기판 및 하부 기판이 접하는 경우 상부 전극(111) 및 하부 전극(113)에 의해 메모리 셀(115)이 형성될 수 있다. 설명의 편의를 위해 도 11 및 도 12에 각각 도시된 트랜지스터의 전극 라인은 생략하였다.
도 14는 액정셀이 주파수 의존 유전율 이방성 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 상부 기판의 일 예를 도시한 도면이고, 도 15는 액정셀이 주파수 의존 유전율 이방성 액정으로 구현되는 경우, 본 발명의 스위칭 저항 메모리 소자를 구성하는 하부 기판의 일 예를 도시한 도면이며, 도 16은 도 14 및 도 15에 도시된 상부 기판 및 하부 기판이 접하는 경우 형성되는 메모리 셀을 도시한 도면이다.
본 발명의 스위칭 저항 메모리 소자에서 메모리 셀에 주입되는 액정셀은 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정으로 구현될 수 있다. 이와 같은 경우, 메모리 셀은 2 개의 전극만으로도 메모리 동작을 구현할 수 있다. 즉, 본 발명의 스위칭 저항 메모리 소자는 상부 기판 및 하부 기판 중 어느 하나에 양단 전극을 형성하며, 일예로, 상부 기판에만 양단 전극을 형성하고, 양단 전극에 양의 주파수를 발생시켜 액정셀을 회전시키고, 양단 전극에 음의 주파수를 발생시켜 회전된 액정셀을 다시 되돌릴 수 있다. 이하, 상부 기판에만 전극이 형성된 것을 예로 들어 설명한다.
도 14를 참조하면, 상부 기판은 세로 방향의 상부 전극(111)이 구비되고, 상부 전극(111)과 양단 전극을 이루는 공통 전극이 구비될 수 있다. 상부 전극(111)은 게이트 전극일 수 있으며, 데이터 라인은 드레인 전극 또는 소스 전극 중 하나와 연결될 수 있다.
도 15를 참조하면, 하부 기판은 상부 기판에 형성되는 양단 전극에 의해 메모리 셀(115)을 형성하는 저항 회로가 구비될 수 있다. 저항 회로는 액정셀에 해당한다.
도 16을 참조하면, 상부 기판 및 하부 기판이 접하는 경우, 상부 전극(111) 및 공통 전극에 의해 메모리 셀(115)이 형성될 수 있으며, 그 사이에는 저항 회로, 즉, 액정셀이 위치할 수 있다.
예를 들면, 상부 전극(111) 및 공통 전극에 전압을 인가하는 경우, 메모리 셀(115)을 구성하는 액정셀의 배향 변화에 의해 특정 값을 갖는 저항이 발생할 수 있다. 이때, 데이터 라인에 신호가 인가되는 경우 메모리 셀(115)에 데이터가 입력될 수 있을 것이다.
이와 같이, 본 발명에 따른 스위칭 저항 메모리 소자는 비교적 낮은 표면 배향력을 갖는 액정셀을 이용하여 다중 저항의 멀티-레벨 특성을 갖는 메모리 셀을 이용하여 입력 전압에 대한 출력 저항의 선형성을 구현할 수 있다.
이에 따라, 본 발명에 따른 스위칭 저항 메모리 소자는 다양한 전자소자, 논리소자 등에 적용될 수 있다. 예를 들면, 본 발명에 따른 스위칭 저항 메모리 소자는 시냄스 소자(synapse device)에 적용될 수 있고, 시냅스 소자는 뇌신경모사 소자(neuromorphic device)에 적용될 수 있다.
또한, 인공지능(artificial intelligence) 기능을 갖는 회로 또는 칩, 신경 네트워크(neural network)로 동작하는 회로 또는 칩, 기존 디지털 방식의 정보 처리 한계를 극복하기 위한 기술, 뉴런과 같은(neuron-like) 동작이 가능한 회로 또는 칩, 메모리와 스위칭이 동시에 가능한 소자 등에 본 발명에 따른 스위칭 저항 메모리 소자를 적용할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1: 메모리 셀 유닛
11, 13: 양단 전극
20: 액정셀
100: 스위칭 저항 메모리 소자
111: 상부 전극
113: 하부 전극
115: 메모리 셀

Claims (17)

  1. 양단 전극; 및
    상기 양단 전극 사이에 위치하는 액정셀을 포함하고,
    상기 액정셀은,
    상기 양단 전극에 전압이 인가되는 경우, 표면액정의 움직임을 가능하게 하도록 0 내지 10-8J/m2 사이의 배향력을 갖는 배향막이 형성되고,
    상기 양단 전극에 제1 전압이 인가되는 경우, 상기 액정셀은 제1 장축을 가지고, 상기 액정셀에 의해 양단 전극 간에 제1 저항 상태가 발현되고,
    상기 양단 전극에 제2 전압이 인가되는 경우, 상기 액정셀은 제2 장축을 가지고, 상기 액정셀에 의해 양단 전극 간에 제2 저항 상태가 발현되어 다중 저항의 멀티-레벨 특성을 가지는 메모리 셀 유닛.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 액정셀은,
    PMMA, PVA 및 Polystyrene 중 어느 하나로 구성되는 배향막이 형성되는 메모리 셀 유닛.
  5. 제1항에 있어서,
    상기 액정셀은,
    구동 환경 온도 이하의 유리 전이(glass transition) 온도를 갖는 물질로 구성되는 배향막이 형성되는 메모리 셀 유닛.
  6. 제1항에 있어서,
    상기 액정셀은,
    상기 양단 전극에 인가되는 전압에 의한 전기장의 방향으로 회전하는 양의 액정, 상기 전기장의 방향과 반대 방향으로 회전하는 음의 액정 및 상기 양단 전극에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정 중 어느 하나로 구현되는 메모리 셀 유닛.
  7. 상부 기판;
    하부 기판;
    상기 상부 기판 및 상기 하부 기판 중 적어도 하나에 형성되는 양단 전극; 및
    상기 양단 전극에 의해 형성되는 메모리 셀을 구성하고,
    상기 메모리 셀은 액정셀을 포함하되,
    상기 액정셀은,
    상기 양단 전극에 전압이 인가되는 경우, 표면액정의 움직임을 가능하게 하도록 0 내지 10-8J/m2 사이의 배향력을 갖는 배향막이 형성되고,
    상기 양단 전극에 제1 전압이 인가되는 경우, 상기 액정셀은 제1 장축을 가지고, 상기 액정셀에 의해 양단 전극 간에 제1 저항 상태가 발현되고,
    상기 양단 전극에 제2 전압이 인가되는 경우, 상기 액정셀은 제2 장축을 가지고, 상기 액정셀에 의해 양단 전극 간에 제2 저항 상태가 발현되어 다중 저항의 멀티-레벨 특성을 가지는 스위칭 저항 메모리 소자.
  8. 삭제
  9. 제7항에 있어서,
    상기 액정셀은,
    상기 양단 전극에 전압이 인가되지 않는 초기화/리셋 상태에서는 상기 메모리 셀에 상기 액정셀의 장축방향이 일방향으로 배향되도록 분포되거나, 상기 액정셀의 장축방향이 랜덤하도록 분포되어 있는 스위칭 저항 메모리 소자.
  10. 제7항에 있어서,
    상기 양단 전극은,
    상기 상부 기판 및 상기 하부 기판에 대각 구조로 형성되어 정사각형 형상의 상기 메모리 셀을 구성하는 스위칭 저항 메모리 소자.
  11. 제7항에 있어서,
    상기 양단 전극은,
    상기 상부 기판 및 상기 하부 기판 중 어느 하나의 기판에 형성되고,
    상기 액정셀은,
    상기 양단 전극에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정으로 형성되는 스위칭 저항 메모리 소자.
  12. 삭제
  13. 삭제
  14. 제7항에 있어서,
    상기 액정셀은,
    PMMA, PVA 및 Polystyrene 중 어느 하나로 구성되는 배향막이 형성되는 스위칭 저항 메모리 소자.
  15. 제7항에 있어서,
    상기 액정셀은,
    구동 환경 온도 이하의 유리 전이(glass transition) 온도를 갖는 물질로 구성되는 배향막이 형성되는 스위칭 저항 메모리 소자.
  16. 제7항에 있어서,
    상기 액정셀은,
    상기 양단 전극에 인가되는 전압에 의한 전기장의 방향으로 회전하는 양의 액정, 상기 전기장의 방향과 반대 방향으로 회전하는 음의 액정 및 상기 양단 전극에 인가되는 전압의 주파수에 따라 양의 유전율 이방성을 갖거나 음의 유전율 이방성을 갖는 주파수 의존 유전율 이방성 액정 중 어느 하나로 구현되는 스위칭 저항 메모리 소자.
  17. 제7항, 제9항 내지 제11항, 및 제15항 내지 제16항 중 어느 하나의 스위칭 저항 메모리 소자를 포함하는 뇌신경모사 소자(neuromorphic device).
KR1020180131714A 2018-10-31 2018-10-31 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자 KR102342308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180131714A KR102342308B1 (ko) 2018-10-31 2018-10-31 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180131714A KR102342308B1 (ko) 2018-10-31 2018-10-31 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자

Publications (2)

Publication Number Publication Date
KR20200048990A KR20200048990A (ko) 2020-05-08
KR102342308B1 true KR102342308B1 (ko) 2021-12-22

Family

ID=70677035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180131714A KR102342308B1 (ko) 2018-10-31 2018-10-31 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자

Country Status (1)

Country Link
KR (1) KR102342308B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230138642A (ko) 2022-03-24 2023-10-05 충남대학교산학협력단 액정을 이용한 시냅스 소자 및 이를 이용한 뉴로모픽 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US7714438B2 (en) * 2000-12-14 2010-05-11 Hewlett-Packard Development Company, L.P. Bistable molecular mechanical devices with a band gap change activated by an electrical field for electronic switching, gating, and memory applications
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101700922B1 (ko) * 2009-03-27 2017-01-31 카운슬 오브 사이언티픽 앤드 인더스트리얼 리서치 Ｄｈｆlｃ 물질에 기초한 광 메모리 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230138642A (ko) 2022-03-24 2023-10-05 충남대학교산학협력단 액정을 이용한 시냅스 소자 및 이를 이용한 뉴로모픽 소자

Also Published As

Publication number Publication date
KR20200048990A (ko) 2020-05-08

Similar Documents

Publication Publication Date Title
KR102297894B1 (ko) 어레이 데이터 비트 인버젼
US11302278B2 (en) Display device including pixel and electronic device
TWI632548B (zh) 記憶體單元之印痕避免
JP4979718B2 (ja) 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ
EP1269475B1 (en) Multidimensional addressing architecture for electronic devices
KR20190005101A (ko) 강유전체 전계 효과 트랜지스터를 사용하는 멀티-비트, SoC-호환성 뉴로모픽 웨이트 셀
TWI673713B (zh) 操作記憶體單元之方法及電子記憶體設備
WO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US20220130443A1 (en) 1s-1t ferroelectric memory
KR102342308B1 (ko) 메모리 셀 유닛, 스위칭 저항 메모리 소자 및 이를 포함하는 뇌신경모사 소자
TW201921355A (zh) 使用２ｔ—２ｓ的靜態隨機存取記憶體
KR940011994A (ko) 액정 전기광학장치
KR101924694B1 (ko) 가중치 소자 및 이의 방법
US10109336B1 (en) Domain wall control in ferroelectric devices
US10141333B1 (en) Domain wall control in ferroelectric devices
TWI793377B (zh) 電阻式記憶體電路
US20200372957A1 (en) Vertical flash memory cell with selector for fast read
US3964033A (en) Electrooptic storage device
US12046282B2 (en) Device with reconfigurable short term data retention
JPH02158173A (ja) 記憶装置
WO2023086522A1 (en) Charge-controlled devices and methods of forming and using same
KR101201673B1 (ko) 수동 매트릭스-어드레스 가능한 메모리 장치
JP3326161B2 (ja) 電気光学装置の駆動方法
JPS619623A (ja) 液晶素子の駆動法
JPH06160809A (ja) 液晶電気光学装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right