KR100348579B1 - 주파수 제어 및 위상 동기 회로 - Google Patents

Abstract

위상 동기 인입을 고속이고 또한 안정하게 실행하는 것을 목적으로 한다.

파형 등화(等化) 수단(1)에 의해 재생 신호의 소정 주파수 대역을 강조하여, 그 출력 신호를 재생 클록을 이용하여 아날로그·디지털 컨버터(2)에 의해 표본화하여, 그 표본화된 신호로부터 저역 잡음 억제 수단(3)에 의해 저역 잡음을 억제한 후, 주기 검출 수단을 이용하여 특정한 패턴 길이 또는 패턴 간격으로부터 주기 정보를 정밀도 양호하게, 또한 효율 좋게 검출하고, 얻어진 주기 정보를 주파수 오차 검출기(9)에 의해 주파수 오차로 변환하고, 한편, 저역 잡음 억제 수단(3)의 출력으로부터 위상 오차 검출기(10)에 의해 위상 오차를 검출하여, 그들을 루프 필터에 통과시킨 후, 가산하여 재생 클록을 생성하는 발진기(15)를 제어하는 수단으로 구성된다. 이러한 구성의 주파수 제어 및 위상 동기 회로로는 클록의 계통을 단일화할 수 있을 뿐만 아니라, 선속도가 변화하는 상태에 있어서도 고속이고 또한 안정한 주파수 인입 및 위상 동기 인입을 하는 것이 가능해진다.

Description

주파수 제어 및 위상 동기 회로{FREQUENCY CONTROL/PHASE SYNCHRONIZING CIRCUIT}

광디스크 매체에 디지털 데이터를 기록하는 방식으로서, 콤팩트디스크(Compact Disk)나 DVD로 알려져 있는 바와 같이, 선속도를 일정하게 하여 기록 매체 상의 기록 밀도를 균일하게 하는 방식이 많이 이용되고 있다. 선기록 밀도가 일정하게 되도록 마크 폭을 변조하여 디지털 변조 기록된 광디스크 재생 신호에 대하여 위상 동기 인입을 하는 경우, 재생 신호가 갖는 클록 성분의 주파수와, 위상 동기 루프 회로에 의해 생성되는 클록의 주파수가 매우 다른 경우에는 위상 동기 인입이 완료되지 않게 될 가능성이나, 재생 신호가 갖는 클록 성분의주파수와는 달랐던 주파수에 의사(疑似) 인입할 가능성이 크다. 그것을 피하기 위해서, 재생 선속도 주기를 재생 신호에 포함되는 특정한 펄스 길이나 펄스 간격에서 검출하여, 디스크의 회전 속도의 제어나, 위상 동기 루프의 자주(自走) 주파수를 제어하는 것에 의해, 정상적인 위상 동기 인입을 가능하게 하고 있다.

예컨대, 도 12에 나타내는 것과 같은 디스크 재생계가 있다. 광디스크(47) 상에는 도 14(a)에 나타내는 것과 같은 데이터가 선기록 밀도가 일정하게 되도록 기록되어 있다. 기록된 데이터는 예컨대, 8-16변조 방식과 같이, 연속하는 0 혹은 1이 3개 이상 14개 이하로 규제된 데이터로 한다. 재생 수단(48)에서 재생하여 얻어지는 신호는 기록 데이터의 선방향의 높은 기록 밀도화에 따라, 간섭에 의해 고역의 주파수 성분으로 되는 만큼 진폭이 감쇠하기 때문에, 파형 등화(等化) 수단(1)에 의해, 고역의 주파수 성분을 강조하는 것과 같은 보정을 실시한다. 고역 강조된 재생 신호(도 14(b))를 2값화 수단(49)에서 소정의 슬라이스 레벨로 2값화하여, 2값화 디지털 신호(도 14(c))로 변환한다.

다음에, 주기 검출 수단(50)에 있어서, 2값화 수단(49)에서 2값화된 디지털 신호의 특정한 패턴 주기를 고주파 클록으로 카운트한다. 여기서 이용되는 고주파 클록은 발진기(51)에 의해 생성되는 것이다. 또, 발진기(51)는 어떤 고정 주파수에서 안정하게 발진하는 수정 발진기와 같은 것이다. 주기 검출 수단(50)은 도 13에 도시하는 바와 같이, 고주파 클록으로 카운트된 특정 펄스의 펄스 폭 혹은 펄스 간격을 연속적으로 계수하는 계수 수단(52)과, 계수 수단(52)에서 직전에 얻어진 계수 결과를 유지하는 유지 수단(53)과, 계수 수단(52)의 결과 출력과 유지수단(53)의 유지 데이터 출력을 입력으로 하여, 계수된 2개의 연속하는 펄스 폭 혹은 펄스 간격 결과를 가산하는 가산 수단(54)과, 소정의 기간마다 가산 수단(54) 출력의 최대값 또는 최소값을 구하는 판단 수단(55)으로 구성되며, 2개의 연속하는 펄스 폭(혹은 펄스 간격)의 합의 최대값 또는 최소값을 구하는 것이다. 이들 주기 검출 수단(50)에서 얻어진 정보는 선속도에 반비례하는 것이며, 재생 신호가 갖는 클록 주기 정보를 갖기 위해서, 이것을 기초로 위상 동기 루프 회로(56)의 자주 주파수를 재생 신호가 갖는 클록 성분의 주파수에 거의 일치하도록 제어한다. 여기서, 위상 동기 루프 회로(56)는 위상 비교기(57), 차지 펌프(58), 루프 필터(59), 및 전압 제어 발진기(60)로 구성되어 있다. 이 전압 제어 발진기(60)는 주기 검출 수단(50)에 의해 얻어지는 주파수 정보에 의해 중심 주파수를 적응적으로 동작시켜, 발진 주파수가 2값화 수단(49)으로부터 얻어지는 디지털 신호가 갖는 클록 성분의 주파수에 거의 일치하도록 제어하는 것에 의해, 디스크 재생 개시 시점이나, 예컨대, 일정한 선속도로 재생하는 CLV 재생 시에 있어서의 탐색 직후의 모터 회전이 정상(定常) 회전 부근으로 정정될 때까지 기다리지 않고, 위상 동기 인입을 완료할 수 있다.

예컨대, 기록 매체를 회전시키는 모터의 회전 속도를 일정하게 하여 재생하는 CAV 재생은 디스크의 내주로부터 외주에 걸쳐서 재생 데이터의 선속도가 장소에 따라 변화한다. 예컨대, 재생 데이터에 동기하는 주파수가, 도 15에 나타내는 내주측 위치 A에서 20MHz이며, 외주측 위치 B에서 40MHz이며, 발진기(51)에서 출력되는 고주파 클록이 100MHz인 경우를 가정한다. 이 때, DVD를 재생하고 있는 경우,도 16a에 나타내는 것과 같이, 재생 신호에는 14T와 4T가 인접하는 동기 패턴이 임의의 주기마다 존재한다. 여기서, T는 재생 신호에 포함되는 기록 부호 1 비트에 상당하는 주기이다. 이 동기 패턴의 패턴 길이를 100MHz의 고주파 클록으로 카운트한 경우, 검출되는 카운트 값은, 도 16b에 도시하는 바와 같이, 내주측 위치 A에서, (14+4)×100/20=90, 도 16c에 도시하는 바와 같이, 외주측 위치 B에서, (14+4)×100/40=45로 된다. 따라서, 고주파 클록을 이용하여 얻어진 카운트 값은 재생 위치에서의 선속도에 반비례하는 정보인 것을 알 수 있다. 이 원리를 이용하여, 예컨대, 내주측 위치 A를 재생하고 있는 상태에서, 외주측 위치 B를 탐색한 경우를 생각하면, 도 17에 도시하는 바와 같이, 탐색 직후는 전압 제어 발진기(60)로부터 출력되는 재생 클록은 내주측 위치 A에서의 위상 동기 주파수인 20MHz로 되어 있지만, 외주측 위치 B에서 동기 패턴 길이가 100MHz의 고주파 클록을 이용하여 45로 카운트되면, 그 주기 정보로부터 추측하여 전압 제어 발진기(60)로부터 출력되는 재생 클록이 40MHz에 근접하도록 피드백하고, 위상 동기 인입 가능한 영역까지 조작한 후, 위상 동기 루프 회로(56)에 의해 재생 데이터와 재생 클록의 위상을 동기시키는 것이 가능해진다.

그러나, 상술한 바와 같은 재생 신호부터의 주기 검출 수단에 고주파 클록을 이용하는 경우, 고주파 클록을 생성하기 위한 발진기가 필요하게 된다. 또한, 모터의 회전을 높여 고속으로 재생을 하고자 하는 경우, 그 재생 속도에 따라 주기 계산을 해야 하지만, 한편, 주기 계산을 간략화하기 위해서는, 모터의 회전수에 따라서 고주파 클록의 발진 주파수도 비례하여 변화시킬 필요가 있다. 또한, 주기검출 수단의 정밀도를 향상시키기 위해서는 기록 데이터 내에 일정 간격으로 존재하는 동기 패턴의 패턴 길이 및 패턴 간격을 이용하는 것이 바람직하지만, 이와 같이 재생 신호로부터의 주기 검출에, 동기 패턴의 패턴 길이 및 패턴 간격의 검출을 이용한 경우, 재생 신호가 갖는 클록 성분의 주파수와 위상 동기 루프 회로에서 생성되는 클록의 주파수 편차가 큰 경우, 해당 주파수 편차의 검출 등에 있어서의 동기 패턴의 검출 정밀도를 중시해야 하고, 이에 따라 동기 패턴을 특정하기 위한 시간이 커지고, 주파수의 고속 인입에 필요한 동기 패턴의 검출 효율이 열화하게 된다. 또한, 주기 검출 수단에 이용되는 고주파 클록의 위상이 재생 데이터가 갖는 클록 성분의 주파수 위상과 동기하지 않아, 검출 결과에 오차가 발생하므로, 특히, 위상 동기 후의 재생 기간에 있어서 재생 데이터의 선속도가 연속적으로 변화하는 등의 경우에는 검출 정밀도가 열화로 이어지게 되었다.

본 발명은 이러한 종래의 문제점에 감안하여 이루어진 것으로, 재생 신호로부터 선속도 주기 정보를 검출하는 수단을 고주파 클록 대신에 재생 클록을 이용하여, 재생 클록에 의해 표본화된 다(多)비트의 재생 디지털 데이터로부터 주기 정보 및 위상 정보를 검출하도록 구성하여, 이들의 정보를 기초로 재생 클록의 위상이 재생 디지털 데이터가 갖는 클록 성분의 위상에 동기하여 제어하도록 구성함에 의해, 클록을 1계통으로 통일하도록 하여, 재생 디지털 데이터의 선속도가 변화하는 상태에 있어서도, 재생 클록을 이용하여 고속이고 안정한 위상 동기 인입을 할 수 있는 주파수 제어 및 위상 동기 회로를 제공하는 것을 목적으로 한다.

본 발명은 주파수 제어 및 위상 동기 회로에 관한 것으로, 특히, 광디스크 매체에 기록된 디지털 신호를 재생하기 위한 클럭 재생에 있어서, 재생 신호로부터 검출한 선속도 주기를 이용하여 재생 신호의 선속도 주기가 변화하는 상태에도, 고속이고 또한 안정한 위상 동기 인입을 가능하게 하는 주파수 제어 및 위상 동기 회로에 관한 것이다.

도 1은 본 발명의 실시예 1에 의한 주파수 제어 및 위상 동기 회로의 구성을 나타내는 블럭도,

도 2는 실시예 1에 있어서의 최대 패턴 길이 검출기(6)의 구성을 나타내는 블럭도,

도 3은 실시예 1에 있어서의 최소 패턴 길이 검출기(7)의 구성을 나타내는 블럭도,

도 4는 실시예 1에 있어서의 주기 정보 판정기(8)의 구성을 나타내는 블럭도,

도 5는 실시예 1에 있어서의 프레임 카운터(5)의 구성을 나타내는 블럭도,

도 6은 본 발명의 실시예 2에 의한 주파수 제어 및 위상 동기 회로의 구성을 나타내는 블럭도,

도 7은 실시예 2에 있어서의 동기 패턴 검출 수단의 구성을 나타내는 블럭도,

도 8은 실시예 2에 있어서의 모드 제어 회로(35)의 구성을 나타내는 블럭도,

도 9는 실시예 2에 있어서의 주파수 오차 변환기(34)의 구성을 나타내는 블럭도,

도 10은 실시예 2에 있어서의 주파수 제어용 루프 필터(11)와 위상 제어용 루프 필터(12)가 연동하는 경우의 구성을 나타내는 블럭도,

도 11(a)와 도 11(b)는 실시예 2에 있어서의 주파수 제어용 루프 필터(11)와 위상 제어용 루프 필터(12)가 연동하는 경우의 제어 신호의 동작을 도시한 도면,

도 12는 종래의 광디스크 재생 장치에 있어서의 위상 동기 루프 회로의 구성을 나타내는 블럭도,

도 13은 종래의 위상 동기 루프 회로에 있어서의 주기 검출 수단(50)의 구성을 나타내는 블럭도,

도 14(a), 도 14(b) 및 도 14(c)는 종래의 광디스크 재생 장치의 기록 데이터 및 파형을 도시한 도면,

도 15는 CVA 재생 시의 재생 위치와 위상 동기 주파수의 관계를 도시한 도면,

도 16a, 도 16b 및 도 16c는 종래의 고주파 클록에 의해 동기 패턴 길이로부터 주기 정보를 검출하기 위한 원리를 도시한 도면,

도 17은 종래의 CVA 재생 시의 주파수 제어와 위상 제어의 흐름을 도시한 도면,

도 18a, 도 18b 및 도 18c는 실시예 1에 있어서의 재생 클록에 의해 동기 패턴 길이로부터 주파수 오차 신호를 검출하기 위한 원리를 도시한 도면,

도 19a, 도 19b 및 도 19c는 실시예 1에 있어서의 재생 클록에 의해 최소 반전 패턴 길이로부터 주파수 오차 신호를 검출하기 위한 원리를 도시한 도면,

도 20은 실시예 1에서의 CVA 재생 시의 주파수 제어와 위상 제어의 흐름을 도시한 도면,

도 21a와 도 21b는 실시예 1에 있어서의 재생 표본화 데이터부터의 위상 오차 신호의 검출 원리를 도시한 도면,

도 22a, 도 22b 및 도 22c는 실시예 2에 있어서의 재생 클록에 의해 동기 패턴 간격으로부터 주파수 오차 신호를 검출하기 위한 원리를 도시한 도면.

본 발명에 관한 주파수 제어 및 위상 동기 회로는 재생 신호의 소정 주파수 대역을 강조하는 파형 등화(等化) 수단과, 그것에 의하여 등화된 신호를 디지털 데이터로서 재생할 때 이용하는 재생 클록에 의해, 해당 등화된 신호를 다(多)비트의 디지털 데이터로 표본화하는 아날로그·디지털 컨버터와, 상기 재생 클록을 기초로 표본화된 신호에서 저역 잡음을 억제하기 위한 저역 잡음 억제 수단과, 저역 잡음이 억제된 신호가 제로(zero) 레벨을 크로스하는 위치를 검출하여, 인접하는 제로 크로스 사이의 표본 수를 재생 클록을 기초로 카운트하여, 레지스터에 유지하는 제로 크로스 길이 검출기와, 1 프레임 이상의 특정 기간을 카운트하는 프레임 카운터와, 그것에 의하여 카운트된 소정 기간에 있어서의 제로 크로스 길이의 카운트 값 혹은 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값, 최소값을 각각 검출하는 최대 패턴 길이 검출기 및 최소 패턴 길이 검출기와, 그 패턴 길이의 최대값과 최소값을 비교하여 그 비율을 이용하여 주기 정보로서 최적의 값을 선택하는 주기 정보 판정기와, 그것에 의하여 선택된 주기 정보와 위상 동기 시에 검출되어야 할 상기 최대 및 최소 패턴 길이의 차를 주파수 오차로 변환하여 출력하는 수단, 및 최대 패턴 길이에서 동기 패턴을 판별하여 동기 패턴의 간격을 주파수 오차로 변환하여 출력하는 수단을 겸비한 주파수 오차 검출기와, 주파수 오차 검출기의 출력을 기초로 하여 재생 클록이 재생 디지털 신호와 동기 가능하게 되는 영역까지 제어하기 위한 주파수 제어 회로와, 저역 잡음이 억제된 신호에서 위상 정보를 검출하는 위상 오차 검출기와, 위상 오차 검출기의 출력을 기초로 하여, 재생 클록이재생 디지털 신호에 동기하도록 위상을 제어하는 위상 제어 회로와, 상기 주파수 제어 회로의 출력과 위상 제어 회로의 출력을 가산하여 그 가산값에 근거하여 재생 클록을 발진하는 발진기로 구성되되, 디지털 데이터의 재생 시의 위상 동기 인입을 가능하게 하는 것이며, 이들의 기능을 갖는 것에 의해, 상술의 과제를 해결한다.

본 발명에 의하면, 고주파 클록 대신에 재생 클록을 이용하여, 재생 클록에 의해 표본화된 다비트의 재생 디지털 데이터로부터 주기 정보 및 위상 정보를 검출하고, 재생 클록의 위상이 재생 디지털 데이터가 갖는 클록 성분의 위상에 동기하도록 제어하는 것에 의해 클록을 1 계통으로 통일할 수 있어, 재생 디지털 데이터의 선속도가 변화하는 상태에서도, 재생 클록을 이용하여 고속이고 안정한 위상 동기 인입을 하는 것이 가능해진다.

본 발명(청구항 1)은 재생 신호의 소정 주파수 대역을 강조하는 파형 등화 수단과, 그 등화된 신호를 디지털 데이터로서 재생할 때 이용하는 재생 클록에 의해 그 등화된 신호를 다비트의 디지털 데이터로 표본화하는 아날로그·디지털 컨버터와, 그 표본화된 신호에서 저역 잡음을 억제하기 위한 저역 잡음 억제 수단과, 그 저역 잡음이 억제된 신호가 제로 레벨을 크로스하는 위치를 검출하여 인접하는 제로 크로스 사이의 표본 수를 카운트하여 레지스터에 유지하는 제로 크로스 길이 검출기와, 1 프레임 이상의 특정한 기간을 카운트하는 프레임 카운터와, 해당 카운트된 소정 기간에 있어서의 제로 크로스 길이의 카운트 값 혹은 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값, 최소값을 각각 검출하는 최대 패턴의 길이 검출기 및 최소 패턴 길이 검출기와, 상기 패턴 길이의 최대값과 최소값을 비교하고, 그 비율을 이용하여 그 패턴 길이의 주기 정보로서 최적의 값을 선택하는 주기 정보 판정기와, 상기 주기 정보 판정기에 의해 선택된 주기 정보와, 위상 동기 시에 검출될 상기 최대 및 최소 패턴 길이와의 차를 주파수 오차로 변환하여 출력하는 주파수 오차 검출기와, 상기 주파수 오차 검출기의 출력을 기초로 하여 재생 클록이 재생 디지털 신호와 동기 가능하게 되는 영역까지 제어하기 위한 주파수 제어 회로와, 상기 저역 잡음이 억제된 신호에서 위상 정보를 검출하는 위상 오차 검출기와, 상기 위상 오차 검출기의 출력을 기초로 하여 재생 클록이 재생 디지털 신호에 동기하도록 위상을 제어하는 위상 제어 회로와, 상기 주파수 제어 회로의 출력과 상기 위상 제어 회로의 출력을 가산하여, 그 가산값에 근거하여 재생 클록을 발진하는 발진기를 구비하여, 디지털 데이터 재생 시의 위상 동기 인입을 가능하게 하는 것을 특징으로 하는 주파수 제어 및 위상 제어 회로이다.

이에 따라, 주기 검출을 하기 위한 고주파 클록과 그 발생기가 불필요하게 되어 회로 구성을 간단화할 수 있을 뿐만 아니라, 재생 디지털 데이터와 주파수 오차 정보는 동일 클록에 의해 생성되기 때문에, 재생 디지털 데이터의 선속도가 변화하는 상태에도 안정한 위상 동기 인입을 하는 것이 가능하게 된다는 작용을 갖는다. 또한, 주파수 오차로서 최대 패턴 길이와 최소 패턴 길이 중 적합한 쪽을 선택하여 활용하기 때문에, 재생 클록의 주파수 인입을 고속으로 실행할 수 있을 뿐만 아니라, 주기 검출이 곤란하게 되는 탐색 시에도 주파수 제어가 가능하다는 작용을 갖는다.

본 발명(청구항 2)은 청구항 1 기재의 주파수 제어 및 위상 동기 회로에 있어서, 최대 패턴 길이 검출기는 인접하는 제로 크로스 길이의 비율에 의해 동기 패턴인지의 여부를 판정하는 동기 패턴 판정기를 갖고, 동기 패턴이라고 판정하고, 또한 유지되어 있는 값보다 큰 경우에만 최대 패턴 길이로서 갱신하고, 최소 패턴 길이 검출기는 인접하는 제로 크로스 길이의 비율에 의해 최소 반전 패턴인지의 여부를 판정하는 최소 반전 패턴 판정기를 갖고, 최소 반전 패턴이라고 판정하고, 또한 유지되어 있는 값보다 작은 경우에만 최소 패턴 길이로서 갱신하는 것을 특징으로 하는 것이다.

이에 따라, 재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차가 큰 경우에도 정밀도가 양호한 패턴 검출이 가능하게 되고, 그와 동시에 주기 검출 정밀도가 향상하기 때문에 재생 클록의 주파수 인입을 안정하게 실행할 수 있다는 작용을 갖는다.

본 발명(청구항 3)은 청구항 2 기재의 주파수 제어 및 위상 동기 회로에 있어서, 상기 주기 정보 판정기는 상기 프레임 카운터에 의해 계산되는 소정의 기간 내에서 요구된 최대 패턴 길이와 최소 패턴 길이를 기간의 종단에서 유지하는 레지스터를 갖고, 상기 레지스터에서 유지된 각각의 값을 상기 주기 정보 판정기에서 비교한 결과 얻어지는 주기 정보로서 최적이라고 생각되는 패턴 길이를 기초로 하여, 다음 번의 프레임 카운터에서 카운트하는 기간을 자동적으로 설정하는 것을 특징으로 하는 것이다.

이에 따라, 하나의 프레임 내에 포함되는 하나의 동기 패턴을 검출하기 위한 검출 기간이 주파수 정보를 기초로 하여 자동적으로 결정될 수 있기 때문에, 동기패턴의 검출 효율이 향상하여, 재생 클록의 주파수 인입을 고속으로 실행할 수 있다는 작용을 갖는다.

본 발명(청구항 4)은 청구항 3 기재의 주파수 제어 및 위상 동기 회로에 있어서, 상기 주파수 오차 검출기가 제로 크로스 길이 검출기에 의해 검출된 인접하는 제로 크로스 길이의 합과, 상기 동기 패턴 판정기의 판정 결과 출력과, 상기 레지스터에 유지되어 있는 최대 패턴 길이를 이용하여, 동기 패턴의 위치를 검출하는 동기 패턴 위치 검출 수단과, 그 검출 결과를 기초로 하여 동기 패턴의 간격을 검출하여, 그 값을 주파수 오차 정보로 변환하여 출력하는 수단을 구비하고, 상기 동기 패턴의 재생 클록 주파수와, 상기 주파수 오차 검출기에 의해 검출된 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차에 의해, 상기 동기 패턴 위치 검출 수단에 있어서의 동기 패턴 위치의 검출 정밀도를 전환하는 기능을 갖는 것을 특징으로 하는 것이다.

이에 따라, 재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수와의 편차량에 따라서 적절한 동기 패턴 위치의 검출이 가능하므로, 동기 패턴 간격의 검출 정밀도가 향상할 뿐만 아니라, 패턴 길이를 검출하는 경우에 비교하여 주기 정보의 분해능이 높게 되기 때문에, 정밀한 주기 검출이 가능해져 재생 클록과 재생 디지털 데이터가 위상 동기 가능하게 되는 영역까지 안정하게 재생 클록의 주파수를 인입할 수 있다는 작용을 갖는다.

본 발명(청구항 5)은 청구항 4 기재의 주파수 제어 및 위상 동기 회로에 있어서, 상기 주파수 오차 검출기가 동기 패턴이 검출되지 않는 기간을 재생 클록에의해 카운트하는 카운터를 갖고, 상기 카운터의 카운트 값이 소정의 값보다 커진 경우, 그 주파수 제어 및 위상 동기 회로의 제어 상태를 결정하는 모드 제어 회로로부터 출력되는 복수의 모드 신호를 특정 상태로 재설정하는 것을 특징으로 한다.

이에 따라, 동기 패턴이 검출되지 않는 기간을 산출하는 것에 의해 이상(異常) 상태를 판별하여, 이상이라고 판단한 경우는 자기 복구 동작을 하기 때문에 이상 동작 시의 복구 시간을 단축할 수 있다는 작용을 갖는다.

본 발명(청구항 6)은 청구항 5 기재의 주파수 제어 및 위상 동기 회로에 있어서, 상기 주파수 오차 검출기로부터 출력되는 동기 패턴의 간격으로 변환된 주파수 오차 정보를 위상 오차 정보로 변환하여 출력하는 주파수 오차 변환기를 갖고, 그 위상 오차 정보 출력을 기초로 하여 위상 제어 회로를 동작시켜, 재생 클록을 위상 동기가 가능한 주파수 영역까지 정밀도 양호하게 인입하는 것을 특징으로 한다.

이에 따라, 주파수 제어 회로에서 검출된 주기 정보를 기초로 하여 위상 제어 회로를 동작시켜, 주파수 제어 회로에서 제어 가능한 주파수의 분해능 이상으로, 재생 클록의 주파수를 재생 디지털 데이터가 갖는 클록 성분의 주파수에 접근시키는 것이 가능해지기 때문에, 위상 동기 루프의 위상 인입 범위인 캡처 영역이 좁은 경우, 확실한 위상 동기 인입을 할 수 있다는 작용을 갖는다.

본 발명(청구항 7)은 청구항 4 기재의 주파수 제어 및 위상 동기 회로에 있어서, 청구항 1 기재의 주파수 오차 검출기와, 청구항 4 기재의 주파수 오차 검출기의 쌍방의 기능을 갖고, 재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록성분의 주파수의 편차가 큰 영역에서는 특정 패턴의 패턴 길이를 기초로 하여 재생 클록의 주파수를 제어하고, 그 편차가 작은 영역에서는 동기 패턴의 간격을 기초로 하여 재생 클록의 주파수를 제어하며, 재생 클록과 재생 디지털 데이터가 갖는 클록 성분과의 주파수 편차를 관측하고, 상기 주파수 제어 및 위상 동기 회로의 제어 상태를 결정하는 모드 제어 회로로부터 출력되는 복수의 모드 신호를 이용하여, 제어 상태를 연속적으로 또한 자동적으로 전환하는 것에 의해 재생 클록의 주파수를 인입하는 것을 특징으로 하는 것이다.

이에 따라, 재생 클록의 주파수와 재생 디지털 신호가 갖는 클록 성분의 주파수의 편차가 큰 영역은 동기 패턴 간격보다도 특정 패턴의 패턴 길이 쪽이 검출하기 쉽고, 주파수 편차가 작은 영역은 동기 패턴 간격 쪽이 검출 정밀도가 높기 때문에, 각각의 이점을 활용한 제어에 의해 고속이고 또한 안정하게 주파수 인입과 위상 동기 인입을 실행할 수 있다는 작용을 갖는다.

본 발명(청구항 8)은 청구항 7에 기재된 주파수 제어 및 위상 동기 회로에 있어서, 상기 모드 제어 회로로부터 출력되는 제어 상태를 결정하는 복수의 모드 신호가 재생 클록과 재생 디지털 신호의 위상이 동기하고 있는 상태를 나타내고 또한, 상기 위상 제어 회로가 제어 범위 내의 소정값을 초과하여 동작한 경우, 그것을 검출하여 플래그를 출력하는 위상 제어 범위 검출 수단을 더욱 구비하되, 상기 위상 제어 범위 검출 수단으로부터 플래그의 출력이 검출된 경우, 상기 주파수 제어 회로의 동작을, 상기 위상 제어 회로가 소정의 범위 내에서 움직이는 방향으로, 제어하는 것을 특징으로 하는 것이다.

이에 따라, 위상 동기 인입 후에 재생 데이터의 선속도가 변화하는 경우에도 안정하게 위상 동기 상태를 유지할 수 있다는 작용을 갖는다.

이하, 본 발명의 실시예에 대하여, 도 1 내지 도 11, 도 15 및 도 18 내지 도 22를 이용하여 설명한다.

(실시예 1)

본 발명의 실시예 1에 의한 주파수 제어 및 위상 동기 회로에 대하여, 도 1의 블럭도를 이용하여 설명한다.

도 1에 있어서, 참조부호 1은 광디스크 재생 신호의 고역 주파수 대역을 강조하는 보정을 실시하는 파형 등화 수단이며, 부스트량과 컷오프 주파수를 임의로 설정할 수 있는 필터로 구성된다. 예컨대, 고차 리플 필터 등이 있다. 참조부호 2는 파형 등화 수단(1)의 출력 신호를 디지털 데이터로서 재생할 때에 이용하는 재생 클록에 의해, 아날로그 신호를 디지털 신호로 변환하는 아날로그·디지털 컨버터이며, 다비트의 디지털 신호로 표본화한다. 참조부호 3은 이 표본화된 다비트의재생 디지털 신호에 포함되는 저역 잡음 성분을 억제하는 저역 잡음 억제 수단으로, 재생 디지털 신호가 갖는 DC 성분을 검출하는 수단과, 검출된 DC 성분을 재생 디지털 신호에서 감산하는 수단으로 구성된다. 참조부호 4는 저역 잡음 성분이 억제된 재생 디지털 신호가 제로 레벨을 크로스하는 위치를 연속하여 검출하고, 재생 클록을 기초로 인접하는 제로 크로스 사이의 표본 수를 카운트하여 제로 크로스 길이로서 레지스터에 유지하는 제로 크로스 길이 검출기, 참조부호 5는 제로 크로스 길이 검출기(4)의 출력을 이용하여, 재생 클록을 기초로 1 프레임 이상의 특정 기간을 카운트하는 프레임 카운터, 참조부호 6은 프레임 카운터(5)에서 설정된 기간 내에 있어서의 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값을 검출하여, 최대 패턴 길이로서 레지스터에 유지하는 최대 패턴 길이 검출기, 참조부호 7은 프레임 카운터(5)에서 설정된 기간 내에 있어서의 인접하는 제로 크로스 길이 카운트 값의 합의 최소값을 검출하여, 최소 패턴 길이로서 레지스터에 유지하는 최소 패턴 길이 검출기, 참조부호 8은 상기 최대 패턴 길이 검출기(6) 및 최소 패턴 길이 검출기(7)에 의해 얻어진 양 주기 정보를 비교하고, 그 비율을 이용하여 주기 정보로서 최적의 값을 선택하여 선택 신호를 출력하는 주기 정보 판정기, 참조부호 9는 그 선택 신호를 기초로 선택된 주기 정보와 위상 동기 시에 검출할 상기 최대 패턴 길이 및 최소 패턴 길이의 차를 주파수 오차로 변환하여 출력하는 주파수 오차 검출기, 참조부호 10은 재생 디지털 데이터의 위상 정보를 저역 잡음 억제 수단(3)에서 얻어지는 출력을 이용하여 검출하는 위상 오차 검출기, 참조부호 11은 주파수 오차 검출기(9)에서 출력된 주파수 오차량을 이용하여 재생 클록이 재생 디지털 신호와 동기 가능해지는 영역까지 주파수 제어를 하기 위한 주파수 제어용 루프 필터, 참조부호 12는 위상 오차 검출기(10)의 출력을 이용하여 재생 클록이 재생 디지털 신호에 동기하도록, 위상 제어하기 위한 위상 제어용 루프 필터, 참조부호 13 및 14는 디지털 신호를 아날로그 양의 전기 신호로 변환하여 출력하는 디지털·아날로그 컨버터, 참조부호 15는 디지털·아날로그 컨버터(13),(14)에 의해 각각 아날로그 양으로 변환된 전기 신호를 가산하고, 가산된 전기 신호에 근거하여 재생 클록을 생성하는 발진기이다.

다음에, 이상과 같이 구성되는 본 발명의 실시예 1에 의한 주파수 제어 및 위상 동기 회로의 동작을 설명한다.

광디스크 재생 신호를 파형 등화 수단(1)에서 고역의 주파수 대역을 강조하는 보정을 실시한 출력 신호를 아날로그·디지털 컨버터(2)에 출력하고, 발진기(15)에 의해 생성되는 재생 클록을 이용하여 상기 광디스크 재생 신호로 보정을 실시한 출력 신호를 디지털 신호로 변환하여, 다비트의 재생 디지털 신호로 표본화한다. 아날로그·디지털 컨버터(2)에 의해 얻어진 표본화 신호는 재생 클록과 동위상이며, 이후, 카운트 등, 모든 데이터 처리는 상기 재생 클록을 기초로 실행한다. 이 표본화된 다비트의 재생 디지털 신호를 저역 잡음 억제 수단(3)에 입력하여, 재생 디지털 신호에 포함되는 저역 잡음 성분을 억제한다. 저역 잡음 성분이 억제된 재생 디지털 신호는 제로 크로스 길이 검출기(4)에 입력되고, 상기 제로 크로스 길이 검출기(4)에 있어서, 제로 레벨을 크로스하는 위치를 연속하여 검출하여 인접하는 제로 크로스 사이의 표본 수가 재생 클록을 기초로 카운트되어,그 카운트 값이 제로 크로스 길이로서 레지스터에 유지된다. 또한, 최대 패턴 길이 검출기(6) 및 최소 패턴 길이 검출기(7)에 있어서, 상기 제로 크로스 길이 검출기(4)의 출력을 이용하여, 재생 클록을 기초로 1 프레임 이상의 특정한 기간을 카운트하는 프레임 카운터(5)에 의해 설정된 기간 내에서, 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값과 최소값을 각각 검출하고, 레지스터에 유지하여 재생 디지털 데이터의 선속도 주기에 반비례하는 정보를 얻는다.

이들 최대 패턴 길이 검출기(6) 및 최소 패턴 길이 검출기(7)에 의해 얻어진 주기 정보는 주기 정보 판정기(8)에서 그 최대 패턴 길이와 최소 패턴 길이가 비교되고, 그 비율을 이용하여 주기 정보로서 최적의 값이 선택되고, 어느 것이 최적의 값인지를 나타내는 선택 신호가 주파수 오차 검출기(9)에 출력된다. 주파수 오차 검출기(9)는 그 선택 신호를 기초로 선택된 주기 정보와, 위상 동기 시에 검출되는 최대 패턴 길이 및 최소 패턴 길이의 차를, 주파수 오차로 변환하여 재생 클록의 주파수를 제어하기 위한 주파수 오차량을 결정한다. 재생 디지털 데이터의 위상 정보는 저역 잡음 억제 수단(3)에서 얻어지는 출력을 이용하여 위상 오차 검출기(10)에 의해 검출되어, 재생 클록과 재생 디지털 데이터의 위상 동기 제어를 하기 위한 위상 오차량이 결정된다.

또한, 상기 주파수 오차 검출기(9)에서 결정된 주파수 오차량은 주파수 제어용 루프 필터(11)에 입력되고, 상기 주파수 제어용 루프 필터(11)는 그 주파수 오차량을 이용하여 재생 클록이 재생 디지털 신호와 동기 가능해지는 영역까지 주파수를 제어하며, 그 출력되는 디지털 신호를 디지털·아날로그 컨버터(13)에 입력한다. 디지털·아날로그 컨버터(13)는 입력되는 디지털 신호를 아날로그 량의 전기 신호로 변환하여 출력한다. 한편, 위상 오차 검출기(10)에서 결정된 위상 오차량은 위상 제어용 루프 필터(12)에 입력되고, 상기 위상 제어용 루프 필터(12)는 그 위상 오차량을 이용하여 재생 클록이 재생 디지털 신호에 동기하도록 위상을 제어하고, 그 출력되는 디지털 신호를 디지털·아날로그 컨버터(14)에 입력한다. 디지털·아날로그 컨버터(14)는 입력되는 디지털 신호를 아날로그 량의 전기 신호로 변환하여 출력한다. 상기 디지털·아날로그 컨버터(13)에서 출력된 전기 신호와 디지털·아날로그 컨버터(14)에서 출력된 전기 신호는 가산되고, 가산된 전기 신호에 근거하여 발진기(15)를 동작시켜 재생 클록을 생성한다.

이러한 일련의 동작에 의해, 재생 클록의 위상과 재생 디지털 데이터가 갖는 클록 성분의 위상을 동기시키는 것이 가능해져, 광디스크 매체에 기록된 디지털 데이터를 그 재생 클록을 이용하여 재생하는 것이 가능해진다.

이하, 본 실시예 1에 의한 주파수 제어 및 위상 동기 회로를 구성하는 각 회로 블럭에 대하여, 보다 상세하게 설명한다.

우선, 상기 최대 패턴 길이 검출기(6)는 도 2에 나타내는 것과 같은 구성의 것이 이용된다. 즉, 상기 최대 패턴 검출기(6)는 재생 클록을 기초로 제로 크로스 길이를 카운트하여 출력하는 제로 크로스 길이 검출기(4)에 의해 검출되고, 인접하는 제로 크로스 길이의 레지스터(16)와 레지스터(17)에 유지된 값의 비율로부터 판단하여 검출한 패턴이 동기 패턴인지 여부를 판정하는 동기 패턴 판정기(18)와, 레지스터(16)와 레지스터(17)에 유지된 값의 가산값과 그 때까지 유지되어 있는 레지스터(19)의 값의 크기를 비교하는 비교기(20)를 구비하되, 상기 동기 패턴 판정기(18)가 동기 패턴이라고 판정하고 또한 비교기(20)가 새로운 값이 이전의 값보다 크다고 판정한 경우에만, 비교기(20)로부터 레지스터(19)에 대하여 갱신 허가 신호를 출력하여 상기 레지스터(19)를 갱신하는 기능을 갖는 구성을 하고 있다.

예컨대, DVD는 기록되어 있는 데이터 계열에 동기 패턴이라고 불리는 14T, 4T의 연속 패턴이 존재하고 있다. 이 동기 패턴 길이를 재생 디지털 데이터가 갖는 클록 성분과 동기한 재생 클록에 의해 카운트한 경우, 해당 동기 패턴 길이는, 도 18a에 도시하는 바와 같이, 14+4=18로 된다. 그러나, 재생 클록이 재생 디지털 데이터가 갖는 클록 성분에 대하여 2배의 주파수로 발진하고 있는 경우, 도 18b에 도시하는 바와 같이, 28+8=36으로 되고, 반대로 2분의 1의 주파수로 발진하고 있는 경우, 도 18c에 도시하는 바와 같이, 7+2=9로 된다. 이 때문에, 재생 신호와 재생 클록이 동기하지 않는 경우, 18T로 관측되지 않기 때문에, 관측된 동기 패턴 길이와 18의 차가 주기 정보로 된다.

다음에, 재생 신호 중에서 동기 패턴을 찾아내는 방법으로는 재생 클록의 주파수에 기초하지 않고, 기본적으로 인접하는 값은 14/4의 비율이 유지되고 있기 때문에, 검출 격차도 고려하여 레지스터(17) 값의 하위 2비트를 제외한 값(원래 데이터의 4분의 1)이 레지스터(16)의 값의 ±1의 범위에 있으면, 동기 패턴이라고 판정하는 동기 패턴 판정기(18)를 구성하는 것에 의해 이것을 실현할 수 있다.

또한, 상기 최소 패턴 길이 검출기(7)는 도 3에 나타내는 것과 같은 구성이 이용된다. 재생 클록을 기초로 제로 크로스 길이를 카운트하여 출력하는 제로 크로스 길이 검출기(4)에 의해 검출되고, 인접하는 제로 크로스 길이의 레지스터(16)와 레지스터(17)에 유지된 값의 비율로부터 판단하여, 검출한 패턴이 최소 반전 패턴인지의 여부를 판정하는 최소 반전 패턴 판정기(21)와, 레지스터(16)와 레지스터(17)에 유지된 값의 가산값과 그 때까지 유지되어 있는 레지스터(22)의 값의 크기를 비교하는 비교기(23)를 구비하되, 상기 최소 반전 패턴 판정기(21)가 최소 반전 패턴이라고 판정하고, 또한 비교기(23)가 새로운 값이 이전의 값보다 작다고 판정한 경우에만 비교기(23)로부터 레지스터(22)에 대하여 갱신 허가 신호를 출력하여 해당 레지스터(22)의 갱신을 하는 기능을 갖는 구성을 하고 있다.

예컨대, DVD에서 기록되어 있는 데이터 계열에 있어서의 최소 반전 패턴은 3T, 3T 이다. 이 최소 반전 패턴 길이를 재생 디지털 데이터가 갖는 클록 성분과 동기한 재생 클록에 의해 카운트한 경우, 해당 최소 반전 패턴 길이는 도 19a에 도시하는 바와 같이, 3+3=6으로 된다. 그러나, 재생 클록이 재생 디지털 데이터가 갖는 클록 성분에 대하여 2배의 주파수로 발진하고 있는 경우, 도 19b에 도시하는 바와 같이, 6+6=12로 되고, 반대로 2분의 1의 주파수로 발진하고 있는 경우, 도 19c에 도시하는 바와 같이, 1.5+1.5=3으로 된다(실제로 1.5는 카운트할 수 없으므로 1+2의 조합으로 됨). 이 때문에, 재생 신호와 재생 클록이 동기하지 않고 있는 경우, 6T로 관측되지 않으므로, 관측된 최소 반전 패턴 길이와 6의 차가 주기 정보로 된다.

다음에, 재생 신호 중에서 최소 반전 패턴을 찾아내는 방법에는, 이것도 상기 동기 패턴과 같이, 재생 클록의 주파수에 의존하지 않고, 기본적으로 인접하는값은 1대1의 비율이 유지되고 있기 때문에, 검출 오차도 고려하여 레지스터(17) 값이 레지스터(16) 값의 ±1의 범위에 있으면, 최소 반전 패턴이라고 판정하는 기능을 갖는 최소 반전 패턴 판정기(21)를 구성하여 이것을 실현할 수 있다.

그리고, 상기 최대 패턴 길이 검출기(6)와 최소 패턴 길이 검출기(7)에 의해, 재생 클록의 주파수의 변화에 의존하지 않고, 안정한 동기 패턴 및 최소 반전 패턴의 검출이 가능해진다.

또한, 상기 주기 정보 판정기(8)는 도 4에 나타내는 것과 같은 구성이 이용된다. 즉, 프레임 카운터(5)로부터 출력되는 프레임 플래그에 의해 설정된 기간에 있어서의, 동기 패턴 길이의 최대값을 유지하는 수단인 레지스터(24)와 최소 반전 패턴의 최소값을 유지하는 수단인 레지스터(25) 값을 입력으로 하여, 레지스터(24)의 출력인 동기 패턴 길이와 레지스터(25)의 출력인 최소 반전 패턴 길이와의 비율을 이용하여, 최적이라고 생각되는 주기 정보를 선택하기 위한 선택 신호를 발생하는 비교기(26)로 구성된다.

예컨대, DVD는, 전술한 바와 같이, 동기 패턴은 14T와 4T를 합쳐서 18T로 되고, 최소 반전 패턴은 3T와 3T를 합쳐서 6T로 된다. 여기서, 재생 클록의 주파수가 변화한 경우에도 양자의 비율은 3대1이 유지된다. 따라서, 레지스터(24) 값의 LSB 측 2비트를 제외한 값(본래의 값의 4분의 1)으로, 3비트를 제외한 값(본래의 값의 8분의 1)을 가산한 값이 레지스터(25) 값의 ±1의 범위에 있으면, 검출 정밀도가 높은 동기 패턴 길이를 주기 정보로서 이용하도록 선택 신호가 출력되고, 그 범위에 들어 있지 않으면, 검출 빈도가 높은 최소 반전 패턴 길이를 주기 정보로서이용하도록 선택 신호가 출력된다. 이와 같은 기능을 갖는 것에 의해, 검출 결과를 효율 좋게 제어에 반영할 수 있으므로, 주파수 제어의 고속화가 가능해진다. 또한 동기 패턴 검출이 곤란한 탐색 시에도, 최소 반전 패턴이 우선적으로 검출되어 제어에 반영되기 때문에, 주파수 제어가 가능해진다.

또한, 상기 프레임 카운터(5)는 도 5에 나타내는 것과 같은 구성의 것이 이용된다. 즉, 도 4에 나타낸 주기 정보 판정기(8)의 출력 신호인 동기 패턴 길이와 최소 반전 패턴 길이와 선택 신호를 입력하여, 그 선택 신호에 의해 출력을 선택하는 선택기(27)와, 선택기(27)에 의해 선택된 신호를 기초로 하여 다음 번의 카운트 수를 결정하는 카운트 수 설정 회로(28)와, 카운트 수 설정 회로(28)의 출력과 재생 클록에 의해 카운트하는 카운터(30)의 출력이 일치한 경우에 프레임 플래그를 출력하는 일치 회로(coincidence circuit)(29)로 구성되어, 일치 회로(29)로부터 출력되는 프레임 플래그에 의해 카운터(30)를 리셋하는 기능을 갖는다.

예컨대, DVD는, 도 22a에 도시하는 바와 같이, 기록 신호에 동기 패턴이 1488T에 1개의 비율로 동일 간격에 존재하고 있지만, 재생 클록에 의해 동기 패턴 사이의 간격을 검출한 경우, 재생 클록의 주파수와 재생 디지털 신호가 갖는 클록 성분 주파수의 편차량에 따라 해당 동기 패턴 사이의 간격이 변화하고, 도 22c에 도시하는 바와 같이, 재생 클록이 재생 디지털 신호가 갖는 클록 성분 주파수의 2분의 1인 경우, 744T로, 도 22b에 도시하는 바와 같이, 2배인 경우, 2976T로 검출되어, 당연히 재생 클록의 주파수 제어 중에는 시간에 의한 동기 패턴의 검출 간격이 변화하게 된다. 그러나, 재생 클록의 주파수가 상기 한 바와 같이 변화한 경우에도, 동기 패턴 간격과 동기 패턴 길이의 비율은 모두 1488/18로 되고, 동기 패턴 간격과 최소 반전 패턴 길이의 비율은 모두 1488/6으로 되기 때문에, 선택기(27)에서 동기 패턴 길이를 주기 정보로서 선택하는 경우, 카운트 수 설정 회로(28)에서 선택기(27)의 출력 신호의 LSB 측을 7 비트 업(본래의 값을 128배)하는 것에 의해, 약 1.5 프레임을 주기 정보의 검출 기간으로 하고(프레임은 동기 패턴에 의해 구분되는 데이터 단위임), 선택기(27)에서 최소 반전 패턴 길이를 주기 정보로서 선택하는 경우, 카운트 수 설정 회로(28)에 선택기(27)의 출력 신호의 LSB 측을 8비트 업(본래의 값을 256배)하는 것에 의해, 약 1프레임을 주기 정보의 검출 기간으로 하는 것이 가능하다. 여기서, 카운트 수 설정 회로(28)로 조작하는 비트수를 임의로 바꿔 카운트 수를 조작하여도 좋다. 이와 같은 기능을 갖는 것에 의해, 동기 정보의 검출 기간 내에 동기 패턴이 반드시 1개 이상 포함된다는 조건으로 주기 정보의 검출 기간을 최적화하는 것이 가능해져, 재생 클록의 주파수 인입의 고속화를 하는 것이 가능해진다.

여기서, 상기 "동기 정보의 검출 기간 내에 동기 패턴이 반드시 1개 이상 포함되는 조건"이라는 것은 주기 정보를 검출하기 위한 1기간 중에 동기 패턴이 포함되어 있지 않으면, 동기 패턴 길이에서 주파수 오차가 요청되지 않으므로, 그 기간 중에 적어도 하나는 동기 패턴을 포함해야 하는 것이 조건으로 되기 때문이다. 한편, 주기 정보를 검출하기 위한 1기간을 고정해 버리면, 주파수 편차의 량에 따라서는 그 기간 내에 동기 패턴이 존재하지 않거나 반대로 필요 이상의 동기 패턴이 존재하거나 하기 때문에, 동기 패턴의 검출 정밀도와 검출 효율이 열화하여, 주파수 제어에 있어서의 피드백이 시간이 지연되므로, 인입에 시간이 걸리게 된다.

또한, 상기 주파수 오차 검출기(9)는 이하에 나타낸 바와 같은 원리에 따라서 주파수 오차를 생성하는 것이 이용된다.

예컨대, DVD의 기록되어 있는 데이터 계열에는, 상술한 바와 같이, 동기 패턴이라고 불리는 14T, 4T의 연속 패턴과 최소 반전 패턴이라고 불리는 3T, 3T의 연속 패턴이 존재하고 있다. 이 동기 패턴 길이와 최소 반전 패턴 길이를 재생 디지털 데이터가 갖는 클록 성분과 동기한 재생 클록에 의해 카운트한 경우, 이들 동기 패턴 길이와 최소 반전 패턴 길이는, 도 18a 및 도 19a에 도시하는 바와 같이, 각각 18 및 6으로 된다. 그러나, 재생 클록이 재생 디지털 데이터가 갖는 클록 성분에 대하여 2배의 주파수로 발진하고 있는 경우, 이들은, 도 18b 및 도 19b에 도시하는 바와 같이, 각각 36 및 12로 되고, 반대로 2분의 1의 주파수로 발진하고 있는 경우, 도 18c 및 도 19c에 도시하는 바와 같이, 각각 9 및 3으로 된다. 이 때문에, 재생 신호와 재생 클록이 동기하지 않는 경우, 동기하고 있는 경우의 동기 패턴 길이인 18T와 최소 반전 패턴 길이인 6T로 관측되지 않기 때문에, 관측된 동기 패턴 길이로부터 18을 뺀 값 또는 관측된 최소 반전 패턴 길이로부터 6을 뺀 값이 주파수 오차 신호로 된다. 어느 쪽의 정보를 이용하는지는 주기 정보 판정기(8)에 의해서 결정된다.

예컨대, 기록 매체를 회전시키는 모터의 회전 속도를 일정하게 하여 재생을 하는 CAV 재생에는 디스크의 내주로부터 외주에 걸쳐서 재생 데이터의 선속도가 장소에 의해 변화한다. 예컨대, 재생 데이터에 동기하는 주파수가 도 15에 나타내는내주 측의 위치 A에서 20MHz이며, 외주 측의 위치 B에서 40MHz이고, 발진기(15)로부터 출력되는 재생 클록이 위치 A에서 재생 데이터가 갖는 클록 성분과 동기하고 있는 경우를 가정한다. 여기서, 위치 A를 재생하고 있는 상태로 위치 B를 탐색한 경우를 생각하면, 도 20에 도시하는 바와 같이, 탐색 직후, 발진기(15)로부터 출력되는 재생 클록은 위치 A에서의 위상 동기 주파수인 20MHz로 되어 있지만, 위치 B에서 그 재생 클록에 의해 동기 패턴 길이를 검출하면, 재생 클록이 재생 데이터가 갖는 클록 성분의 절반으로 되어 있기 때문에, 위상 동기 시의 18에 대하여 절반인 9가 카운트 값으로서 검출된다. 마찬가지로, 최소 반전 패턴 길이를 검출하면, 위상 동기 시의 6에 대하여 절반인 3이 검출된다. 이 경우, 동기 패턴 길이와 최소 반전 패턴 길이가 3:1의 비율을 만족하고 있기 때문에, 동기 패턴 길이를 신뢰할 수 있는 값이라고 주기 정보 판정기(8)가 판단하는 것에 의해, 주파수 오차 검출기(9)는 검출된 동기 패턴 길이로부터 위상 동기 시의 동기 패턴 길이를 감산한, 9-18=-9를 주파수 오차 신호로서 출력한다. 얻어진 주파수 오차 신호는 음의 값이므로, 재생 클록의 주파수가 재생 데이터가 갖는 클록 성분의 주파수보다도 낮다고 판단되기 때문에, 주파수 제어 루프 필터(11)와 디지털·아날로그 컨버터(13)를 거쳐서, 발진기(15)로부터 출력되는 발진 주파수를 높이는 방향으로 피드백이 작용하고, 도 20에 나타내는 위치 C 즉, 동기 패턴 길이가 18로 검출된 시점에서, 주파수 제어는 완료되어, 위상 동기 인입을 개시하고, 재생 클록과 재생 데이터의 위상을 동기시키는 것이 가능해진다. 또한, 탐색 중에, 주파수 오차의 피드백을 하는 것에 의해, 탐색 후의 위상 동기에 요하는 시간을 단축하는 것도 가능하다.

또한, 상기 위상 오차 검출기(10)는 도 21a 및 도 21b에 나타내는 것과 같은 원리에 근거하여, 재생 데이터가 갖는 클록 성분의 위상과 재생 클록의 위상을 동기시키게 된다. 도 21a는 재생 클록의 주파수가 재생 데이터가 갖는 클록 성분의 주파수에 대하여 간신히 낮게 되어 있는 상태를 나타내고 있다. 예컨대, 재생 데이터가 4개의 연속하는 단일 주파수에 의해 구성되어 있는 경우를 가정하면, 도 21a의 검은 환형으로 나타내는 제로 크로스 근방의 표본화 신호에 있어서, 표본화 신호의 상승 에지는 그대로의 정보를 이용하고, 하강 에지는 표본화 신호의 정부(正負)를 반전시키는 것에 의해, 위상의 편차량에 따라 도 21a 및 도 21b에 나타내는 위상 오차 곡선이 관측된다. 여기서, 표본화 신호의 진폭 성분은 시간 방향에 있어서의 표본화 위상의 오차로 대체하여 생각하는 것이 가능하다. 그리고, 상승 에지와 하강 에지를 고려하여 제로 크로스 근방의 표본화 신호의 진폭 성분을 그대로 위상 오차 신호로 하여 정(正)이 관측된 경우, 위상이 지연되어 있는 것으로 되어, 재생 클록의 주파수를 높여 위상을 선행시키는 방향으로 피드백시키게 된다. 반대로, 부(負)가 관측된 경우, 위상이 선행되고 있는 것으로 되어, 재생 클록의 주파수를 낮춰 위상을 지연시키는 방향으로 피드백시키게 된다. 이와 같이 제어를 하는 것에 의해, 도 21b에 도시하는 바와 같이, 위상 오차 신호는 제로에 가까워져, 재생 클록과 재생 데이터가 갖는 클록 성분의 위상을 동기시키는 것이 가능해진다.

이러한 본 실시예 1에 따른 주파수 제어 및 위상 동기 회로에 의하면, 재생 신호의 소정 주파수 대역을 강조하는 파형 등화 수단과, 그것에 의하여 등화된 신호를 디지털 데이터로 재생할 때에 이용하는 재생 클록에 의해 해당 등화된 신호를 다비트의 디지털 데이터로 표본화하는 아날로그·디지털 컨버터와, 상기 재생 클록을 기초로 표본화된 신호에서 저역 잡음을 억제하기 위한 저역 잡음 억제 수단과, 저역 잡음이 억제된 신호가 제로 레벨을 크로스하는 위치를 검출하고, 인접하는 제로 크로스 사이의 표본 수를 재생 클록을 기초로 카운트하여 레지스터에 유지하는 제로 크로스 길이 검출기와, 1프레임 이상의 특정한 기간을 카운트하는 프레임 카운터와, 그것에 의하여 카운트된 소정 기간에 있어서의 제로 크로스 길이의 카운트 값 혹은 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값, 최소값을 각각 검출하는 최대 패턴 길이 검출기 및 최소 패턴 길이 검출기와, 그 패턴 길이의 최대값과 최소값을 비교하고, 그 비율을 이용하여 주기 정보로서 최적의 값을 선택하는 주기 정보 판정기와, 그것에 의하여 선택된 주기 정보와 위상 동기 시에 검출되는 상기 최대 및 최소 패턴 길이의 차를 주파수 오차로 변환하여 출력하는 수단 및 최대 패턴 길이에서 동기 패턴을 판별하여 동기 패턴의 간격을 주파수 오차로 변환하여 출력하는 수단을 겸비한 주파수 오차 검출기와, 주파수 오차 검출기의 출력을 기초로 하여 재생 클록을 재생 디지털 신호와 동기 가능해지는 영역까지 제어하기 위한 주파수 제어 회로와, 저역 잡음이 억제된 신호에서 위상 정보를 검출하는 위상 오차 검출기와, 위상 오차 검출기의 출력을 기초로 하여 재생 클록이 재생 디지털 신호에 동기하도록 위상을 제어하는 위상 제어 회로와, 상기 주파수 제어 회로의 출력과 위상 제어 회로의 출력을 가산하고, 그 가산값에 근거하여 재생 클록을 발진하는 발진기를 구비하되, 디지털 데이터의 재생 시에 위상 동기 인입을 가능하게 하도록 했으므로, 고주파 클록 대신 재생 클록을 이용하여, 재생 클록에 의해 표본화된 다비트의 재생 디지털 데이터로부터 주기 정보 및 위상 정보를 검출하고, 재생 클록의 위상이 재생 디지털 데이터가 갖는 클록 성분의 위상에 동기하도록 제어를 하는 것에 의해, 클록을 1계통으로 통일할 수 있어 재생 디지털 데이터의 선속도가 변화하는 상태에서도, 재생 클록을 이용하여 고속이고 안정한 위상 동기 인입을 하는 것이 가능해진다.

또한, 주기 정보로서 최대 패턴 길이와 최소 패턴 길이가 적합한 쪽을 선택하여 활용하도록 하고 있기 때문에, 재생 클록의 주파수 인입을 고속으로 실행할 수 있을 뿐만 아니라, 주기 검출이 곤란하다는 탐색 시에도 주파수 제어를 하는 것이 가능해진다.

그 위에, 최대 패턴 길이 검출기와 최소 패턴 길이 검출기를, 각각 동기 패턴 판정기와 최소 반전 패턴 판정기를 갖고, 각각의 패턴을 판정하고, 또한 유지되어 있는 값보다 크고 작은 경우에만 최대 패턴 길이, 최소 패턴 길이를 갱신하도록 구성했기 때문에, 재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차가 큰 경우에도, 정밀도 양호한 패턴 검출이 가능해지고, 그와 아울러 주기 검출 정밀도가 향상하기 때문에, 재생 클록의 주파수 인입을 안정하게 실행할 수 있다.

또한, 상기 주기 정보 판정기를 프레임 카운터에 의해 계산되는 소정의 기간 내에서 요청된 최대 패턴 길이와 최소 패턴 길이를 기간의 종단(終端)으로 유지하는 레지스터를 갖고, 해당 레지스터에 유지된 각각의 값을 상기 주기 정보 판정기로 비교한 결과 얻어지는 주기 정보로서 최적이라고 생각되는 패턴 길이를 기초로 하여, 다음 번의 프레임 카운터에서 카운트하는 기간을 자동적으로 설정하도록 구성했기 때문에, 1개의 프레임 내에 포함되는 하나의 동기 패턴을 검출하기 위한 검출 기간을 주기 정보를 기초로 하여 자동적으로 결정할 수 있어, 동기 패턴의 검출 효율을 향상시킬 수 있고, 재생 클록의 주파수 인입을 고속으로 실행할 수 있다.

(실시예 2)

본 발명의 실시예 2에 의한 주파수 제어 및 위상 동기 회로에 대하여, 도 6의 블럭도를 이용하여 설명한다.

도 6에 있어서, 참조부호 1은 광디스크 재생 신호의 고역 주파수 대역을 강조하는 것과 같은 보정을 실시하는 파형 등화 수단, 참조부호 2는 파형 등화 수단(1)의 출력 신호를 디지털 데이터로 재생할 때에 이용하는 재생 클록에 의해, 아날로그 신호를 디지털 신호로 변환하는 아날로그·디지털 컨버터이며, 다비트의 디지털 신호로 표본화한다. 참조부호 3은 이 표본화된 다비트의 재생 디지털 신호에 포함되는 저역 잡음 성분을 억제하는 저역 잡음 억제 수단, 참조부호 4는 저역 잡음 성분이 억제된 재생 디지털 신호가 제로 레벨을 크로스하는 위치를 연속하여 검출하고, 재생 클록을 기초로 인접하는 제로 크로스 사이의 표본 수를 카운트하여, 제로 크로스 길이로서 레지스터에 유지하는 제로 크로스 길이 검출기, 참조부호 5는 제로 크로스 길이 검출기(4)의 출력을 이용하여, 재생 클록을 기초로 1프레임 이상의 특정한 기간을 카운트하는 프레임 카운터, 참조부호 6은 프레임카운터(5)에 설정된 기간 내에 있어서, 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값을 검출하여, 최대 패턴 길이로서 레지스터에 유지하는 최대 패턴 길이 검출기, 참조부호 7은 프레임 카운터(5)에 설정된 기간 내에 있어서, 인접하는 제로 크로스 길이의 카운트 값의 합의 최소값을 검출하여, 최소 패턴 길이로서 레지스터에 유지하는 최소 패턴 길이 검출기, 참조부호 8은 상기 최대 패턴 길이 검출기(6) 및 최소 패턴 길이 검출기(7)에 의해 얻어진 양 주기 정보를 비교하고, 그 비율을 이용하여 주기 정보로서 최적의 값을 선택하여 선택 신호를 출력하는 주기 정보 판정기, 참조부호 9는 그 선택 신호를 기초로 선택된 주기 정보와 위상 동기 시에 검출되어야 할 상기 최대 패턴 길이 또는 최소 패턴 길이의 차를 주파수 오차로 변환하여 출력하는 주파수 오차 검출기, 참조부호 31은 제로 크로스 길이 검출기(4)에 의해 검출된 인접하는 제로 크로스 길이의 합과, 최대 패턴 길이 검출기(6)로부터 출력되는 동기 판정 플래그와, 주기 정보 판정기(8)로부터 출력되는 동기 패턴 길이를 이용하여, 동기 패턴의 위치를 검출하는 동기 패턴 위치 검출기, 참조부호 32는 해당 동기 패턴 위치의 검출 결과를 기초로 하여 동기 패턴의 간격을 검출하는 동기 간격 카운터, 참조부호 33은 동기 간격 카운터(32)에 의해 검출된 주기 정보를 주파수 오차로 변환하여 출력하는 주파수 오차 검출기, 참조부호 10은 재생 디지털 데이터의 위상 정보를 저역 잡음 억제 수단(3)에서 얻어지는 출력을 이용하여 검출하는 위상 오차 검출기, 참조부호 34는 주파수 오차 검출기(33)의 출력을 위상 오차 정보로 변환하여 출력하는 주파수 오차 변환기, 참조부호 35는 주파수 제어를 하는 데에 주파수 오차 검출기(9)의 출력과 주파수 오차 검출기(33)의 출력 중 어느 것을 이용할지를 선택하는 수단으로서의 모드 제어 회로이며, 동기 간격 카운터(32)의 출력 신호인 동기 패턴 간격을 입력으로 하여, 이것을 기초로 연산을 하여 제어 상태를 결정하는 복수의 모드를 출력하는 모드 제어 회로, 참조부호 11은 모드 제어 회로(35)에 의해 선택된 주파수 오차량을 이용하고 재생 클록이 재생 디지털 신호와 동기 가능해지는 영역까지 주파수 제어를 하기 위한 주파수 제어용 루프 필터, 참조부호 12는 위상 오차 검출기(10)의 출력과 주파수 오차 변환기(34)의 출력을 이용하여 재생 클록이 재생 디지털 신호에 동기하도록 위상 제어를 하기 위한 위상 제어용 루프 필터, 참조부호 13, 14는 디지털 신호를 아날로그 량의 전기 신호로 변환하여 출력하는 디지털·아날로그 컨버터, 참조부호 15는 디지털·아날로그 컨버터(13,14)에 의해 각각 아날로그 량으로 변환된 전기 신호를 가산하고, 그 가산된 전기 신호에 근거하여 재생 클록을 생성하는 발진기이다.

다음에, 이상과 같이 구성되는 본 발명의 실시예 2에 의한 주파수 제어 및 위상 동기 회로의 동작을 설명한다.

광디스크 재생 신호를 파형 등화 수단(1)으로 고역의 주파수 대역을 강조하는 것과 같은 보정을 실시한 출력 신호를 아날로그·디지털 컨버터(2)에 출력하고, 발진기(15)에 의해 생성되는 재생 클록을 이용하여 상기 광디스크 재생 신호에 보정을 실시한 출력 신호를 디지털 신호로 변환하고, 다비트의 재생 디지털 신호로 표본화한다. 얻어진 표본화 신호는 재생 클록과 동위상이며, 이후, 카운트 등의 모든 데이터 처리는 상기 재생 클록을 기초로 실행한다. 이 표본화된 다비트의 재생 디지털 신호를 저역 잡음 억제 수단(3)에 입력하고, 재생 디지털 신호에 포함되는 저역 잡음 성분을 억제한다.

다음에, 저역 잡음 성분이 억제된 재생 디지털 신호는 제로 크로스 길이 검출기(4)에 입력되고, 해당 제로 크로스 길이 검출기(4)에 있어서, 제로 레벨을 크로스하는 위치를 연속하여 검출하여 인접하는 제로 크로스 사이의 표본 수가 재생 클록을 기초로 카운트되고, 해당 카운트 값이 제로 크로스 길이로서 레지스터에 유지된다. 또한, 최대 패턴 길이 검출기(6) 및 최소 패턴 길이 검출기(7)에 있어서, 해당 제로 크로스 길이 검출기(4)의 출력을 이용하여, 재생 클록을 기초로 1프레임 이상의 특정한 기간을 카운트하는 프레임 카운터(5)에 설정된 기간 내에 있어서, 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값과 최소값을 각각 검출하여 레지스터에 유지하여 재생 디지털 데이터의 선속도 주기에 반비례하는 정보를 얻는다.

이들 최대 패턴 길이 검출기(6) 및 최소 패턴 길이 검출기(7)에 의해 얻어진 주기 정보는, 주기 정보 판정기(8)에 있어서, 그 최대 패턴 길이와 최소 패턴 길이가 비교되어 그 비율을 이용하여 주기 정보로서 최적의 값이 선택되고, 그 중 어느 것이 최적의 값인지를 나타내는 선택 신호가 주파수 오차 검출기(9)에 출력된다. 주파수 오차 검출기(9)는 그 선택 신호를 기초로 선택된 주기 정보와 위상 동기 시에 검출되어야 할 최대 패턴 길이 및 최소 패턴 길이의 차를 주파수 오차로 변환하여, 재생 클록의 주파수 제어를 하기 위한 주파수 오차량을 결정한다.

또한, 제로 크로스 길이 검출기(4)에 의해 검출된 인접하는 제로 크로스 길이의 합과, 최대 패턴 길이 검출기(6)로부터 출력되는 동기 판정 플래그와, 주기 정보 판정기(8)로부터 출력되는 동기 패턴 길이가 동기 패턴 위치 검출기(31)에 입력되고, 이에 따라 동기 패턴의 위치가 검출되어 그 검출 결과를 기초로 하여 동기 패턴의 간격을 검출하는 동기 간격 카운터(32)와, 동기 간격 카운터(32)에 의해 검출된 주기 정보를 주파수 오차로 변환하여 출력하는 주파수 오차 검출기(33)에 의해, 재생 클록의 주파수 제어를 하기 위한 주파수 오차량이 결정된다.

재생 디지털 데이터의 위상 정보는 저역 잡음 억제 수단(3)에서 얻어지는 출력을 이용하여 위상 오차 검출기(10)에 의해 검출되어, 재생 클록과 재생 디지털 데이터의 위상 동기 제어를 하기 위한 위상 오차량이 결정된다. 또한, 상기 주파수 오차 검출기(33)의 출력은 주파수 오차 변환기(34)에 의해 위상 오차 정보로 변환된다. 주파수 제어를 하는 데에 주파수 오차 검출기(9)의 출력과 주파수 오차 검출기(33)의 출력 중 어느 것을 이용하는지를 선택하는 수단인 모드 제어 회로(35)에 동기 간격 카운터(32)의 출력 신호인 동기 패턴 간격이 입력되고, 해당 모드 제어 회로(35)에서는 그것을 기초로 연산을 하여 제어 상태를 결정하는 복수의 모드 신호 중 어느 하나를 출력한다.

또한, 모드 제어 회로(35)에 의해 선택된 쪽의 주파수 오차량은 주파수 제어용 루프 필터(11)에 입력되고, 해당 루프 필터(11)를 포함하는 주파수 제어 루프에 의해 재생 클록이 재생 디지털 신호와 동기 가능해지는 영역까지 주파수를 제어하여, 상기 주파수 제어용 루프 필터(11)의 출력 디지털 신호를 디지털·아날로그 컨버터(13)에 출력한다. 디지털·아날로그 컨버터(13)에 의해 아날로그 량으로 변환된 전기 신호와 위상 오차 검출기(10)의 출력과 주파수 오차 변환기(34)의 출력을 이용하여 위상 제어용 루프 필터(12)를 포함하는 위상 제어용 루프에 의해, 재생 클록이 재생 디지털 신호에 동기하도록 위상 제어를 하고, 해당 위상 제어를 한 결과에, 위상 제어용 루프 필터(12)에서 출력되는 디지털 신호를 디지털·아날로그 컨버터(14)에 의해 아날로그 량으로 변환한 전기 신호를 가산하고, 가산된 전기 신호에 근거하여 발진기(15)를 동작시켜 재생 클록을 생성한다.

이러한 일련의 동작에 의해, 재생 클록의 위상과 재생 디지털 데이터가 갖는 클록 성분의 위상을 동기시키는 것이 가능해져, 광디스크 매체에 기록된 디지털 데이터를 해당 재생 클록을 이용하여 재생하는 것이 가능해진다.

이하, 본 실시예 2에 의한 주파수 제어 및 위상 동기 회로를 구성하는 각 회로 블럭에 대하여, 보다 상세히 설명한다.

상기 동기 패턴 위치 검출기(31)를 포함하는 동기 패턴 검출 수단은 도 7에 나타내는 것과 같은 구성의 것이 이용된다. 즉, 상기 동기 패턴 판정기(18)의 출력인 동기 판정 플래그와, 프레임 카운터(5)로 카운트된 기간의 최대 패턴 길이인 동기 패턴 길이와, 동기 패턴 길이의 규정값을 비교하는 비교기(36)의 출력과, 제로 크로스 길이 검출기(4)에 의해 검출되는 인접하는 제로 크로스 길이의 레지스터(16)와 레지스터(17)의 출력의 가산값과, 동기 패턴 길이의 규정값을 비교하는 비교기(37)의 출력을 이용하여 동기 패턴의 위치를 검출하는 동기 패턴 위치 판정기(31)에 의해 동기 패턴 플래그를 출력하고, 그것을 기초로 하여 제어 상태를 결정하는 기능을 갖는 모드 제어 회로(35)로부터 출력되는 모드 신호에 의해 비교기(36)와 비교기(37)의 판정 기준과 동기 패턴 위치 검출기(31)의 동작 조건을 전환하는 구성이다. 이에 따라, 주파수 편차가 큰 영역에서는 동기 패턴의 위치 검출을 러프(rough) 모드로 하여 검출율을 높이고, 주파수 편차가 작은 영역에서는 동기 패턴의 위치 검출을 파인(fine) 모드로 실행하여, 검출 정밀도를 중시하는 것에 의해, 주파수 편차의 량에 따라 동기 패턴 위치 검출을 전환하여 주파수 제어를 고속으로 실행할 수 있다. 이 때, 모드 제어 회로(35)에서 출력되는 모드 신호는 재생 클록과 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차를 반영하는 것이다.

예컨대, DVD에서의 규정 동기 패턴은 18T이며, 모드 제어 회로(35)로부터 출력되는 모드 신호가 주파수 편차가 큰 것을 나타내고 있는 경우, 동기 패턴 위치 검출기(31)는 동기 패턴 판정기(18)가 조건을 만족하고, 또한 비교기(36)에 있어서 동기 패턴 길이가 18±n의 범위에 있고, 또한 비교기(37)에 있어서 레지스터(16)와 레지스터(17)의 가산값이 18±m의 범위에 있는 경우에만 동기 패턴 플래그를 출력하고, 모드 제어 회로(35)로부터 출력되는 모드 신호가 주파수 편차가 작은 것을 보이고 있는 경우, 동기 패턴 위치 검출기(31)는 동기 패턴 판정기(18)가 조건을 만족하고, 또한 비교기(37)에 있어서, 레지스터(16)와 레지스터(17)의 가산값이 18과 일치하는 경우에만 동기 패턴 플래그를 출력하는 구성이다. 이들의 기능을 갖는 것에 의해, 동기 패턴 간격의 검출 정밀도와 검출 효율이 향상한다.

또한, 상기 주파수 오차 검출기(33)는 도 22a, 도 22b 및 도 22c에 나타내는 것과 같은 원리에 근거하여 주파수 오차 신호를 검출한다.

예컨대, DVD의 기록 부호에는 14T와 4T의 조합으로 구성되는 동기 패턴이라고 불리는 것이 일정 간격인 1488T마다 1개 존재하고 있다. 이것을, 동기 패턴 검출기(31)에 의해 위치를 특정하고, 검출된 동기 패턴의 간격을 재생 클록에 근거하여 동기 간격 카운터(32)로 카운트한다. 이 동기 패턴 간격을 재생 디지털 데이터가 갖는 클록 성분과 동기한 재생 클록에 의해 카운트한 경우, 해당 동기 패턴 간격은, 도 22a에 도시하는 바와 같이, 1488로 된다. 그러나, 재생 클록이 재생 디지털 데이터가 갖는 클록 성분에 대하여 2배의 주파수로 발진하고 있는 경우, 도 22b에 도시하는 바와 같이, 2976으로 되고, 반대로 2분의 1의 주파수로 발진하고 있는 경우, 도 22c 도면에 도시하는 바와 같이, 744로 된다. 이 때문에, 재생 신호와 재생 클록이 동기하지 않고 있는 경우, 동기 패턴 간격이 1488T로 관측되지 않기 때문에, 관측된 동기 패턴 간격으로부터 1488을 뺀 값이 주파수 오차 신호로 된다. 얻어진 주파수 오차 신호가 정(正)일 경우, 재생 클록의 주파수가 재생 데이터가 갖는 클록 성분의 주파수보다 높게 되어 있기 때문에, 발진기(15)의 발진 주파수를 낮게 하도록 피드백한다. 또한, 얻어진 주파수 오차 신호가 부(負)일 경우, 재생 클록의 주파수가 재생 데이터가 갖는 클록 성분의 주파수보다 낮게 되어 있기 때문에, 발진기(15)의 발진 주파수를 높게 하도록 피드백한다. 이것에 의해, 동기 패턴 간격을 1488에 접근시키는 것이 가능해져, 동기 패턴 길이 18T를 기초로 제어하는 경우보다도, 1488/18배의 정밀도로 재생 클록의 주파수 제어를 할 수 있게 된다.

또한, 상기 모드 제어 회로(35)는 도 8에 나타내는 것과 같은 구성의 것이이용된다. 즉, 동기 간격 카운터(32)의 출력인 동기 패턴 간격을 그것이 소정의 조건을 만족하는지의 여부를 판정하는 간격 비교기(38)에 입력하여, 소정의 조건을 만족하고 있는 경우, 플래그 카운터(39)가 카운트 업되고, 소정의 조건을 만족하지 않은 경우, 플래그 카운터(40)가 카운트 업되어, 플래그 카운터(39, 40)는 상반하는 조건으로 리셋되는 기능을 갖고, 그것들 카운트 값은 동기 패턴의 간격 상태의 연속량을 나타내고, 그것이 외부 레지스터의 특정한 값과 일치한 경우, 상태 결정 회로(41)는 소정의 규칙에 따라서 제어 상태를 결정하고, 제 1 모드 신호 또는 제 2 모드 신호를 출력하여, 이것에 따라서, 주파수 제어 및 위상 제어를 담당하는 각각의 회로 제어 상태를 자동적으로 전환하는 구성을 갖는 것이다. 예컨대, 모드 제어 회로(35)로부터 출력되는 제 1 모드 신호와 제 2 모드 신호가 재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차가 큰 상태임을 나타내고 있는 경우, 주파수 오차 검출기(9)의 출력을 주파수 오차 신호로서 선택하고, 재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수 편차가 작은 상태인 것을 보이고 있는 경우, 주파수 오차 검출기(33)의 출력을 주파수 오차 신호로서 선택하는 것에 의해, 주파수 편차가 큰 영역은 동기 패턴 간격보다도 동기 패턴 혹은 최소 반전 패턴으로 이루어지는 특정 패턴의 패턴 길이 쪽이 검출하기 쉽고, 주파수 편차가 작은 영역은 동기 패턴 간격 쪽이 검출 정밀도가 높다는 이점을 살린 제어를 할 수 있기 때문에, 고속이고 또한 안정하게 주파수 인입을 하는 것이 가능해진다. 또한, 모드 제어 회로(35)로부터 출력되는 제 1 모드 신호와 제 2 모드 신호가 위상 동기 가능한 상태인 것을 보이고 있는 경우, 위상 오차검출기(10)의 출력과 주파수 오차 변환기(34)의 출력을 이용하여 재생 클록이 재생 디지털 신호에 동기하도록 위상의 제어를 개시함에 의해, 원활하게 주파수 인입으로부터 위상 인입의 동작을 이행하는 것이 가능해진다. 또한, 이들 제 1 모드 신호와 제 2 모드 신호를 이용하여, 주파수 제어용 루프 필터(11) 및 위상 제어용 루프 필터(12)의 제어량을 전환하는 것에 의해, 한층 더 위상 동기 시간의 단축이 가능하다. 이들 재생 클록과 재생 디지털 데이터가 갖는 클록 성분과의 주파수 편차를 관측하여 제어 상태를 자동적으로 결정하는 모드 제어 회로(35)를 이용하여 제어 상태를 연속적이고 또한 자동적으로 전환하는 것에 의해, 재생 클록의 주파수 인입 및 위상 인입을 고속이고 또한 안정하게 실행하는 것이 가능하다.

또한, 상기 동기 간격 카운터(32)는 동기 간격 카운터(32)의 값이 어떤 소정의 임계값을 초과한 경우, 제어 상태를 결정하는 복수의 모드 신호를 특정의 상태로 재설정하는 수단을 구비한 구성을 갖는 것이 이용된다. 즉, 동기 간격 카운터(32)의 값이 크게 될 수 있는 것은 동기 패턴이 발견되지 않는 상태라고 생각되기 때문에, 복수의 모드 신호를 이용하여, 주파수 편차가 클 때에 사용하는 제어인, 동기 패턴 길이 혹은 최소 반전 패턴 길이를 근거로 주파수 오차를 구하여 주파수 제어를 하는 모드로 재설정하는 것이다. 다만, 동기 간격 카운터(32)는 동기 패턴 플래그가 검출된 경우, 리셋되어 초기값로 설정된다.

예컨대, DVD는 재생 클록이 재생 디지털 데이터와 위상 동기하고 있는 경우, 정상으로 동작하고 있는 한, 재생 클록으로 카운트한 동기 간격 카운터(32)의 값은 1488을 넘지 않는다. 검출 누설을 고려했다고 해도 임계값을 10000 이상으로 설정하고 있으면, 그것을 넘어서 동기 간격 카운터(32)가 동작하는 경우는 이상 상태로 간주하고, 동기 패턴의 간격에서 검출된 주파수 오차 데이터를 기초로 주파수 제어를 하는 상태가 되도록 모드 제어 회로(35)를 설정하여 주파수와 위상의 재인입을 실행한다. 이와 같은 기능을 갖는 것에 의해, 제어의 이상 상태를 판별하여, 이상이라고 판단한 경우는 자기 복구 동작을 하기 때문에, 이상 동작 시의 복구 시간 단축이 가능하다.

또한, 상기 주파수 오차 변환기(34)는 도 9에 나타내는 것과 같은 구성의 것이 이용된다. 주파수 오차 검출기(33)의 출력을 그 값에 따라 +1, 0, -1로 구분하는 주파수 변환 수단(42)과, 주파수 변환 수단(42)의 출력을 소정의 이득으로 증폭하는 이득 수단(43)을 갖고, 이득 수단(43)의 출력을 이용하여 위상 제어용 루프 필터(12)를 동작시키는 구성을 하는 것에 의해, 주파수 제어용 루프 필터(11)로 제어 가능한 주파수의 분해능 이상으로, 재생 클록의 주파수를 재생 디지털 데이터가 갖는 클록 성분의 주파수로 접근시키는 것이 가능해지기 때문에, 위상 동기 루프의 위상 인입 범위인 캡쳐 영역이 좁은 경우라도, 확실한 위상 동기 인입을 하는 것이 가능해진다.

또한, 상기 주파수 제어용 루프 필터(11)와 위상 제어용 루프 필터(12)는 도 10에 도시하는 바와 같이 연동(連動)하는 구성의 것이 이용된다. 즉, 모드 제어 회로(35)로부터 출력되는 제어 상태를 결정하는 복수의 모드 신호가 재생 클록과 재생 디지털 신호의 위상이 동기하고 있는 상태를 나타내고 있고, 또한 위상 제어용 루프 필터(12)가, 도 11(a)에 도시하는 바와 같이, 제어 범위를 결정하는 소정의 상, 하한 임계값 Thu, Thl을 초과하여 동작한 경우, 그것을 검출하여 플래그를 출력하는 위상 제어 범위 검출 수단(44)을 구비하되, 거기에서 출력되는 플래그가 검출된 경우, 주파수 제어용 루프 필터(11)를 위상 제어용 루프 필터(12)의 동작이 소정의 범위 내로 동작하는 방향으로 제어하는 제어 수단(45)을 갖춘 구성이다. 예컨대, 디지털·아날로그 컨버터(13)의 출력에 저역 통과 필터(46)를 삽입하는 것에 의해 시정수를 크게 하고, 도 11(b)에 도시하는 바와 같이, 주파수 제어용 루프 필터(11)를 디지털·아날로그 컨버터(13)의 최소 분해능, 즉, 주파수 제어용 루프 필터(11)로 제어 가능한 주파수의 최소 분해능에 상당하는 양만큼 위상 제어용 루프 필터(12)의 제어 방향과 같은 방향으로 동작시키는 것에 의해, 위상 동기 상태를 유지한 채로 위상 제어용 루프 필터(12)를 역방향으로 제어하여 소정 임계값 내로 복귀하도록 동작시킬 수 있다. 이와 같은 기능을 갖는 것에 의해, 위상 동기 인입 후, 재생 데이터의 선속도가 변화하는 경우에도 안정하게 위상 동기 상태를 유지하는 것이 가능해진다.

이러한 본 실시예 2에 따른 주파수 제어 및 위상 동기 회로에 의하면, 고주파 클록 대신에 재생 클록을 이용하고, 그 재생 클록에 의해 표본화된 다비트의 재생 디지털 데이터로부터 주기 정보 및 위상 정보를 검출하여, 재생 클록의 위상이 재생 디지털 데이터가 갖는 클록 성분의 위상에 동기하도록 제어하는 것에 의해, 클록을 1계통으로 통일할 수 있어 회로 구성을 간단화할 수 있을 뿐만 아니라, 재생 디지털 데이터의 선속도가 변화하는 상태에 있어서도, 재생 클록을 이용하여 고속이고 안정한 위상 동기 인입을 하는 것이 가능해진다.

또한, 본 실시예 2에 있어서는, 상기 실시예 1의 것과 마찬가지로, 재생 디지털 데이터와 주파수 오차 정보는 동일 클록에 의해 생성되기 때문에, 재생 디지털 데이터의 선속도가 변화하는 상태에 있어서도 안정한 위상 동기 인입을 하는 것이 가능해진다.

또한, 상기 실시예 1의 것과 마찬가지로, 주파수 오차로서 최대 패턴 길이와 최소 패턴 길이 중 적절한 쪽을 선택하여 활용하기 때문에, 재생 클록의 주파수 인입을 고속으로 실행할 수 있을 뿐만 아니라, 주기 검출이 곤란한 탐색 시에도 주파수 제어를 하는 것이 가능해진다.

또한, 본 실시예 2에 있어서는, 상기 주파수 오차 검출기를 제로 크로스 길이 검출기에 의해 검출된 인접하는 제로 크로스 길이의 합과, 상기 동기 패턴 판정기의 판정 결과 출력과, 상기 레지스터에 유지되어 있는 최대 패턴 길이를 이용하여 동기 패턴의 위치를 검출하는 동기 패턴 위치 검출 수단과, 그 검출 결과를 기초로 하여 동기 패턴의 간격을 검출하고, 그 값을 주파수 오차 정보로 변환하여 출력하는 주파수 오차 검출기를 구비하되, 상기 동기 패턴의 재생 클록의 주파수와, 상기 주파수 오차 검출기에 의해 검출된 재생 디지털 데이터가 갖는 클록 성분의 주파수 편차에 의해, 상기 동기 패턴 위치 검출 수단을 전환하는 기능을 갖도록 했으므로, 재생 클록 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차량에 따라서, 동기 패턴의 위치 검출이 가능하므로, 동기 패턴 간격의 검출 정밀도가 향상할 뿐만 아니라, 패턴 길이를 검출하는 경우에 비하여, 주기 정보의 분해능이 높게 되기 때문에, 고정밀도인 주기 검출이 가능해져 재생 클록과 재생 디지털 데이터가 위상 동기 가능해지는 영역까지 안정하게 재생 클록 주파수의 인입을 할 수 있다.

또한, 본 실시예 2에 있어서는, 상기 주파수 오차 검출기를 동기 패턴이 검출되지 않는 기간을 재생 클록에 의해 카운트하는 카운터를 구비하되, 해당 카운터의 카운트 값이 소정의 값보다 커진 경우, 해당 주파수 제어 및 위상 동기 회로의 제어 상태를 결정하는 모드 제어 회로로부터 출력되는 복수의 모드 신호를 특정한 상태로 재설정하는 것으로 했으므로, 동기 패턴이 검출되지 않는 기간을 산출하는 것에 의해 이상 상태를 판별하여, 이상이라고 판단한 경우는 자기 복구 동작을 하기 때문에, 이상 동작 시의 복구 시간을 단축할 수 있다.

또한, 본 실시예 2에 있어서는, 상기 주파수 오차 검출기로부터 출력되는 동기 패턴의 간격으로 변환된 주파수 오차 정보를 위상 오차 정보로 변환하여 출력하는 주파수 오차 변환기를 구비하되, 해당 위상 오차 정보 출력을 기초로 하여 위상 제어 회로를 동작시켜, 재생 클록을 위상 동기가 가능한 주파수 영역까지 정밀도 양호하게 인입하도록 했으므로, 주파수 제어 회로에서 검출된 주기 정보를 기초로 하여 위상 제어 회로를 동작시키고, 주파수 제어 회로에서 제어 가능한 주파수의 분해능 이상으로, 재생 클록의 주파수를 재생 디지털 데이터가 갖는 클록 성분의 주파수로 접근시키는 것이 가능해지고, 위상 동기 루프의 위상 인입 범위인 캡쳐 영역이 좁은 경우에도, 확실한 위상 동기 인입을 할 수 있다.

또한, 본 실시예 2에 있어서는, 실시예 1에 있어서의 주파수 오차 검출기와, 실시예 2에서 새롭게 마련한 주파수 오차 검출기 쌍방의 기능을 갖고, 재생 클록주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차가 큰 영역에서는 동기 패턴과 최소 반전 패턴 등의 특정 패턴의 패턴 길이를 기초로 하여 재생 클록의 주파수를 제어하고, 그것이 작은 영역에서는 동기 패턴의 간격을 기초로 하여 재생 클록의 주파수를 제어하여, 재생 클록과 재생 디지털 데이터가 갖는 클록 성분과의 주파수 편차를 관측하고, 그 주파수 제어 및 위상 동기 회로의 제어 상태를 결정하는 모드 제어 회로로부터 출력되는 복수의 모드 신호를 이용하여, 제어 상태를 연속적으로 또한 자동적으로 전환하는 것에 의해 재생 클록의 주파수를 인입하도록 했기 때문에, 재생 클록의 주파수와 재생 디지털 신호가 갖는 클록 성분의 주파수의 편차가 큰 영역은 동기 패턴 간격보다도 특정 패턴의 패턴 길이 쪽이 검출하기 쉽고, 주파수 편차가 작은 영역은 동기 패턴 간격 쪽이 검출 정밀도가 높기 때문에, 각각의 이점을 살린 제어에 의해, 고속이고 또한 안정하게, 주파수 인입과 위상 동기 인입을 실행할 수 있다.

또한, 본 실시예 2에 있어서는 상기 모드 제어 회로로부터 출력되는 제어 상태를 결정하는 복수의 모드 신호가 재생 클록과 재생 디지털 신호의 위상이 동기하고 있는 상태를 나타내고 있고, 또한, 상기 위상 제어 회로가 제어 범위 내의 소정 값을 초과하여 동작한 경우, 그것을 검출하여 플래그를 출력하는 위상 제어 범위 검출 수단을 갖고, 그 위상 제어 범위 검출 수단으로부터 출력되는 플래그가 검출된 경우, 상기 주파수 제어 회로를 상기 위상 제어 회로의 동작이 소정의 범위 내로 동작하는 방향으로 제어하는 수단을 구비한 것으로 했기 때문에, 위상 동기 인입 후에 재생 데이터의 선속도가 변화하는 경우에도, 안정하게 위상 동기 상태를유지할 수 있다.

본 발명에 따른 주파수 제어 및 위상 동기 회로는 고주파 클록 대신에 재생 클록을 이용하고, 그 재생 클록에 의해 표본화된 다비트의 재생 디지털 데이터로부터 주기 정보 및 위상 정보를 검출하여, 재생 클록의 위상이 재생 디지털 데이터가 갖는 클록 성분의 위상에 동기하여 제어하도록 구성했다. 이에 따라, 클록을 1계통으로 통일할 수 있어, 재생 디지털 데이터의 선속도가 변화하는 상태에서도, 재생 클록을 이용하여 고속이고 안정한 위상 동기 인입을 하는 것이 가능하고, 위상 동기 인입을 고속이고 또한 안정하게 실행할 수 있는 주파수 제어 및 위상 동기 회로를 제공할 수 있다.

Claims (8)

1. 재생 신호의 소정 주파수 대역을 강조하는 파형 등화(等化) 수단과,

   그 등화된 신호를 디지털 데이터로서 재생할 때에 이용하는 재생 클록에 의해, 그 등화된 신호를 다비트의 디지털 데이터로 표본화하는 아날로그·디지털 컨버터와,

   그 표본화된 신호에서 저역 잡음을 억제하기 위한 저역 잡음 억제 수단과,

   그 저역 잡음이 억제된 신호가 제로 레벨을 크로스하는 위치를 검출하고, 인접하는 제로 크로스 사이의 표본 수를 카운트하여, 레지스터에 유지하는 제로 크로스 길이 검출기와,

   1 프레임 이상의 특정한 기간을 카운트하는 프레임 카운터와,

   그 카운트된 소정의 기간에 있어서의 제로 크로스 길이의 카운트 값 혹은 인접하는 제로 크로스 길이의 카운트 값의 합의 최대값과 최소값을 각각 검출하는 최대 패턴 길이 검출기 및 최소 패턴 길이 검출기와,

   상기 패턴 길이의 최대값과 최소값을 비교하고, 그 비율을 이용하여 해당 패턴 길이의 주기 정보로서 최적의 값을 선택하는 주기 정보 판정기와,

   상기 주기 정보 판정기에 의해 선택된 주기 정보와, 위상 동기 시에 검출되어야 할 상기 최대 및 최소 패턴 길이의 차를 주파수 오차로 변환하여 출력하는 주파수 오차 검출기와,

   상기 주파수 오차 검출기의 출력에 근거하여 재생 클록이 재생 디지털 신호와 동기 가능하게 되는 영역까지 제어하기 위한 주파수 제어 회로와,

   상기 저역 잡음이 억제된 신호에서 위상 정보를 검출하는 위상 오차 검출기와,

   상기 위상 오차 검출기의 출력에 근거하여 재생 클록이 재생 디지털 신호에 동기하도록 위상을 제어하는 위상 제어 회로와,

   상기 주파수 제어 회로의 출력과 상기 위상 제어 회로의 출력을 가산하고, 그 가산값에 근거하여 재생 클록을 발진하는 발진기를 구비하되,

   디지털 데이터 재생 시의 위상 동기 인입을 가능하게 하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
2. 제 1 항에 있어서,

   상기 최대 패턴 길이 검출기는 인접하는 제로 크로스 길이의 비율에 의해 동기 패턴인지의 여부를 판정하는 동기 패턴 판정기를 포함하되, 동기 패턴이라고 판정하고 또한 유지되어 있는 값보다 큰 경우에만 최대 패턴 길이로서 갱신하고,

   상기 최소 패턴 길이 검출기는 인접하는 제로 크로스 길이의 비율에 의해 최소 반전 패턴인지의 여부를 판정하는 최소 반전 패턴 판정기를 포함하되, 최소 반전 패턴이라고 판정하고 또한 유지되어 있는 값보다 작은 경우에만 최소 패턴 길이로서 갱신하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
3. 제 2 항에 있어서,

   상기 주기 정보 판정기는

   상기 프레임 카운터에 의해 카운트되는 소정 기간 내에서 요청된 최대 패턴 길이와 최소 패턴 길이를 기간의 종단에서 유지하는 레지스터를 갖고,

   상기 레지스터에서 유지된 각각의 값을 상기 주기 정보 판정기에 비교한 결과 얻어지는, 주기 정보로서 최적이라고 생각되는 패턴 길이를 기초로 하여, 다음 번의 상기 프레임 카운터에서 카운트하는 기간을 자동적으로 설정하는 수단을 포함하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
4. 제 3 항에 있어서,

   상기 주파수 오차 검출기는

   상기 제로 크로스 길이 검출기에 의해 검출된 인접하는 제로 크로스 길이의 합과 상기 동기 패턴 판정기의 판정 결과 출력과 상기 레지스터에 유지되어 있는 최대 패턴 길이를 이용하여 동기 패턴의 위치를 검출하는 동기 패턴 위치 검출 수단과,

   그 검출 결과를 기초로 하여 동기 패턴의 간격을 검출하고, 그 값을 주파수 오차 정보로 변환하여 출력하는 수단을 포함하되,

   상기 동기 패턴의 재생 클록 주파수와 상기 주파수 오차 검출기에 의해 검출된 재생 디지털 데이터가 갖는 클록 성분의 주파수 편차에 따라 상기 동기 패턴 위치 검출 수단에 있어서의 동기 패턴 위치의 검출 정확도를 전환하는 기능을 갖는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
5. 제 4 항에 있어서,

   상기 주파수 오차 검출기는

   동기 패턴이 검출되지 않는 기간을 재생 클록에 의해 카운트하는 카운터를 포함하되,

   상기 카운터의 카운트 값이 소정의 값보다 크게 된 경우, 해당 주파수 제어 및 위상 동기 회로의 제어 상태를 결정하는 모드 제어 회로는 그 출력하는 복수의 모드 신호를 특정한 상태로 재설정하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
6. 제 5 항에 있어서,

   상기 주파수 오차 검출기로부터 출력되고 동기 패턴의 간격에서 변환된 주파수 오차 정보를 위상 오차 정보로 변환하여 출력하는 주파수 오차 변환기를 포함하되,

   그 위상 오차 정보 출력을 기초로 하여 위상 제어 회로를 동작시켜 재생 클록을 위상 동기가 가능한 주파수 영역까지 정밀도 양호하게 인입하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
7. 제 4 항에 있어서,

   청구항 1에 기재한 주파수 오차 검출기와, 청구항 4에 기재한 주파수 오차 검출기 쌍방의 기능을 포함하되,

   재생 클록의 주파수와 재생 디지털 데이터가 갖는 클록 성분의 주파수의 편차가 큰 영역에서는, 특정 패턴의 패턴 길이를 기초로 하여 재생 클록의 주파수를 제어하고, 그것이 작은 영역에서는, 동기 패턴의 간격을 기초로 하여 재생 클록의 주파수를 제어하고,

   재생 클록과 재생 디지털 데이터가 갖는 클록 성분의 주파수 편차에 따라서, 해당 주파수 제어 및 위상 동기 회로의 제어 상태를 결정하는 모드 제어 회로로부터 출력되는 복수 중 어느 하나의 모드 신호에 의해, 상기 제어 상태를 연속적으로 또한 자동적으로 전환하는 것에 의해 재생 클록의 주파수를 인입하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.
8. 제 7 항에 있어서,

   상기 모드 제어 회로로부터 출력되는 제어 상태를 결정하는 복수 중 어느 하나의 모드 신호가 재생 클록과 재생 디지털 신호의 위상이 동기하고 있는 상태를 나타내고, 또한, 상기 위상 제어 회로가 제어 범위 내의 소정의 값을 초과하여 동작한 경우, 그것을 검출하여 플래그를 출력하는 위상 제어 범위 검출 수단을 포함하되,

   상기 위상 제어 범위 검출 수단으로부터 출력되는 플래그가 검출된 경우, 상기 주파수 제어 회로의 동작을 상기 위상 제어 회로의 동작이 소정의 범위 내로 동작하는 방향으로 제어하는 것을 특징으로 하는 주파수 제어 및 위상 동기 회로.