JP3603025B2 - 周波数制御及び位相同期回路 - Google Patents
周波数制御及び位相同期回路 Download PDFInfo
- Publication number
- JP3603025B2 JP3603025B2 JP2000588768A JP2000588768A JP3603025B2 JP 3603025 B2 JP3603025 B2 JP 3603025B2 JP 2000588768 A JP2000588768 A JP 2000588768A JP 2000588768 A JP2000588768 A JP 2000588768A JP 3603025 B2 JP3603025 B2 JP 3603025B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pattern
- phase
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 74
- 238000001514 detection method Methods 0.000 claims description 55
- 230000001629 suppression Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 24
- 230000003287 optical effect Effects 0.000 description 14
- 230000002159 abnormal effect Effects 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
技術分野
本発明は、周波数制御及び位相同期回路に関し、特に、光ディスク媒体に記録されたデジタル信号を再生するためのクロック再生において、再生信号から検出した線速度周期を利用して、再生信号の線速度周期が変化する状態においても、高速，かつ安定な位相同期引き込みを可能とする周波数制御及び位相同期回路に関するものである。
【０００２】
背景技術
光ディスク媒体にデジタルデータを記録する方式として、コンパクトディスク（Ｃｏｍｐａｃｔ Ｄｉｓｋ）やＤＶＤに見られるように、線速度を一定にして記録媒体上の記録密度を一様にする方式が多く用いられている。線記録密度が一定となるようにマーク幅変調してデジタル変調記録された光ディスク再生信号に対して位相同期引き込みを行う場合、再生信号が有するクロック成分の周波数と、位相同期ループ回路により生成されるクロックの周波数が大きく異なっている場合は、位相同期引き込みが完了しなくなる可能性や、再生信号が有するクロック成分の周波数とは異なった周波数に疑似引き込みする可能性が大きい。それを避けるため、再生線速度周期を、再生信号に含まれる特定のパルス長やパルス間隔より検出し、ディスクの回転速度の制御や、位相同期ループの自走周波数の制御を行うことにより、正常な位相同期引き込みを可能としている。
【０００３】
例えば、図１２に示すような、ディスク再生系がある。光ディスク４７上には、図１４（ａ） に示すようなデータが、線記録密度一定となるように記録されている。記録されたデータは、例えば、８−１６変調方式のように、連続する０あるいは１が３個以上１４個以下に規制されたデータであるとする。再生手段４８で再生して得られる信号は、記録データの線方向の高記録密度化にしたがって、干渉により高域の周波数成分になるほど振幅が減衰するため、波形等化手段１により、高域の周波数成分を強調するような補正を施す。高域強調された再生信号（図１４（ｂ） ）を、２値化手段４９で所定のスライスレベルで２値化し、２値化デジタル信号（図１４（ｃ） ）に変換する。
【０００４】
次に、周期検出手段５０において、２値化手段４９で２値化されたデジタル信号の特定のパターンの周期を高周波クロックでカウントする。ここで用いられる高周波クロックは、発振器５１により生成されるものである。なお、発振器５１は、ある固定周波数で安定して発振する水晶発振器のようなものである。周期検出手段５０は、図１３に示すように、高周波クロックでカウントされた特定パルスのパルス幅あるいはパルス間隔を連続的に計数する計数手段５２と、計数手段５２で直前に得られた計数結果を保持する保持手段５３と、計数手段５２の結果出力と保持手段５３の保持データ出力とを入力とし、計数された２つの連続するパルス幅あるいはパルス間隔結果を加算する加算手段５４と、所定の期間毎に加算手段５４出力の最大値または最小値を求める判断手段５５で構成され、２つの連続するパルス幅（あるいはパルス間隔）の和の最大値または最小値を求めるものである。これら周期検出手段５０で得られた情報は、線速度に反比例するものであり、再生信号が有するクロック周期情報を持つため、これを基に位相同期ループ回路５６の自走周波数が再生信号の有するクロック成分の周波数にほぼ一致するように制御する。ここで、位相同期ループ回路５６は、位相比較器５７、チャージポンプ５８、ループフィルタ５９、及び電圧制御発振器６０で構成されている。この電圧制御発振器６０は、周期検出手段５０により得られる周波数情報により中心周波数を適応的に動作させ、発振周波数が２値化手段４９から得られるデジタル信号が有するクロック成分の周波数にほぼ一致するように制御を行うことにより、ディスク再生開始時点や、例えば、線速度一定で再生を行うＣＬＶ再生時におけるシーク直後のモータ回転が定常回転付近に整定するまで待つことなく、位相同期引き込みを完了することが可能である。
【０００５】
例えば、記録媒体を回転させるモータの回転速度を一定にして再生を行うＣＡＶ再生では、ディスクの内周から外周にかけて再生データの線速度が場所により変化する。例えば、再生データに同期する周波数が、図１５に示す内周側位置Ａにおいて２０ＭＨｚであり、外周側位置Ｂにおいて４０ＭＨｚであり、発振器５１から出力される高周波クロックが、１００ＭＨｚである場合を仮定する。このとき、ＤＶＤを再生している場合、再生信号には、図１６（ａ）に示すような、１４Ｔと４Ｔが隣接する同期パターンが任意の周期毎に存在している。ここで、Ｔは、再生信号に含まれる記録符号１ビットに相当する周期である。この同期パターンのパターン長を、１００ＭＨｚの高周波クロックでカウントした場合、検出されるカウント値は、図１６（ｂ）に示すように、内周側位置Ａにおいて、（１４＋４）×１００／２０＝９０、図１６（ｃ）に示すように、外周側位置Ｂにおいて、（１４＋４）×１００／４０＝４５となる。したがって、高周波クロックを用いて得られたカウント値は、再生位置における線速度に反比例する情報であることがわかる。この原理を利用して、例えば、内周側位置Ａを再生している状態で、外周側位置Ｂにシークした場合を考えると、図１７に示すように、シーク直後は、電圧制御発振器６０から出力される再生クロックは、内周側位置Ａにおける位相同期周波数である２０ＭＨｚになっているが、外周側位置Ｂにおいて同期パターン長が、１００ＭＨｚの高周波クロックを用いて、４５にカウントされると、その周期情報から推測し、電圧制御発振器６０から出力される再生クロックが４０ＭＨｚに近づくようにフィードバックを行い、位相同期引き込み可能な領域まで操作した後、位相同期ループ回路５６により再生データと再生クロックの位相を同期させることが可能となる。
【０００６】
しかし、上で述べたような再生信号からの周期検出手段に高周波クロックを用いる場合、高周波クロックを生成するための発振器が必要となることとなる。また、モータの回転を上げて高速に再生を行おうとする場合、その再生速度に応じて周期計算を行わなければならないが、一方、周期計算を簡略化するためには、モータの回転数に応じて、高周波クロックの発振周波数も比例して変化させる必要がある。また、周期検出手段の精度を向上させるためには、記録データ内に一定間隔で存在する同期パターンのパターン長、及びパターン間隔を利用するのが望ましいが、このように再生信号からの周期検出に、同期パターンのパターン長、及びパターン間隔の検出を用いた場合、再生信号の有するクロック成分の周波数と、位相同期ループ回路で生成されるクロックの周波数との偏差が大きい場合は、該周波数偏差の検出等における同期パターンの検出精度を重視しなければならず、これにより同期パターンを特定するための時間が大きくなり、周波数の高速引き込みに必要となる、同期パターンの検出効率が劣化することになる。さらに、周期検出手段に用いられる高周波クロックの位相が、再生データが有するクロック成分の周波数の位相と同期しないことから、検出結果にばらつきが生じるため、特に、位相同期後の再生期間において再生データの線速度が連続的に変化するような場合には、検出精度の劣化につながることとなった。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、再生信号より線速度周期情報を検出する手段を、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出するように構成し、これらの情報を基に再生クロックの位相が再生デジタルデータが有するクロック成分の位相に同期するように制御を行うように構成することにより、クロックを１系統に統一するようにし、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことができる，周波数制御及び位相同期回路を提供することを目的とする。
【０００８】
発明の開示
本発明に係る周波数制御及び位相同期回路は、再生信号の所定の周波数帯域を強調する波形等化手段と、それにより等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、上記再生クロックを基に標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数を再生クロックを基にカウントし、レジスタに保持するゼロクロス長検出器と、１フレーム以上の特定の期間をカウントするフレームカウンタと、それによりカウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、該最大パターン長検出器の出力値と該最小パターン長検出器の出力値を比較し、前記最大パターン長検出器の出力値と前記最小パターン長検出器の出力値の比率が再生信号に存在する固有の同期パターンの比率を中心とした所定の範囲内にある場合には、周期情報として該最大パターン長検出器の出力値を選択するようにセレクト信号を出力し、前記最大パターン長検出器の連続する出力値の比率が前記所定の範囲外にある場合は、周期情報として該最小パターン長検出器の出力値を選択するようにセレクト信号を出力する周期情報判定器と、それにより選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長の差を周波数誤差に変換して出力する手段、並びに最大パターン長より同期パターンを判別して同期パターンの間隔を周波数誤差に変換して出力する手段を兼ね備えた周波数誤差検出器と、周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、上記周波数制御回路の出力と位相制御回路の出力を加算し、加算値に基づいて再生クロックを発振する発振器により構成され、デジタルデータの再生時の位相同期引き込みを可能とするものであり、これらの機能を有することにより、上述の課題を解決する。
【０００９】
本発明によれば、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うことにより、クロックを１系統に統一することができ、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となる。
【００１０】
本発明（請求項１）は、再生信号の所定の周波数帯域を強調する波形等化手段と、該等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、該標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、該低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数をカウントし、レジスタに保持するゼロクロス長検出器と、１フレーム以上の特定の期間をカウントするフレームカウンタと、該カウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、該最大パターン長検出器の出力値と該最小パターン長検出器の出力値を比較し、前記最大パターン長検出器の出力値と前記最小パターン長検出器の出力値の比率が再生信号に存在する固有の同期パターンの比率を中心とした所定の範囲内にある場合には、周期情報として該最大パターン長検出器の出力値を選択するようにセレクト信号を出力し、前記最大パターン長検出器の連続する出力値の比率が前記所定の範囲外にある場合は、周期情報として該最小パターン長検出器の出力値を選択するようにセレクト信号を出力する周期情報判定器と、該周期情報判定器により選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器と、該周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、上記低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、該位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、上記周波数制御回路の出力と、上記位相制御回路の出力とを加算し、該加算値に基づいて再生クロックを発振する発振器とを備え、デジタルデータの再生時の位相同期引き込みを可能とすることを特徴とする周波数制御及び位相制御回路である。
【００１１】
これにより、周期検出を行うための高周波クロックとその発生器が不要となり、回路構成を簡単化できるだけでなく、再生デジタルデータと周波数誤差情報は同一クロックにより生成されるため、再生デジタルデータの線速度が変化する状態においても安定な位相同期引き込みを行うことが可能となる，という作用を有する。また、周波数誤差として最大パターン長と最小パターン長の適している方を選択して活用するため、再生クロックの周波数引き込みが高速に行えるだけでなく、周期検出が困難とされるシーク時にも周波数制御が可能である，という作用を有する。
【００１２】
本発明（請求項２）は、請求項１記載の周波数制御及び位相同期回路において、最大パターン長検出器は、隣接するゼロクロス長の比率により同期パターンであるか否かを判定する同期パターン判定器を有し、同期パターンと判定し、かつ保持されている値より大きい場合のみ、最大パターン長として更新し、最小パターン長検出器は、隣接するゼロクロス長の比率により最小反転パターンであるか否かを判定する最小反転パターン判定器を有し、最小反転パターンと判定し、かつ保持されている値より小さい場合のみ、最小パターン長として更新する、ことを特徴とするものである。
【００１３】
これにより、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が大きい場合にも精度良いパターン検出が可能となり、それにともない周期検出精度が向上するため、再生クロックの周波数引き込みを安定に行える，という作用を有する。
【００１４】
本発明（請求項３）は、請求項２記載の周波数制御及び位相同期回路において、上記周期情報判定器は、上記フレームカウンタにより計算される所定の期間内で求められた最大パターン長と最小パターン長を、期間の終端で保持するレジスタを有し、該レジスタで保持されたそれぞれの値を上記周期情報判定器で比較した結果得られる，周期情報として最適と思われるパターン長を基にして、次回のフレームカウンタでカウントする期間を自動的に設定する、ことを特徴とするものである。
【００１５】
これにより、一つのフレーム内に含まれる一つの同期パターンを検出するための検出期間が周波数情報を基に自動的に決定できるので、同期パターンの検出効率が向上し、再生クロックの周波数引き込みを高速に行える，という作用を有する。
【００１６】
本発明（請求項４）は、請求項３に記載の周波数制御及び位相同期回路において、上記周波数誤差検出器が、ゼロクロス長検出器により検出された隣接するゼロクロス長の和と、上記同期パターン判定器の判定結果出力と、上記レジスタに保持されている最大パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出手段と、その検出結果を基にして同期パターンの間隔を検出し、その値を周波数誤差情報に変換して出力する手段と、を備え、上記同期パターンの再生クロックの周波数と、上記周波数誤差検出器により検出された再生デジタルデータが有するクロック成分の周波数との偏差により、上記同期パターン位置検出手段における同期パターン位置の検出精度を切り換える、機能を有する、ことを特徴とするものである。
【００１７】
これにより、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差量に応じて、適切な同期パターン位置の検出が可能であるため、同期パターン間隔の検出精度が向上するだけでなく、パターン長を検出する場合に比べて、周期情報の分解能が高くなるため、高精度な周期検出が可能となり、再生クロックと再生デジタルデータが位相同期可能となる領域まで、安定して再生クロックの周波数を引き込める，という作用を有する。
【００１８】
本発明（請求項５）は、請求項４記載の周波数制御及び位相同期回路において、上記周波数誤差検出器が、同期パターンが検出されない期間を再生クロックによりカウントするカウンタを有し、該カウンタのカウント値が所定の値より大きくなった場合に、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を特定の状態に再設定するものである、ことを特徴とするものである。
【００１９】
これにより、同期パターンが検出されない期間を算出することにより異常状態を判別し、異常と判断した場合は自己復旧動作を行うため、異常動作時の復旧時間を短縮できる，という作用を有する。
【００２０】
本発明（請求項６）は、請求項５記載の周波数制御及び位相同期回路において、上記周波数誤差検出器から出力される、同期パターンの間隔より変換された周波数誤差情報を、位相誤差情報に変換して出力する周波数誤差変換器を有し、該位相誤差情報出力を基にして位相制御回路を動作させ、再生クロックを位相同期が可能な周波数領域まで精度良く引き込む、ことを特徴とするものである。
【００２１】
これにより、周波数制御回路で検出された周期情報を基にして位相制御回路を動作させ、周波数制御回路で制御可能な周波数の分解能以上に、再生クロックの周波数を再生デジタルデータが有するクロック成分の周波数に近づけることが可能となるため、位相同期ループの位相引き込み範囲であるキャプチャーレンジが狭い場合でも、確実な位相同期引き込みを行える，という作用を有する。
【００２２】
本発明（請求項７）は、請求項４記載の周波数制御及び位相同期回路において、請求項１記載の周波数誤差検出器と、請求項４記載の周波数誤差検出器の双方の機能を有し、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差が大きい領域では、特定パターンのパターン長を基にして再生クロックの周波数を制御し、それが小さい領域では、同期パターンの間隔を基にして再生クロックの周波数を制御し、再生クロックと、再生デジタルデータの有するクロック成分との周波数偏差を観測し、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を用いて、制御状態を連続的に、かつ自動的に切り換えることにより再生クロックの周波数を引き込む、ことを特徴とするものである。
【００２３】
これにより、再生クロックの周波数と、再生デジタル信号の有するクロック成分の周波数との偏差が大きい領域は、同期パターン間隔よりも特定パターンのパターン長の方が検出し易く、周波数偏差が小さい領域は、同期パターン間隔の方が検出精度が高いため、それぞれの利点を活かした制御により、高速かつ安定に、周波数引き込みと位相同期引き込みとを行える，という作用を有する。
【００２４】
本発明（請求項８）は、請求項７に記載の周波数制御及び位相同期回路において、上記モードコントロール回路から出力される制御状態を決定する複数のモード信号が、再生クロックと、再生デジタル信号の位相とが同期している状態を示しており、かつ、上記位相制御回路が、制御範囲内の所定の値を越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段を有し、該位相制御範囲検出手段から出力されるフラグが検出された場合に、上記周波数制御回路の動作を、上記位相制御回路の動作が所定の範囲内に動く方向に制御する、ことを特徴とするものである。
【００２５】
これにより、位相同期引き込み後に再生データの線速度が変化する場合にも、安定して位相同期状態を維持できる，という作用を有する。
【００２６】
発明を実施するための最良の形態
以下、本発明の実施の形態について、図１から図１１、図１５及び図１８から図２２を用いて説明する。
【００２７】
実施の形態１．
本発明の実施の形態１による周波数制御及び位相同期回路について、図１のブロック図を用いて説明する。
図１において、１は光ディスク再生信号の高域の周波数帯域を強調するような補正を施す波形等化手段であり、ブースト量とカットオフ周波数とを任意に設定できるフィルタで構成される。例えば、高次リップルフィルタ等である。２は波形等化手段１の出力信号を、デジタルデータとして再生する際に用いる再生クロックによりアナログ信号をデジタル信号に変換するアナログ・デジタルコンバータであり、多ビットのデジタル信号に標本化する。３はこの標本化された多ビットの再生デジタル信号に含まれる低域雑音成分を抑制する低域雑音抑制手段であり、再生デジタル信号の有するＤＣ成分を検出する手段と、検出されたＤＣ成分を再生デジタル信号より減算する手段とにより構成される。４は低域雑音成分が抑制された再生デジタル信号がゼロレベルをクロスする位置を連続して検出し、再生クロックを基に隣接するゼロクロス間の標本数をカウントして、ゼロクロス長としてレジスタに保持するゼロクロス長検出器、５はゼロクロス長検出器４の出力を用いて、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ、６はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値を検出して、最大パターン長としてレジスタに保持する最大パターン長検出器、７はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最小値を検出して、最小パターン長としてレジスタに保持する最小パターン長検出器、８は上記最大パターン長検出器６、及び最小パターン長検出器７により得られた両周期情報を比較し、その比率を利用して周期情報として最適な値を選択してセレクト信号を出力する周期情報判定器、９はそのセレクト信号を基に選択された周期情報と、位相同期時に検出されるべき上記最大パターン長及び最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器、１０は再生デジタルデータの位相情報を、低域雑音抑制手段３より得られる出力を用いて検出する位相誤差検出器、１１は周波数誤差検出器９より出力された周波数誤差量を用いて再生クロックが再生デジタル信号と同期可能となる領域まで周波数制御を行うための周波数制御用ループフィルタ、１２は位相誤差検出器１０の出力を用いて再生クロックが再生デジタル信号に同期するように、位相制御を行うための位相制御用ループフィルタ、１３、１４はデジタル信号をアナログ量の電気信号に変換し、出力するデジタル・アナログコンバータ、１５はデジタル・アナログコンバータ１３，１４によりそれぞれアナログ量に変換された電気信号を加算し、加算された電気信号に基づいて再生クロックを生成する発振器である。
【００２８】
次に、以上のように構成される本発明の実施の形態１による周波数制御及び位相同期回路の動作を説明する。
光ディスク再生信号を波形等化手段１で高域の周波数帯域を強調するような補正を施した出力信号を、アナログ・デジタルコンバータ２に出力し、発振器１５により生成される再生クロックを用いて、上記光ディスク再生信号に補正を施した出力信号をデジタル信号に変換し、多ビットの再生デジタル信号に標本化する。アナログ・デジタルコンバータ２により得られた標本化信号は、再生クロックと同位相であり、以後、カウント等、すべてのデータ処理は、上記再生クロックを基に行う。この標本化された多ビットの再生デジタル信号を低域雑音抑制手段３に入力し、再生デジタル信号に含まれる低域雑音成分を抑制する。低域雑音成分が抑制された再生デジタル信号は、ゼロクロス長検出器４に入力され、該ゼロクロス長検出器４において、ゼロレベルをクロスする位置を連続して検出し、隣接するゼロクロス間の標本数が再生クロックを基にカウントされて、該カウント値がゼロクロス長としてレジスタに保持される。さらに、該ゼロクロス長検出器４の出力を用いて、最大パターン長検出器６、及び最小パターン長検出器７において、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値，最小値をそれぞれ検出してレジスタに保持し、再生デジタルデータの線速度周期に反比例する情報を得る。
【００２９】
これら最大パターン長検出器６、及び最小パターン長検出器７により得られた周期情報は、周期情報判定器８において、その最大パターン長と最小パターン長とが比較され、その比率を利用して周期情報として最適な値が選択され、そのいずれが最適な値であるかを示すセレクト信号が、周波数誤差検出器９に出力される。周波数誤差検出器９は、そのセレクト信号を基に、選択された周期情報と、位相同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換して、再生クロックの周波数制御を行うための周波数誤差量を決定する。再生デジタルデータの位相情報は、低域雑音抑制手段３より得られる出力を用いて、位相誤差検出器１０により検出され、再生クロックと再生デジタルデータとの位相同期制御を行うための位相誤差量が決定される。
【００３０】
さらに、上記周波数誤差検出器９より決定された周波数誤差量は、周波数制御用ループフィルタ１１に入力され、該周波数制御用ループフィルタ１１は、該周波数誤差量を用いて再生クロックが再生デジタル信号と同期可能となる領域まで周波数の制御を行い、その出力するデジタル信号をデジタル・アナログコンバータ１３に入力する。デジタル・アナログコンバータ１３は、入力されるデジタル信号をアナログ量の電気信号に変換し出力する。一方、位相誤差検出器１０より決定された位相誤差量は、位相制御用ループフィルタ１２に入力され、該位相制御用ループフィルタ１２は、該位相誤差量を用いて再生クロックが再生デジタル信号に同期するように位相の制御を行い、その出力するデジタル信号をデジタル・アナログコンバータ１４に入力する。デジタル・アナログコンバータ１４は、入力されるデジタル信号をアナログ量の電気信号に変換し出力する。上記デジタル・アナログコンバータ１３より出力された電気信号と、デジタル・アナログコンバータ１４より出力された電気信号とは加算され、加算された電気信号に基づいて発振器１５を動作させ再生クロックを生成する。
【００３１】
このような一連の動作により、再生クロックの位相と再生デジタルデータの有するクロック成分の位相を同期させることが可能となり、光ディスク媒体に記録されたデジタルデータを、該再生クロックを用いて再生することが可能となる。
【００３２】
以下、本実施の形態１による周波数制御及び位相同期回路を構成する各回路ブロックについて、より詳細に説明する。
まず、上記最大パターン長検出器６は、図２に示すような構成のものが用いられる。即ち、上記最大パターン検出器６は、再生クロックを基にゼロクロス長をカウントして出力するゼロクロス長検出器４により検出される隣接するゼロクロス長の、レジスタ１６とレジスタ１７に保持された値の比率から判断して、検出したパターンが同期パターンであるか否かを判定する同期パターン判定器１８と、レジスタ１６とレジスタ１７に保持された値の加算値と、それまで保持されているレジスタ１９の値の大きさとを比較する比較器２０を有し、上記同期パターン判定器１８が同期パターンと判定し、かつ比較器２０が新しい値が以前の値より大きいと判定した場合のみ、比較器２０からレジスタ１９に対し更新許可信号を出力して該レジスタ１９の更新を行う機能を有する構成である。
【００３３】
例えば、ＤＶＤでは、記録されているデータ系列には、同期パターンと呼ばれる１４Ｔ、４Ｔの連続パターンが存在している。この同期パターン長を再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、該同期パターン長は、図１８（ａ）に示すように、１４＋４＝１８となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、図１８（ｂ）に示すように、２８＋８＝３６となり、逆に２分の１の周波数で発振している場合は、図１８（ｃ）に示すように、７＋２＝９となる。このことから、再生信号と再生クロックが同期していない場合は、１８Ｔに観測されないため、観測された同期パターン長と１８との差が、周期情報になる。
【００３４】
次に、再生信号中から同期パターンを見つける方法としては、再生クロックの周波数に依らず、基本的に隣接する値は１４／４の比率が保たれているため、検出ばらつきも考えて、レジスタ１７の値の下位２ビットを除いた（元データの４分の１）値が、レジスタ１６の値の±１の範囲に入っていれば、同期パターンと判定する同期パターン判定器１８を構成することにより、これを実現できる。
【００３５】
また、上記最小パターン長検出器７は、図３に示すような構成のものが用いられる。再生クロックを基にゼロクロス長をカウントして出力するゼロクロス長検出器４により検出される隣接するゼロクロス長の、レジスタ１６とレジスタ１７に保持された値の比率から判断して、検出したパターンが最小反転パターンであるか否かを判定する最小反転パターン判定器２１と、レジスタ１６とレジスタ１７に保持された値の加算値と、それまで保持されているレジスタ２２の値の大きさとを比較する比較器２３を有し、上記最小反転パターン判定器２１が最小反転パターンと判定し、かつ比較器２３が新しい値が以前の値より小さいと判定した場合のみ、比較器２３からレジスタ２２に対し更新許可信号を出力して該レジスタ２２の更新を行う機能を有する構成である。
【００３６】
例えば、ＤＶＤでは、記録されているデータ系列における最小反転パターンは、３Ｔ、３Ｔである。この最小反転パターン長を再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、該最小反転パターン長は、図１９（ａ）に示すように、３＋３＝６となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、図１９（ｂ）に示すように、６＋６＝１２となり、逆に２分の１の周波数で発振している場合は、図１９（ｃ）に示すように、１．５＋１．５＝３となる（実際には、１．５はカウントできないため１＋２の組み合わせになる。）。このことから、再生信号と再生クロックが同期していない場合は、６Ｔに観測されないため、観測された最小反転パターン長と６との差が、周期情報になる。
【００３７】
次に、再生信号中から最小反転パターンを見つける方法としては、これも前記同期パターンと同様に、再生クロックの周波数に依存せずに基本的に隣接する値は１対１の比率が保たれているため、検出ばらつきも考えて、レジスタ１７の値がレジスタ１６の値の±１の範囲に入っていれば、最小反転パターンと判定する機能を有する最小反転パターン判定器２１を構成することにより、これを実現できる。
【００３８】
そして、上記最大パターン長検出器６と、最小パターン長検出器７とにより、再生クロックの周波数の変化に依存しない、安定した同期パターン、及び最小反転パターンの検出が可能となる。
【００３９】
また、上記周期情報判定器８は、図４に示すような構成のものが用いられる。即ち、フレームカウンタ５から出力されるフレームフラグにより制定された期間における、同期パターン長の最大値を保持する手段であるレジスタ２４と、最小反転パターンの最小値を保持する手段であるレジスタ２５の値を入力とし、レジスタ２４の出力である同期パターン長と、レジスタ２５の出力である最小反転パターン長との比率を利用して、最適と思われる周期情報を選択するためのセレクト信号を発生する比較器２６により構成される。
【００４０】
例えば、ＤＶＤでは、前述のとおり、同期パターンは１４Ｔと４Ｔを合わせて１８Ｔとなり、最小反転パターンは３Ｔと３Ｔを合わせて６Ｔとなる。ここで、再生クロックの周波数が変化した場合でも、両者の比率は３対１が保たれる。したがって、レジスタ２４の値のＬＳＢ側２ビットを除いた値（元の値の４分の１）と、３ビットを除いた値（元の値の８分の１）とを加算した値が、レジスタ２５の値の±１の範囲に入っていれば、検出精度が高い同期パターン長を周期情報として用いるようにセレクト信号が出力され、その範囲に入っていなければ、検出される頻度が多い最小反転パターン長を周期情報として用いるようにセレクト信号が出力される。これらの機能を有することにより、検出結果を効率良く制御に反映することができるため、周波数制御の高速化が可能となる。またシーク時においても、同期パターン検出が困難な場合は、最小反転パターンが優先的に検出され制御に反映されるため、周波数制御が可能となる。
【００４１】
また、上記フレームカウンタ５は、図５に示すような構成のものが用いられる。即ち、図４に示した周期情報判定器８の出力信号である同期パターン長と、最小反転パターン長と、セレクト信号とを入力とし、セレクト信号により出力を選択するセレクタ２７と、セレクタ２７により選択された信号を基にして次回のカウント数を決定するカウント数設定回路２８と、カウント数設定回路２８の出力と再生クロックによりカウントを行うカウンタ３０の出力とが一致した場合にフレームフラグを出力する一致回路２９とにより構成され、一致回路２９から出力されるフレームフラグによりカウンタ３０をリセットする機能を有するものである。
【００４２】
例えば、ＤＶＤでは、図２２（ａ）に示すように、記録信号に同期パターンが１４８８Ｔに１個の割合で等間隔に存在しているが、再生クロックにより同期パターン間の間隔を検出した場合は、再生クロックの周波数と再生デジタル信号の有するクロック成分の周波数との偏差量に応じて、該同期パターン間の間隔は変化し、再生クロックが再生デジタル信号の有するクロック成分の周波数の２分の１である場合は、図２２（ｃ）に示すように７４４Ｔに、２倍である場合は、図２２（ｂ）に示すように２９７６Ｔに検出され、当然ながら、再生クロックの周波数制御中は、時間により同期パターンの検出間隔は変化することとなる。しかしながら、再生クロックの周波数が上記のように変化した場合でも、同期パターン間隔と同期パターン長との比率はいずれも１４８８／１８となり、同期パターン間隔と最小反転パターン長との比率はいずれも１４８８／６となるため、セレクタ２７において同期パターン長を周期情報として選択する場合は、カウント数設定回路２８で、セレクタ２７の出力信号のＬＳＢ側を７ビットアップ（元の値を１２８倍）することにより、およそ１．５フレームを周期情報の検出期間とし（フレームは同期パターンにより区切られるデータ単位である）、セレクタ２７において最小反転パターン長を周期情報として選択する場合は、カウント数設定回路２８で、セレクタ２７の出力信号のＬＳＢ側を８ビットアップ（元の値を２５６倍）することにより、およそ１フレームを周期情報の検出期間とすることが可能である。ここで、カウント数設定回路２８で操作するビット数を任意に換えてカウント数を操作してもよい。これらの機能を有することにより、同期情報の検出期間内に、同期パターンが必ず１個以上含まれるという条件で、周期情報の検出期間を最適化することが可能となり、再生クロックの周波数引き込みの高速化を行うことが可能となる。
【００４３】
ここで、上記“同期情報の検出期間内に同期パターンが必ず１個以上含まれる条件”というのは、周期情報を検出するための１期間の中に、同期パターンが含まれていなければ、同期パターン長より周波数誤差が求められないため、その期間の中に、最低でも１つは、同期パターンが含まれるのが条件となるためである。一方、周期情報を検出するための１期間を固定してしまうと、周波数偏差の量によっては、その期間内に同期パターンが存在しなかったり、逆に、必要以上の同期パターンが存在したりするため、同期パターンの検出精度と検出効率が劣化し、周波数制御におけるフィードバックが遅くなり、引き込みに時間がかかることになる。
【００４４】
また、上記周波数誤差検出器９は、以下に示すような原理に従って周波数誤差を生成するものが用いられる。
【００４５】
例えば、ＤＶＤでは、記録されているデータ系列には、上述したように、同期パターンと呼ばれる１４Ｔ、４Ｔの連続パターンと最小反転パターンと呼ばれる３Ｔ、３Ｔの連続パターンが存在している。この同期パターン長と、最小反転パターン長を、再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、これら同期パターン長、最小反転パターン長は、図１８（ａ）、及び図１９（ａ）に示すように、それぞれ１８、及び６となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、これらは、図１８（ｂ）、及び図１９（ｂ）に示すように、それぞれ３６、及び１２となり、逆に２分の１の周波数で発振している場合は、図１８（ｃ）、及び図１９（ｃ）に示すように、それぞれ９、及び３となる。このことから、再生信号と再生クロックが同期していない場合は、同期している場合の同期パターン長である１８Ｔと最小反転パターン長である６Ｔに観測されないため、観測された同期パターン長から１８を差し引いた値、もしくは、観測された最小反転パターン長から６を差し引いた値が周波数誤差信号となる。どちらの情報を用いるかは、周期情報判定器８によって決定される。
【００４６】
例えば、記録媒体を回転させるモータの回転速度を一定にして再生を行うＣＡＶ再生では、ディスクの内周から外周にかけて再生データの線速度が場所により変化する。例えば、再生データに同期する周波数が、図１５に示す内周側の位置Ａにおいて２０ＭＨｚであり、外周側の位置Ｂにおいて４０ＭＨｚであり、発振器１５から出力される再生クロックが、位置Ａにおいて再生データの有するクロック成分と同期している場合を仮定する。ここで、位置Ａを再生している状態で、位置Ｂにシークした場合を考えると、図２０に示すように、シーク直後は、発振器１５から出力される再生クロックは、位置Ａにおける位相同期周波数である２０ＭＨｚになっているが、位置Ｂにおいて、その再生クロックにより同期パターン長を検出すると、再生クロックが、再生データが有するクロック成分の半分になっているため、位相同期時の１８に対して、半分の９がカウント値として検出される。同様に、最小反転パターン長を検出すると、位相同期時の６に対して、半分の３が検出される。この場合、同期パターン長と最小反転パターン長が、３：１の比率を満足しているため、同期パターン長を信頼できる値であると周期情報判定器８が判断することにより、周波数誤差検出器９からは、検出された同期パターン長から位相同期時の同期パターン長を差し引いた、９−１８＝−９を周波数誤差信号として出力する。得られた周波数誤差信号は、負の値であるため、再生クロックの周波数が、再生データが有するクロック成分の周波数よりも低いと判断されるため、周波数制御ループフィルタ１１とデジタル・アナログコンバータ１３とを介して、発振器１５から出力される発振周波数を高める方向にフィードバックが作用し、図２０に示す位置Ｃで、同期パターン長が１８に検出された時点で、周波数制御は完了し、位相同期引き込みを開始し、再生クロックと再生データの位相を同期させることが可能となる。また、シーク中に、周波数誤差のフィードバックを行うことにより、シーク後の位相同期に要する時間を短縮することも可能である。
【００４７】
また、上記位相誤差検出器１０は、図２１（ａ）、及び図２１（ｂ）に示すような原理に基づいて、再生データの有するクロック成分の位相と、再生クロックの位相を同期させるものとなる。図２１（ａ）は、再生クロックの周波数が再生データの有するクロック成分の周波数に対し僅かに低くなっている状態を示している。例えば、再生データが４Ｔの連続する単一周波数により構成されている場合を仮定すると、図２１（ａ）の黒丸で示すゼロクロス近傍の標本化信号において、標本化信号の立ち上がりエッジでは、そのままの情報を用い、立下りエッジでは標本化信号の正負を反転させることにより、位相のずれ量に応じて、図２１（ａ）、及び図２１（ｂ）に示す位相誤差曲線が観測される。ここで、標本化信号の振幅成分は、時間方向における標本化位相のずれに置き換えて考えることが可能である。そこで、立ち上がりエッジと立下りエッジを考慮してゼロクロス近傍の標本化信号の振幅成分をそのまま位相誤差信号にすれば、正に観測された場合は、位相が遅れていることになり、再生クロックの周波数を高めて位相を進ませる方向にフィードバックさせることになる。反対に、負に観測された場合は、位相が進んでいることになり、再生クロックの周波数を低めて位相を遅らせる方向にフィードバックさせることになる。これらの制御を行うことにより、図２１（ｂ）に示すように、位相誤差信号は零に近づき、再生クロックと再生データの有するクロック成分の位相を同期させることが可能となる。
【００４８】
このような本実施の形態１にかかる周波数制御及び位相同期回路によれば、再生信号の所定の周波数帯域を強調する波形等化手段と、それにより等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、上記再生クロックを基に標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数を再生クロックを基にカウントし、レジスタに保持するゼロクロス長検出器と、１フレーム以上の特定の期間をカウントするフレームカウンタと、それによりカウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、そのパターン長の最大値と最小値とを比較し、その比率を利用して周期情報として最適な値を選択する周期情報判定器と、それにより選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長の差を周波数誤差に変換して出力する手段、並びに最大パターン長より同期パターンを判別して同期パターンの間隔を周波数誤差に変換して出力する手段を兼ね備えた周波数誤差検出器と、周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、上記周波数制御回路の出力と位相制御回路の出力を加算し、加算値に基づいて再生クロックを発振する発振器とを備え、デジタルデータの再生時の位相同期引き込みを可能とするようにしたので、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うことにより、クロックを１系統に統一することができ、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となる。
【００４９】
また、周期情報として最大パターン長と最小パターン長の適している方を選択して活用するようにしているため、再生クロックの周波数引き込みを高速に行えるだけでなく、周期検出が困難とされるシーク時にも周波数制御を行うことが可能となる。
【００５０】
さらには、最大パターン長検出器、最小パターン長検出器を、それぞれ同期パターン判定器、最小反転パターン判定器を有し、おのおののパターンを判定し、かつ保持されている値より大きい、小さい場合のみ、最大パターン長、最小パターン長を更新していくよう構成したので、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が大きい場合にも、精度良いパターン検出が可能となり、それにともない周期検出精度が向上するため、再生クロックの周波数引き込みを安定に行うことができる。
【００５１】
さらには、上記周期情報判定器を、フレームカウンタにより計算される所定の期間内で求められた最大パターン長と最小パターン長を、期間の終端で保持するレジスタを有し、該レジスタで保持されたそれぞれの値を上記周期情報判定器で比較した結果得られる，周期情報として最適と思われるパターン長を基にして、次回のフレームカウンタでカウントする期間を自動的に設定する、ものとして構成したので、一つのフレーム内に含まれる一つの同期パターンを検出するための検出期間を周期情報を基にして自動的に決定することができ、同期パターンの検出効率を向上でき、再生クロックの周波数引き込みを高速に行うことができる。
【００５２】
実施の形態２．
本発明の実施の形態２による周波数制御及び位相同期回路について、図６のブロック図を用いて説明する。
【００５３】
図６において、１は光ディスク再生信号の高域の周波数帯域を強調するような補正を施す波形等化手段、２は波形等化手段１の出力信号をデジタルデータとして再生する際に用いる再生クロックによりアナログ信号をデジタル信号に変換するアナログ・デジタルコンバータであり、多ビットのデジタル信号に標本化する。３はこの標本化された多ビットの再生デジタル信号に含まれる低域雑音成分を抑制する低域雑音抑制手段、４は低域雑音成分が抑制された再生デジタル信号がゼロレベルをクロスする位置を連続して検出し、再生クロックを基に隣接するゼロクロス間の標本数をカウントして、ゼロクロス長としてレジスタに保持するゼロクロス長検出器、５はゼロクロス長検出器４の出力を用いて、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ、６はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値を検出して、最大パターン長としてレジスタに保持する最大パターン長検出器、７はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最小値を検出して、最小パターン長としてレジスタに保持する最小パターン長検出器、８は上記最大パターン長検出器６、及び最小パターン長検出器７により得られた両周期情報を比較し、その比率を利用して、周期情報として最適な値を選択してセレクト信号を出力する周期情報判定器、９はそのセレクト信号を基に選択された周期情報と、位相同期時に検出されるべき上記最大パターン長又は最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器、３１はゼロクロス長検出器４により検出された隣接するゼロクロス長の和と、最大パターン長検出器６から出力される同期判定フラグと、周期情報判定器８から出力される同期パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出器、３２は該同期パターン位置の検出結果を基にして同期パターンの間隔を検出する同期間隔カウンタ、３３は同期間隔カウンタ３２により検出された周期情報を周波数誤差に変換して出力する周波数誤差検出器、１０は再生デジタルデータの位相情報を、低域雑音抑制手段３より得られる出力を用いて検出する位相誤差検出器、３４は周波数誤差検出器３３の出力を位相誤差情報に変換して出力する周波数誤差変換器、３５は周波数制御を行うのに、周波数誤差検出器９の出力と周波数誤差検出器３３の出力のいずれを用いるかを選択する手段としてのモードコントロール回路であり、同期間隔カウンタ３２の出力信号である同期パターン間隔を入力として、これを基に演算を行い、制御状態を決定する複数のモードを出力するモードコントロール回路、１１はモードコントロール回路３５により選択された周波数誤差量を用いて再生クロックが再生デジタル信号と同期可能となる領域まで周波数制御を行うための周波数制御用ループフィルタ、１２は位相誤差検出器１０の出力と周波数誤差変換器３４の出力とを用いて再生クロックが再生デジタル信号に同期するように、位相制御を行うための位相制御用ループフィルタ、１３、１４はデジタル信号をアナログ量の電気信号に変換し、出力するデジタル・アナログコンバータ、１５はデジタル・アナログコンバータ１３，１４によりそれぞれアナログ量に変換された電気信号を加算し、加算された電気信号に基づいて再生クロックを生成する発振器である。
【００５４】
次に、以上のように構成される本発明の実施の形態２による周波数制御及び位相同期回路の動作を説明する。
光ディスク再生信号を波形等化手段１で高域の周波数帯域を強調するような補正を施した出力信号を、アナログ・デジタルコンバータ２に出力し、発振器１５により生成される再生クロックを用いて、上記光ディスク再生信号に補正を施した出力信号をデジタル信号に変換し、多ビットの再生デジタル信号に標本化する。得られた標本化信号は、再生クロックと同位相であり、以後、カウント等、すべてのデータ処理は、上記再生クロックを基に行う。この標本化された多ビットの再生デジタル信号を低域雑音抑制手段３に入力し、再生デジタル信号に含まれる低域雑音成分を抑制する。
【００５５】
次に、低域雑音成分が抑制された再生デジタル信号は、ゼロクロス長検出器４に入力され、該ゼロクロス長検出器４において、ゼロレベルをクロスする位置を連続して検出し、隣接するゼロクロス間の標本数が再生クロックを基にカウントされて、該カウント値がゼロクロス長としてレジスタに保持される。さらに、該ゼロクロス長検出器４の出力を用いて、最大パターン長検出器６、及び最小パターン長検出器７において、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値，最小値をそれぞれ検出してレジスタに保持し、再生デジタルデータの線速度周期に反比例する情報を得る。
【００５６】
これら最大パターン長検出器６、及び最小パターン長検出器７により得られた周期情報は、周期情報判定器８において、その最大パターン長と最小パターン長とが比較され、その比率を利用して周期情報として最適な値が選択され、そのいずれが最適な値であるかを示すセレクト信号が、周波数誤差検出器９に出力される。周波数誤差検出器９は、そのセレクト信号を基に、選択された周期情報と、位相同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換して、再生クロックの周波数制御を行うための周波数誤差量を決定する。
【００５７】
もう一方、ゼロクロス長検出器４により検出された隣接するゼロクロス長の和と、最大パターン長検出器６から出力される同期判定フラグと、周期情報判定器８から出力される同期パターン長とが、同期パターン位置検出器３１に入力され、これにより同期パターンの位置が検出され、その検出結果を基にして同期パターンの間隔を検出する同期間隔カウンタ３２と、同期間隔カウンタ３２により検出された周期情報を周波数誤差に変換して出力する周波数誤差検出器３３とにより、再生クロックの周波数制御を行うための周波数誤差量が決定される。
【００５８】
再生デジタルデータの位相情報は、低域雑音抑制手段３より得られる出力を用いて位相誤差検出器１０により検出され、再生クロックと再生デジタルデータの位相同期制御を行うための位相誤差量が決定される。また、上記周波数誤差検出器３３の出力は、周波数誤差変換器３４により位相誤差情報に変換される。周波数制御を行うのに、周波数誤差検出器９の出力と周波数誤差検出器３３の出力とのいずれを用いるかを選択する手段であるモードコントロール回路３５に、同期間隔カウンタ３２の出力信号である同期パターン間隔が入力され、該モードコントロール回路３５では、それを基に演算を行い、制御状態を決定する複数のモード信号のいずれかを出力する。
【００５９】
さらに、モードコントロール回路３５により選択された側の周波数誤差量は、周波数制御用ループフィルタ１１に入力され、該ループフィルタ１１を含む周波数制御ループにより、再生クロックが再生デジタル信号と同期可能となる領域まで周波数の制御を行い、上記周波数制御用ループフィルタ１１の出力デジタル信号をデジタル・アナログコンバータ１３に出力する。デジタル・アナログコンバータ１３によりアナログ量に変換された電気信号と、位相誤差検出器１０の出力と周波数誤差変換器３４の出力とを用いて位相制御用ループフィルタ１２を含む位相制御用ループにより、再生クロックが再生デジタル信号に同期するように位相制御を行い、該位相制御を行った結果として、位相制御用ループフィルタ１２より出力されるデジタル信号をデジタル・アナログコンバータ１４によりアナログ量に変換された電気信号とを加算し、加算された電気信号に基づいて、発振器１５を動作させ、再生クロックを生成する。
【００６０】
このような一連の動作により、再生クロックの位相と再生デジタルデータの有するクロック成分の位相とを同期させることが可能となり、光ディスク媒体に記録されたデジタルデータを、該再生クロックを用いて再生することが可能となる。
【００６１】
以下、本実施の形態２による周波数制御及び位相同期回路を構成する各回路ブロックについて、より詳細に説明する。
上記同期パターン位置検出器３１を含む同期パターン検出手段は、図７に示すような構成のものが用いられる。即ち、前記同期パターン判定器１８の出力である同期判定フラグと、フレームカウンタ５でカウントされた期間の最大パターン長である同期パターン長と同期パターン長の規定値を比較する比較器３６の出力と、ゼロクロス長検出器４により検出される隣接するゼロクロス長のレジスタ１６とレジスタ１７の出力の加算値と同期パターン長の規定値を比較する比較器３７の出力を用いて同期パターンの位置を検出する同期パターン位置判定器３１により同期パターンフラグを出力し、それを基にして制御状態を決定する機能を有するモードコントロール回路３５から出力されるモード信号により比較器３６と比較器３７の判定基準と同期パターン位置検出器３１の動作条件を切り換える構成である。これにより、周波数偏差が大きい領域では、同期パターンの位置検出をラフモードで行って検出率を高め、周波数偏差が小さい領域では、同期パターンの位置検出をファインモードで行い、検出精度を重視することにより、周波数偏差の量に応じて同期パターン位置検出を切り換えて周波数制御を高速に行うことができる。このとき、モードコントロール回路３５より出力されるモード信号は、再生クロックと再生デジタルデータの有するクロック成分の周波数の偏差を反映するものである。
【００６２】
例えば、ＤＶＤでは、規定の同期パターンは１８Ｔであり、モードコントロール回路３５から出力されるモード信号が周波数偏差が大きいことを示している場合、同期パターン位置検出器３１は、同期パターン判定器１８が条件を満たし、かつ比較器３６において同期パターン長が１８±ｎの範囲にあり、かつ比較器３７においてレジスタ１６とレジスタ１７の加算値が１８±ｍの範囲にある場合のみ同期パターンフラグを出力し、モードコントロール回路３５から出力されるモード信号が周波数偏差が小さいことを示している場合、同期パターン位置検出器３１は、同期パターン判定器１８が条件を満たし、かつ比較器３７においてレジスタ１６とレジスタ１７の加算値が１８と一致する場合のみ同期パターンフラグを出力する構成である。これらの機能を有することにより、同期パターン間隔の検出精度と検出効率が向上する。
【００６３】
また、上記周波数誤差検出器３３は、図２２（ａ）、図２２（ｂ）、及び図２２（ｃ）に示すような原理に基づいて周波数誤差信号を検出する。
【００６４】
例えば、ＤＶＤの記録符号には、１４Ｔと４Ｔの組み合わせで構成される同期パターンと呼ばれるものが、一定間隔である１４８８Ｔ毎に１個存在している。これを、同期パターン検出器３１により位置を特定し、検出された同期パターンの間隔を再生クロックに基づいて同期間隔カウンタ３２によりカウントする。この同期パターン間隔を、再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、該同期パターン間隔は、図２２（ａ）に示すように、１４８８となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、図２２（ｂ）に示すように、２９７６となり、逆に２分の１の周波数で発振している場合は、図２２（ｃ）に示すように、７４４となる。このことから、再生信号と再生クロックが同期していない場合は、同期パターン間隔が１４８８Ｔに観測されないため、観測された同期パターン間隔から１４８８を差し引いた値が周波数誤差信号になる。得られた周波数誤差信号が正の場合は、再生クロックの周波数が、再生データの有するクロック成分の周波数に対して高くなっているため、発振器１５の発振周波数を低くするようにフィードバックする。また、得られた周波数誤差信号が負の場合は、再生クロックの周波数が、再生データの有するクロック成分の周波数に対して低くなっているため、発振器１５の発振周波数を高くするようにフィードバックする。これにより、同期パターン間隔を１４８８に近づけることが可能となり、同期パターン長１８Ｔを基に制御する場合よりも、１４８８／１８倍の精度で、再生クロックの周波数制御を行うことが可能になる。
【００６５】
また、上記モードコントロール回路３５は、図８に示すような構成のものが用いられる。即ち、同期間隔カウンタ３２の出力である同期パターン間隔を、それが所定の条件を満たしているか否かを判定する間隔比較器３８に入力し、所定の条件を満たしている場合は、フラグカウンタ３９がカウントアップされ、所定の条件を満たしていない場合は、フラグカウンタ４０がカウントアップされ、フラグカウンタ３９と４０は相反する条件でリセットされる機能を有し、それらカウント値は同期パターンの間隔の状態の連続量を表し、それが外部レジスタの特定の値と一致した場合に、状態決定回路４１は、所定の規則に従って制御状態を決定して、第１のモード信号、又は第２のモード信号を出力し、これに応じて、周波数制御及び位相制御を司るおのおのの回路の制御状態を自動的に切り換える構成を有するものである。例えば、モードコントロール回路３５から出力される第１のモード信号と第２のモード信号が、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が大きい状態であることを示している場合は、周波数誤差検出器９の出力を周波数誤差信号として選択し、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が小さい状態であることを示している場合は、周波数誤差検出器３３の出力を周波数誤差信号として選択することにより、周波数偏差が大きい領域は、同期パターン間隔よりも、同期パターン、あるいは最小反転パターンよりなる特定パターンのパターン長の方が検出し易く、周波数偏差が小さい領域は、同期パターン間隔の方が検出精度が高い、という利点を活かした制御を行えるため、高速かつ安定に周波数引き込みを行うことが可能となる。また、モードコントロール回路３５から出力される第１のモード信号と第２のモード信号が、位相同期可能な状態であることを示している場合は、位相誤差検出器１０の出力と周波数誤差変換器３４の出力を用いて再生クロックが再生デジタル信号に同期するように位相の制御を開始することにより、滑らかに周波数引き込みから位相引き込みの動作に移行することが可能となる。さらに、これら第１のモード信号と第２のモード信号を用いて、周波数制御用ループフィルタ１１及び位相制御用ループフィルタ１２の制御量を切り換えることにより、さらなる位相同期時間の短縮が可能である。これら自動的に再生クロックと再生デジタルデータの有するクロック成分との周波数偏差を観測し制御状態を決定するモードコントロール回路３５を用いて、制御状態を連続的にかつ自動的に切り換えることにより再生クロックの周波数引き込み及び位相引き込みを高速かつ安定に行うことが可能である。
【００６６】
また、上記同期間隔カウンタ３２は、同期間隔カウンタ３２の値がある所定のしきい値を越えた場合には、制御状態を決定する複数のモード信号を特定の状態に再設定する手段を備えた構成を有するものが用いられる。即ち、同期間隔カウンタ３２の値が大きくなりすぎることは、同期パターンが見つからない状態と考えられるため、複数のモード信号を用いて、周波数偏差が大きいときに用いる制御である、同期パターン長、あるいは、最小反転パターン長を基に周波数誤差を求めて周波数制御を行うモードに、再設定するものである。ただし、同期間隔カウンタ３２は、同期パターンフラグが検出された場合には、リセットされ初期値に設定される。
【００６７】
例えば、ＤＶＤでは、再生クロックが再生デジタルデータと位相同期している場合、正常に動作している限りにおいては、再生クロックでカウントした同期間隔カウンタ３２の値は１４８８を越えないはずである。検出漏れを考慮したとしてもしきい値を１００００以上に設定していれば、それを越えて同期間隔カウンタ３２が動作する場合は異常状態とみなし、同期パターンの間隔より検出された周波数誤差データを基に周波数制御を行う状態になるようにモードコントロール回路３５を設定し、周波数と位相の再引き込みを実行する。これらの機能を有することにより、制御の異常状態を判別し、異常と判断した場合は自己復旧動作を行うため、異常動作時の復旧時間の短縮が可能である。
【００６８】
また、上記周波数誤差変換器３４は、図９に示すような構成のものが用いられる。周波数誤差検出器３３の出力をその値に応じて＋１、０、−１に振り分ける周波数変換手段４２と、周波数変換手段４２の出力を所定のゲインで増幅するゲイン段４３を有し、ゲイン段４３の出力を用いて位相制御用ループフィルタ１２を動作させる構成とすることにより、周波数制御用ループフィルタ１１で制御可能な周波数の分解能以上に、再生クロックの周波数を再生デジタルデータが有するクロック成分の周波数に近づけることが可能となるため、位相同期ループの位相引き込み範囲であるキャプチャーレンジが狭い場合でも、確実な位相同期引き込みを行うことが可能となる。
【００６９】
また、上記周波数制御用ループフィルタ１１と位相制御用ループフィルタ１２は、図１０に示すように連動する構成のものが用いられる。つまり、モードコントロール回路３５から出力される制御状態を決定する複数のモード信号が、再生クロックと再生デジタル信号の位相が同期している状態を示しており、かつ位相制御用ループフィルタ１２が、図１１（ａ）に示すように制御範囲を決定する所定の上、下限しきい値Ｔｈｕ，Ｔｈｌを越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段４４を有し、そこから出力されるフラグが検出された場合に、周波数制御用ループフィルタ１１を位相制御用ループフィルタ１２の動作が所定の範囲内に動く方向に制御する制御手段４５を備えた構成である。例えば、デジタル・アナログコンバータ１３の出力に低域通過フィルタ４６を挿入することにより時定数を大きくし、図１１（ｂ） に示すように周波数制御用ループフィルタ１１を、デジタル・アナログコンバータ１３の最小分解能、即ち、周波数制御用ループフィルタ１１で制御可能な周波数の最小分解能に相当する量、だけ位相制御用ループフィルタ１２の制御方向と同じ方向に動作させることにより、位相同期状態を保ったまま位相制御用ループフィルタ１２は逆方向に制御され、所定のしきい値内に戻る、という動作をさせることができるものである。これらの機能を有することにより、位相同期引き込み後に、再生データの線速度が変化する場合にも、安定して位相同期状態を維持することが可能となる。
【００７０】
このような本実施の形態２による周波数制御及び位相同期回路によれば、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うことにより、クロックを１系統に統一することができ、回路構成を簡単化できるだけでなく、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となる。
【００７１】
また、本実施の形態２においては、上記実施の形態１におけるのと同じく、再生デジタルデータと周波数誤差情報は同一クロックにより生成されるため、再生デジタルデータの線速度が変化する状態においても安定な位相同期引き込みを行うことが可能となる。
【００７２】
さらに、上記実施の形態１におけるのと同じく、周波数誤差として最大パターン長と最小パターン長の適している方を選択して活用するため、再生クロックの周波数引き込みが高速に行えるだけでなく、周期検出が困難とされるシーク時にも周波数制御を行うことが可能となる。
【００７３】
さらには、本実施の形態２においては、上記周波数誤差検出器を、ゼロクロス長検出器により検出された隣接するゼロクロス長の和と、上記同期パターン判定器の判定結果出力と、上記レジスタに保持されている最大パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出手段と、その検出結果を基にして同期パターンの間隔を検出し、その値を周波数誤差情報に変換して出力する周波数誤差検出器とを備え、上記同期パターンの再生クロックの周波数と、上記周波数誤差検出器により検出された再生デジタルデータが有するクロック成分の周波数との偏差により、上記同期パターン位置検出手段を切り換える機能を有する、ものとしたので、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差量に応じて、同期パターン位置の検出が可能であるため、同期パターン間隔の検出精度が向上するだけでなく、パターン長を検出する場合に比べて、周期情報の分解能が高くなるため、高精度な周期検出が可能となり、再生クロックと再生デジタルデータが位相同期可能となる領域まで、安定して再生クロックの周波数の引き込みを行うことができる。
【００７４】
また、本実施の形態２においては、上記周波数誤差検出器を、同期パターンが検出されない期間を再生クロックによりカウントするカウンタを有し、該カウンタのカウント値が所定の値より大きくなった場合に、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を特定の状態に再設定するもの、としたので、同期パターンが検出されない期間を算出することにより異常状態を判別し、異常と判断した場合は自己復旧動作を行うため、異常動作時の復旧時間を短縮することができる。
【００７５】
また、本実施の形態２においては、上記周波数誤差検出器から出力される、同期パターンの間隔より変換された周波数誤差情報を、位相誤差情報に変換して出力する周波数誤差変換器を有し、該位相誤差情報出力を基にして位相制御回路を動作させ、再生クロックを位相同期が可能な周波数領域まで精度良く引き込む、ものとしたので、周波数制御回路で検出された周期情報を基にして位相制御回路を動作させ、周波数制御回路で制御可能な周波数の分解能以上に、再生クロックの周波数を再生デジタルデータが有するクロック成分の周波数に近づけることが可能となり、位相同期ループの位相引き込み範囲であるキャプチャーレンジが狭い場合でも、確実な位相同期引き込みを行うことができる。
【００７６】
さらに、本実施の形態２においては、実施の形態１における周波数誤差検出器と、実施の形態２で新たに設けた周波数誤差検出器の双方の機能を有し、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差が大きい領域では、同期パターン、最小反転パターン等の特定パターンのパターン長を基にして再生クロックの周波数を制御し、それが小さい領域では、同期パターンの間隔を基にして再生クロックの周波数を制御し、再生クロックと、再生デジタルデータの有するクロック成分との周波数偏差を観測し、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を用いて、制御状態を連続的に、かつ自動的に切り換えることにより再生クロックの周波数を引き込む、ものとしたので、再生クロックの周波数と、再生デジタル信号の有するクロック成分の周波数との偏差が大きい領域は、同期パターン間隔よりも特定パターンのパターン長の方が検出し易く、周波数偏差が小さい領域は、同期パターン間隔の方が検出精度が高いため、それぞれの利点を活かした制御により、高速かつ安定に、周波数引き込みと位相同期引き込みとを行うことができる。
【００７７】
さらに、本実施の形態２においては、上記モードコントロール回路から出力される制御状態を決定する複数のモード信号が、再生クロックと、再生デジタル信号の位相が同期している状態を示しており、かつ、上記位相制御回路が、制御範囲内の所定の値を越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段を有し、該位相制御範囲検出手段から出力されるフラグが検出された場合に、上記周波数制御回路を、上記位相制御回路の動作が所定の範囲内に動く方向に制御する手段を備えた、ものとしたので、位相同期引き込み後に再生データの線速度が変化する場合にも、安定して位相同期状態を維持することができる。
【００７８】
産業上の利用可能性
本発明に係る周波数制御及び位相同期回路は、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うよう構成した。これにより、クロックを１系統に統一することができ、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となり、位相同期引き込みを高速かつ安定に行うことのできる周波数制御及び位相同期回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による周波数制御及び位相同期回路の構成を示すブロック図である。
【図２】実施の形態１における最大パターン長検出器６の構成を示すブロック図である。
【図３】実施の形態１における最小パターン長検出器７の構成を示すブロック図である。
【図４】実施の形態１における周期情報判定器８の構成を示すブロック図である。
【図５】実施の形態１におけるフレームカウンタ５の構成を示すブロック図である。
【図６】本発明の実施の形態２による周波数制御及び位相同期回路の構成を示すブロック図である。
【図７】実施の形態２における同期パターン検出手段の構成を示すブロック図である。
【図８】実施の形態２におけるモードコントロール回路３５の構成を示すブロック図である。
【図９】実施の形態２における周波数誤差変換器３４の構成を示すブロック図である。
【図１０】実施の形態２における周波数制御用ループフィルタ１１と位相制御用ループフィルタ１２が連動する場合の構成を示すブロック図である。
【図１１】実施の形態２における周波数制御用ループフィルタ１１と位相制御用ループフィルタ１２が連動する場合の制御信号の動作を示す図である。
【図１２】従来の光ディスク再生装置における位相同期ループ回路の構成を示すブロック図である。
【図１３】従来の位相同期ループ回路における周期検出手段５０の構成を示すブロック図である。
【図１４】従来の光ディスク再生装置の記録データ及び波形を示す図である。
【図１５】ＣＶＡ再生時の再生位置と位相同期周波数の関係を示す図である。
【図１６】従来の高周波クロックにより同期パターン長から周期情報を検出するための原理を示す図である。
【図１７】従来のＣＶＡ再生時の周波数制御と位相制御の流れを示す図である。
【図１８】実施の形態１における再生クロックにより同期パターン長から周波数誤差信号を検出するための原理を示す図である。
【図１９】実施の形態１における再生クロックにより最小反転パターン長から周波数誤差信号を検出するための原理を示す図である。
【図２０】実施の形態１におけるＣＶＡ再生時の周波数制御と位相制御の流れを示す図である。
【図２１】実施の形態１における再生標本化データからの位相誤差信号の検出原理を示す図である。
【図２２】実施の形態２における再生クロックにより同期パターン間隔から周波数誤差信号を検出するための原理を示す図である。
技術分野
本発明は、周波数制御及び位相同期回路に関し、特に、光ディスク媒体に記録されたデジタル信号を再生するためのクロック再生において、再生信号から検出した線速度周期を利用して、再生信号の線速度周期が変化する状態においても、高速，かつ安定な位相同期引き込みを可能とする周波数制御及び位相同期回路に関するものである。
【０００２】
背景技術
光ディスク媒体にデジタルデータを記録する方式として、コンパクトディスク（Ｃｏｍｐａｃｔ Ｄｉｓｋ）やＤＶＤに見られるように、線速度を一定にして記録媒体上の記録密度を一様にする方式が多く用いられている。線記録密度が一定となるようにマーク幅変調してデジタル変調記録された光ディスク再生信号に対して位相同期引き込みを行う場合、再生信号が有するクロック成分の周波数と、位相同期ループ回路により生成されるクロックの周波数が大きく異なっている場合は、位相同期引き込みが完了しなくなる可能性や、再生信号が有するクロック成分の周波数とは異なった周波数に疑似引き込みする可能性が大きい。それを避けるため、再生線速度周期を、再生信号に含まれる特定のパルス長やパルス間隔より検出し、ディスクの回転速度の制御や、位相同期ループの自走周波数の制御を行うことにより、正常な位相同期引き込みを可能としている。
【０００３】
例えば、図１２に示すような、ディスク再生系がある。光ディスク４７上には、図１４（ａ） に示すようなデータが、線記録密度一定となるように記録されている。記録されたデータは、例えば、８−１６変調方式のように、連続する０あるいは１が３個以上１４個以下に規制されたデータであるとする。再生手段４８で再生して得られる信号は、記録データの線方向の高記録密度化にしたがって、干渉により高域の周波数成分になるほど振幅が減衰するため、波形等化手段１により、高域の周波数成分を強調するような補正を施す。高域強調された再生信号（図１４（ｂ） ）を、２値化手段４９で所定のスライスレベルで２値化し、２値化デジタル信号（図１４（ｃ） ）に変換する。
【０００４】
次に、周期検出手段５０において、２値化手段４９で２値化されたデジタル信号の特定のパターンの周期を高周波クロックでカウントする。ここで用いられる高周波クロックは、発振器５１により生成されるものである。なお、発振器５１は、ある固定周波数で安定して発振する水晶発振器のようなものである。周期検出手段５０は、図１３に示すように、高周波クロックでカウントされた特定パルスのパルス幅あるいはパルス間隔を連続的に計数する計数手段５２と、計数手段５２で直前に得られた計数結果を保持する保持手段５３と、計数手段５２の結果出力と保持手段５３の保持データ出力とを入力とし、計数された２つの連続するパルス幅あるいはパルス間隔結果を加算する加算手段５４と、所定の期間毎に加算手段５４出力の最大値または最小値を求める判断手段５５で構成され、２つの連続するパルス幅（あるいはパルス間隔）の和の最大値または最小値を求めるものである。これら周期検出手段５０で得られた情報は、線速度に反比例するものであり、再生信号が有するクロック周期情報を持つため、これを基に位相同期ループ回路５６の自走周波数が再生信号の有するクロック成分の周波数にほぼ一致するように制御する。ここで、位相同期ループ回路５６は、位相比較器５７、チャージポンプ５８、ループフィルタ５９、及び電圧制御発振器６０で構成されている。この電圧制御発振器６０は、周期検出手段５０により得られる周波数情報により中心周波数を適応的に動作させ、発振周波数が２値化手段４９から得られるデジタル信号が有するクロック成分の周波数にほぼ一致するように制御を行うことにより、ディスク再生開始時点や、例えば、線速度一定で再生を行うＣＬＶ再生時におけるシーク直後のモータ回転が定常回転付近に整定するまで待つことなく、位相同期引き込みを完了することが可能である。
【０００５】
例えば、記録媒体を回転させるモータの回転速度を一定にして再生を行うＣＡＶ再生では、ディスクの内周から外周にかけて再生データの線速度が場所により変化する。例えば、再生データに同期する周波数が、図１５に示す内周側位置Ａにおいて２０ＭＨｚであり、外周側位置Ｂにおいて４０ＭＨｚであり、発振器５１から出力される高周波クロックが、１００ＭＨｚである場合を仮定する。このとき、ＤＶＤを再生している場合、再生信号には、図１６（ａ）に示すような、１４Ｔと４Ｔが隣接する同期パターンが任意の周期毎に存在している。ここで、Ｔは、再生信号に含まれる記録符号１ビットに相当する周期である。この同期パターンのパターン長を、１００ＭＨｚの高周波クロックでカウントした場合、検出されるカウント値は、図１６（ｂ）に示すように、内周側位置Ａにおいて、（１４＋４）×１００／２０＝９０、図１６（ｃ）に示すように、外周側位置Ｂにおいて、（１４＋４）×１００／４０＝４５となる。したがって、高周波クロックを用いて得られたカウント値は、再生位置における線速度に反比例する情報であることがわかる。この原理を利用して、例えば、内周側位置Ａを再生している状態で、外周側位置Ｂにシークした場合を考えると、図１７に示すように、シーク直後は、電圧制御発振器６０から出力される再生クロックは、内周側位置Ａにおける位相同期周波数である２０ＭＨｚになっているが、外周側位置Ｂにおいて同期パターン長が、１００ＭＨｚの高周波クロックを用いて、４５にカウントされると、その周期情報から推測し、電圧制御発振器６０から出力される再生クロックが４０ＭＨｚに近づくようにフィードバックを行い、位相同期引き込み可能な領域まで操作した後、位相同期ループ回路５６により再生データと再生クロックの位相を同期させることが可能となる。
【０００６】
しかし、上で述べたような再生信号からの周期検出手段に高周波クロックを用いる場合、高周波クロックを生成するための発振器が必要となることとなる。また、モータの回転を上げて高速に再生を行おうとする場合、その再生速度に応じて周期計算を行わなければならないが、一方、周期計算を簡略化するためには、モータの回転数に応じて、高周波クロックの発振周波数も比例して変化させる必要がある。また、周期検出手段の精度を向上させるためには、記録データ内に一定間隔で存在する同期パターンのパターン長、及びパターン間隔を利用するのが望ましいが、このように再生信号からの周期検出に、同期パターンのパターン長、及びパターン間隔の検出を用いた場合、再生信号の有するクロック成分の周波数と、位相同期ループ回路で生成されるクロックの周波数との偏差が大きい場合は、該周波数偏差の検出等における同期パターンの検出精度を重視しなければならず、これにより同期パターンを特定するための時間が大きくなり、周波数の高速引き込みに必要となる、同期パターンの検出効率が劣化することになる。さらに、周期検出手段に用いられる高周波クロックの位相が、再生データが有するクロック成分の周波数の位相と同期しないことから、検出結果にばらつきが生じるため、特に、位相同期後の再生期間において再生データの線速度が連続的に変化するような場合には、検出精度の劣化につながることとなった。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、再生信号より線速度周期情報を検出する手段を、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出するように構成し、これらの情報を基に再生クロックの位相が再生デジタルデータが有するクロック成分の位相に同期するように制御を行うように構成することにより、クロックを１系統に統一するようにし、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことができる，周波数制御及び位相同期回路を提供することを目的とする。
【０００８】
発明の開示
本発明に係る周波数制御及び位相同期回路は、再生信号の所定の周波数帯域を強調する波形等化手段と、それにより等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、上記再生クロックを基に標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数を再生クロックを基にカウントし、レジスタに保持するゼロクロス長検出器と、１フレーム以上の特定の期間をカウントするフレームカウンタと、それによりカウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、該最大パターン長検出器の出力値と該最小パターン長検出器の出力値を比較し、前記最大パターン長検出器の出力値と前記最小パターン長検出器の出力値の比率が再生信号に存在する固有の同期パターンの比率を中心とした所定の範囲内にある場合には、周期情報として該最大パターン長検出器の出力値を選択するようにセレクト信号を出力し、前記最大パターン長検出器の連続する出力値の比率が前記所定の範囲外にある場合は、周期情報として該最小パターン長検出器の出力値を選択するようにセレクト信号を出力する周期情報判定器と、それにより選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長の差を周波数誤差に変換して出力する手段、並びに最大パターン長より同期パターンを判別して同期パターンの間隔を周波数誤差に変換して出力する手段を兼ね備えた周波数誤差検出器と、周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、上記周波数制御回路の出力と位相制御回路の出力を加算し、加算値に基づいて再生クロックを発振する発振器により構成され、デジタルデータの再生時の位相同期引き込みを可能とするものであり、これらの機能を有することにより、上述の課題を解決する。
【０００９】
本発明によれば、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うことにより、クロックを１系統に統一することができ、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となる。
【００１０】
本発明（請求項１）は、再生信号の所定の周波数帯域を強調する波形等化手段と、該等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、該標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、該低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数をカウントし、レジスタに保持するゼロクロス長検出器と、１フレーム以上の特定の期間をカウントするフレームカウンタと、該カウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、該最大パターン長検出器の出力値と該最小パターン長検出器の出力値を比較し、前記最大パターン長検出器の出力値と前記最小パターン長検出器の出力値の比率が再生信号に存在する固有の同期パターンの比率を中心とした所定の範囲内にある場合には、周期情報として該最大パターン長検出器の出力値を選択するようにセレクト信号を出力し、前記最大パターン長検出器の連続する出力値の比率が前記所定の範囲外にある場合は、周期情報として該最小パターン長検出器の出力値を選択するようにセレクト信号を出力する周期情報判定器と、該周期情報判定器により選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器と、該周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、上記低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、該位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、上記周波数制御回路の出力と、上記位相制御回路の出力とを加算し、該加算値に基づいて再生クロックを発振する発振器とを備え、デジタルデータの再生時の位相同期引き込みを可能とすることを特徴とする周波数制御及び位相制御回路である。
【００１１】
これにより、周期検出を行うための高周波クロックとその発生器が不要となり、回路構成を簡単化できるだけでなく、再生デジタルデータと周波数誤差情報は同一クロックにより生成されるため、再生デジタルデータの線速度が変化する状態においても安定な位相同期引き込みを行うことが可能となる，という作用を有する。また、周波数誤差として最大パターン長と最小パターン長の適している方を選択して活用するため、再生クロックの周波数引き込みが高速に行えるだけでなく、周期検出が困難とされるシーク時にも周波数制御が可能である，という作用を有する。
【００１２】
本発明（請求項２）は、請求項１記載の周波数制御及び位相同期回路において、最大パターン長検出器は、隣接するゼロクロス長の比率により同期パターンであるか否かを判定する同期パターン判定器を有し、同期パターンと判定し、かつ保持されている値より大きい場合のみ、最大パターン長として更新し、最小パターン長検出器は、隣接するゼロクロス長の比率により最小反転パターンであるか否かを判定する最小反転パターン判定器を有し、最小反転パターンと判定し、かつ保持されている値より小さい場合のみ、最小パターン長として更新する、ことを特徴とするものである。
【００１３】
これにより、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が大きい場合にも精度良いパターン検出が可能となり、それにともない周期検出精度が向上するため、再生クロックの周波数引き込みを安定に行える，という作用を有する。
【００１４】
本発明（請求項３）は、請求項２記載の周波数制御及び位相同期回路において、上記周期情報判定器は、上記フレームカウンタにより計算される所定の期間内で求められた最大パターン長と最小パターン長を、期間の終端で保持するレジスタを有し、該レジスタで保持されたそれぞれの値を上記周期情報判定器で比較した結果得られる，周期情報として最適と思われるパターン長を基にして、次回のフレームカウンタでカウントする期間を自動的に設定する、ことを特徴とするものである。
【００１５】
これにより、一つのフレーム内に含まれる一つの同期パターンを検出するための検出期間が周波数情報を基に自動的に決定できるので、同期パターンの検出効率が向上し、再生クロックの周波数引き込みを高速に行える，という作用を有する。
【００１６】
本発明（請求項４）は、請求項３に記載の周波数制御及び位相同期回路において、上記周波数誤差検出器が、ゼロクロス長検出器により検出された隣接するゼロクロス長の和と、上記同期パターン判定器の判定結果出力と、上記レジスタに保持されている最大パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出手段と、その検出結果を基にして同期パターンの間隔を検出し、その値を周波数誤差情報に変換して出力する手段と、を備え、上記同期パターンの再生クロックの周波数と、上記周波数誤差検出器により検出された再生デジタルデータが有するクロック成分の周波数との偏差により、上記同期パターン位置検出手段における同期パターン位置の検出精度を切り換える、機能を有する、ことを特徴とするものである。
【００１７】
これにより、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差量に応じて、適切な同期パターン位置の検出が可能であるため、同期パターン間隔の検出精度が向上するだけでなく、パターン長を検出する場合に比べて、周期情報の分解能が高くなるため、高精度な周期検出が可能となり、再生クロックと再生デジタルデータが位相同期可能となる領域まで、安定して再生クロックの周波数を引き込める，という作用を有する。
【００１８】
本発明（請求項５）は、請求項４記載の周波数制御及び位相同期回路において、上記周波数誤差検出器が、同期パターンが検出されない期間を再生クロックによりカウントするカウンタを有し、該カウンタのカウント値が所定の値より大きくなった場合に、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を特定の状態に再設定するものである、ことを特徴とするものである。
【００１９】
これにより、同期パターンが検出されない期間を算出することにより異常状態を判別し、異常と判断した場合は自己復旧動作を行うため、異常動作時の復旧時間を短縮できる，という作用を有する。
【００２０】
本発明（請求項６）は、請求項５記載の周波数制御及び位相同期回路において、上記周波数誤差検出器から出力される、同期パターンの間隔より変換された周波数誤差情報を、位相誤差情報に変換して出力する周波数誤差変換器を有し、該位相誤差情報出力を基にして位相制御回路を動作させ、再生クロックを位相同期が可能な周波数領域まで精度良く引き込む、ことを特徴とするものである。
【００２１】
これにより、周波数制御回路で検出された周期情報を基にして位相制御回路を動作させ、周波数制御回路で制御可能な周波数の分解能以上に、再生クロックの周波数を再生デジタルデータが有するクロック成分の周波数に近づけることが可能となるため、位相同期ループの位相引き込み範囲であるキャプチャーレンジが狭い場合でも、確実な位相同期引き込みを行える，という作用を有する。
【００２２】
本発明（請求項７）は、請求項４記載の周波数制御及び位相同期回路において、請求項１記載の周波数誤差検出器と、請求項４記載の周波数誤差検出器の双方の機能を有し、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差が大きい領域では、特定パターンのパターン長を基にして再生クロックの周波数を制御し、それが小さい領域では、同期パターンの間隔を基にして再生クロックの周波数を制御し、再生クロックと、再生デジタルデータの有するクロック成分との周波数偏差を観測し、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を用いて、制御状態を連続的に、かつ自動的に切り換えることにより再生クロックの周波数を引き込む、ことを特徴とするものである。
【００２３】
これにより、再生クロックの周波数と、再生デジタル信号の有するクロック成分の周波数との偏差が大きい領域は、同期パターン間隔よりも特定パターンのパターン長の方が検出し易く、周波数偏差が小さい領域は、同期パターン間隔の方が検出精度が高いため、それぞれの利点を活かした制御により、高速かつ安定に、周波数引き込みと位相同期引き込みとを行える，という作用を有する。
【００２４】
本発明（請求項８）は、請求項７に記載の周波数制御及び位相同期回路において、上記モードコントロール回路から出力される制御状態を決定する複数のモード信号が、再生クロックと、再生デジタル信号の位相とが同期している状態を示しており、かつ、上記位相制御回路が、制御範囲内の所定の値を越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段を有し、該位相制御範囲検出手段から出力されるフラグが検出された場合に、上記周波数制御回路の動作を、上記位相制御回路の動作が所定の範囲内に動く方向に制御する、ことを特徴とするものである。
【００２５】
これにより、位相同期引き込み後に再生データの線速度が変化する場合にも、安定して位相同期状態を維持できる，という作用を有する。
【００２６】
発明を実施するための最良の形態
以下、本発明の実施の形態について、図１から図１１、図１５及び図１８から図２２を用いて説明する。
【００２７】
実施の形態１．
本発明の実施の形態１による周波数制御及び位相同期回路について、図１のブロック図を用いて説明する。
図１において、１は光ディスク再生信号の高域の周波数帯域を強調するような補正を施す波形等化手段であり、ブースト量とカットオフ周波数とを任意に設定できるフィルタで構成される。例えば、高次リップルフィルタ等である。２は波形等化手段１の出力信号を、デジタルデータとして再生する際に用いる再生クロックによりアナログ信号をデジタル信号に変換するアナログ・デジタルコンバータであり、多ビットのデジタル信号に標本化する。３はこの標本化された多ビットの再生デジタル信号に含まれる低域雑音成分を抑制する低域雑音抑制手段であり、再生デジタル信号の有するＤＣ成分を検出する手段と、検出されたＤＣ成分を再生デジタル信号より減算する手段とにより構成される。４は低域雑音成分が抑制された再生デジタル信号がゼロレベルをクロスする位置を連続して検出し、再生クロックを基に隣接するゼロクロス間の標本数をカウントして、ゼロクロス長としてレジスタに保持するゼロクロス長検出器、５はゼロクロス長検出器４の出力を用いて、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ、６はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値を検出して、最大パターン長としてレジスタに保持する最大パターン長検出器、７はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最小値を検出して、最小パターン長としてレジスタに保持する最小パターン長検出器、８は上記最大パターン長検出器６、及び最小パターン長検出器７により得られた両周期情報を比較し、その比率を利用して周期情報として最適な値を選択してセレクト信号を出力する周期情報判定器、９はそのセレクト信号を基に選択された周期情報と、位相同期時に検出されるべき上記最大パターン長及び最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器、１０は再生デジタルデータの位相情報を、低域雑音抑制手段３より得られる出力を用いて検出する位相誤差検出器、１１は周波数誤差検出器９より出力された周波数誤差量を用いて再生クロックが再生デジタル信号と同期可能となる領域まで周波数制御を行うための周波数制御用ループフィルタ、１２は位相誤差検出器１０の出力を用いて再生クロックが再生デジタル信号に同期するように、位相制御を行うための位相制御用ループフィルタ、１３、１４はデジタル信号をアナログ量の電気信号に変換し、出力するデジタル・アナログコンバータ、１５はデジタル・アナログコンバータ１３，１４によりそれぞれアナログ量に変換された電気信号を加算し、加算された電気信号に基づいて再生クロックを生成する発振器である。
【００２８】
次に、以上のように構成される本発明の実施の形態１による周波数制御及び位相同期回路の動作を説明する。
光ディスク再生信号を波形等化手段１で高域の周波数帯域を強調するような補正を施した出力信号を、アナログ・デジタルコンバータ２に出力し、発振器１５により生成される再生クロックを用いて、上記光ディスク再生信号に補正を施した出力信号をデジタル信号に変換し、多ビットの再生デジタル信号に標本化する。アナログ・デジタルコンバータ２により得られた標本化信号は、再生クロックと同位相であり、以後、カウント等、すべてのデータ処理は、上記再生クロックを基に行う。この標本化された多ビットの再生デジタル信号を低域雑音抑制手段３に入力し、再生デジタル信号に含まれる低域雑音成分を抑制する。低域雑音成分が抑制された再生デジタル信号は、ゼロクロス長検出器４に入力され、該ゼロクロス長検出器４において、ゼロレベルをクロスする位置を連続して検出し、隣接するゼロクロス間の標本数が再生クロックを基にカウントされて、該カウント値がゼロクロス長としてレジスタに保持される。さらに、該ゼロクロス長検出器４の出力を用いて、最大パターン長検出器６、及び最小パターン長検出器７において、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値，最小値をそれぞれ検出してレジスタに保持し、再生デジタルデータの線速度周期に反比例する情報を得る。
【００２９】
これら最大パターン長検出器６、及び最小パターン長検出器７により得られた周期情報は、周期情報判定器８において、その最大パターン長と最小パターン長とが比較され、その比率を利用して周期情報として最適な値が選択され、そのいずれが最適な値であるかを示すセレクト信号が、周波数誤差検出器９に出力される。周波数誤差検出器９は、そのセレクト信号を基に、選択された周期情報と、位相同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換して、再生クロックの周波数制御を行うための周波数誤差量を決定する。再生デジタルデータの位相情報は、低域雑音抑制手段３より得られる出力を用いて、位相誤差検出器１０により検出され、再生クロックと再生デジタルデータとの位相同期制御を行うための位相誤差量が決定される。
【００３０】
さらに、上記周波数誤差検出器９より決定された周波数誤差量は、周波数制御用ループフィルタ１１に入力され、該周波数制御用ループフィルタ１１は、該周波数誤差量を用いて再生クロックが再生デジタル信号と同期可能となる領域まで周波数の制御を行い、その出力するデジタル信号をデジタル・アナログコンバータ１３に入力する。デジタル・アナログコンバータ１３は、入力されるデジタル信号をアナログ量の電気信号に変換し出力する。一方、位相誤差検出器１０より決定された位相誤差量は、位相制御用ループフィルタ１２に入力され、該位相制御用ループフィルタ１２は、該位相誤差量を用いて再生クロックが再生デジタル信号に同期するように位相の制御を行い、その出力するデジタル信号をデジタル・アナログコンバータ１４に入力する。デジタル・アナログコンバータ１４は、入力されるデジタル信号をアナログ量の電気信号に変換し出力する。上記デジタル・アナログコンバータ１３より出力された電気信号と、デジタル・アナログコンバータ１４より出力された電気信号とは加算され、加算された電気信号に基づいて発振器１５を動作させ再生クロックを生成する。
【００３１】
このような一連の動作により、再生クロックの位相と再生デジタルデータの有するクロック成分の位相を同期させることが可能となり、光ディスク媒体に記録されたデジタルデータを、該再生クロックを用いて再生することが可能となる。
【００３２】
以下、本実施の形態１による周波数制御及び位相同期回路を構成する各回路ブロックについて、より詳細に説明する。
まず、上記最大パターン長検出器６は、図２に示すような構成のものが用いられる。即ち、上記最大パターン検出器６は、再生クロックを基にゼロクロス長をカウントして出力するゼロクロス長検出器４により検出される隣接するゼロクロス長の、レジスタ１６とレジスタ１７に保持された値の比率から判断して、検出したパターンが同期パターンであるか否かを判定する同期パターン判定器１８と、レジスタ１６とレジスタ１７に保持された値の加算値と、それまで保持されているレジスタ１９の値の大きさとを比較する比較器２０を有し、上記同期パターン判定器１８が同期パターンと判定し、かつ比較器２０が新しい値が以前の値より大きいと判定した場合のみ、比較器２０からレジスタ１９に対し更新許可信号を出力して該レジスタ１９の更新を行う機能を有する構成である。
【００３３】
例えば、ＤＶＤでは、記録されているデータ系列には、同期パターンと呼ばれる１４Ｔ、４Ｔの連続パターンが存在している。この同期パターン長を再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、該同期パターン長は、図１８（ａ）に示すように、１４＋４＝１８となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、図１８（ｂ）に示すように、２８＋８＝３６となり、逆に２分の１の周波数で発振している場合は、図１８（ｃ）に示すように、７＋２＝９となる。このことから、再生信号と再生クロックが同期していない場合は、１８Ｔに観測されないため、観測された同期パターン長と１８との差が、周期情報になる。
【００３４】
次に、再生信号中から同期パターンを見つける方法としては、再生クロックの周波数に依らず、基本的に隣接する値は１４／４の比率が保たれているため、検出ばらつきも考えて、レジスタ１７の値の下位２ビットを除いた（元データの４分の１）値が、レジスタ１６の値の±１の範囲に入っていれば、同期パターンと判定する同期パターン判定器１８を構成することにより、これを実現できる。
【００３５】
また、上記最小パターン長検出器７は、図３に示すような構成のものが用いられる。再生クロックを基にゼロクロス長をカウントして出力するゼロクロス長検出器４により検出される隣接するゼロクロス長の、レジスタ１６とレジスタ１７に保持された値の比率から判断して、検出したパターンが最小反転パターンであるか否かを判定する最小反転パターン判定器２１と、レジスタ１６とレジスタ１７に保持された値の加算値と、それまで保持されているレジスタ２２の値の大きさとを比較する比較器２３を有し、上記最小反転パターン判定器２１が最小反転パターンと判定し、かつ比較器２３が新しい値が以前の値より小さいと判定した場合のみ、比較器２３からレジスタ２２に対し更新許可信号を出力して該レジスタ２２の更新を行う機能を有する構成である。
【００３６】
例えば、ＤＶＤでは、記録されているデータ系列における最小反転パターンは、３Ｔ、３Ｔである。この最小反転パターン長を再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、該最小反転パターン長は、図１９（ａ）に示すように、３＋３＝６となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、図１９（ｂ）に示すように、６＋６＝１２となり、逆に２分の１の周波数で発振している場合は、図１９（ｃ）に示すように、１．５＋１．５＝３となる（実際には、１．５はカウントできないため１＋２の組み合わせになる。）。このことから、再生信号と再生クロックが同期していない場合は、６Ｔに観測されないため、観測された最小反転パターン長と６との差が、周期情報になる。
【００３７】
次に、再生信号中から最小反転パターンを見つける方法としては、これも前記同期パターンと同様に、再生クロックの周波数に依存せずに基本的に隣接する値は１対１の比率が保たれているため、検出ばらつきも考えて、レジスタ１７の値がレジスタ１６の値の±１の範囲に入っていれば、最小反転パターンと判定する機能を有する最小反転パターン判定器２１を構成することにより、これを実現できる。
【００３８】
そして、上記最大パターン長検出器６と、最小パターン長検出器７とにより、再生クロックの周波数の変化に依存しない、安定した同期パターン、及び最小反転パターンの検出が可能となる。
【００３９】
また、上記周期情報判定器８は、図４に示すような構成のものが用いられる。即ち、フレームカウンタ５から出力されるフレームフラグにより制定された期間における、同期パターン長の最大値を保持する手段であるレジスタ２４と、最小反転パターンの最小値を保持する手段であるレジスタ２５の値を入力とし、レジスタ２４の出力である同期パターン長と、レジスタ２５の出力である最小反転パターン長との比率を利用して、最適と思われる周期情報を選択するためのセレクト信号を発生する比較器２６により構成される。
【００４０】
例えば、ＤＶＤでは、前述のとおり、同期パターンは１４Ｔと４Ｔを合わせて１８Ｔとなり、最小反転パターンは３Ｔと３Ｔを合わせて６Ｔとなる。ここで、再生クロックの周波数が変化した場合でも、両者の比率は３対１が保たれる。したがって、レジスタ２４の値のＬＳＢ側２ビットを除いた値（元の値の４分の１）と、３ビットを除いた値（元の値の８分の１）とを加算した値が、レジスタ２５の値の±１の範囲に入っていれば、検出精度が高い同期パターン長を周期情報として用いるようにセレクト信号が出力され、その範囲に入っていなければ、検出される頻度が多い最小反転パターン長を周期情報として用いるようにセレクト信号が出力される。これらの機能を有することにより、検出結果を効率良く制御に反映することができるため、周波数制御の高速化が可能となる。またシーク時においても、同期パターン検出が困難な場合は、最小反転パターンが優先的に検出され制御に反映されるため、周波数制御が可能となる。
【００４１】
また、上記フレームカウンタ５は、図５に示すような構成のものが用いられる。即ち、図４に示した周期情報判定器８の出力信号である同期パターン長と、最小反転パターン長と、セレクト信号とを入力とし、セレクト信号により出力を選択するセレクタ２７と、セレクタ２７により選択された信号を基にして次回のカウント数を決定するカウント数設定回路２８と、カウント数設定回路２８の出力と再生クロックによりカウントを行うカウンタ３０の出力とが一致した場合にフレームフラグを出力する一致回路２９とにより構成され、一致回路２９から出力されるフレームフラグによりカウンタ３０をリセットする機能を有するものである。
【００４２】
例えば、ＤＶＤでは、図２２（ａ）に示すように、記録信号に同期パターンが１４８８Ｔに１個の割合で等間隔に存在しているが、再生クロックにより同期パターン間の間隔を検出した場合は、再生クロックの周波数と再生デジタル信号の有するクロック成分の周波数との偏差量に応じて、該同期パターン間の間隔は変化し、再生クロックが再生デジタル信号の有するクロック成分の周波数の２分の１である場合は、図２２（ｃ）に示すように７４４Ｔに、２倍である場合は、図２２（ｂ）に示すように２９７６Ｔに検出され、当然ながら、再生クロックの周波数制御中は、時間により同期パターンの検出間隔は変化することとなる。しかしながら、再生クロックの周波数が上記のように変化した場合でも、同期パターン間隔と同期パターン長との比率はいずれも１４８８／１８となり、同期パターン間隔と最小反転パターン長との比率はいずれも１４８８／６となるため、セレクタ２７において同期パターン長を周期情報として選択する場合は、カウント数設定回路２８で、セレクタ２７の出力信号のＬＳＢ側を７ビットアップ（元の値を１２８倍）することにより、およそ１．５フレームを周期情報の検出期間とし（フレームは同期パターンにより区切られるデータ単位である）、セレクタ２７において最小反転パターン長を周期情報として選択する場合は、カウント数設定回路２８で、セレクタ２７の出力信号のＬＳＢ側を８ビットアップ（元の値を２５６倍）することにより、およそ１フレームを周期情報の検出期間とすることが可能である。ここで、カウント数設定回路２８で操作するビット数を任意に換えてカウント数を操作してもよい。これらの機能を有することにより、同期情報の検出期間内に、同期パターンが必ず１個以上含まれるという条件で、周期情報の検出期間を最適化することが可能となり、再生クロックの周波数引き込みの高速化を行うことが可能となる。
【００４３】
ここで、上記“同期情報の検出期間内に同期パターンが必ず１個以上含まれる条件”というのは、周期情報を検出するための１期間の中に、同期パターンが含まれていなければ、同期パターン長より周波数誤差が求められないため、その期間の中に、最低でも１つは、同期パターンが含まれるのが条件となるためである。一方、周期情報を検出するための１期間を固定してしまうと、周波数偏差の量によっては、その期間内に同期パターンが存在しなかったり、逆に、必要以上の同期パターンが存在したりするため、同期パターンの検出精度と検出効率が劣化し、周波数制御におけるフィードバックが遅くなり、引き込みに時間がかかることになる。
【００４４】
また、上記周波数誤差検出器９は、以下に示すような原理に従って周波数誤差を生成するものが用いられる。
【００４５】
例えば、ＤＶＤでは、記録されているデータ系列には、上述したように、同期パターンと呼ばれる１４Ｔ、４Ｔの連続パターンと最小反転パターンと呼ばれる３Ｔ、３Ｔの連続パターンが存在している。この同期パターン長と、最小反転パターン長を、再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、これら同期パターン長、最小反転パターン長は、図１８（ａ）、及び図１９（ａ）に示すように、それぞれ１８、及び６となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、これらは、図１８（ｂ）、及び図１９（ｂ）に示すように、それぞれ３６、及び１２となり、逆に２分の１の周波数で発振している場合は、図１８（ｃ）、及び図１９（ｃ）に示すように、それぞれ９、及び３となる。このことから、再生信号と再生クロックが同期していない場合は、同期している場合の同期パターン長である１８Ｔと最小反転パターン長である６Ｔに観測されないため、観測された同期パターン長から１８を差し引いた値、もしくは、観測された最小反転パターン長から６を差し引いた値が周波数誤差信号となる。どちらの情報を用いるかは、周期情報判定器８によって決定される。
【００４６】
例えば、記録媒体を回転させるモータの回転速度を一定にして再生を行うＣＡＶ再生では、ディスクの内周から外周にかけて再生データの線速度が場所により変化する。例えば、再生データに同期する周波数が、図１５に示す内周側の位置Ａにおいて２０ＭＨｚであり、外周側の位置Ｂにおいて４０ＭＨｚであり、発振器１５から出力される再生クロックが、位置Ａにおいて再生データの有するクロック成分と同期している場合を仮定する。ここで、位置Ａを再生している状態で、位置Ｂにシークした場合を考えると、図２０に示すように、シーク直後は、発振器１５から出力される再生クロックは、位置Ａにおける位相同期周波数である２０ＭＨｚになっているが、位置Ｂにおいて、その再生クロックにより同期パターン長を検出すると、再生クロックが、再生データが有するクロック成分の半分になっているため、位相同期時の１８に対して、半分の９がカウント値として検出される。同様に、最小反転パターン長を検出すると、位相同期時の６に対して、半分の３が検出される。この場合、同期パターン長と最小反転パターン長が、３：１の比率を満足しているため、同期パターン長を信頼できる値であると周期情報判定器８が判断することにより、周波数誤差検出器９からは、検出された同期パターン長から位相同期時の同期パターン長を差し引いた、９−１８＝−９を周波数誤差信号として出力する。得られた周波数誤差信号は、負の値であるため、再生クロックの周波数が、再生データが有するクロック成分の周波数よりも低いと判断されるため、周波数制御ループフィルタ１１とデジタル・アナログコンバータ１３とを介して、発振器１５から出力される発振周波数を高める方向にフィードバックが作用し、図２０に示す位置Ｃで、同期パターン長が１８に検出された時点で、周波数制御は完了し、位相同期引き込みを開始し、再生クロックと再生データの位相を同期させることが可能となる。また、シーク中に、周波数誤差のフィードバックを行うことにより、シーク後の位相同期に要する時間を短縮することも可能である。
【００４７】
また、上記位相誤差検出器１０は、図２１（ａ）、及び図２１（ｂ）に示すような原理に基づいて、再生データの有するクロック成分の位相と、再生クロックの位相を同期させるものとなる。図２１（ａ）は、再生クロックの周波数が再生データの有するクロック成分の周波数に対し僅かに低くなっている状態を示している。例えば、再生データが４Ｔの連続する単一周波数により構成されている場合を仮定すると、図２１（ａ）の黒丸で示すゼロクロス近傍の標本化信号において、標本化信号の立ち上がりエッジでは、そのままの情報を用い、立下りエッジでは標本化信号の正負を反転させることにより、位相のずれ量に応じて、図２１（ａ）、及び図２１（ｂ）に示す位相誤差曲線が観測される。ここで、標本化信号の振幅成分は、時間方向における標本化位相のずれに置き換えて考えることが可能である。そこで、立ち上がりエッジと立下りエッジを考慮してゼロクロス近傍の標本化信号の振幅成分をそのまま位相誤差信号にすれば、正に観測された場合は、位相が遅れていることになり、再生クロックの周波数を高めて位相を進ませる方向にフィードバックさせることになる。反対に、負に観測された場合は、位相が進んでいることになり、再生クロックの周波数を低めて位相を遅らせる方向にフィードバックさせることになる。これらの制御を行うことにより、図２１（ｂ）に示すように、位相誤差信号は零に近づき、再生クロックと再生データの有するクロック成分の位相を同期させることが可能となる。
【００４８】
このような本実施の形態１にかかる周波数制御及び位相同期回路によれば、再生信号の所定の周波数帯域を強調する波形等化手段と、それにより等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、上記再生クロックを基に標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数を再生クロックを基にカウントし、レジスタに保持するゼロクロス長検出器と、１フレーム以上の特定の期間をカウントするフレームカウンタと、それによりカウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、そのパターン長の最大値と最小値とを比較し、その比率を利用して周期情報として最適な値を選択する周期情報判定器と、それにより選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長の差を周波数誤差に変換して出力する手段、並びに最大パターン長より同期パターンを判別して同期パターンの間隔を周波数誤差に変換して出力する手段を兼ね備えた周波数誤差検出器と、周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、上記周波数制御回路の出力と位相制御回路の出力を加算し、加算値に基づいて再生クロックを発振する発振器とを備え、デジタルデータの再生時の位相同期引き込みを可能とするようにしたので、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うことにより、クロックを１系統に統一することができ、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となる。
【００４９】
また、周期情報として最大パターン長と最小パターン長の適している方を選択して活用するようにしているため、再生クロックの周波数引き込みを高速に行えるだけでなく、周期検出が困難とされるシーク時にも周波数制御を行うことが可能となる。
【００５０】
さらには、最大パターン長検出器、最小パターン長検出器を、それぞれ同期パターン判定器、最小反転パターン判定器を有し、おのおののパターンを判定し、かつ保持されている値より大きい、小さい場合のみ、最大パターン長、最小パターン長を更新していくよう構成したので、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が大きい場合にも、精度良いパターン検出が可能となり、それにともない周期検出精度が向上するため、再生クロックの周波数引き込みを安定に行うことができる。
【００５１】
さらには、上記周期情報判定器を、フレームカウンタにより計算される所定の期間内で求められた最大パターン長と最小パターン長を、期間の終端で保持するレジスタを有し、該レジスタで保持されたそれぞれの値を上記周期情報判定器で比較した結果得られる，周期情報として最適と思われるパターン長を基にして、次回のフレームカウンタでカウントする期間を自動的に設定する、ものとして構成したので、一つのフレーム内に含まれる一つの同期パターンを検出するための検出期間を周期情報を基にして自動的に決定することができ、同期パターンの検出効率を向上でき、再生クロックの周波数引き込みを高速に行うことができる。
【００５２】
実施の形態２．
本発明の実施の形態２による周波数制御及び位相同期回路について、図６のブロック図を用いて説明する。
【００５３】
図６において、１は光ディスク再生信号の高域の周波数帯域を強調するような補正を施す波形等化手段、２は波形等化手段１の出力信号をデジタルデータとして再生する際に用いる再生クロックによりアナログ信号をデジタル信号に変換するアナログ・デジタルコンバータであり、多ビットのデジタル信号に標本化する。３はこの標本化された多ビットの再生デジタル信号に含まれる低域雑音成分を抑制する低域雑音抑制手段、４は低域雑音成分が抑制された再生デジタル信号がゼロレベルをクロスする位置を連続して検出し、再生クロックを基に隣接するゼロクロス間の標本数をカウントして、ゼロクロス長としてレジスタに保持するゼロクロス長検出器、５はゼロクロス長検出器４の出力を用いて、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ、６はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値を検出して、最大パターン長としてレジスタに保持する最大パターン長検出器、７はフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最小値を検出して、最小パターン長としてレジスタに保持する最小パターン長検出器、８は上記最大パターン長検出器６、及び最小パターン長検出器７により得られた両周期情報を比較し、その比率を利用して、周期情報として最適な値を選択してセレクト信号を出力する周期情報判定器、９はそのセレクト信号を基に選択された周期情報と、位相同期時に検出されるべき上記最大パターン長又は最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器、３１はゼロクロス長検出器４により検出された隣接するゼロクロス長の和と、最大パターン長検出器６から出力される同期判定フラグと、周期情報判定器８から出力される同期パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出器、３２は該同期パターン位置の検出結果を基にして同期パターンの間隔を検出する同期間隔カウンタ、３３は同期間隔カウンタ３２により検出された周期情報を周波数誤差に変換して出力する周波数誤差検出器、１０は再生デジタルデータの位相情報を、低域雑音抑制手段３より得られる出力を用いて検出する位相誤差検出器、３４は周波数誤差検出器３３の出力を位相誤差情報に変換して出力する周波数誤差変換器、３５は周波数制御を行うのに、周波数誤差検出器９の出力と周波数誤差検出器３３の出力のいずれを用いるかを選択する手段としてのモードコントロール回路であり、同期間隔カウンタ３２の出力信号である同期パターン間隔を入力として、これを基に演算を行い、制御状態を決定する複数のモードを出力するモードコントロール回路、１１はモードコントロール回路３５により選択された周波数誤差量を用いて再生クロックが再生デジタル信号と同期可能となる領域まで周波数制御を行うための周波数制御用ループフィルタ、１２は位相誤差検出器１０の出力と周波数誤差変換器３４の出力とを用いて再生クロックが再生デジタル信号に同期するように、位相制御を行うための位相制御用ループフィルタ、１３、１４はデジタル信号をアナログ量の電気信号に変換し、出力するデジタル・アナログコンバータ、１５はデジタル・アナログコンバータ１３，１４によりそれぞれアナログ量に変換された電気信号を加算し、加算された電気信号に基づいて再生クロックを生成する発振器である。
【００５４】
次に、以上のように構成される本発明の実施の形態２による周波数制御及び位相同期回路の動作を説明する。
光ディスク再生信号を波形等化手段１で高域の周波数帯域を強調するような補正を施した出力信号を、アナログ・デジタルコンバータ２に出力し、発振器１５により生成される再生クロックを用いて、上記光ディスク再生信号に補正を施した出力信号をデジタル信号に変換し、多ビットの再生デジタル信号に標本化する。得られた標本化信号は、再生クロックと同位相であり、以後、カウント等、すべてのデータ処理は、上記再生クロックを基に行う。この標本化された多ビットの再生デジタル信号を低域雑音抑制手段３に入力し、再生デジタル信号に含まれる低域雑音成分を抑制する。
【００５５】
次に、低域雑音成分が抑制された再生デジタル信号は、ゼロクロス長検出器４に入力され、該ゼロクロス長検出器４において、ゼロレベルをクロスする位置を連続して検出し、隣接するゼロクロス間の標本数が再生クロックを基にカウントされて、該カウント値がゼロクロス長としてレジスタに保持される。さらに、該ゼロクロス長検出器４の出力を用いて、最大パターン長検出器６、及び最小パターン長検出器７において、再生クロックを基に１フレーム以上の特定の期間をカウントするフレームカウンタ５で制定された期間内における、隣接するゼロクロス長のカウント値の和の最大値，最小値をそれぞれ検出してレジスタに保持し、再生デジタルデータの線速度周期に反比例する情報を得る。
【００５６】
これら最大パターン長検出器６、及び最小パターン長検出器７により得られた周期情報は、周期情報判定器８において、その最大パターン長と最小パターン長とが比較され、その比率を利用して周期情報として最適な値が選択され、そのいずれが最適な値であるかを示すセレクト信号が、周波数誤差検出器９に出力される。周波数誤差検出器９は、そのセレクト信号を基に、選択された周期情報と、位相同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換して、再生クロックの周波数制御を行うための周波数誤差量を決定する。
【００５７】
もう一方、ゼロクロス長検出器４により検出された隣接するゼロクロス長の和と、最大パターン長検出器６から出力される同期判定フラグと、周期情報判定器８から出力される同期パターン長とが、同期パターン位置検出器３１に入力され、これにより同期パターンの位置が検出され、その検出結果を基にして同期パターンの間隔を検出する同期間隔カウンタ３２と、同期間隔カウンタ３２により検出された周期情報を周波数誤差に変換して出力する周波数誤差検出器３３とにより、再生クロックの周波数制御を行うための周波数誤差量が決定される。
【００５８】
再生デジタルデータの位相情報は、低域雑音抑制手段３より得られる出力を用いて位相誤差検出器１０により検出され、再生クロックと再生デジタルデータの位相同期制御を行うための位相誤差量が決定される。また、上記周波数誤差検出器３３の出力は、周波数誤差変換器３４により位相誤差情報に変換される。周波数制御を行うのに、周波数誤差検出器９の出力と周波数誤差検出器３３の出力とのいずれを用いるかを選択する手段であるモードコントロール回路３５に、同期間隔カウンタ３２の出力信号である同期パターン間隔が入力され、該モードコントロール回路３５では、それを基に演算を行い、制御状態を決定する複数のモード信号のいずれかを出力する。
【００５９】
さらに、モードコントロール回路３５により選択された側の周波数誤差量は、周波数制御用ループフィルタ１１に入力され、該ループフィルタ１１を含む周波数制御ループにより、再生クロックが再生デジタル信号と同期可能となる領域まで周波数の制御を行い、上記周波数制御用ループフィルタ１１の出力デジタル信号をデジタル・アナログコンバータ１３に出力する。デジタル・アナログコンバータ１３によりアナログ量に変換された電気信号と、位相誤差検出器１０の出力と周波数誤差変換器３４の出力とを用いて位相制御用ループフィルタ１２を含む位相制御用ループにより、再生クロックが再生デジタル信号に同期するように位相制御を行い、該位相制御を行った結果として、位相制御用ループフィルタ１２より出力されるデジタル信号をデジタル・アナログコンバータ１４によりアナログ量に変換された電気信号とを加算し、加算された電気信号に基づいて、発振器１５を動作させ、再生クロックを生成する。
【００６０】
このような一連の動作により、再生クロックの位相と再生デジタルデータの有するクロック成分の位相とを同期させることが可能となり、光ディスク媒体に記録されたデジタルデータを、該再生クロックを用いて再生することが可能となる。
【００６１】
以下、本実施の形態２による周波数制御及び位相同期回路を構成する各回路ブロックについて、より詳細に説明する。
上記同期パターン位置検出器３１を含む同期パターン検出手段は、図７に示すような構成のものが用いられる。即ち、前記同期パターン判定器１８の出力である同期判定フラグと、フレームカウンタ５でカウントされた期間の最大パターン長である同期パターン長と同期パターン長の規定値を比較する比較器３６の出力と、ゼロクロス長検出器４により検出される隣接するゼロクロス長のレジスタ１６とレジスタ１７の出力の加算値と同期パターン長の規定値を比較する比較器３７の出力を用いて同期パターンの位置を検出する同期パターン位置判定器３１により同期パターンフラグを出力し、それを基にして制御状態を決定する機能を有するモードコントロール回路３５から出力されるモード信号により比較器３６と比較器３７の判定基準と同期パターン位置検出器３１の動作条件を切り換える構成である。これにより、周波数偏差が大きい領域では、同期パターンの位置検出をラフモードで行って検出率を高め、周波数偏差が小さい領域では、同期パターンの位置検出をファインモードで行い、検出精度を重視することにより、周波数偏差の量に応じて同期パターン位置検出を切り換えて周波数制御を高速に行うことができる。このとき、モードコントロール回路３５より出力されるモード信号は、再生クロックと再生デジタルデータの有するクロック成分の周波数の偏差を反映するものである。
【００６２】
例えば、ＤＶＤでは、規定の同期パターンは１８Ｔであり、モードコントロール回路３５から出力されるモード信号が周波数偏差が大きいことを示している場合、同期パターン位置検出器３１は、同期パターン判定器１８が条件を満たし、かつ比較器３６において同期パターン長が１８±ｎの範囲にあり、かつ比較器３７においてレジスタ１６とレジスタ１７の加算値が１８±ｍの範囲にある場合のみ同期パターンフラグを出力し、モードコントロール回路３５から出力されるモード信号が周波数偏差が小さいことを示している場合、同期パターン位置検出器３１は、同期パターン判定器１８が条件を満たし、かつ比較器３７においてレジスタ１６とレジスタ１７の加算値が１８と一致する場合のみ同期パターンフラグを出力する構成である。これらの機能を有することにより、同期パターン間隔の検出精度と検出効率が向上する。
【００６３】
また、上記周波数誤差検出器３３は、図２２（ａ）、図２２（ｂ）、及び図２２（ｃ）に示すような原理に基づいて周波数誤差信号を検出する。
【００６４】
例えば、ＤＶＤの記録符号には、１４Ｔと４Ｔの組み合わせで構成される同期パターンと呼ばれるものが、一定間隔である１４８８Ｔ毎に１個存在している。これを、同期パターン検出器３１により位置を特定し、検出された同期パターンの間隔を再生クロックに基づいて同期間隔カウンタ３２によりカウントする。この同期パターン間隔を、再生デジタルデータの有するクロック成分と同期した再生クロックによりカウントした場合は、該同期パターン間隔は、図２２（ａ）に示すように、１４８８となる。しかしながら、再生クロックが再生デジタルデータの有するクロック成分に対し２倍の周波数で発振している場合は、図２２（ｂ）に示すように、２９７６となり、逆に２分の１の周波数で発振している場合は、図２２（ｃ）に示すように、７４４となる。このことから、再生信号と再生クロックが同期していない場合は、同期パターン間隔が１４８８Ｔに観測されないため、観測された同期パターン間隔から１４８８を差し引いた値が周波数誤差信号になる。得られた周波数誤差信号が正の場合は、再生クロックの周波数が、再生データの有するクロック成分の周波数に対して高くなっているため、発振器１５の発振周波数を低くするようにフィードバックする。また、得られた周波数誤差信号が負の場合は、再生クロックの周波数が、再生データの有するクロック成分の周波数に対して低くなっているため、発振器１５の発振周波数を高くするようにフィードバックする。これにより、同期パターン間隔を１４８８に近づけることが可能となり、同期パターン長１８Ｔを基に制御する場合よりも、１４８８／１８倍の精度で、再生クロックの周波数制御を行うことが可能になる。
【００６５】
また、上記モードコントロール回路３５は、図８に示すような構成のものが用いられる。即ち、同期間隔カウンタ３２の出力である同期パターン間隔を、それが所定の条件を満たしているか否かを判定する間隔比較器３８に入力し、所定の条件を満たしている場合は、フラグカウンタ３９がカウントアップされ、所定の条件を満たしていない場合は、フラグカウンタ４０がカウントアップされ、フラグカウンタ３９と４０は相反する条件でリセットされる機能を有し、それらカウント値は同期パターンの間隔の状態の連続量を表し、それが外部レジスタの特定の値と一致した場合に、状態決定回路４１は、所定の規則に従って制御状態を決定して、第１のモード信号、又は第２のモード信号を出力し、これに応じて、周波数制御及び位相制御を司るおのおのの回路の制御状態を自動的に切り換える構成を有するものである。例えば、モードコントロール回路３５から出力される第１のモード信号と第２のモード信号が、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が大きい状態であることを示している場合は、周波数誤差検出器９の出力を周波数誤差信号として選択し、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数の偏差が小さい状態であることを示している場合は、周波数誤差検出器３３の出力を周波数誤差信号として選択することにより、周波数偏差が大きい領域は、同期パターン間隔よりも、同期パターン、あるいは最小反転パターンよりなる特定パターンのパターン長の方が検出し易く、周波数偏差が小さい領域は、同期パターン間隔の方が検出精度が高い、という利点を活かした制御を行えるため、高速かつ安定に周波数引き込みを行うことが可能となる。また、モードコントロール回路３５から出力される第１のモード信号と第２のモード信号が、位相同期可能な状態であることを示している場合は、位相誤差検出器１０の出力と周波数誤差変換器３４の出力を用いて再生クロックが再生デジタル信号に同期するように位相の制御を開始することにより、滑らかに周波数引き込みから位相引き込みの動作に移行することが可能となる。さらに、これら第１のモード信号と第２のモード信号を用いて、周波数制御用ループフィルタ１１及び位相制御用ループフィルタ１２の制御量を切り換えることにより、さらなる位相同期時間の短縮が可能である。これら自動的に再生クロックと再生デジタルデータの有するクロック成分との周波数偏差を観測し制御状態を決定するモードコントロール回路３５を用いて、制御状態を連続的にかつ自動的に切り換えることにより再生クロックの周波数引き込み及び位相引き込みを高速かつ安定に行うことが可能である。
【００６６】
また、上記同期間隔カウンタ３２は、同期間隔カウンタ３２の値がある所定のしきい値を越えた場合には、制御状態を決定する複数のモード信号を特定の状態に再設定する手段を備えた構成を有するものが用いられる。即ち、同期間隔カウンタ３２の値が大きくなりすぎることは、同期パターンが見つからない状態と考えられるため、複数のモード信号を用いて、周波数偏差が大きいときに用いる制御である、同期パターン長、あるいは、最小反転パターン長を基に周波数誤差を求めて周波数制御を行うモードに、再設定するものである。ただし、同期間隔カウンタ３２は、同期パターンフラグが検出された場合には、リセットされ初期値に設定される。
【００６７】
例えば、ＤＶＤでは、再生クロックが再生デジタルデータと位相同期している場合、正常に動作している限りにおいては、再生クロックでカウントした同期間隔カウンタ３２の値は１４８８を越えないはずである。検出漏れを考慮したとしてもしきい値を１００００以上に設定していれば、それを越えて同期間隔カウンタ３２が動作する場合は異常状態とみなし、同期パターンの間隔より検出された周波数誤差データを基に周波数制御を行う状態になるようにモードコントロール回路３５を設定し、周波数と位相の再引き込みを実行する。これらの機能を有することにより、制御の異常状態を判別し、異常と判断した場合は自己復旧動作を行うため、異常動作時の復旧時間の短縮が可能である。
【００６８】
また、上記周波数誤差変換器３４は、図９に示すような構成のものが用いられる。周波数誤差検出器３３の出力をその値に応じて＋１、０、−１に振り分ける周波数変換手段４２と、周波数変換手段４２の出力を所定のゲインで増幅するゲイン段４３を有し、ゲイン段４３の出力を用いて位相制御用ループフィルタ１２を動作させる構成とすることにより、周波数制御用ループフィルタ１１で制御可能な周波数の分解能以上に、再生クロックの周波数を再生デジタルデータが有するクロック成分の周波数に近づけることが可能となるため、位相同期ループの位相引き込み範囲であるキャプチャーレンジが狭い場合でも、確実な位相同期引き込みを行うことが可能となる。
【００６９】
また、上記周波数制御用ループフィルタ１１と位相制御用ループフィルタ１２は、図１０に示すように連動する構成のものが用いられる。つまり、モードコントロール回路３５から出力される制御状態を決定する複数のモード信号が、再生クロックと再生デジタル信号の位相が同期している状態を示しており、かつ位相制御用ループフィルタ１２が、図１１（ａ）に示すように制御範囲を決定する所定の上、下限しきい値Ｔｈｕ，Ｔｈｌを越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段４４を有し、そこから出力されるフラグが検出された場合に、周波数制御用ループフィルタ１１を位相制御用ループフィルタ１２の動作が所定の範囲内に動く方向に制御する制御手段４５を備えた構成である。例えば、デジタル・アナログコンバータ１３の出力に低域通過フィルタ４６を挿入することにより時定数を大きくし、図１１（ｂ） に示すように周波数制御用ループフィルタ１１を、デジタル・アナログコンバータ１３の最小分解能、即ち、周波数制御用ループフィルタ１１で制御可能な周波数の最小分解能に相当する量、だけ位相制御用ループフィルタ１２の制御方向と同じ方向に動作させることにより、位相同期状態を保ったまま位相制御用ループフィルタ１２は逆方向に制御され、所定のしきい値内に戻る、という動作をさせることができるものである。これらの機能を有することにより、位相同期引き込み後に、再生データの線速度が変化する場合にも、安定して位相同期状態を維持することが可能となる。
【００７０】
このような本実施の形態２による周波数制御及び位相同期回路によれば、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うことにより、クロックを１系統に統一することができ、回路構成を簡単化できるだけでなく、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となる。
【００７１】
また、本実施の形態２においては、上記実施の形態１におけるのと同じく、再生デジタルデータと周波数誤差情報は同一クロックにより生成されるため、再生デジタルデータの線速度が変化する状態においても安定な位相同期引き込みを行うことが可能となる。
【００７２】
さらに、上記実施の形態１におけるのと同じく、周波数誤差として最大パターン長と最小パターン長の適している方を選択して活用するため、再生クロックの周波数引き込みが高速に行えるだけでなく、周期検出が困難とされるシーク時にも周波数制御を行うことが可能となる。
【００７３】
さらには、本実施の形態２においては、上記周波数誤差検出器を、ゼロクロス長検出器により検出された隣接するゼロクロス長の和と、上記同期パターン判定器の判定結果出力と、上記レジスタに保持されている最大パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出手段と、その検出結果を基にして同期パターンの間隔を検出し、その値を周波数誤差情報に変換して出力する周波数誤差検出器とを備え、上記同期パターンの再生クロックの周波数と、上記周波数誤差検出器により検出された再生デジタルデータが有するクロック成分の周波数との偏差により、上記同期パターン位置検出手段を切り換える機能を有する、ものとしたので、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差量に応じて、同期パターン位置の検出が可能であるため、同期パターン間隔の検出精度が向上するだけでなく、パターン長を検出する場合に比べて、周期情報の分解能が高くなるため、高精度な周期検出が可能となり、再生クロックと再生デジタルデータが位相同期可能となる領域まで、安定して再生クロックの周波数の引き込みを行うことができる。
【００７４】
また、本実施の形態２においては、上記周波数誤差検出器を、同期パターンが検出されない期間を再生クロックによりカウントするカウンタを有し、該カウンタのカウント値が所定の値より大きくなった場合に、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を特定の状態に再設定するもの、としたので、同期パターンが検出されない期間を算出することにより異常状態を判別し、異常と判断した場合は自己復旧動作を行うため、異常動作時の復旧時間を短縮することができる。
【００７５】
また、本実施の形態２においては、上記周波数誤差検出器から出力される、同期パターンの間隔より変換された周波数誤差情報を、位相誤差情報に変換して出力する周波数誤差変換器を有し、該位相誤差情報出力を基にして位相制御回路を動作させ、再生クロックを位相同期が可能な周波数領域まで精度良く引き込む、ものとしたので、周波数制御回路で検出された周期情報を基にして位相制御回路を動作させ、周波数制御回路で制御可能な周波数の分解能以上に、再生クロックの周波数を再生デジタルデータが有するクロック成分の周波数に近づけることが可能となり、位相同期ループの位相引き込み範囲であるキャプチャーレンジが狭い場合でも、確実な位相同期引き込みを行うことができる。
【００７６】
さらに、本実施の形態２においては、実施の形態１における周波数誤差検出器と、実施の形態２で新たに設けた周波数誤差検出器の双方の機能を有し、再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差が大きい領域では、同期パターン、最小反転パターン等の特定パターンのパターン長を基にして再生クロックの周波数を制御し、それが小さい領域では、同期パターンの間隔を基にして再生クロックの周波数を制御し、再生クロックと、再生デジタルデータの有するクロック成分との周波数偏差を観測し、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のモード信号を用いて、制御状態を連続的に、かつ自動的に切り換えることにより再生クロックの周波数を引き込む、ものとしたので、再生クロックの周波数と、再生デジタル信号の有するクロック成分の周波数との偏差が大きい領域は、同期パターン間隔よりも特定パターンのパターン長の方が検出し易く、周波数偏差が小さい領域は、同期パターン間隔の方が検出精度が高いため、それぞれの利点を活かした制御により、高速かつ安定に、周波数引き込みと位相同期引き込みとを行うことができる。
【００７７】
さらに、本実施の形態２においては、上記モードコントロール回路から出力される制御状態を決定する複数のモード信号が、再生クロックと、再生デジタル信号の位相が同期している状態を示しており、かつ、上記位相制御回路が、制御範囲内の所定の値を越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段を有し、該位相制御範囲検出手段から出力されるフラグが検出された場合に、上記周波数制御回路を、上記位相制御回路の動作が所定の範囲内に動く方向に制御する手段を備えた、ものとしたので、位相同期引き込み後に再生データの線速度が変化する場合にも、安定して位相同期状態を維持することができる。
【００７８】
産業上の利用可能性
本発明に係る周波数制御及び位相同期回路は、高周波クロックの代わりに再生クロックを用いて、再生クロックにより標本化された多ビットの再生デジタルデータから周期情報及び位相情報を検出し、再生クロックの位相が再生デジタルデータの有するクロック成分の位相に同期するように制御を行うよう構成した。これにより、クロックを１系統に統一することができ、再生デジタルデータの線速度が変化する状態においても、再生クロックを用いて高速で安定な位相同期引き込みを行うことが可能となり、位相同期引き込みを高速かつ安定に行うことのできる周波数制御及び位相同期回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による周波数制御及び位相同期回路の構成を示すブロック図である。
【図２】実施の形態１における最大パターン長検出器６の構成を示すブロック図である。
【図３】実施の形態１における最小パターン長検出器７の構成を示すブロック図である。
【図４】実施の形態１における周期情報判定器８の構成を示すブロック図である。
【図５】実施の形態１におけるフレームカウンタ５の構成を示すブロック図である。
【図６】本発明の実施の形態２による周波数制御及び位相同期回路の構成を示すブロック図である。
【図７】実施の形態２における同期パターン検出手段の構成を示すブロック図である。
【図８】実施の形態２におけるモードコントロール回路３５の構成を示すブロック図である。
【図９】実施の形態２における周波数誤差変換器３４の構成を示すブロック図である。
【図１０】実施の形態２における周波数制御用ループフィルタ１１と位相制御用ループフィルタ１２が連動する場合の構成を示すブロック図である。
【図１１】実施の形態２における周波数制御用ループフィルタ１１と位相制御用ループフィルタ１２が連動する場合の制御信号の動作を示す図である。
【図１２】従来の光ディスク再生装置における位相同期ループ回路の構成を示すブロック図である。
【図１３】従来の位相同期ループ回路における周期検出手段５０の構成を示すブロック図である。
【図１４】従来の光ディスク再生装置の記録データ及び波形を示す図である。
【図１５】ＣＶＡ再生時の再生位置と位相同期周波数の関係を示す図である。
【図１６】従来の高周波クロックにより同期パターン長から周期情報を検出するための原理を示す図である。
【図１７】従来のＣＶＡ再生時の周波数制御と位相制御の流れを示す図である。
【図１８】実施の形態１における再生クロックにより同期パターン長から周波数誤差信号を検出するための原理を示す図である。
【図１９】実施の形態１における再生クロックにより最小反転パターン長から周波数誤差信号を検出するための原理を示す図である。
【図２０】実施の形態１におけるＣＶＡ再生時の周波数制御と位相制御の流れを示す図である。
【図２１】実施の形態１における再生標本化データからの位相誤差信号の検出原理を示す図である。
【図２２】実施の形態２における再生クロックにより同期パターン間隔から周波数誤差信号を検出するための原理を示す図である。
Claims (8)
- 再生信号の所定の周波数帯域を強調する波形等化手段と、
該等化された信号をデジタルデータとして再生する際に用いる再生クロックにより、該等化された信号を多ビットのデジタルデータに標本化するアナログ・デジタルコンバータと、
該標本化された信号より低域雑音を抑制するための低域雑音抑制手段と、
該低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数をカウントし、レジスタに保持するゼロクロス長検出器と、
１フレーム以上の特定の期間をカウントするフレームカウンタと、
該カウントされた所定の期間におけるゼロクロス長のカウント値，あるいは隣接するゼロクロス長のカウント値の和の、最大値，最小値をそれぞれ検出する最大パターン長検出器，及び最小パターン長検出器と、
該最大パターン長検出器の出力値と該最小パターン長検出器の出力値を比較し、前記最大パターン長検出器の出力値と前記最小パターン長検出器の出力値の比率が再生信号に存在する固有の同期パターンの比率を中心とした所定の範囲内にある場合には、周期情報として該最大パターン長検出器の出力値を選択するようにセレクト信号を出力し、前記最大パターン長検出器の連続する出力値の比率が前記所定の範囲外にある場合は、周期情報として該最小パターン長検出器の出力値を選択するようにセレクト信号を出力する周期情報判定器と、
該周期情報判定器により選択された周期情報と、位相同期時に検出されるべき上記最大及び最小パターン長との差を周波数誤差に変換して出力する周波数誤差検出器と、
該周波数誤差検出器の出力を基にして、再生クロックが再生デジタル信号と同期可能となる領域まで制御するための周波数制御回路と、
上記低域雑音が抑制された信号より位相情報を検出する位相誤差検出器と、
該位相誤差検出器の出力を基にして、再生クロックが再生デジタル信号に同期するように位相を制御する位相制御回路と、
上記周波数制御回路の出力と、上記位相制御回路の出力とを加算し、該加算値に基づいて再生クロックを発振する発振器とを備え、
デジタルデータの再生時の位相同期引き込みを可能とする、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項１記載の周波数制御及び位相同期回路において、
上記最大パターン長検出器は、隣接するゼロクロス長の比率により同期パターンであるか否かを判定する同期パターン判定器を有し、同期パターンと判定し、かつ保持されている値より大きい場合のみ、最大パターン長として更新し、
上記最小パターン長検出器は、隣接するゼロクロス長の比率により最小反転パターンであるか否かを判定する最小反転パターン判定器を有し、最小反転パターンと判定し、かつ保持されている値より小さい場合のみ、最小パターン長として更新する、ものである、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項２記載の周波数制御及び位相同期回路において、
上記周期情報判定器は、
上記フレームカウンタによりカウントされる所定の期間内で求められた最大パターン長と最小パターン長を、期間の終端で保持するレジスタを有し、
該レジスタで保持されたそれぞれの値を上記周期情報判定器で比較した結果得られる，周期情報として最適と思われるパターン長を基にして、次回の上記フレームカウンタでカウントする期間を自動的に設定する手段を備えた、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項３記載の周波数制御及び位相同期回路において、
上記周波数誤差検出器は、
上記ゼロクロス長検出器により検出された隣接するゼロクロス長の和と、上記同期パターン判定器の判定結果出力と、上記レジスタに保持されている最大パターン長とを用いて、同期パターンの位置を検出する同期パターン位置検出手段と、
その検出結果を基にして同期パターンの間隔を検出し、その値を周波数誤差情報に変換して出力する手段と、を備え、
上記同期パターンの再生クロックの周波数と、上記周波数誤差検出器により検出された再生デジタルデータが有するクロック成分の周波数との偏差に応じて、上記同期パターン位置検出手段における同期パターン位置の検出精度を切り換える機能を有する、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項４に記載の周波数制御及び位相同期回路において、
上記周波数誤差検出器は、同期パターンが検出されない期間を再生クロックによりカウントするカウンタを有し、
該カウンタのカウント値が所定の値より大きくなった場合に、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路は、その出力する複数のモード信号を特定の状態に再設定するものである、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項５記載の周波数制御及び位相同期回路において、
上記周波数誤差検出器から出力される、同期パターンの間隔より変換された周波数誤差情報を、位相誤差情報に変換して出力する周波数誤差変換器を有し、
該位相誤差情報出力を基にして位相制御回路を動作させ、再生クロックを位相同期が可能な周波数領域まで精度良く引き込む、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項４記載の周波数制御及び位相同期回路において、
請求項１記載の周波数誤差検出器と、請求項４記載の周波数誤差検出器の双方の機能を有し、
再生クロックの周波数と、再生デジタルデータが有するクロック成分の周波数との偏差が大きい領域では、特定パターンのパターン長を基にして再生クロックの周波数を制御し、それが小さい領域では、同期パターンの間隔を基にして再生クロックの周波数を制御し、
再生クロックと、再生デジタルデータの有するクロック成分との周波数偏差に応じて、該周波数制御及び位相同期回路の制御状態を決定するモードコントロール回路から出力される複数のうちのいずれかのモード信号により、上記制御状態を連続的に、かつ自動的に切り換えることにより再生クロックの周波数を引き込む、
ことを特徴とする周波数制御及び位相同期回路。 - 請求項７記載の周波数制御及び位相同期回路において、
上記モードコントロール回路から出力される制御状態を決定する複数のうちのいずれかのモード信号が、再生クロックと、再生デジタル信号の位相が同期している状態を示しており、かつ、上記位相制御回路が、制御範囲内の所定の値を越えて動作した場合に、それを検出し、フラグを出力する位相制御範囲検出手段を有し、
該位相制御範囲検出手段から出力されるフラグが検出された場合に、上記周波数制御回路の動作を、上記位相制御回路の動作が所定の範囲内に動く方向に制御する、
ことを特徴とする周波数制御及び位相同期回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35957898 | 1998-12-17 | ||
| PCT/JP1999/007087 WO2000036602A1 (fr) | 1998-12-17 | 1999-12-16 | Circuit de synchronisation de phase/stabilisation de frequence |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3603025B2 true JP3603025B2 (ja) | 2004-12-15 |
Family
ID=18465217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000588768A Expired - Fee Related JP3603025B2 (ja) | 1998-12-17 | 1999-12-16 | 周波数制御及び位相同期回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6792063B1 (ja) |
| JP (1) | JP3603025B2 (ja) |
| KR (1) | KR100348579B1 (ja) |
| CN (1) | CN1163894C (ja) |
| ID (1) | ID26232A (ja) |
| TW (1) | TW454110B (ja) |
| WO (1) | WO2000036602A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI684336B (zh) * | 2014-10-30 | 2020-02-01 | 日商興和股份有限公司 | 封包資料送訊裝置及封包資料送訊方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486145B2 (ja) | 2000-01-17 | 2004-01-13 | 松下電器産業株式会社 | デジタル記録データ再生装置 |
| GB2377345B (en) * | 2001-07-02 | 2004-06-16 | Motorola Inc | Time synchronisation system and method |
| DE10156111A1 (de) * | 2001-11-16 | 2003-06-05 | Philips Intellectual Property | Empfangsschaltung zum Empfang von Nachrichtensignalen |
| CA2364506A1 (en) * | 2001-12-07 | 2003-06-07 | John W. Bogdan | Integrated timing systems and circuits |
| EP1554726A2 (en) * | 2002-10-23 | 2005-07-20 | Matsushita Electric Industrial Co., Ltd. | Frequency and phase control apparatus and maximum likelihood decoder |
| JP3823939B2 (ja) * | 2003-04-23 | 2006-09-20 | ソニー株式会社 | 再生装置および方法 |
| KR100614344B1 (ko) * | 2004-08-18 | 2006-08-21 | 주식회사 히타치엘지 데이터 스토리지 코리아 | 기록매체 탐색시의 에러 개선 방법 및 장치 |
| KR100652393B1 (ko) * | 2005-01-05 | 2006-12-01 | 삼성전자주식회사 | 디지털 아날로그 컨버터 및 이를 이용한 광 시스템에서의자동 레이저 파워 제어 장치 |
| JP4572742B2 (ja) * | 2005-05-26 | 2010-11-04 | ソニー株式会社 | 周波数制御装置および情報再生装置 |
| JP2006351106A (ja) | 2005-06-16 | 2006-12-28 | Hitachi Ltd | 光ディスク装置 |
| US8270269B2 (en) | 2005-07-07 | 2012-09-18 | Panasonic Corporation | Timing extraction device and video display device |
| KR100750126B1 (ko) * | 2005-08-29 | 2007-08-21 | 삼성전자주식회사 | 위상 동기 루프 회로 및 위상 동기 루프 제어 방법 |
| JP2007095156A (ja) * | 2005-09-28 | 2007-04-12 | Nec Corp | 位相同期装置、方法、及び、光ディスク装置 |
| JP4794260B2 (ja) * | 2005-09-28 | 2011-10-19 | 三洋電機株式会社 | ディスク再生装置 |
| WO2007060765A1 (ja) * | 2005-11-28 | 2007-05-31 | Matsushita Electric Industrial Co., Ltd. | タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 |
| US7688687B2 (en) | 2005-11-28 | 2010-03-30 | Panasonic Corporation | Timing extractor, and information playback apparatus and DVD device using the timing extractor |
| JP2007219642A (ja) | 2006-02-14 | 2007-08-30 | Fanuc Ltd | 制御システム |
| US7809054B2 (en) * | 2006-04-18 | 2010-10-05 | International Business Machines Corporation | One-sample-per-bit decision feedback equalizer (DFE) clock and data recovery |
| US20080240224A1 (en) * | 2006-04-18 | 2008-10-02 | Carballo Juan A | Structure for one-sample-per-bit decision feedback equalizer (dfe) clock and data recovery |
| US20090185550A1 (en) * | 2006-05-29 | 2009-07-23 | Panasonic Corporation | Radio base station apparatus |
| WO2008129708A1 (ja) * | 2007-04-05 | 2008-10-30 | Panasonic Corporation | 再生信号処理装置及び映像表示装置 |
| KR101493777B1 (ko) * | 2008-06-11 | 2015-02-17 | 삼성전자주식회사 | 주파수 검출기 및 이를 포함하는 위상 동기 루프 |
| US8054137B2 (en) * | 2009-06-09 | 2011-11-08 | Panasonic Corporation | Method and apparatus for integrating a FLL loop filter in polar transmitters |
| CA2699596A1 (fr) * | 2010-03-24 | 2011-09-24 | Hydro-Quebec | Systeme et methode de synchronisation de phase de signaux produits par des unites de mesure respectives |
| JP5627305B2 (ja) * | 2010-06-17 | 2014-11-19 | キヤノン株式会社 | 表示装置 |
| JP2012204871A (ja) * | 2011-03-23 | 2012-10-22 | Fujitsu Ltd | 半導体装置、及び情報処理装置 |
| JP2016021629A (ja) * | 2014-07-14 | 2016-02-04 | シナプティクス・ディスプレイ・デバイス合同会社 | Ｃｄｒ回路及び半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63249976A (ja) | 1987-04-07 | 1988-10-17 | Matsushita Electric Ind Co Ltd | クロツク抽出回路 |
| JP2922605B2 (ja) * | 1990-08-27 | 1999-07-26 | 三菱電機株式会社 | データ復調装置 |
| JPH0765513A (ja) | 1993-08-27 | 1995-03-10 | Canon Inc | 同期マーク検出装置及び情報再生装置 |
| JP3342937B2 (ja) * | 1993-11-17 | 2002-11-11 | 株式会社東芝 | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム |
| JPH07264057A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 位相同期回路および記録再生装置 |
| JPH08124303A (ja) | 1994-10-26 | 1996-05-17 | Matsushita Electric Ind Co Ltd | ビットレート検出回路 |
| JP3661893B2 (ja) | 1995-02-15 | 2005-06-22 | 松下電器産業株式会社 | 光ディスク再生装置 |
| JP3698836B2 (ja) * | 1996-10-11 | 2005-09-21 | パイオニア株式会社 | ディジタル信号再生装置 |
| JP3683120B2 (ja) * | 1999-04-16 | 2005-08-17 | 松下電器産業株式会社 | クロック再生装置 |
-
1999
- 1999-12-16 JP JP2000588768A patent/JP3603025B2/ja not_active Expired - Fee Related
- 1999-12-16 ID IDW20001820A patent/ID26232A/id unknown
- 1999-12-16 KR KR1020007008942A patent/KR100348579B1/ko not_active IP Right Cessation
- 1999-12-16 WO PCT/JP1999/007087 patent/WO2000036602A1/ja active IP Right Grant
- 1999-12-16 US US09/601,796 patent/US6792063B1/en not_active Expired - Fee Related
- 1999-12-16 TW TW088122149A patent/TW454110B/zh not_active IP Right Cessation
- 1999-12-16 CN CNB998030716A patent/CN1163894C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI684336B (zh) * | 2014-10-30 | 2020-02-01 | 日商興和股份有限公司 | 封包資料送訊裝置及封包資料送訊方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ID26232A (id) | 2000-12-07 |
| CN1291333A (zh) | 2001-04-11 |
| CN1163894C (zh) | 2004-08-25 |
| US6792063B1 (en) | 2004-09-14 |
| WO2000036602A1 (fr) | 2000-06-22 |
| KR100348579B1 (ko) | 2002-08-13 |
| KR20010024910A (ko) | 2001-03-26 |
| TW454110B (en) | 2001-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3603025B2 (ja) | 周波数制御及び位相同期回路 | |
| JP4156595B2 (ja) | 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法 | |
| US6687841B1 (en) | Wide frequency range PLL clock generating circuit with delta sigma modulating circuitry for reducing the time changing ratio of the input voltage of a voltage controlled oscillator | |
| US7433286B2 (en) | Jitter detection apparatus | |
| JP4232120B2 (ja) | Ｐｌｌ回路及びディスク装置 | |
| JP4740746B2 (ja) | デジタルｐｌｌ回路及びそれを備えた光ディスク装置 | |
| US20020027963A1 (en) | Information regenerating apparatus and information regenerating method | |
| JP3968525B2 (ja) | 位相同期回路および情報再生装置 | |
| JP4784400B2 (ja) | Ｐｌｌ回路および記録情報再生装置 | |
| JP2008165855A (ja) | 情報再生装置 | |
| JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
| JP4537125B2 (ja) | 光ディスク装置 | |
| JP5182070B2 (ja) | デジタルｐｌｌ回路及びデジタルｐｌｌ動作方法 | |
| JP2000100083A (ja) | ディスク装置 | |
| KR0186138B1 (ko) | 디지탈 디스크의 데이타 재생장치 | |
| US20050111318A1 (en) | Optical disc apparatus, clock signal generation method, program, and control apparatus | |
| JP3661893B2 (ja) | 光ディスク再生装置 | |
| JP3797071B2 (ja) | 光ディスク記録再生装置 | |
| JP4067530B2 (ja) | Ｐｌｌ回路およびディスク再生装置 | |
| JPH0528657A (ja) | デイジタル記録再生装置 | |
| JP3926779B2 (ja) | デジタルフェーズロックドループ回路 | |
| JP2006107659A (ja) | 光ディスク装置 | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JP2005158239A (ja) | 光ディスク装置、クロック信号生成方法、プログラムおよび制御装置 | |
| JP2006060381A (ja) | 位相同期回路および情報再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |