KR100345622B1 - 금속막의패턴형성방법 - Google Patents

금속막의패턴형성방법 Download PDF

Info

Publication number
KR100345622B1
KR100345622B1 KR1019960017378A KR19960017378A KR100345622B1 KR 100345622 B1 KR100345622 B1 KR 100345622B1 KR 1019960017378 A KR1019960017378 A KR 1019960017378A KR 19960017378 A KR19960017378 A KR 19960017378A KR 100345622 B1 KR100345622 B1 KR 100345622B1
Authority
KR
South Korea
Prior art keywords
film
plasma
metal film
substrate
resist
Prior art date
Application number
KR1019960017378A
Other languages
English (en)
Other versions
KR960042972A (ko
Inventor
도시하루 야나기다
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960042972A publication Critical patent/KR960042972A/ko
Application granted granted Critical
Publication of KR100345622B1 publication Critical patent/KR100345622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 리프트 오프가 용이한 금속막 패턴의 형성 방법을 제공한다. 포토레지스트막(12)의 막 두께를 금속막(13)의 막 두께의 2배 이상으로 하며 또 피처리 기판(3)의 표면의 최고 도달 온도를 100℃ 내지 150℃로 했다. 이로써, 포토레지스트막의 질을 적절하게 바꿔서 하지에 대한 눌어붙음이 생기지 않아 리프트 오프가 용이하게 된다.

Description

금속막의 패턴 형성 방법{METHOD FOR FORMING PATTERN OF METAL FILM}
본 발명은 반도체 기판의 표면에 금속으로 이루어지는 범프를 형성하고 인쇄 배선 기판의 표면에 형성된 전극과 면접합하는 플립칩 IC의 제조 공정의 일부인 범프의 하지(下地)가 될 금속막의 패턴 형성 방법에 관한 것이다.
전자 기기의 소형화를 보다 더 진전시키기 위해서는 부품 실장 밀도를 향상시키는 방법이 중요한 사항이 된다. 반도체 IC에 대해서도 종래의 패키징 실장의 대안으로서 플립칩에 의한 고밀도 실장 기술의 개발이 활발히 행해지고 있다.
플립칩 실장법에는 Au 스태드 범프법과 솔더볼 범프법 등 몇가지의 방법이 있지만, 어느 경우에도 반도체 IC의 전극 패드와 범프 재료 사이에는 밀착성 향상이나 상호 확산 방지 등을 목적으로 배리어 메탈이 사용된다. 솔더볼 범프의 경우에 이 배리어 메탈이 범프의 완성 형태를 결정하는 역할을 하므로 BLM(Ball Limiting Metal)이라고도 불린다. 솔더 범프에서의 BLM 막의 구조는 Cr, Cu, Au의3층 구조가 가장 일반적이다. 이 중에서 하층인 Cr 층은 전극 패드와의 밀착층으로서, Cu 막은 솔더의 확산 방지층으로서, 상층인 Au 금속막은 Cu의 산화 방지막으로서 각각 작용한다. BLM 막의 패터닝 방법에는 약액(藥液)에 의한 웨트 에칭법도 있으나, 이 경우에는 작업성이나 폐액 처리 등의 환경 위생면의 문제와 가공 정밀도가 나쁘다는 결점이 있다.
이 때문에, BLM 막의 패터닝 방법으로서 포토레지스트막을 시행하고 다음에 박리하는 리프트 오프 공정을 이용하는 것도 검토되고 있다. 이 때, BLM 막의 형성은 통상 스퍼터 장치에 의해 행해지지만, 하지의 레지스트 패턴의 측벽면까지 막이 형성되는 경향이 있어서 리프트 오프시에 레지스트 박리액이 침투되지 않아 불필요한 부분의 BLM 막이 제거되어 곤란하다. 그래서, 포토레지스트의 개구단면을 오버행 형상으로 하는 형상 제어가 리프트 오프 작업의 박리성을 향상시키기 위해 필요하다. 이 레지스트의 형상 제어의 방법에는 리소그래피 공정의 연구로 실현되는 방법도 있지만, 공정수의 증대를 초래하는 결점이 있어서 BLM 막을 스퍼터하는 공정의 전처리 공정에서 통상 행해지는 플라즈마 조사 처리에서 레지스트 패턴의 형상 제어가 동시에 행해지면 이상적이다.
종래부터, 금속막 형성전의 플라즈마 조사 처리를 행하기 위해 제2도에 도시하는 평행 평판형 플라즈마 처리 장치가 일반적으로 사용되고 있다. 제2도에서의 플라즈마 처리 장치(1)는 진공 처리된 플라즈마 처리실(2) 내에 피처리기판(3)을 놓은 스테이지(4: 음극판), 이와 대향하는 위치에 양극판(5)이 배치되며 스테이지(4)에는 결합 컨덴서(7)를 통해 고주파 전원(6)이 접속되어 있다.
그리고, 메탈의 패터닝을 포토레지스트의 리프트 오프에서 행하는 경우에는 이 플라즈마 조사 처리에 의해 하지의 레지스트 패턴을 열변질과 이온 조사에 의해 오버행 형상으로 변형시키고, 이 위에 막 형성될 BLM막의 단부에 틈을 만들고(스퍼터 막의 스텝 커버리지의 나쁜 부분을 역으로 이용함), 여기로부터 레지스트 박리액을 침투시켜서 불필요한 부분의 BLM막을 제거해서 패터닝이 완성된다.
그러나, 이 플라즈마 조사에 의한 하지 레지스트 패턴의 형상 제어를 안정하게 행하기 위해서는 레지스트 막 두께의 선택도 중요한데, 종래와 같은 1μm 정도의 레지스트 패턴을 이용하면 플라즈마 조사에 의해 열변질을 받는 영역이 레지스트 표면층에 남지 않아 하지와의 경계까지 도달하며 레지스트막이 하지에 눌어붙은 상태가 되어 후공정에서의 리프트 오프시에 레지스트 패턴의 박리제거가 곤란해지는 문제가 생긴다.
이를 회피하면서 플라즈마 조사량을 줄이는 것이 고려되는데, 플라즈마 처리량을 줄이면 레지스트 패턴의 개구 단부의 형상 변화가 불충분하게 되어 BLM 막의 형성부가 레지스트 패턴의 측벽부로 돌아들어가므로 레지스트 박리액의 침투가 전혀 진행되지 않으며 역시 리프트 오프에 의한 패터닝이 완성되지 않는다(제5도 참조).
또, 종래의 금속막 형성 전처리에서는 처리중의 웨이퍼 온도 상승에는 특히 주의를 하지 않기 때문에 통상의 표준적인 조건에서 플라즈마 처리를 행한 경우에 웨이퍼 표면의 최고 온도는 대략 200℃ 내지 250℃까지 도달했다.
이러한 처리를 그대로 레지스트의 패턴 형성이 시행된 시료 웨이퍼에 대해행하면, 레지스트 패턴의 개구단은 경사 방향으로 밀어올려진 형태로 변형된다(제6도 (b) 참조).
이것은 레지스트막 표면이 과잉의 열 에너지를 급격히 받기 때문에 원래의 분자 구조가 파괴되어 축소화가 일어나고, 이 표면 스트레스가 열팽창에 의해 레지스트단이 횡방향으로 신장되도록 하는 힘을 이겨내기 위한 형상으로 추측된다.
이 경우에는 레지스트 개구부의 오버행이 불충분하기 때문에 패턴 측벽부로도 스퍼터 입자가 돌아들어가서 BLM 막의 형성막이 일어나고, 후공정의 리프트 오프에서 박리액의 침투가 진행되지 않아 패터닝이 완성되지 않는다. 또, 열변질이 과잉으로 진행된 레지스트가 탄화해서 하지에 눌러붙는 문제도 생긴다(제6도 (d) 참조).
여기서, 본 발명의 과제는 플립칩 IC 등의 볼범프 형성시의 다층 금속막인 BLM막 형성 공정의 전처리 공정에서 레지스트막의 형상 제어가 용이하게 행해지며 또 하층에 영향을 미치지 않는 금속막의 패턴 형성 방법을 제공하는 것이다.
이러한 과제를 해결하기 위해 제1 청구항의 금속막의 패턴 형성 방법에서는 반도체 기판 상에 차례로 전극 패드, 표면 보호막, 포토레지스트막이 적층된 피처리기판에 대해 플라즈마 조사 처리를 행하고 금속막을 적층하여 리프트 오프 처리를 행하는 금속막의 패턴 형성 방법에 있어서, 포토레지스트 막의 두께를 금속막의 두께의 2배 이상으로 한 구성이다.
제2 청구항의 발명에서는 제1 청구항에 기재된 금속막의 패턴 형성 방법에 있어서, 피처리 기판의 표면의 최고 도달 온도를 100℃ 내지 150℃로 하는 바와 같이 처리 조건을 설정한 구성으로 했다.
제3 청구항의 발명에서는 ICP(Inductively Coupled Plasma), TCP(Transformer Coupled Plasma), ECR(Electron Cyclotron Resonance), 헬리콘파 플라즈마 등 1 x 1011cm-3이상 1 x 1014cm-3미만의 플라즈마 밀도가 얻어지는 고밀도 플라즈마원을 갖는 플라즈마 처리 장치를 이용한 것을 특징으로 하는 제1 청구항에 기재된 금속막의 패턴 형성 방법의 구성으로 했다.
제1 청구항의 발명에서는 포토레지스트 막이 금속막 보다 충분한 두께이므로 포토레지스트 막의 측벽으로의 금속막의 형성이 거의 없고, 또 열변질의 영향을 받는 영역이 하층과의 계면까지 도달하는 일도 없으므로 리프트 오프시에 불필요한 부분의 금속막의 박리가 용이하게 행해질 수 있다.
제2 청구항의 발명에서는 포토레지스트막의 표면의 질을 적당하게 바꿀 수 있어서 과잉의 열변질이 생기지 않는다.
제3 청구항의 발명에서는 플라즈마 처리 장치의 플라즈마에 ICP, TCP, ECR, 헬리콘파 플라즈마 등 1 x 1011cm-3이상 1 x 1014cm-3미만의 플라즈마 밀도가 얻어지는 고밀도 플라즈마원을 갖는 플라즈마 처리 장치가 이용되기 때문에 기판 바이어스 전압과 플라즈마 전력이 독립해서 제어될 수 있다.
이하, 제1도 내지 제4도를 참조해서 본 발명의 금속막의 패턴 형성 방법에 대해 설명한다.
실시예 1
본 실시예는 솔더볼 범프 형성시의 금속막으로 이루어지는 BLM 막의 패터닝에 본원의 발명을 적용한 것이다.
본 실시예에서, 샘플로서 사용한 피처리기판(3: 웨이퍼)는 제1도(a)에 도시한 바와 같이 반도체 기판(8)의 알루미늄 전극 패드(9) 상에 폴리이미드 또는 실리콘 질화막 등의 패시베이션막(10: 표면 보호막)을 형성하고 소정 칫수로 접속 구멍(11)을 뚫으며 또 그 상층에 포토레지스트막(12)이 패시베이션막(10) 보다도 큰 개구 지름으로 패터닝된 것을 기준으로 했다.
여기서, 포토레지스트막(12)은 다음에 형성될 막인 BLM 막의 막 두께(1.2 μm)의 2배 이상이 될 3 μm의 막 두께로 패터닝이 시행되어 있다. 그리고, 이 웨이퍼를 메탈 막 형성 장치에 고진공하에서 연결된 제2도에 도시하는 평행평판형의 RF 플라즈마 처리 장치로 반송해서, 예컨대 다음 조건으로 메탈막 형성의 전처리를 행했다.
아르곤 가스 유량 : 30 sccm
아르곤 가스 압력 : 5m Torr(0.67 Pa)
고주파 전력 : 300 W(13.56 MHz)
처리 시간 : 6분
이 플라즈마 처리의 결과, 피처리 기판(3)의 상태는 제1도(b)에 도시한 바와 같이 포토레지스트막(12)의 표면층이 Ar+이온 조사를 받고 열팽창으로 상부가 밀어올려지고, 레지스트 패턴의 단면은 밀어올림부(12a)로서 도시한 바와 같은 오버행형상으로 변형되었다.
또, 이 조건으로 처리한 때의 웨이퍼 표면의 최고 도달 온도는 대략 115 내지 135℃였다.
다음에, 막 형성 전처리를 행한 이 피처리기판(3)을 게이트 밸브를 통해 고진공하에서 연결된 스퍼터링 장치 등의 메탈막 형성 장치로 반송하고, 예컨대 크롬의 막 0.1 μm, 구리의 막 1.0 μm, 금의 막 0.1 μm를 순차 스퍼터링해서 적층하여 BLM 막(13)을 형성했다. 이 상태를 제1도(c)에 도시한다.
상술한 금속막 형성의 전처리에 의해 오버행 형상으로 형상 제어된 하지 레지스트 패턴의 측벽면에는 금속막이 형성되지 않으며 BLM 막(13)은 전극 패드(9) 상의 개구부와 레지스트막(12)으로 분리되었다.
그리고, 이 상태의 피처리기판(3)을 일례로 해서 Dimethyl Sulfoxide ((CH3)2SO)와 N-methly-2-pyrrolidone (CH3NC4H6O)로 구성되는 레지스트 박리액에 담궈서 처리(약 95℃의 가열 용액 내에서 요동처리)한 결과, 제1도(d)에 도시한 바와 같이 포토레지스트(12) 상에 성막된 불필요한 BLM 막은 레지스트 박리와 동시에 리프트 오프되고 제1도(d)에 도시한 바와 같이 접속 구멍(11)의 소정 장소에서 BLM 막 패턴(13a)이 완성되었다.
실시예 2
본 실시예는 마찬가지로 솔더볼 범프 형성시의 BLM 막의 패터닝에 본원 발명을 적용한 것으로, 금속막 스퍼터 공정의 막 형성 처리 전에 ICP를 플라즈마 발생원으로 하는 플라즈마 처리 장치를 이용해서 본 발명을 실시한 것이다. 본 실시예에서 이용한 피처리 기판은 실시예 1에서 이용한 제1도(a)에 도시한 것과 동일하여 중복되는 설명은 생략한다.
포토레지스트막(12)은 실시예 1의 경우와 마찬가지로 다음에 구성될 BLM 막(13)의 막두께(1.2 μm)의 2배 이상이 될 3 μm의 막 두께로 패터닝이 시행되어 있다.
여기서, 본 실시예의 메탈 막 형성의 전처리에 사용하는 ICP 처리 장치의 개략 구성례를 제3도 및 제4도를 참조해서 설명한다. 본 장치는 석영 등의 유전재료로 구성되는 플라즈마 처리실(2), 측벽에 다중으로 돌려감은 유전 결합 코일(14)에 의해 플라즈마 전원(15)의 전력을 플라즈마 처리실(2)로 공급하고, 여기에 고밀도의 플라즈마(16)를 생성한다. 피처리 기판(3)은 기판 바이어스 전원(17)이 공급되는 기판 스테이지(4) 상에 얹어 놓여져 소망의 플라즈마 처리를 시행한다. 또, 도시는 생략되어 있지만 장치에 필요한 처리 가스 도입 구멍, 진공배기 계통, 게이트 밸브, 피처리 기판의 반송계는 당연히 갖추어져 있다. 본 장치의 특징은 대형 멀티턴 유도 결합 코일(14)에 의해 대전력에서의 플라즈마 여기가 가능하며 1012/cm3대의 고밀도 플라즈마에서의 처리를 시행할 수 있다.
또, 기판 바이어스 전원(17)에 의해 이온의 입사 에너지를 플라즈마 생성과는 별도로 제어할 수 있는 이점이 있다.
또, 본 실시예에서는 피처리 기판(3)의 온도 제어 특성을 향상시킬 목적으로기판 스테이지(4)는 제4도에 도시한 바와 같이 스테이지(4) 내부를 순환하는 냉매에 의해 온도 조정이 이루어지고, 스테이지 표면은 정전 처크(18)에 의한 정전 흡착과 가스 냉각에 의해 피처리 기판(3)과의 사이의 열전달이 양호하게 행해진다.
이로써, 연속 처리를 행한 경우에도 금속막 형성 전처리 중의 웨이퍼 온도를 보다 정밀하게 제어할 수 있게 되었다.
본 실시예에서 이용한 ICP와 동등한 장치로서 TCP, ECR, 헬리콘파 플라즈마 등을 이용할 수 있으며, 이들 장치를 이용하면 1 x 1011cm-3이상 1 x 1014cm-3미만의 플라즈마 밀도가 얻어진다.
다음에, 제1도(a)에 도시하는 피처리 기판(7)을 스테이지(4) 상에 밀어올리고, 일례로서 다음 조건에서 금속막 형성 전의 처리를 행했다.
아르곤 가스 유량 : 25 sccm
가스 압력 : 1m Torr
플라즈마 전원 전력 : 1000W (2 MHz)
기판 바이어스 전압 : 200V (13.56 MHz)
처리시간 : 45초
상술한 실시예 1의 평행 평판형 플라즈마 처리 장치의 경우, 방전을 안정하게 지속시키며 또 처리 속도의 균일성을 확보하기 위해서는 어느 정도 이상의 RF 전력의 인가가 필요한데, 이 때 필연적으로 기판 바이어스 전압(음극 강하 전압)도 높게 설정된다.
반면 본 실시예에서는 기판 바이어스 전압과 플라즈마 생성을 독립적으로 제어할 수 있는 2가지 고주파 전원을 갖는 플라즈마 처리 장치를 이용하므로 방전 플라즈마에 영향을 미치지 않고 입사 이온 에너지의 최적화가 가능하기 때문에 레지스트 내부에 과잉의 열변질을 주어 하지에 대한 눌러붙음이 없이 리프트 오프에 최적인 형상으로 레지스트를 가공할 수 있도록 기판 바이어스 전압을 정밀하게 설정할 수 있다.
또, 고밀도 플라즈마원을 이용하고 있으므로 생성 이온의 절대량이 증대하면서도 저압력 하에서의 조건 설정이 가능하여 입사 이온의 산란이 억제되기 때문에 기판 바이어스 전압을 낮추어도 처리 시간의 단축이 도모된다.
따라서, 본 실시예에서는 실시예 1 보다도 처리 시간이 대폭 단축될 수 있다. 이 플라즈마 처리의 결과, 실시예 1과 마찬가지로 피처리 기판(7)은 제1도(b)에 도시한 바와 같이 포토레지스트막(12)의 표면층이 Ar+이온 조사를 받아 열팽창으로 그 상부가 밀어올려지며 레지스트 패턴의 단면은 오버행 형상으로 변형되었다.
또, 본 실시예의 조건으로 처리한 때의 웨이퍼 표면의 최고 도달 온도도 대략 115℃ 내지 135℃였다.
그 후, 금속막 형성을 거쳐 리프트 오프를 행한 때에 실시예 1과 마찬가지로 최종적으로 금속막(BLM막)의 양호한 패턴 형성을 실현할 수 있었다.
이상, 본 발명에 대해 2가지 실시예에 기초하여 설명했지만, 본 발명은 이들실시예에 국한되는 것이 아니다. 샘플 구조, 처리 장치, 처리 조건 등 발명의 요지를 이탈하지 않는 범위에서 적절하게 선택할 수 있음은 말할 것도 없다.
본 발명의 채택에 의해, 포토레지스트의 리프트 오프(박리) 처리법을 이용해서 금속막을 패터닝할 때의 금속막 형성의 전처리에서 레지스트에 과잉의 열변질을 주어서 하지에 대한 눌러붙음이 없이 리프트 오프에 최적인 상태로 레지스트를 가공할 수 있어서 솔더볼 범프를 형성하기 위한 BLM 막의 양호한 패턴 형성이 실현 가능하다.
따라서, 본 발명에 따르면 더욱 미세화한 디자인 룰에 기초하여 설계되어 고집적도, 고성능, 고신뢰성이 요구되는 반도체 장치의 제조에 대단히 유효하다.
제1도는 본 발명을 적용한 피처리 기판의 상태를 공정순으로 도시한 단면도로서, (a)는 전극 패드에 면한 패시베이션막의 접속 구멍 주변에 포토레지스트막이 형성된 상태, (b)는 막 형성전 처리에 의해 포토레지스트막의 개구단의 형상이 변화한 상태, (c)는 BLM(Ball Limiting Metal) 막이 형성된 상태, (d)는 리프트 오프에 의해 BLM 막의 패터닝이 완성된 상태를 나타내는 도면.
제2도는 평행 평판형 플라즈마 처리 장치의 개략 단면도.
제3도는 ICP(Inductively Coupled Plasma)를 탑재한 플라즈마 처리 장치의 개략 단면도.
제4도는 온도 제어 기구를 구비한 기판 스테이지의 개략 단면도.
제5도는 종래의 박막 레지스트 패턴을 이용한 경우의 피처리 기판의 상태를 공정순으로 도시한 단면도로서, (a)는 전극 패드에 면한 패시베이션막의 접속 구멍 주변에 포토레지스트막이 형성된 상태, (b)는 막 형성 전처리에 의해 포토레지스트막의 개구 형상이 약간 변화한 상태, (c)는 BLM 막이 형성된 상태, (d)는 레지스트의 박리가 진행되지 않아 리프트 오프에 의한 패턴이 완성되지 않은 상태를 나타내는 도면.
제6도는 종래의 웨이퍼 온도 상승이 큰 조건에서 금속막을 형성한 피처리 기판의 상태를 공정순으로 도시한 단면도로서, (c)는 전극 패드에 면한 패시베이션막의 접속 구멍 주변에 후막의 포토레지스트막이 형성된 상태, (b)는 막 형성전 처리에 의해 포토레지스트막의 개구단의 형상이 변화한 상태, (c)는 BLM 막이 형성된 상태, (d)는 레지스트 박리가 진행되지 않아 리프트 오프에 의한 패턴이 완성되지 않은 상태를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 평행 평판형 플라즈마 처리 장치
2 : 플라즈마 처리실
3 : 피처리 기판(웨이퍼)
4 : 기판 스테이지
5 : 양극판
6 : 고주파 전원
7 : 결합 컨덴서
8 : 반도체 기판
9 : 전극 패드
10 : 패시베이션막
11 : 접속 구멍
12 : 포토레지스트막
12a : 밀어올림부
13 : 금속막(BLM 막)
13a : 금속막(BLM 막) 패턴
14 : 유도 결합 코일
15 : 플라즈마 전원
16 : 플라즈마
17 : 기판 바이어스 전원
18 : 정전 처크

Claims (3)

  1. 반도체 기판 상에 차례로 전극 패드, 표면 보호막, 포토레지스트막이 적층된 피처리 기판에 대해, 플라즈마 조사 처리를 행하고, 금속막을 적층하고, 리프트 오프 처리를 행하는 금속막의 패턴 형성 방법에 있어서,
    상기 포토레지스트막의 두께를 상기 금속막의 두께의 2배 이상으로 한 것을 특징으로 하는 금속막의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 피처리 기판의 표면의 최고 도달 온도를 100℃ 내지 150℃로 하는 처리 조건을 설정하는 것을 특징으로 하는 금속막의 패턴 형성 방법.
  3. 제1항에 있어서,
    ICP(Inductively Coupled Plasma), TCP(Transformer Coupled Plasma), ECR(Electron Cyclotron Resonance), 헬리콘파 플라즈마 등 1 x 1011cm-3이상 1 x 1014cm-3미만의 플라즈마 밀도가 얻어지는 고밀도 플라즈마원을 갖는 플라즈마 처리 장치를 이용한 것을 특징으로 하는 금속막의 패턴 형성 방법.
KR1019960017378A 1995-05-24 1996-05-22 금속막의패턴형성방법 KR100345622B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-125119 1995-05-24
JP7125119A JPH08321486A (ja) 1995-05-24 1995-05-24 金属膜のパターン形成方法

Publications (2)

Publication Number Publication Date
KR960042972A KR960042972A (ko) 1996-12-21
KR100345622B1 true KR100345622B1 (ko) 2002-11-30

Family

ID=14902323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017378A KR100345622B1 (ko) 1995-05-24 1996-05-22 금속막의패턴형성방법

Country Status (5)

Country Link
US (1) US5888892A (ko)
JP (1) JPH08321486A (ko)
KR (1) KR100345622B1 (ko)
CA (1) CA2177244C (ko)
TW (1) TW312812B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352084B (en) * 1999-07-13 2002-11-13 Simage Oy Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US6410922B1 (en) 1995-11-29 2002-06-25 Konstantinos Evangelos Spartiotis Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US20020158207A1 (en) * 1996-11-26 2002-10-31 Simage, Oy. Forming contacts on semiconductor substrates for radiation detectors and imaging devices
JP3587019B2 (ja) * 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
US6214717B1 (en) * 1998-11-16 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for adding plasma treatment on bond pad to prevent bond pad staining problems
US6440836B1 (en) * 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed
US6420252B1 (en) * 2000-05-10 2002-07-16 Emcore Corporation Methods of forming robust metal contacts on compound semiconductors
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US6375062B1 (en) * 2000-11-06 2002-04-23 Delphi Technologies, Inc. Surface bumping method and structure formed thereby
US6372545B1 (en) 2001-03-22 2002-04-16 Taiwan Semiconductor Manufacturing Company Method for under bump metal patterning of bumping process
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
KR100510543B1 (ko) * 2003-08-21 2005-08-26 삼성전자주식회사 표면 결함이 제거된 범프 형성 방법
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
JP2010205829A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 半導体発光素子及びその製造方法
CN111554581A (zh) * 2020-04-07 2020-08-18 厦门通富微电子有限公司 一种导电柱的形成工艺及封装体
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构
CN117791297A (zh) * 2023-12-26 2024-03-29 武汉敏芯半导体股份有限公司 半导体激光器的电极的制备方法及电极

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
EP0469216B1 (en) * 1990-07-31 1994-12-07 International Business Machines Corporation Method of forming metal contact pads and terminals on semiconductor chips
JP3294411B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device

Also Published As

Publication number Publication date
TW312812B (ko) 1997-08-11
US5888892A (en) 1999-03-30
CA2177244A1 (en) 1996-11-25
CA2177244C (en) 2007-10-09
JPH08321486A (ja) 1996-12-03
KR960042972A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
KR100345622B1 (ko) 금속막의패턴형성방법
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
JP5123185B2 (ja) 半導体ウエハの貫通ホールめっき方法
JP3587019B2 (ja) 半導体装置の製造方法
KR100377582B1 (ko) 플라즈마 처리 방법
JP3360461B2 (ja) メタル成膜工程の前処理方法
KR100377205B1 (ko) 다층배선의형성방법
US20080206989A1 (en) Method for Producing Vertical Electrical Contact Connections in Semiconductor Wafers
JPS61170050A (ja) 低抵抗接点の形成方法
KR19990077239A (ko) 반도체소자의 제조방법
JP2996159B2 (ja) ドライエッチング方法
KR100258875B1 (ko) 다층배선용 비아형성방법
JP4130706B2 (ja) バンプ製造方法および半導体装置の製造方法
JP3331834B2 (ja) はんだボールバンプの形成方法
US5918144A (en) Method of manufacturing a semiconductor device
JP3409574B2 (ja) はんだボールバンプの形成方法
JP3870469B2 (ja) 成膜前処理方法
JP3409569B2 (ja) はんだボールバンプの形成方法
JP2021009911A (ja) 電子部品の製造方法
JP3527165B2 (ja) コンタクトホール形成方法
JP3641899B2 (ja) プラズマ処理方法
JP3721687B2 (ja) 半導体装置の製造方法
JPH11219966A (ja) はんだバンプの製造方法
JPH10224029A (ja) バンプ製造方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110706

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee