JP3527165B2 - コンタクトホール形成方法 - Google Patents

コンタクトホール形成方法

Info

Publication number
JP3527165B2
JP3527165B2 JP2000062501A JP2000062501A JP3527165B2 JP 3527165 B2 JP3527165 B2 JP 3527165B2 JP 2000062501 A JP2000062501 A JP 2000062501A JP 2000062501 A JP2000062501 A JP 2000062501A JP 3527165 B2 JP3527165 B2 JP 3527165B2
Authority
JP
Japan
Prior art keywords
contact hole
film
insulating film
forming
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000062501A
Other languages
English (en)
Other versions
JP2001250862A (ja
Inventor
敬一 近藤
充弘 大國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000062501A priority Critical patent/JP3527165B2/ja
Publication of JP2001250862A publication Critical patent/JP2001250862A/ja
Application granted granted Critical
Publication of JP3527165B2 publication Critical patent/JP3527165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に形
成された絶縁膜にコンタクトホールを形成する方法、特
に高アスペクト比のコンタクトホール形成時の後処理方
法に関する。
【0002】
【従来の技術】近年、半導体装置を構成する素子は微細
化に伴ってMOS電界効果トランジスタが主流となって
いる。中でもMOS電界効果トランジスタの微細化に伴
い、微細コンタクトホールの形成方法が重要な技術とな
ってきている。特に大きな課題となっているのは、寸法
を微細化しても層間絶縁膜の厚さはほとんど変わらない
にもかかわらず、開口面積を小さくするためにコンタク
トホールのアスペクト比が増大していることである。
【0003】一般的に、高アスペクト比のコンタクトホ
ールを形成するための一つの技術として、高密度プラズ
マエッチング装置を用いてコンタクトホールを形成する
方法が知られている。そして、既に特開平9−1621
62号公報、特開平11−135482号公報、特開平
11−145111号公報等に記載されているように、
コンタクトホールを形成する方法に付随して、プラズマ
エッチング装置の同一反応室で後処理を行う技術が知ら
れている。この後処理技術は、PET(Post Etch Trea
tment)と呼ばれており、主に酸素ガス等を用いたプラ
ズマ処理を施すものである。これを以下PETと称す。
PETの役割は大きく分けて2点ある。一つは、エッチ
ング中に発生する、コンタクトホール底部及び側壁に付
着、堆積したエッチングガス成分や基板構成成分を含む
ポリマーを除去することである。もう一つは、エッチン
グを安定に連続処理するために、エッチング中に発生し
反応室内壁に付着したポリマーを除去することである。
【0004】以下に、図3及び4の工程断面図を参照し
て、従来のコンタクトホール形成方法を説明する。なお
図3及び4は一連の工程を示す。図3及び4において、
1はシリコン基板、2は導電膜、3は絶縁(酸化)層、
4は塗布型有機系反射防止膜(以下BARC膜と呼
ぶ)、5はレジスト膜である。
【0005】まず図3(a)に示すように、絶縁膜3上
に、BARC膜4を塗布し、さらにレジスト膜5を塗布
し所望のコンタクトホールの形状を露光形成する。絶縁
膜3は、例えば酸化膜で形成し厚さ1.0μmとする。
BARC膜4は、例えばDVV42P(クラリアント社
製)を用い厚さ75nmとする。次に、図3(b)に示
すように、BARC膜4をエッチングする。なおエッチ
ング条件の一例は(表1)に示す通りである。この例で
は誘導結合型プラズマ方式(ICP)のドライエッチン
グ装置を用い、誘導コイルに印加する高周波(RF)電
力をICP、半導体基板側に印加するRF電力をRFで
示している。またエッチングガスについては流量(SC
CM)を示している。
【0006】
【表1】
【0007】次に図4(c)に示すように、絶縁膜3を
エッチングする。なおエッチング条件は同じく(表1)
に示す通りである。このようにしてBARC膜4及びレ
ジスト膜5をマスクとして、コンタクトホール3cを形
成する。ここで、一般的にBARC膜4と絶縁膜3との
密着性が悪いため、エッチング中にBARC膜4と絶縁
膜3との間に微小隙間が生じる。その隙間に、エッチン
グ中に発生するフロロカーボン系のエッチングプロセス
ガス成分が入り込み、エッチングガス成分6が残留して
しまう。次に図4(d)に示すように、酸素ガスプラズ
マによりBARC膜4及びレジスト膜5を除去する。こ
のPETプラズマ処理の条件の一例を(表2)に示す。
この処理を施しても、絶縁膜3に付着したエッチングガ
ス成分6は残留したままである。
【0008】
【表2】
【0009】最後に、絶縁膜表面のデポ成分及びコンタ
クトホール内部のデポ成分を除去するために、図4
(e)に示すように、硫酸洗浄処理を施す。洗浄条件の
一例を(表3)に示す。
【0010】
【表3】
【0011】ところが、この処理を実際にしてみると、
絶縁膜3におけるフロロカーボン系のエッチングガス成
分6が残留していた部分のみ、絶縁膜3上面が荒れる現
象が生じた。これは、エッチングガス成分6中のFが硫
酸中のHイオンと反応しHF(フッ酸)が生成され、そ
のHFが酸化膜等の絶縁膜3を局所的にエッチングし、
荒れた状態を生み出したものである。
【0012】なお、上記のエッチングに用いた誘導型結
合プラズマ(ICP)エッチング装置は、図5に示すよ
うな構造である。11は反応室石英ドーム、12は誘導
結合コイルに接続されているコイル電源、13は下部電
極に接続されているバイアス電源、14は下部電極に設
置されているウエハー、15は誘導コイル、16は反応
室シリコン天板である。
【0013】一方、異種膜間の密着度に関して、図6に
示すようなシエア強度測定方法により、BARC膜と絶
縁膜、レジスト膜と絶縁膜間の密着度を測定した。図6
において1はシリコン基板であり、その上に被測定膜2
2が形成され、被測定膜22上にはアルミスタッドピン
24がエポキシ接着剤23により接合される。センサー
25を移動させることにより、各膜間の密着度が測定さ
れる。測定の結果、BARC膜と絶縁膜間の密着度はシ
エア強度294N/cm2であるが、レジスト膜と絶縁
膜間の密着度はシエア強度9806N/cm2であり、
明らかにBARC膜と絶縁膜の密着度は悪い。
【0014】異方性エッチングの条件で絶縁膜3をエッ
チングすることにより、図4(c)に示すように、開口
面積より深さ方向の大なる高アスペクト比のコンタクト
ホール3cを形成することができる。一方、PETを行
う目的は、エッチングで発生するホール底部および側壁
の堆積物を除去することである。しかし、その際、コン
タクトホール3cの下地底面の基板1の露出部が高融点
金属などのシリサイド等となっている場合では、その削
れ量を低減するために、PETを行う際のバイアス電力
を0Wとしている。この理由は、特にコンタクトホール
エッチングにおけるPET初期の状態において、残留フ
ッ素化合物がチャンバー中に存在するため、バイアス電
力をかけると、下地(具体的には、主にコバルトシリサ
イドまたはチタンシリサイド等のシリコン系化合物)を
構成するコバルトまたはチタンとフッ素が反応し、下地
を削ることになるためである。これは、コンタクト抵抗
上昇等のデバイス特性上の問題を引き起こす。そのた
め、PETを行う際のバイアス電力を0Wとしている。
【0015】
【発明が解決しようとする課題】上記のように従来の方
法では、一般的にBARC膜4と絶縁膜3との密着性が
悪いため、絶縁膜3エッチング後は、エッチング中にB
ARC膜4と絶縁膜3との間に微小隙間が生じ、その隙
間にエッチング中に発生するフロロカーボン系のエッチ
ングガス成分6が入り込んだ状態になっている。しかし
ながら、従来のPETプラズマ処理方法では、絶縁膜3
に付着したフロロカーボン系のエッチングガス成分6は
残留したままであり、フッ酸、硫酸洗浄処理後に、図4
(e)に示すように、絶縁膜3におけるエッチングガス
成分6が残留していた部分のみ絶縁膜3上面が荒れると
いう問題が発生する。この絶縁膜荒れが顕著になると、
コンタクトホール上部寸法の拡大を招き、コンタクトホ
ール間の距離が減少し、その結果、配線間リーク等の不
良を引き起こす可能性がある。
【0016】本発明は上記の従来の課題を解決するもの
であり、絶縁膜上の反射防止膜等との密着性が悪い場合
に、その隙間にエッチング中に発生するフロロカーボン
ガスが残留しても、洗浄後に絶縁膜表面に荒れが生じな
い、コンタクトホールを形成する方法を提供することを
目的とする。
【0017】
【課題を解決するための手段】この目的を達成するため
に、本発明のコンタクトホールの形成方法は、基板上に
形成された導電膜上を被覆する絶縁膜にコンタクトホー
ルを形成する方法であって、以下の工程を備える。絶縁
膜の上に反射防止膜を堆積する第1の工程。反射防止膜
の上にレジストパターンを形成する第2の工程。レジス
トパターンをマスクとして反射防止膜を選択除去するこ
とによりその反射防止膜よりなる反射防止膜パターンを
形成する第3の工程。反射防止膜並びにレジストパター
ンをマスクとして絶縁膜に対してフロロカーボン系ガス
によりドライエッチングを行なってコンタクトホール開
口を形成する第4の工程。第4の工程の後に絶縁膜上に
残っている反射防止膜並びにレジストを除去するための
プラズマ処理を少なくとも酸素を含むガスを用いて施
し、さらにコンタクトホール周辺部の絶縁膜表面に残留
しているフロロカーボン系のエッチングガス成分を除去
するためのプラズマ処理を施す第5の工程。この方法に
よれば、第5の工程において、残留していたフロロカー
ボン系のエッチングガス成分が除去されるので、後の洗
浄により絶縁膜表面に荒れを生じることが防止される。
【0018】上記の方法において、反射防止膜は、無機
系もしくは有機系の材料を用いて形成することができ
る。
【0019】また上記の方法において、反射防止膜は、
下地の絶縁膜に対する密着性が、その絶縁膜に対するレ
ジストの密着性よりも低いものとすることができる。
【0020】さらに上記の方法において、第5の工程に
おいて、残留しているフロロカーボン系のエッチングガ
ス成分を除去するためのプラズマ処理を施す際には、基
板が設置されている電極にバイアス電圧を印加すること
が望ましい。
【0021】さらに上記の方法において、少なくとも、
第4の工程と、第5の工程とを、同一反応室で連続して
行なうことが望ましい。
【0022】
【発明の実施の形態】以下本発明の実施の形態について
説明する。
【0023】図1及び2は、本発明の実施の形態におけ
るコンタクトホール形成方法を説明する工程断面図であ
る。図1及び2は一連の工程を示す。なお、上記の従来
例と同一の要素には同一の参照番号を付して、説明を省
略する。
【0024】まず図1(a)に示すように、絶縁膜(酸
化膜)3上に、BARC膜4を塗布し、さらにレジスト
膜5を塗布し、所望のコンタクトホールを露光形成す
る。ここで、絶縁膜3を構成する酸化膜の厚さは、例え
ば1.0μmとする。また、BARC膜4は、例えばD
VV42P(クラリアント社製)を用いて厚さ75nm
に形成する。次に、図1(b)に示すように、レジスト
膜5をマスクとしてBARC膜4をエッチングする。な
おエッチング条件は(表1)に示した通りである。次に
図1(c)に示すように、絶縁膜3をエッチングする。
なおエッチング条件は同じく(表1)に示す通りであ
る。このようにしてBARC膜4及びレジスト膜5をマ
スクとして、コンタクトホールを形成する。
【0025】次に図2(d)に示すように、酸素ガスプ
ラズマによりBARC膜4及びレジスト膜5を完全に除
去する。この第一PETプラズマ処理の条件は(表2)
に示したものと同様である。次に図2(d’)に示すよ
うに、バイアス印加の酸素ガスプラズマにより、絶縁膜
3表面をイオンスパッタ性の強い条件で処理する。それ
により、残留しているフロロカーボン系のエッチングガ
ス成分6を除去する。なおこの第二PETプラズマ処理
の条件を(表4)に示す。
【0026】
【表4】
【0027】そして最後に、絶縁膜3表面のデポ成分及
びコンタクトホール内部のデポ成分を除去するために、
硫酸洗浄処理を施すことにより、図2(e)に示すよう
に、クリーンで絶縁膜3上面を荒らすことなく、良好な
コンタクトホールを形成することができる。
【0028】本実施の形態のように、エッチング中に発
生するFと、洗浄時に発生するHイオンの両者が同時に
は存在しないような工程とすることにより、絶縁膜3の
荒れを防止することが可能となる。
【0029】コンタクトホール周辺部の絶縁膜が荒れた
状態の従来のサンプルと、荒れの無い本発明の処理を施
したサンプル表面の走査型電子顕微鏡(SEM)写真の
図を、それぞれ図7及び図8に示す。
【0030】なお、反射防止膜として塗布型有機系反射
防止膜を用いたが、SiON等の無機系反射防止膜でも
同様の効果が得られるのは言うまでもない。
【0031】また、第二PETとして酸素プラズマを用
いたが、Ar,N2等のプラズマを用いても同様の効果
が得られる。
【0032】また、エッチング装置として、誘導結合型
プラズマ装置(ICP)を用いたが、反応性イオンエッ
チング(RIE)、マイクロ波磁場印加プラズマ(EC
R)、表面波プラズマ(SWP)等を用いても同様の効
果が得られるのは言うまでもない。
【0033】
【発明の効果】本発明のコンタクトホール形成方法によ
れば、絶縁膜と反射防止膜との密着性が悪く、エッチン
グ中のフロロカーボンガスが反射防止膜と絶縁膜との間
に生じた隙間に入り込んだ場合でも、コンタクトホール
周辺の絶縁膜の表面荒れを防止することができる。従っ
て、本発明は、高性能微細配線デバイスにおける半導体
製造工程において、実用的な価値が極めて大である。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるコンタクトホール
の形成方法を説明するための工程断面図
【図2】図1の続きを示す工程断面図
【図3】従来技術におけるコンタクトホールの形成方法
を説明するための工程断面図
【図4】図3の続きを示す工程断面図
【図5】誘導結合型プラズマエッチング装置の概要図
【図6】シェア強度測定による異種膜密着度測定の原理
を示す図
【図7】従来例におけるコンタクトホール表面SEM写
真を示す図
【図8】本発明の実施の形態におけるコンタクトホール
表面SEM写真を示す図
【符号の説明】
1 シリコン基板 2 導電膜 3 絶縁膜(酸化膜) 4 塗布型有機系反射防止膜 5 レジスト膜 6 エッチングガス成分 7 絶縁膜荒れ 11 石英ドーム 12 コイル電源 13 バイアス電源 14 ウエハー 15 誘導結合コイル 16 シリコン天板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−178095(JP,A) 特開 平11−145111(JP,A) 特開2000−40739(JP,A) 特開 平11−74355(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/28 H01L 21/3065

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に形成された導電膜上を被覆する
    絶縁膜にコンタクトホールを形成する方法であって、 前記絶縁膜の上に反射防止膜を堆積する第1の工程と、
    前記反射防止膜の上にレジストパターンを形成する第2
    の工程と、前記レジストパターンをマスクとして前記反
    射防止膜を選択除去することにより前記反射防止膜より
    なる反射防止膜パターンを形成する第3の工程と、前記
    反射防止膜並びに前記レジストパターンをマスクとして
    前記絶縁膜に対してフロロカーボン系ガスによりドライ
    エッチングを行なってコンタクトホール開口を形成する
    第4の工程と、前記第4の工程の後に前記絶縁膜上に残
    っている前記反射防止膜並びに前記レジストを除去する
    ためのプラズマ処理を少なくとも酸素を含むガスを用い
    て施し、さらに、前記コンタクトホール周辺部の前記絶
    縁膜表面に残留しているフロロカーボン系のエッチング
    ガス成分を除去するためのプラズマ処理を施す第5の工
    程とを備えたことを特徴とするコンタクトホール形成方
    法。
  2. 【請求項2】 前記反射防止膜は、無機系もしくは有機
    系であることを特徴とする請求項1記載のコンタクトホ
    ール形成方法。
  3. 【請求項3】 前記反射防止膜は、下地の前記絶縁膜に
    対する密着性が、前記絶縁膜に対する前記レジストの密
    着性よりも低いことを特徴とする請求項1または2記載
    のコンタクトホール形成方法。
  4. 【請求項4】 前記第5の工程において、残留している
    フロロカーボン系のエッチングガス成分を除去するため
    のプラズマ処理を施す際に、前記基板が設置されている
    電極にバイアス電圧を印加することを特徴とする請求項
    1記載のコンタクトホール形成方法。
  5. 【請求項5】 少なくとも、前記第4の工程と、前記第
    5の工程とを、同一反応室で連続して行なうことを特徴
    とする請求項1記載のコンタクトホールの形成方法。
JP2000062501A 2000-03-07 2000-03-07 コンタクトホール形成方法 Expired - Fee Related JP3527165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000062501A JP3527165B2 (ja) 2000-03-07 2000-03-07 コンタクトホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000062501A JP3527165B2 (ja) 2000-03-07 2000-03-07 コンタクトホール形成方法

Publications (2)

Publication Number Publication Date
JP2001250862A JP2001250862A (ja) 2001-09-14
JP3527165B2 true JP3527165B2 (ja) 2004-05-17

Family

ID=18582508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000062501A Expired - Fee Related JP3527165B2 (ja) 2000-03-07 2000-03-07 コンタクトホール形成方法

Country Status (1)

Country Link
JP (1) JP3527165B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030090600A1 (en) * 2001-11-13 2003-05-15 Chartered Semiconductors Manufactured Limited Embedded light shield scheme for micro display backplane fabrication
KR100816719B1 (ko) * 2002-06-29 2008-03-27 주식회사 하이닉스반도체 패턴의 임계치수가 넓어지는 현상을 방지할 수 있는반도체소자 제조방법
US6900123B2 (en) * 2003-03-20 2005-05-31 Texas Instruments Incorporated BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
KR101081853B1 (ko) 2004-12-06 2011-11-09 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2001250862A (ja) 2001-09-14

Similar Documents

Publication Publication Date Title
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US7700497B2 (en) Methods for fabricating residue-free contact openings
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
JP2008545253A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
JPH03204928A (ja) コンタクトホール形成方形
JP3361918B2 (ja) 半導体集積回路装置の微細ホールの形成方法
JP3527165B2 (ja) コンタクトホール形成方法
JP2004342632A (ja) 半導体装置の製造方法
JP3258240B2 (ja) エッチング方法
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
JP2650313B2 (ja) ドライエッチング方法
US6699792B1 (en) Polymer spacers for creating small geometry space and method of manufacture thereof
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JP3954315B2 (ja) 半導体装置の配線形成方法
JP2005294348A (ja) 半導体装置の製造方法
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
JP2715877B2 (ja) 半導体装置の製造方法
JP2000077386A (ja) パターン形成方法
JP2002246393A (ja) メタル配線形成方法
KR100333698B1 (ko) 다층 배선의 형성 방법
JP3004329B2 (ja) 半導体装置の製造方法
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
JPH0637058A (ja) ドライエッチング方法
JPH0555218A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees