KR100340193B1 - 전력 증폭 회로 - Google Patents

Abstract

본 발명은 복수 개 채널의 오디오 신호를 높은 효율로 증폭하여 고효율로 발열이 적은 전력 증폭기용 IC를 제공하는 것을 목적으로 한다.

Vcc 라인(1) 및 GND 라인(2)으로 이루어지는 전원 레일과, 전원 레일 사이의 전원 전압을 2분할한 전위가 공급되는 중간 전원 라인(3)과, 제1 BTL 증폭기(11)와, 제2 BTL 증폭기(12)와, 소신호 입력시에는 제1 BTL 증폭기의 출력 브리지 회로를 중간 전원 라인과 접지 라인 사이에 접속하고 제2 BTL 증폭기의 출력단 트랜지스터를 전원 라인과 중간 전원 라인 사이에 접속하며 대신호 입력시에는 각 BTL 증폭기의 출력 브리지 회로를 전원 레일 사이에 접속하는 전환 회로(SW1∼SW4)와, 각 BTL 증폭기의 순간 차동 이득을 거의 일정하게 유지하는 회로(DNF1, DNF2)를 구비한다.

Description

전력 증폭 회로{POWER AMPLIFIER}

본 발명은 오디오 신호용 전력 증폭 회로(전력 증폭기)를 내장한 반도체 집적 회로에 관한 것으로, 특히 복수 채널의 오디오 신호를 높은 효율로 증폭하는 고효율 전력 증폭기에 관한 것이기 때문에, 예컨대 카 스테레오 장치에 탑재되는 모놀리식 전력 증폭기 IC(집적 회로)로의 응용에 적합한 전력 증폭 회로에 관한 것이다.

차량용 라디오나 카세트 플레이어 등의 오디오 장치에 탑재되는 전력 증폭기는 통상, B급으로 동작하거나 또는 AB급 브리지의 회로 형식으로 동작하는 것이 대부분이다.

정현파 신호에 대한 B급 증폭기의 효율(출력 전력/전원으로부터의 입력 전력)은 일반적으로 잘 알려져 있는 바와 같이, 출력이 제로일 때의 0%에서 최대 출력시의 78.5%(=π/4)까지 변화하지만, 통상의 음악(musical sound) 신호는 효율이 상당히 낮은 영역에서 사용되는 빈도가 높다. B급 증폭기의 효율이, 예컨대 20%인 경우, 음성 출력의 약 5배(100%÷20%)가 소비 전력으로서 증폭기로부터 열방산(熱放散)되는 것을 의미한다.

차량용 오디오 장치에 탑재되는 전력 증폭기 IC는 제한된 공간에 설치되는 경우가 많고, 큰 방열핀 등의 방열 디바이스의 설치 어려움이외에도 고열에 의해 오디오 장치의 반도체 디바이스가 손상되거나 수명이 짧아지는 등의 문제가 있다.

최근에 차량 오디오 장치의 대전력화, 다채널화, 멀티미디어화가 진행됨에 따라, 고효율로 발열이 작은 전력 증폭기 시스템이 한층 더 요망되게 되었다.

오디오 장치용 전력 증폭기 IC로서 동일 출력 파워로 저발열(저소비 전력)로 구현하기 위해서 종래부터 각종 시도가 행해지게 되었다. 즉, 고주파 스위치의 PWM(펄스폭 변조) 방식에 의한 D급, 복수 전원을 신호 레벨에 따라 전환하는 G급[B. Murari, F. Bertotti, G. A. Vignola, 'Smart Power ICs: Technologies and Application', New York: Springer, 1955(문헌 1), pp, 416∼419 참조], 신호 레벨이 클 때에 전원 전위를 일시적으로 상승시키는 H급[Philips Semiconductor, 40W Car Radio High Power Amplifier TDA1560 Q DATA SHEET, 1996, May 14.(문헌 2)], 또 신호 레벨에 따라서 브리지와 싱글을 전환하는 SB급[(문헌 1) pp. 419∼423] 등의 방식이 고안되어 상품화되고 있다.

그러나, D급은 약 95%에 미치는 고효율을 얻을 수 있지만, 고주파 스위칭의 캐리어를 제거하기 위한 큰 LC 저역 필터가 필요하게 될 뿐만 아니라, 불필요한 복사(輻射)를 방지하기 위해 크고 무거운 시일드 케이스가 필요하게 되는 등, 일반 장착용으로서는 치명적인 결점이 있었다.

G급은 음악으로 통상의 B급 또는 AB급 증폭기의 2배 정도의 효율 향상을 얻을 수 있지만, 복수 개의 전원 레일이 필요하게 되며, 실질적으로 단일 전원 레일인 장착용에는 적합하지 않다.

H급은 G급과 동일하게 2배 정도의 효율 향상이 가능하지만, 전원 전위를 상승시키기 위한 추가 전력 증폭기와, 복수의 대용량 커패시터가 필요하게 되는 결점이 있다.

SB급은 단일 전원 레일로 G급과 동등한 효율 상승을 얻을 수 있는 장점이 있지만, 쌍방향의 고속 전력 스위치나, 전환 타이밍을 맞추기 위한 지연 회로 등이 새롭게 필요하게 될 뿐만 아니라, 역상 신호에 대해서는 효율 개선 효과가 보이지 않는 결점이 있다. 또한, 회로 구성상 2 채널마다 쌍으로 구성하여야 하고, 3 채널이나 그 이상의 홀수 채널 구성에 의한 효율 개선 효과를 바라는 것은 불가능하다.

본 발명은 상기의 사정을 감안하여 이루어진 것으로, 복수 개 채널의 오디오 신호를 고효율로 증폭할 수 있고, 고효율로 발열이 적은 전력 증폭기 시스템을 실현하는 데에 있어서, 적합한 오디오 신호용 전력 증폭 회로를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 고효율 전력 증폭기에 관한 2단 컬럼 증폭기의 기본 구성을 도시한 회로도.

도 2는 도 1에서 2단 컬럼 증폭기의 소신호 입력시와 대신호 입력시에 있어서 각 BTL 증폭기의 출력 신호의 전류 경로를 도시한 회로도.

도 3은 도 1에서 2단 컬럼 증폭기의 소신호 입력시에 있어서 동작 파형의 한 가지 실시 형태를 도시한 도면.

도 4는 도 1에서 2단 컬럼 증폭기의 대신호 입력시에 있어서 동작 파형의 한 가지 실시 형태를 도시한 도면.

도 5는 도 1에서 2단 컬럼 증폭기의 구체적인 회로 형태를 도시한 회로도.

도 6은 도 1에서 2단 컬럼 증폭기의 구체적인 회로 형태를 도시한 회로도.

도 7은 도 1에서 2단 컬럼 증폭기의 구체적인 회로 형태를 도시한 회로도.

도 8은 본 발명의 고효율 전력 증폭기에 관한 N단 컬럼 증폭기의 기본 구성을 도시한 회로도.

도 9는 본 발명의 고효율 전력 증폭기가 가진 이론 소비 전력을 종래의 B급 증폭기와 비교하여 도시한 그래프.

〈도면의 주요 부분에 대한 부호의 설명〉

1, 2 : 전원 레일용 전원 라인(1: Vcc 라인, 2: GND 라인)

3 : 중간 전원 라인

4 : 전원 분압 회로

SW1∼SW4 : 전환 회로

11 : 제1 BTL 증폭기

12 : 제2 BTL 증폭기

RL-1 : 제1 부하 회로

RL-2 : 제2 부하 회로

본 발명의 전력 증폭 회로는 전원 전위가 공급되는 전원 라인 및 접지 전위가 공급되는 전원 라인으로 이루어지는 한 쌍의 전원 레일과, 상기 전원 레일 사이의 전원 전압을 복수 개(N)로 분할하고, 전원 전위측으로부터 접지 전위측의 순으로 단계적으로 낮아지는 제1 내지 제(N-1) 분압 전위를 출력하기 위한 전원 분압 회로와, 상기 제1 내지 제(N-1) 분압 전위가 대응하여 공급되는 (N-1)개의 중간 전원 라인과, 상기 전원 분압 회로에 의한 전압 분할수(N)와 동일한 수로 설치되며, 각각 대응하여 제1 채널 내지 제N 채널의 신호가 입력되고, 각각 출력 브리지 회로를 갖는 제1 내지 제N BTL 증폭기와, 상기 제1 내지 제N BTL 증폭기의 각 출력 바이어스 전위로서, 각각 대응하여 상기 전원 전위 내지 제(N-1) 분압 전위보다 낮고, 동시에, 제1 분압 전위 내지 접지 전위보다 높은 중간 전압을 설정하는 바이어스 설정 회로와, 상기 각 BTL 증폭기에 대응하여 설치되며 각 BTL 증폭기의 무신호 입력시에는 상기 제1 내지 제N BTL 증폭기의 각 출력 브리지 회로를 대응하여 상기 전원 전위 내지 제(N-1) 분압 전위와 상기 제1 분압 전위 내지 접지 전위 사이에 접속하고 상기 각 BTL 증폭기의 출력 전압의 레벨의 증대에 따라 대응하는 각 출력단 트랜지스터의 동작 전원 전압이 단계적으로 차례로 커지도록 각 출력 브리지 회로의 접속 지점의 전압을 실질적으로 전환하여 상기 전원 레일 사이에 있어서의 출력 브리지 회로의 컬럼 단수를 단계적으로 차례로 크게 하는 전환 회로와, 상기 각 BTL 증폭기의 차동 출력 신호 파형을 대응하는 입력 신호 파형과 비례시켜서 각 BTL 증폭기의 순간 차동 이득을 거의 일정하게 유지하기 위한 회로를 구비하는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다.

도 1은 본 발명의 고효율 전력 증폭기에 관한 2단 컬럼 증폭기의 기본 구성을 도시하는 회로도이다.

도 1에 도시된 2단 컬럼 증폭기는 각각 출력단 트랜지스터가 브리지 접속된 출력 브리지 회로를 갖는 BTL(브리지 접속 부하; Bridge Tied Load 또는 평형트랜스리스; Balanecd Transless)형 2개의 증폭기를 구비한다.

이 경우, 상기 2개의 BTL 증폭기는 상관이 비교적 높은 오디오 신호, 예컨대 카 스테레오의 좌측 채널의 신호와 우측 채널의 신호가 입력되는 것으로, 본 형태에서는 제1 BTL 증폭기(11)에 B채널(ch. B)을 할당하고, 제2 BTL 증폭기(12)에 A채널(ch. A)을 할당하고 있다.

그리고, 상기 2개의 BTL 증폭기는 각 출력 브리지 회로가 전원 레일 사이에 스택(컬럼) 접속되거나 또는 각 출력 브리지 회로가 전원 레일 사이에 각각 독립적으로 접속되도록 전환하여 접속된다.

즉, 도 1에 있어서, 1은 전원 전위 Vcc가 공급되는 전원 라인(Vcc 라인), 2는 접지 전위 GND가 공급되는 전원 라인(접지 라인, GND 라인)이며, 이들은 전원 레일을 형성하고 있다.

3은 중간 전원 라인, 4는 전원 분압 회로이며, 전원 분압 회로(4)에 의해 상기 전원 레일 사이의 전원 전압을 2분할(이 실시 형태에서는 균등하게 분할)하여 생성한 분압 전위가 중간 전원 라인(3)에 공급된다.

그리고, 전원 분압 회로(4)에 의한 전압 분할수와 동일한 수의 BTL 증폭기[도면 중에서 아래쪽의 제1 BTL 증폭기(11)와 위쪽의 제2 BTL 증폭기(12)]가 설치된다.

전환 회로(SW1∼SW4)는 상기 각 BTL 증폭기의 각 출력 브리지 회로에 대응하여 설치되어 있고, 대응하는 BTL 증폭기의 출력 전압 레벨의 증대에 따라 각 출력 브리지 회로의 동작 전원 전압이 단계적으로 커지도록, 각 출력 브리지 회로의 접속 지점의 전원 라인을 실질적으로 전환하도록 구성되어 있다.

이 경우, 대응하는 BTL 증폭기의 출력 전압의 레벨이 중간 전원 라인(3)을 기준으로 한 임계치를 초과했을 때에 대응하는 BTL 증폭기의 출력 브리지 회로의 아래쪽(저전위측)의 출력단 트랜지스터 또는 위쪽(고전위측)의 출력단 트랜지스터를 상기 임계치를 초과한 쪽의 1단 옆의 전위를 갖는 전원 라인으로 전환하여 접속하도록 전환한다. 이 전환은 신호의 순간 레벨에 따라 실시간으로 행해진다.

본 형태의 전환 회로(SW1∼SW4)는 각 BTL 증폭기의 무신호시 및 소신호시에는 제2 BTL 증폭기(12)의 출력 브리지 회로를 Vcc 라인(1)과 중간 전원 라인(3) 사이에 접속하고, 제1 BTL 증폭기(11)의 출력 브리지 회로를 중간 전원 라인(3)과 GND 라인(2) 사이에 접속한다. 이 경우, 중간 전원 라인(3)은 2개의 BTL 증폭기에 공통으로 사용되고 있다.

그러나, 각 BTL 증폭기의 대신호시에는 제2 BTL 증폭기(12) 및 제1 BTL 증폭기(11)의 각 출력 브리지 회로를 각각 전원 레일 사이에 접속하도록 전환한다.

또, 상기 전원 분압 회로(4)는 전원 레일 사이에 2개의 저항 소자(Ra, Rb)가 직렬로 접속된 저항 분압 회로와, 이 저항 분압 회로의 분압 노드로부터 바이어스가 공급되고, 출력단에 푸시풀형 에미터 폴로워 회로를 갖는 버퍼 회로(Buf)로 이루어진다. 상기 에미터 폴로워 회로는 전원 레일 사이에 접속되어 있고, 그 출력 노드에 중간 전원 라인(3)이 접속되어 있다.

또, 상기 제1 BTL 증폭기(11)의 한 쌍의 출력 노드의 DC 바이어스 전위로서, GND 라인(2)의 전위보다 높고, 동시에 중간 전원 라인(3)의 전위(Vcc/2)보다 낮은 제2 중간 전압(예컨대, Vcc/2와 GND 사이의 거의 중간점인 Vcc/4)을 설정하며, 상기 제2 BTL 증폭기(12)의 한 쌍의 출력 노드의 DC(직류) 바이어스 전위로서, 중간 전원 라인(3)의 전위(Vcc/2)보다 높고, 동시에 Vcc 라인(1)의 전위보다 낮은 제1 중간 전압(예컨대, Vcc/2와 Vcc 사이의 거의 중간점인 3Vcc/4)을 설정하기 위한 바이어스 설정 회로(도시하지 않음)가 설치되어 있다.

또한, 상기 각 BTL 증폭기의 차동 출력 신호 파형을 대응하는 입력 신호 파형과 비례시켜서 각 BTL 증폭기의 순간 차동 이득을 거의 일정하게 유지하기 위한 회로(도시하지 않음)가 설치되어 있다.

이상의 구성은 전력 증폭기용 IC에 내장되어 있고, 제2 BTL 증폭기(12)의 한 쌍의 출력 노드(N1, N2)에 접속되어 있는 한 쌍의 외부 단자(도시하지 않음) 사이에 스피커(SP-1)의 구동 코일이 부하 회로(RL-1)로서 외부 접속되고, 제1 BTL 증폭기(11)의 한 쌍의 출력 노드(N3, N4)에 접속되어 있는 한 쌍의 외부 단자(도시하지 않음) 사이에 스피커(SP-2)의 구동 코일이 부하 회로(RL-2)로서 외부 접속된다.

도 2는 도 1의 2단 컬럼 증폭기의 소신호시(소신호 모드), 대신호시(대신호모드)에 있어서의 각 BTL 증폭기의 출력 신호의 전류 경로를 도시하고 있다.

도 2에 있어서, 열 방향을 소신호시와 대신호시로 나누고, 행 방향을 3개의 입력 신호 조건으로 나누어 6가지의 조합에 대해서 전류 경로를 도시하고 있다.

3개의 입력 신호 조건은 채널 A의 신호와 채널 B의 신호가 동일한 진폭이고 동위상(A=B), A의 신호와 B의 신호가 동일 진폭이고 역위상(A=-B), A의 신호만(A only)이다. 또, 도 2 중에서 동작에 기여하지 않는 차단 상태의 전력용 트랜지스터는 도시하지 않는다.

도 3의 (a), (b), (c)는 도 1의 2단 컬럼 증폭기의 소신호시에 있어서 동작 파형의 한 가지 실시 형태를 도시하고 있고, 도 3의 (a)는 제2 BTL 증폭기의 한 쌍의 출력 노드의 이론적인 전압 파형, 도 3의 (b)는 제1 BTL 증폭기의 한 쌍의 출력 노드의 이론적인 전압 파형, 도 3의 (c)는 실제 스피커의 구동 코일에 인가되는 차동 출력 전압 파형이다.

도 4의 (a), (b), (c)는 도 1의 2단 컬럼 증폭기의 대신호시에 있어서 동작 파형의 한 가지 실시 형태를 도시하고 있고, 도 4의 (a)는 제2 BTL 증폭기의 한 쌍의 출력 노드의 이론적인 전압 파형, 도 4의 (b)는 제1 BTL 증폭기의 한 쌍의 출력 노드의 이론적인 전압 파형, 도 4의 (c)는 실제 스피커의 구동 코일에 인가되는 차동 출력 전압 파형이다.

다음에, 도 1의 2단 컬럼 증폭기의 동작의 개요에 대해서 도 2 내지 도 4를 참조하여 설명한다.

도 1의 2단 컬럼 증폭기에 있어서, 제1 BTL 증폭기(11)의 한 쌍의 출력노드(N3, N4)에 인가되는 DC 바이어스 전위는 Vcc/4, 제2 BTL 증폭기(12)의 한 쌍의 출력 노드(N1, N2)에 인가되는 DC 바이어스 전위는 3Vcc/4이다.

각 BTL 증폭기는 무신호 입력시 및 소신호 입력시에는 실질적으로 동작 전원 전압이 Vcc/2인 BTL 증폭기로서 동작한다. 이 때, 채널 A의 신호와 채널 B의 신호가 동상(同相)일 때에는 BTL 증폭기의 출력 신호 전류의 경로는 도 2 중의 상단 좌측란에 도시된 바와 같이 되고, 채널 A의 신호와 채널 B의 신호가 역상일 때에는 BTL 증폭기의 출력 신호 전류의 경로는 도 2 중의 중단 좌측란에 도시된 바와 같이 되며, 채널 A가 소신호·채널 B가 무신호일 때에는 BTL 증폭기의 출력 신호 전류의 경로는 도 2 중의 하단 좌측란에 도시된 바와 같다.

전술한 바와 같이, 각 BTL 증폭기가 실질적으로 동작 전원 전압이 Vcc/2인 BTL 증폭기로서 동작할 때, 각 BTL 증폭기의 동작 전류의 차(ΔI)는 전원 분압 회로(4)의 버퍼 회로(Buf)에서 흡수된다.

그러나, 각 BTL 증폭기는 대신호시에는 동작 전원 전압이 Vcc인 BTL 증폭기로서 동작한다. 이 때, 채널 A의 신호와 채널 B의 신호가 대신호이고 동상일 때에는 BTL 증폭기의 출력 신호 전류 경로는 도 2 중 상단 우측란에 도시된 바와 같고, 채널 A의 신호와 채널 B의 신호가 역상일 때에는 BTL 증폭기의 출력 신호 전류 경로는 도 2 중 중단 우측란에 도시된 바와 같으며, 채널 A가 대신호, 채널 B가 무신호일 때에는 BTL 증폭기의 출력 신호 전류 경로는 도 2 중 하단 우측란에 도시된 바와 같다.

도 1의 2단 컬럼 증폭기에 의하면, 최적 신호 레벨, 위상(소신호 모드에서의논 클립(non-clip) 최대 진폭시, 또한 모든 BTL 증폭기가 동상 또는 역상·동레벨 출력)에 있어서, 이론 전력 효율은 종래의 B급 증폭기의 2배로 개선되고, 이론 소비 전력(발열)은 최선치이며, 종래의 B급 증폭기의 약 1/5.7로 대폭 감소되는 것이 후술하는 계산으로부터 밝혀진다.

〈제1 실시 형태〉(2단 컬럼 증폭기)

도 5 내지 도 7은 도 1의 2단 컬럼 증폭기의 구체적인 회로 형태를 도시하고 있고, 도 1 중의 전원 분압 회로(4), 제2 BTL 증폭기(12), 제1 BTL 증폭기(11)를 대응하여 도 5, 도 6 및 도 7에 도시하고 있다.

도 5 내지 도 7에 있어서, 전원 분압 회로(4)는 전원 레일 사이에 접속된 4개의 저항 소자(R18, R19, R35, R36)와, 이 4개의 저항 소자 중 3개의 분압 노드가 대응하여 바이어스로서 공급되는 3개의 버퍼 증폭기(Buf1, Buf2, Buf3)로 이루어지고, 3개의 분압 전위(Vcc/4, Vcc/2, 3Vcc/4)를 생성한다.

그리고, 분압 전위(Vcc/4)를 제1 BTL 증폭기(11)의 DC 출력 바이어스로서 공급하고, 분압 전위(Vcc/2)를 중간 전원 라인(3)으로 공급하고, 분압 전위(3Vcc/4)를 제2 BTL 증폭기(12)의 DC 출력 바이어스로서 공급한다. 따라서, 상기 전원 분압 회로(4)는 바이어스 설정 회로를 겸용하고 있다.

또, 상기 버퍼 증폭기(Buf1)의 출력부의 에미터 폴로워는 NPN 트랜지스터(Q31) 및 PNP 트랜지스터(Q32)로 이루어지고, 버퍼 증폭기(Buf2)의 출력부의 에미터 폴로워는 NPN 트랜지스터(Q33) 및 PNP 트랜지스터(Q34)로 이루어지며, 버퍼 증폭기(Buf3)의 출력부의 에미터 폴로워는 NPN 트랜지스터(Q35) 및 PNP 트랜지스터(Q36)로 이루어진다.

또한, 각 버퍼 증폭기(Buf1, Buf2, Buf3)의 출력 노드를 필요에 따라 외부 단자에 접속하고, 이 외부 단자에 저주파 신호를 바이패스(측로)하기 위한 커패시터를 외부 접속하면, 동작의 안정화를 도모할 수 있게 된다.

특히, 분압 전위(Vcc/2)를 공급하기 위한 중간 전원 라인(3)을 외부 단자(Ref)에 접속하고, 이 외부 단자(Ref)에 대용량의 바이패스용 커패시터(C5)를 외부 접속한 경우는, 전원 효율이 더욱 향상되기 때문에 바람직하다. 이 이유는 순간적인 오차 전류(ΔI)를 상기 커패시터(C5)가 흡수하여 충전, 방전함으로써, 버퍼 증폭기(Buf2)에 소비되는 불필요한 전류가 줄기 때문이다.

제2 BTL 증폭기(12)에 있어서, IN-1은 입력 신호(A)가 입력되는 입력 단자, Gm1은 입력 신호(A)가 비반전 입력 노드(+)에 입력되고, 반전 입력 노드(-)에 바이어스 전압(VB1)이 입력되는 gm 증폭기이며, 상기 한 쌍의 입력 노드(+), (-) 사이에 저항 소자(R1)가 접속되어 있다.

Gm2는 상기 gm 증폭기(Gm1)의 출력측에 접속된 gm 증폭기, Gm3 및 Gm4는 상기 gm 증폭기(Gm2)의 출력측에 각각 접속되어 있는 gm 증폭기이다.

PNP 트랜지스터(Q1, Q2)는 상기 gm 증폭기(Gm3)의 출력측에서 달링턴 접속되어 있는 출력 구동 제어용 PNP 트랜지스터, C1은 상기 트랜지스터(Q2)의 콜렉터와 상기 트랜지스터(Q1)의 베이스 사이에 접속되어 있는 부궤환용 커패시터이다.

NPN 트랜지스터(Q7) 및 PNP 트랜지스터(Q8)는 상기 트랜지스터(Q2)에 의해 구동 제어되는 상보 극성의 출력단 구동용 트랜지스터이다.

Q3 및 Q4는 상기 출력단 구동용 트랜지스터(Q7, Q8)의 각 베이스 사이에 직렬로 접속된 온도 특성 보상용 다이오드(다이오드 접속된 트랜지스터), I1은 상기 다이오드(Q3, Q4)에 직렬로 접속된 전류원이다.

또한, PNP 트랜지스터(Q30, Q27)는 상기 gm 증폭기(Gm4)의 출력측에서 달링턴 접속되어 있는 출력 구동 제어용 트랜지스터이고, C2는 상기 트랜지스터(Q27)의 콜렉터와 상기 트랜지스터(Q30)의 베이스 사이에 접속되어 있는 부궤환용 커패시터이다.

NPN 트랜지스터(Q23) 및 PNP 트랜지스터(Q22)는 상기 트랜지스터(Q27)에 의해 구동 제어되는 상보 극성의 출력단 구동용 트랜지스터이다. Q28 및 Q29는 상기 출력단 구동용 트랜지스터(Q23, Q22)의 각 베이스 사이에 직렬로 접속된 온도 특성 보상용 다이오드, 12는 상기 다이오드(Q28, Q29)에 직렬로 접속된 전류원이다.

PNP 트랜지스터(Q14, Q11, Q17, Q20) 및 NPN 트랜지스터(Q15, Q16)는 출력 브리지 회로를 형성하는 출력단 전력용 트랜지스터로서, BTL 증폭기의 소신호 입력시와 대신호 입력시에서 다른 출력 브리지 회로를 형성하도록 접속되어 있다.

즉, Vcc 라인(1)과 Vcc/2의 중간 전원 라인(3) 사이에 전력용 트랜지스터(Q14, Q11)가 직렬로 접속되어 있고, 전원 레일 사이에 전력용 트랜지스터(Q14, Q15)가 직렬로 접속되어 있다.

또한, Vcc 라인(1)과 Vcc/2의 중간 전원 라인(3) 사이에는 전력용 트랜지스터(Q17, Q20)가 직렬로 접속되고, 전원 레일 사이에 전력용 트랜지스터(Q17, Q16)가 직렬로 접속되어 있다.

상기 Q14와 Q11, Q15와의 접속 노드[제1 출력 노드(N1)] 및 Q17과 Q20, Q16과의 접속 노드[제2 출력 노드(N2)], 즉, 출력 브리지 회로의 한 쌍의 출력 노드에는 대응하여 한 쌍의 외부 단자(T1, T2)가 접속되어 있다.

상기 전력용 트랜지스터(Q11, Q15)는 BTL 증폭기의 소신호 입력시와 대신호 입력시에 대응하여 선택적으로 동작 가능 상태로 제어되는 동시에 신호 입력에 따른 구동 신호가 공급되는 것으로, 이들 트랜지스터(Q11, Q15)에 공통으로 접속되어 있는 트랜지스터(Q14)는 항상 동작 가능 상태로 제어되는 동시에 신호 입력에 따른 구동 신호가 공급된다.

또한, 전력용 트랜지스터(Q20, Q16)는 BTL 증폭기의 소신호 입력시와 대신호 입력시에 대응하여 선택적으로 동작 가능 상태로 제어되는 동시에 구동 신호가 공급되는 것으로, 이들 트랜지스터(Q20, Q16)에 공통으로 접속되어 있는 트랜지스터(Q17)는 항상 동작 가능 상태로 제어되는 동시에 신호 입력에 따른 구동 신호가 공급된다.

바꾸어 말하면, 전술한 바와 같이 소신호 입력시와 대신호 입력시에 대응하여 전력용 트랜지스터쌍[(Q11, Q20), (Q15, Q16)]을 선택적으로 동작 가능 상태로 제어함으로써, 소신호 입력시에는 Q14, Q11, Q17, Q20이 대응하여 제1 변 내지 제4 변을 형성하는 출력 브리지 회로를 선택적으로 사용하고, 대신호 입력시에는 Q14, Q15, Q17, Q16이 대응하여 제1 변 내지 제4 변을 형성하는 출력 브리지 회로를 선택적으로 사용하게 된다.

한편, R10, Rl2, R15, R14는 출력 브리지 회로의 한 쌍의 출력 노드에 상기3Vcc/4의 DC 바이어스 전위를 공급하기 위한 저항 소자이다.

여기서, R10, R12는 3Vcc/4의 DC 바이어스 전위와 출력 브리지 회로의 한 쌍의 출력 노드중 제1 출력 노드(N1) 사이에 직렬로 접속되어 있다.

또한, R15, R14는 상기 3Vcc/4의 DC 바이어스 전위와 출력 브리지 회로의 한 쌍의 출력 노드중 제2 출력 노드(N2) 사이에 직렬로 접속되어 있다.

또, 상기 R10, R12의 직렬 접속 노드는 상기 출력단 구동용 트랜지스터(Q7, Q8)의 직렬 접속 노드에 접속되고, 상기 R15, R14의 직렬 접속 노드는 상기 출력단 구동용 트랜지스터(Q23, Q22)의 직렬 접속 노드에 접속되어 있으며, 바꾸어 말하면, 출력 브리지 회로의 한 쌍의 출력 노드의 전위는 출력단 구동용 트랜지스터(Q7, Q8 및 Q23, Q22)에 부궤환 접속되어 있다.

또한 R9, R8, R16, R17은 BTL 증폭기(12)의 차동 출력 신호를 상기 gm 증폭기(Gm3 및 Gm4)의 기준 입력 노드에 부궤환시키기 위한 부궤환용 저항 소자이다.

여기서, 저항 소자(R9, R8)는 출력 브리지 회로의 제1 출력 노드(N1)와 3Vcc/4의 DC 바이어스 전위 사이에 직렬로 접속되어 있고, 이 R9, R8의 직렬 접속 노드가 gm 증폭기(Gm3)의 반전 입력 노드 (-)에 접속되어 있다. 또한, 저항 소자(R16, R17)는 출력 브리지 회로의 제2 출력 노드(N2)와 3Vcc/4의 DC 바이어스 전위 사이에 직렬로 접속되어 있고, 이 R16, R17의 직렬 접속 노드가 gm 증폭기(Gm4)의 반전 입력 노드 (-)에 접속되어 있다.

또, 제2 BTL 증폭기(12)의 차동 출력 신호 파형을 입력 단자(IN-1)의 입력 신호 파형과 비례시켜서 제2 BTL 증폭기(12)의 순간 차동 이득을 거의 일정하게 유지하기 위한 회로로서, 본 형태에서는 저항 소자(R2 내지 R5)로 이루어지는 제1 차동 부궤환 회로(DNF1)가 설치되어 있다.

여기서, 저항 소자(R2, R4)는 출력 브리지 회로의 한 쌍의 출력 노드와 gm 증폭기(Gm2)의 한 쌍의 입력 노드 사이에 접속되어 있고, 저항 소자(R3, R5)는 상기 gm 증폭기(Gm2)의 한 쌍의 입력 노드와 3Vcc/4의 DC 바이어스 전위 사이에 접속되어 있다.

그런데, 전술한 바와 같이 소신호시와 대신호시간에 대응하여 트랜지스터(Q11, Q15)를 선택적으로 온 상태로 제어하기 위해서 전환 회로(SW1)가 설치되어 있다.

이 전환 회로(SW1)로서, BTL 증폭기의 출력 전압(출력 진폭)을 그 BTL 증폭기의 출력단 트랜지스터에 접속되어 있는 중간 전원 라인(3)의 전압과 비교하여, 비교 결과에 따라 트랜지스터(Q11, Q15)의 한쪽을 동작 가능 상태로 제어하는 동시에 신호 입력에 따른 구동 신호를 공급하고, 다른쪽을 차단 상태로 설정하도록 바이어스를 공급하는 차동 회로가 이용되고 있다.

즉, 이 차동 회로는 차동 스위치용 PNP 트랜지스터(Q6, Q10), 다이오드(Q9) 및 그것에 커런트 미러 접속된 출력 구동 제어용 NPN 트랜지스터(Q5), 다이오드(Q12, Q13), 저항 소자(R11)로 이루어진다. 상기 차동 스위치용 트랜지스터(Q6, Q10)의 에미터 공통 접속 노드는 출력 구동 제어용 트랜지스터(Q8)의 콜렉터에 접속되어 있다.

상기 차동 스위치용 트랜지스터(Q6)의 베이스는 출력단 구동용 트랜지스터(Q11)의 콜렉터[Vcc/2의 중간 전원 라인(3)]에 접속되어 있고, 상기 트랜지스터(Q10)의 베이스는 레벨 시프트용 다이오드(Q12)를 통해 순방향으로 출력 브리지 회로의 제1 출력 노드(N1)에 접속되어 있다.

그리고, 상기 트랜지스터(Q6)의 콜렉터는 상기 다이오드(Q9)를 통해 순방향으로 GND 라인에 접속되어 있다. 또한, 상기 트랜지스터(Q5)는 베이스가 다이오드(Q9)의 애노드(콜렉터·베이스 접속 노드)에 접속되고, 에미터가 GND 라인에 접속되어 있다[즉, 다이오드(Q9)에 대하여 커런트 미러 접속되어 있음]. 그리고, 상기 트랜지스터(Q5)의 콜렉터는 소신호 구동 전력용 트랜지스터(Q11)의 베이스에 접속되어 있다.

또한, 상기 차동 스위치용 트랜지스터(Q10)는 콜렉터가 대신호 구동용 전력용 트랜지스터(Q15)의 베이스에 접속되어 있고, 베이스가 저항 소자(R11)를 통해 GND 라인에 접속되는 동시에, 다이오드(Q13)를 통해 역방향으로 출력 브리지 회로의 제1 출력 노드에 접속되어 있다.

한편, 전술한 바와 같이 소신호시와 대신호시에 대응하여 트랜지스터(Q20, Q16)를 선택적으로 온 상태로 제어하기 위해서 전환 회로(SW2)가 설치되어 있고, 이 전환 회로(SW2)도 전환 회로(SW1)에 준하여 구성된 차동 회로가 이용되고 있다.

이 전환 회로(SW2)의 차동 회로는 차동 스위치용 PNP 트랜지스터(Q24, Q21), 다이오드(Q25) 및 그것에 커런트 미러 접속된 출력 구동 제어용 NPN 트랜지스터(Q26), 다이오드(Q18, Q19), 저항 소자(R13)로 이루어지고, 차동 스위치용 트랜지스터(Q24, Q21)의 에미터 공통 접속 노드는 상기 출력 구동 제어용 트랜지스터(Q22)의 콜렉터에 접속되어 있다.

상기 구성의 각 전환 회로(SW1, SW2)는 BTL 증폭기의 출력 전압의 레벨이 Vcc/2의 중간 전원 라인을 기준으로 한 규정된 임계치를 초과했을 때에, 상기 임계치를 초과한 쪽의 1단 옆의 전위를 갖는 1개의 전원 라인[본 형태에서는 GND 라인(2)]에 출력 브리지 회로의 아래쪽의 출력단 트랜지스터를 실질적으로 접속하는 동시에, 출력단 트랜지스터의 구동 전류를 전환하는 역할을 갖고 있다.

한편, 제1 BTL 증폭기(11)는 입력 신호(B)가 입력되는 입력 단자(IN-2), gm 증폭기(Gm5∼Gm8), 달링턴 접속된 출력 구동 제어용 NPN 트랜지스터(Q36, Q38, Q62, Q56), 부궤환용 커패시터(C3, C4), 출력단 구동용 PNP 트랜지스터(Q42) 및 NPN 트랜지스터(Q43), PNP 트랜지스터(Q55) 및 NPN 트랜지스터(Q54), 온도 특성 보상용 다이오드(Q40, Q41, Q58, Q59), 전류원(I3, I4), 출력단의 PNP 트랜지스터(Q48, Q47, Q49, Q50) 및 NPN 트랜지스터(Q46, Q51), 출력 DC 바이어스 공급용 저항 소자(R29, R30, R32, R31), 부궤환용 저항 소자(R28, R27, R33, R34), 제2 차동 부궤환 회로(DNF2)(저항 소자 R21∼R24), 전환 회로(SW3, SW4) 등으로 이루어지고, 한 쌍의 출력 노드(N3, N4)에 대응하여 한 쌍의 외부 단자(T3, T4)가 접속되어 있다.

초단의 gm 증폭기(Gm5)의 한 쌍의 입력 노드 (+), (-)에는 대응하여 입력 신호(B) 및 바이어스 전압(VB2)이 공급되고, 상기 한 쌍의 입력 노드(+), (-) 사이에는 저항 소자(R20)가 접속되어 있다.

제1 BTL 증폭기(11)의 구성은 상기 한 제2 BTL 증폭기(12)의 구성과 기본적으로는 같지만, 전환 회로(SW3, SW4)등의 구성이 다르다. 이 이유는 현상의 공정의 제한에 의해, 베이스 에미터 사이의 역내압이 큰 V-PNP 트랜지스터((Q35, Q39), (Q57, Q6C))를 차동 스위치로 사용하고 있기 때문이다.

즉, 전환 회로(SW3)는 차동 스위치용 PNP 트랜지스터(Q35, Q39), 출력단 구동용 NPN 트랜지스터(Q44), 다이오드(Q37, Q45)로 이루어지고, 상기 차동 스위치용 트랜지스터(Q39, Q35)의 에미터 공통 접속 노드와 Vcc 라인(1) 사이에는 상기 전류원(I3)이 접속되어 있다.

그리고, 상기 차동 스위치용 트랜지스터(Q39)는 베이스가 레벨 시프트용 다이오드(Q45)를 통해 순방향으로 출력 브리지 회로의 제1 출력 노드(N3)에 접속되고, 콜렉터가 상기 출력단 구동용 트랜지스터(Q43)의 베이스에 접속되어 있다. 그리고, 상기 출력단 구동용 트랜지스터(Q43)의 콜렉터가 소신호 구동 전력용 트랜지스터(Q47)의 베이스에 접속되어 있다.

또한, 상기 차동 스위치용 트랜지스터(Q35)는 베이스가 소신호 구동 전력용 트랜지스터(Q47)의 에미터[Vcc/2의 중간 전원 라인(3)]에 접속되고, 콜렉터가 다이오드(Q37)를 통해 순방향으로 상기 온도 특성 보상용 다이오드(Q40, Q41)의 직렬 접속 노드에 접속되며, 동시에 출력단 구동용 트랜지스터(Q44)의 베이스에 접속되어 있다. 이 출력단 구동용 트랜지스터(Q44)는 에미터가 상기 출력단 구동용 트랜지스터(Q42, Q43)의 직렬 접속 노드에 접속되어 있고, 콜렉터가 대신호 구동용의 전력용 트랜지스터(Q48)의 베이스에 접속되어 있다.

한편, 전술한 바와 같이 소신호시와 대신호시에 대응하여 전력용 트랜지스터(Q49, Q50)를 선택적으로 온 상태로 제어하기 위한 전환 회로(SW4)는 상기 전환 회로(SW3)에 준하여 차동 스위치용 PNP 트랜지스터(Q57, Q60), 출력단 구동용 NPN 트랜지스터(Q53), 다이오드(Q61, Q52)에 의해 구성되어 있고, 상기 차동 스위치용 트랜지스터(Q57, Q60)의 에미터 공통 접속 노드와 Vcc 라인(1) 사이에는 상기 전류원(I4)이 접속되어 있다.

상기 각 전환 회로(SW3, SW4)는 BTL 증폭기의 출력 전압의 레벨이 Vcc/2의 분압 전위가 공급되는 중간 전원 라인(3)을 기준으로 한 규정의 임계치를 초과했을 때에, 상기 임계치를 초과한 쪽의 1단 옆의 전위를 갖는 1개의 전원 라인[본 형태에서는 Vcc 라인(1)]에 출력 브리지 회로의 위쪽의 출력단 트랜지스터를 실질적으로 접속하는 동시에, 출력단 트랜지스터의 구동 전류를 전환하는 역할을 갖고 있다.

바꾸어 말하면, 도 5의 2단 컬럼 증폭기에 있어서의 4개의 전환 회로(SW1∼SW4)는 각 BTL 증폭기의 출력 전압의 레벨의 증대에 따라 각 출력 브리지 회로의 동작 전원 전압이 단계적으로 커지도록, 출력 브리지 회로의 접속 지점의 전원 라인을 실질적으로 전환하여 전원 레일 사이에서의 BTL 증폭기의 출력 브리지 회로의 컬럼 단수를 단계적으로 크게 하도록 제어하는 동시에, 출력단 트랜지스터의 구동 전류를 전환하는 역할을 갖고 있다.

다음에, 도 5의 2단 컬럼 증폭기의 동작 원리에 대해서 도 2 내지 도 4를 참조하면서 상세히 기술한다.

우선, 제2 BTL 증폭기의 동작에 대해서 설명한다.

입력 단자(IN-1)의 입력 신호(A)는 gm 증폭기(Gm1)로 증폭되고, 또 gm 증폭기(Gm2)에 의해 증폭되어 차동 신호로서 gm 증폭기(Gm3) 및 gm 증폭기(Gm4)에 입력한다.

gm 증폭기(Gm3)의 출력 신호는 달링턴 접속된 트랜지스터(Q1, Q2)를 거쳐서 출력단 구동용 트랜지스터(Q7, Q8)에 입력된다. 상기 출력단 구동용 트랜지스터(Q7)는 출력단의 전력용 트랜지스터(Q14)를 구동하고, 출력단 구동용 트랜지스터(Q8)는 출력단 전력용 트랜지스터(Q11 또는 Q15)를 구동한다.

gm 증폭기(Gm4)의 출력 신호는 달링턴 접속된 트랜지스터(Q30, Q27)를 거쳐서 출력단 구동용 트랜지스터(Q23, Q22)에 입력된다. 상기 출력단 구동용 트랜지스터(Q23)는 출력단 전력용 트랜지스터(Q17)를 구동하고, 출력단 구동용 트랜지스터(Q22)는 출력단 전력용 트랜지스터(Q20 또는 Q16)를 구동한다.

이것에 의해, 출력 브리지 회로의 좌변측과 우변측은 극성이 반전하고 있는 신호에 의해 대칭적으로 구동되어 BTL 증폭기의 동작이 행해진다.

이 때, 상기 출력단 전력용 트랜지스터(Q11, Q15)를 전환하여 사용하기 위한 차동 회로(스위치 회로 SW1)에 있어서, 차동 스위치를 이루는 트랜지스터(Q6, Q10)는 출력 브리지 회로의 제1 출력 노드(N1)의 전압이 Vcc/2보다 높을 때에는 Q6이 온, Q10이 오프가 되고, 소신호 전력용 트랜지스터(Q11)에 구동 전류를 공급한다.

그리고, 제1 출력 노드(N1)의 전압이 강하하여 Vcc/2에 접근하면, Q6이 오프, Q10이 온이 되고, 구동 전류의 공급 지점을 소신호 전력용 트랜지스터(Q11)에서 대신호 전력용 트랜지스터(Q15)로 전환한다. 이 경우, 레벨 시프터용 다이오드(Q13)는 소신호 전력용 트랜지스터(Q11)가 포화하기 전에 차동 스위치를전환하는 역할을 갖는다.

전술한 바와 같이, 상기 출력단 전력용 트랜지스터(Q20, Q16)를 전환하여 사용하기 위한 차동 회로(스위치 회로 SW2)에 있어서, 차동 스위치를 이루는 트랜지스터(Q24, Q21)는 출력 브리지 회로의 제2 출력 노드(N2)의 전압이 Vcc/2보다 높을 때에는 Q24가 온, Q21이 오프가 되고, 소신호 전력용 트랜지스터(Q20)에 구동 전류를 공급한다.

그리고, 제2 출력 노드(N2)의 전압이 강하하여 Vcc/2에 접근하면, Q24가 오프, Q21이 온이 되며, 구동 전류의 공급 지점을 소신호 전력용 트랜지스터(Q20)에서 대신호 전력 트랜지스터(Q16)로 전환한다. 이 경우, 레벨 시프터용 다이오드(Q19)는 소신호 전력 트랜지스터(Q20)가 포화하기 전에 차동 스위치를 전환하는 역할을 갖는다.

다음에, 제1 BTL 증폭기(11)의 동작에 대해서 설명한다.

입력 단자(IN-2)의 입력 신호(B)는 gm 증폭기(Gm5)로 증폭되고, 또 gm 증폭기(Gm6)에 의해 증폭되어 차동 신호로서 gm 증폭기(Gm7) 및 gm 증폭기(Gm8)에 입력된다.

gm 증폭기(Gm7)의 출력 신호는 달링턴 접속된 트랜지스터(Q36, Q38)를 거쳐서 출력단 구동용 트랜지스터(Q42, Q43)에 입력된다. 상기 출력단 구동용 트랜지스터(Q42)는 출력단 전력 트랜지스터(Q46)를 구동하고, 출력단 구동용 트랜지스터(Q43)는 출력단 전력용 트랜지스터(Q47)를 구동한다. 그리고, 출력단 구동용 트랜지스터(Q44)는 출력단 전력용 트랜지스터(Q48)를 구동한다.

gm 증폭기(Gm8)의 출력 신호는 달링턴 접속된 트랜지스터(Q62, Q56)를 거쳐서 출력단 구동용 트랜지스터(Q55, Q54)에 입력된다. 상기 출력단 구동용 트랜지스터(Q55)는 출력단 전력용 트랜지스터(Q51)를 구동하고, 출력단 구동용 트랜지스터(Q54)는 출력단 전력용 트랜지스터(Q50)를 구동한다. 그리고, 출력단 구동용 트랜지스터(Q53)는 출력단 전력용 트랜지스터(Q49)를 구동한다.

이것에 의해, 출력 브리지 회로의 좌변측과 우변측은 극성이 반전하고 있는 신호에 의해 대칭적으로 구동되어 BTL 증폭기의 동작이 행해진다.

제1 BTL 증폭기의 동작은 기본적으로는 제2 BTL 증폭기의 동작과 동일하다. 즉, 상기 출력단 전력용 트랜지스터(Q47, Q48)를 전환하여 사용하기 위한 차동 회로(스위치 회로 SW3)에 있어서, 차동 스위치를 이루는 트랜지스터(Q39, Q35)는 출력 브리지 회로의 제1 출력 노드(N3)의 전압이 Vcc/2보다 낮을 때에는 Q39가 온, Q35가 오프가 되고, 소신호 전력용 트랜지스터(Q47)에 구동 전류를 공급한다.

그리고, 제1 출력 노드(N3)의 전압이 상승하여 Vcc/2에 접근하면, Q39가 오프, Q35가 온이 되고, 구동 전류의 공급 지점을 소신호 전력용 트랜지스터(Q47)에서 대신호 전력용 트랜지스터(Q48)로 전환한다.

전술한 바와 같이, 상기 출력단 전력용 트랜지스터(Q50, Q49)를 전환하여 사용하기 위한 차동 회로(스위치 회로 SW4)에 있어서, 차동 스위치를 이루는 트랜지스터(Q57, Q60)는 출력 브리지 회로의 제2 출력 노드(N4)의 전압이 Vcc/2보다 낮을 때에는 Q57이 온, Q60이 오프가 되고, 소신호 전력용 트랜지스터(Q50)에 구동 전류를 공급한다.

그리고, 제2 출력 노드(N4)의 전압이 상승하여 Vcc/2에 접근하면, Q57이 오프, Q60이 온이 되고, 구동 전류의 공급 지점을 소신호 전력용 트랜지스터(Q50)에서 대신호 전력용 트랜지스터(Q49)로 전환한다.

전술한 바와 같은 동작 원리에 의해, 출력 신호의 피크가 Vcc/2 미만일 때에는 도 2에 도시한 바와 같은 「소신호 모드」의 동작이 행해지고, 제2 BTL 증폭기(12)의 한 쌍의 출력 노드(N1, N2)의 신호, 제1 BTL 증폭기(11)의 한 쌍의 출력 노드(N3, N4)의 신호, 실제의 스피커에 인가되는 차동 출력 신호는 각각 대응하여 도 3의 (a), (b),(c)에 도시하는 바와 같은 파형이 된다.

이 때, 각 채널의 신호의 관계가 A=B, 또는 A=-B인 경우에는, 도 2중에 도시하는 화살표 방향으로 전원 Vcc로부터 A 채널, B 채널에 대응하는 전력용 트랜지스터를 전류가 흐르게 하고, 상하에 인접하는 각 증폭기의 동작 전류차(차전류)(ΔI)는 발생하지 않는다.

또, 도 2에는 신호의 반사이클의 전류 경로를 도시하고 있고, 역상이 되는 다음 반사이클에서는 도시하지 않는 반대측의 출력단 트랜지스터에 전류가 흐르고, 이러한 동작이 교대로 반복되어 스피커에 출력 전류가 공급된다.

이것에 대하여, 출력 신호의 피크가 Vcc/2 이상일 때에는 도 2에 도시하는 바와 같은 「대신호 모드」의 동작이 행해지고, 제2 BTL 증폭기(12)의 한 쌍의 출력 노드(N1, N2)의 신호, 제1 BTL 증폭기(11)의 한 쌍의 출력 노드(N3, N4)의 신호, 실제의 스피커에 인가되는 차동 출력 신호는 각각 대응하여 도 4의 (a), (b), (c)에 도시하는 바와 같은 파형이 된다.

즉, 출력 신호의 진폭 피크가 Vcc/2를 초과하고자 하면, A 채널측의 제2 BTL 증폭기(12)의 출력 브리지 회로의 아래쪽 트랜지스터가 소신호 구동 전력용 트랜지스터(Q11 또는 Q20)에서 대신호 구동 전력용 트랜지스터(Q15 또는 Q16)로 전환되고, B 채널측 제1 BTL 증폭기(11)의 출력 브리지 회로의 위쪽 트랜지스터가 소신호 구동 전력용 트랜지스터(Q47 또는 Q50)에서 대신호 구동 전력용 트랜지스터(Q48 또는 Q49)로 전환되며, 각각 실질적으로 전원 전위가 Vcc의 BTL 증폭기로서 동작하게 된다.

이 경우, B 채널측 제1 BTL 증폭기(11)의 출력 노드의 중심 바이어스 전위는 Vcc/4, A 채널측의 제2 BTL 증폭기(12)의 출력 노드의 중심 바이어스 전위는 3Vcc/4로 설정되어 있다.

이것은, 종래의 BTL 증폭기의 출력 노드의 중심 바이어스 전위인 Vcc/2로부터 오프셋하고 있고, 도 4의 (a), (b)에 도시한 파형과 같이, 출력 클립이 불평형이 되지만, BTL 출력에서 보면, 도 4의 (c)에 도시한 바와 같이 왜곡이 없는 파형이 된다.

또, 출력 신호의 진폭 피크가 Vcc/2를 초과하는 부분은 BTL 출력 신호의 한쪽 신호의 파형이 클립하기 때문에, 다른쪽 신호의 진폭을 2배로 하여 BTL 출력 신호 파형이 비뚤어지지 않도록 할 필요가 있다.

이 대책으로서는, 각 BTL 증폭기에 대응하여 차동 부궤환 회로(DNF1, DNF2)를 접속하고, 부하 양단으로부터 입력 증폭기로 차동 부궤환을 실시함으로써 비교적 간단하게 실현할 수 있다. 이것에 의해, 최종적으로 출력 파형의 상단과 하단이 쌍방 함께 클립할 때까지는 부하 양단의 신호 파형은 왜곡이 없는 파형이 된다.

다음에, 도 1, 도 5의 구성의 2단 컬럼 증폭기의 효과에 대해서 설명한다.

「소신호 모드」에서는 A 채널측에서 버린 전류가 B 채널측에서 다시 이용되게 되므로, 효율이 2배가 된다.

그리고, 「대신호 모드」에서는 출력 파형의 소신호 상당 부분이 효율 2배가 되고, Vcc/2를 초과하는 부분은 효율이 1배가 되므로, 신호 레벨에 의해 1 내지 2배의 효율 향상이 된다.

여기서, 효율이 2배라는 것은 동일 출력시의 전력 증폭기의 소비 전력(즉, 발열이)이 절반이 아니라, 절반 이하가 되는 것에 유의하기 바란다.

또한, 도 5의 2단 컬럼 증폭기에 있어서는, 전환 회로(SW1∼SW4)의 차동 스위치로서, 출력 전압을 Vcc/2과 직접 비교하도록 단순한 구성의 차동 증폭기를 사용하고 있기 때문에, 차동 스위치의 전환 속도가 고속이고, 출력 신호의 변화에 대한 스위칭의 지연은 실용상 무시할 수 있다. 이것은 종래의 SB급 증폭기에 있어서와 같이 스위칭의 타이밍 맞춤용으로 설치하고 있던 지연 회로를 생략할 수 있는 것을 의미한다.

도 9는 종래의 B급 증폭기, 본 발명에 따른 도 1, 도 5 및 후술하는 도 8의 전력 증폭기에 있어서, Vcc=14 V, 스피커의 부하 저항(RL-1, RL-2)이 각각 4Ω인 경우에 대해서, 후술하는 이론 해석에 기초하여 전력 증폭기의 소비 전력을 계산하여 그래프화한 것이다. 여기서, 횡축은 1채널당의 출력(W), 종축은 2채널분의 소비 전력이다.

도 9 중에서 동일 출력의 조건으로 비교하여 모든 출력 범위에서 소비 전력(발열)이 가장 많은 것이 B급 증폭기이다. 본 발명의 전력 증폭기의 경우는, 가장 호조건일 때(동상 또는 역상, 동일 진폭으로 출력 진폭이 Vcc/2일 때)에는 B급 증폭기에 비하여 증폭기의 이론 효율은 2배, 이론 소비 전력(발열)은 약 1/5.7이 되고 있는 것에 주목하기 바란다.

본 발명의 전력 증폭기에 있어서, 효율 개선이 보이지 않는 최악의 케이스, 즉, 도 2중의 최하단에 도시한 소신호시의 동작 전류가 모두 차전류(ΔI)가 되는 경우는, 양 채널 중 한쪽 채널(본 형태에서는 A 채널)만의 출력이 있고, 다른쪽 채널의 출력이 제로일 경우이지만, 이 때에는 B급 증폭기와 동등한 효율이 된다.

그러나, 이러한 최악의 경우는 실제의 스테레오 음원(音源)에서는 좀처럼 없는 경우이다. 그리고, 이 때에는 한쪽 채널(본 형태에서는 B 채널)의 증폭기가 전력을 소비하지 않는 모드로 되어 있기 때문에, 증폭 회로 시스템 전체의 발열은 종래의 B급 증폭기의 절반이며, 열문제에 데미지를 부여하지 않는다.

또한, 통상의 스테레오 음원에서는 좌우 양 채널 신호의 상관이 높은 이외에, 진폭의 피크에 대하여 평균적인 출력은 상당히 작으므로, 실용적으로도 종래의 B급 증폭기의 2배 가까운 효율의 향상이 예상되며, 발열의 대폭적인 감소가 가능하다.

전술한 바와 같은 좌우의 채널의 경우와 동일한 것을, 4채널 스테레오의 전후의 채널에 대해서도 말할 수 있다.

또한, 전단의 전치 증폭기단이나 전력용 트랜지스터의 구동단등은 전원 레일에 대하여 회로적으로 2단 컬럼이 곤란한 경우가 있지만, 이들 동작 전류는 전력용 트랜지스터의 동작 전류에 비하여 매우 적기 때문에, 효율에 대한 영향은 작다.

본원 발명자는 상기 본 발명의 고효율 전력 증폭기의 방식을 KB급(Keyed B-class) 증폭기로 칭하기로 하였다.

도 8은 본 발명의 고효율 전력 증폭기에 따른 N단 컬럼 KB급 증폭기의 기본 구성을 도시하는 블록도이다.

이 고효율 전력 증폭기는 N(2 이상의 임의 정수)조의 BTL 증폭기를 전원 레일에 대하여 스택(컬럼)한 것으로, 도 1에 도시한 BTL 증폭기의 2단 컬럼이 N단 컬럼으로 확장된 것이다.

즉, 도 8에 있어서, 1은 Vcc 라인, 2는 GND 라인이고, 이들은 전원 레일을 형성하고 있다.

전원 분압 회로(60)는 전원 레일 사이의 전원 전압을 복수(N)로 분할(본 에서는 균등하게 분할)하고, 접지 전위측으로부터 전원 전위의 순으로 단계적으로 높아지는 제1 내지 제(N-1) 분압 전위를 출력하기 위한 것이다.

31∼3(N-1)은 상기 제1 내지 제(N-1) 전원 분압 전위가 대응하여 공급되는 (N-1)개의 중간 전원 라인이다.

제1 BTL 증폭기(111) 내지 제N BTL 증폭기(11N)는 상기 전원 분압 회로(60)에 의한 전압 분할수(N)와 동수 설치되고, 도면 중 아래쪽의 제1 증폭 회로(111)로부터 도면중 위쪽의 제N 증폭 회로(11N)의 순으로 각각 대응하여 제1 채널 내지 제N 채널의 신호가 입력된다.

또한, 상기 제1 BTL 증폭기(111) 내지 제N BTL 증폭기(11N)의 각 출력 바이어스 전위로서, 각각 대응하여 제1 분압 전위 내지 전원 전위보다 낮고, 동시에, 접지 전위 내지 제(N-1) 분압 전위보다 높은 중간 전압을 설정하기 위한 바이어스 설정 회로(도시하지 않음)가 설치되어 있다.

전환 회로(SW)는 상기 각 BTL 증폭기의 출력 브리지 회로에 대응하여 설치되어 있고, 상기 각 BTL 증폭기의 출력 전압의 레벨의 증대에 따라 대응하는 각 출력 브리지 회로의 동작 전원 전압이 단계적으로 순차적으로 커지도록 각 출력 브리지 회로의 접속 지점의 전원 라인을 실질적으로 전환하도록 제어된다.

바꾸어 말하면, 각 BTL 증폭기의 출력 전압의 레벨의 증대에 따라 전원 레일 사이에서의 BTL 증폭기의 출력 브리지 회로의 컬럼 단수를 단계적으로 차례로 크게 하도록 전환하여 제어되도록 구성되어 있다.

이 경우, 전환 회로(SW)는 각 BTL 증폭기의 무신호 입력시에는 제1 BTL 증폭기(111) 내지 제N BTL 증폭기(11N)의 각 출력 브리지 회로를 대응하여 상기 제1 분압 전위와 접지 전위 사이의 중간 전위 내지 전원 전위와 제(N-1) 분압 전위 사이의 중간 전위에 접속한다.

그리고, 대응하는 BTL 증폭기의 출력 전압의 레벨이 대응하는 중간 전원 라인을 기준으로 한 규정의 임계치를 초과했을 때에 임계치를 초과한 쪽의 1단 옆의 전위를 갖는 1개의 중간 전원 라인 또는 전원 레일용 전원 라인에 BTL 증폭기의 출력 브리지 회로를 접속한다.

또, 각 BTL 증폭기의 차동 출력 신호 파형을 대응하는 입력 신호 파형과 비례시켜서 각 BTL 증폭기의 순간 차동 이득을 거의 일정하게 유지하기 위한 회로(예컨대, 차동 부궤환 회로)(도시하지 않음)가 설치되어 있다.

상기 전원 분압 회로(60)는 전원 레일 사이에 N개의 저항 소자(Ra∼Rn)가 직렬로 접속된 저항 분압 회로와, 상기 저항 분압 회로의 (N-1)개의 분압 노드로부터 대응하여 바이어스가 공급되고, 출력단에 푸시풀형의 에미터 폴로워 회로를 갖는 (N-1)개의 버퍼 회로(Buf1∼Bufn)로 이루어진다. 그리고, 이 (N-1)개의 버퍼 회로(Buf1∼Bufn)의 각 출력 노드에 대응하여 (N-1)개의 중간 전원 라인이 접속되어 있다.

이 경우, 버퍼 회로(Buf1∼Bufn)의 각 에미터 폴로워 회로는 각각 전원 레일 사이에 접속되어도 좋지만, 본 형태에서는 각각 대응하여 접속되어 있는 중간 전원 라인의 전위보다 1단 상하의 한 쌍의 전원 라인(실질적인 전원 레일) 사이에 접속되어 있다. 이것에 의해, 에미터 폴로워 회로에 흐르는 전류를 재이용하여 효율을 향상시킬 수 있도록 되어 있다.

그 밖에, 바이패스 커패시터, 전력용 스위치 등은 상기 2단 컬럼 증폭기의 실시 형태에 준하여 접속되어 있다.

다음에, 도 8의 N단 컬럼의 KB급 증폭기의 동작의 개요를 설명한다.

이 N단 컬럼 증폭기는 임의의 N조의 BTL 증폭기가 전원 레일 사이에 컬럼되어 있고, N조의 BTL 증폭기에 대응하여 제1 내지 제N 채널의 오디오 신호가 입력된다.

이와 같이 컬럼된 N 채널의 BTL 증폭기의 각각은 소신호시에는 실질적으로 전원 전위가 Vcc/N의 BTL 증폭기로서 동작하고, 대신호시에는 전원 전위가 n·Vcc/N(n은 2≤n≤N의 범위의 정수)의 BTL 증폭기로서 동작한다.

즉, 소신호시에는 각 BTL 증폭기에 인가되는 실질적인 전원 전위가 Vcc/N이고, 중∼대신호시에는 신호의 증가에 따라 각 BTL 증폭기에 인가되는 실질적인 전원 전위가 Vcc/N 단계에서 순차적으로 증대한다.

예컨대, 가장 아래쪽의 제1 채널에 있어서, 소신호시에는 출력단 전력용 트랜지스터의 위쪽의 트랜지스터는 Vcc/N의 중간 전원 라인(31)에 접속되어 있다. 출력 신호의 순간 전위가 Vcc/N을 초과하면, 그 상위의 2·Vcc/N의 중간 전원 라인으로 전환하여 접속된다. 출력 신호의 진폭이 증가함에 따라, 출력단의 위쪽의 전력용 트랜지스터는 차례로 3Vcc/N의 중간 전원 라인, 4Vcc/N의 중간 전원 라인, …, (N-1)Vcc/N의 전위의 중간 전원 라인(3(N-1))에 접속되고, 최종적으로는 Vcc 라인(1)에 접속된다.

최하단 이외 및 최상단 이외의 BTL 증폭기에는 출력단 전력용 트랜지스터의 위쪽, 아래쪽의 양쪽에 전환 회로가 설치되어 있고, 출력 전압에 따라 전원 라인의 전환 접속이 행해진다.

또한, 상하에 인접하는 2개의 BTL 증폭기의 동작 전류의 차(ΔI)는 그 2개의 BTL 증폭기에 공통의 중간 전원 라인에 접속되어 있는 전원 분압 회로(60)의 버퍼 회로(Buf1∼Bufn)에서 흡수된다.

도 8의 N단 컬럼의 KB급 증폭기는 가장 적합한 신호 레벨, 위상(최소 신호 모드에서의 논 클립 최대 진폭시, 또한 모든 증폭기가 동상 또는 역상·동레벨 출력시)에 있어서, 후술하는 이론 해석에 따르면, 이론 전력 효율은 B급 증폭기의 N배로 개선되며, 이론 소비 전력(발열)은 B급 증폭기의 (4-r)/(4N-t)로 대폭 감소된다.

덧붙여서 말하면, N=4인 경우의 4단 컬럼 구성에서는, 가장 적합한 신호 레벨, 위상(최소 신호 모드에서의 논 클립 최대 진폭시, 또한 모든 증폭기가 동상 또는 역상·동레벨 출력)일 때, 이론 전력 효율은 4배로 개선되며, 이론 소비 전력(발열)은 약 1/15로 감소된다.

또, 전력 공급단의 구동 전력이나 전치 증폭기부 등 주변의 고정적인 소비 전력이 존재하는 실제의 케이스에서도, 도 1, 도 5에 도시한 2단 컬럼 증폭기의 구성에 의해, 실용적인 음악 신호에 있어서의 증폭 회로의 발열량을 충분히 반감시킬 수 있다.

다음에, 상기 N단 컬럼의 KB급 증폭기의 효과에 대해서 설명한다.

통상의 B급 증폭기에서는 N개의 부하에 흐르는 전류는 모두 병렬로 전원 레일로부터 공급된다.

이것에 대하여, N단 컬럼 KB급 증폭기는 가장 효율이 개선되는 최적 조건(모든 채널이 최소 전원 모드이고, 동상 또는 역상인 동일 레벨의 논 클립 최대 출력시, 즉 BTL 출력 진폭이 Vcc/N)일 때, Vcc로부터의 전류가 최상단의 BTL 증폭기 출력의 부하로부터 최하단의 BTL 증폭기 출력의 부하까지의 N개의 부하에 직렬로 흘러 스피커를 구동한다.

이 결과, N단 컬럼의 KB급 증폭기는 상기 최적 조건에 있어서, 통상의 B급증폭기와 비교하여 효율은 N배, 소비 전력(발열)은 (4-π)/(4N-π)가 된다. 덧붙여서 말하면, N=4인 경우는 상기 최적 조건에서, 효율은 4배, 소비 전력은 약 1/15이 된다. 이 효율의 최적 조건은 소비 전력이 가장 감소하는 최적 조건이다.

이들을 직감적으로 이해하기 위해서, 종래의 B급 증폭기, 본 발명의 KB급 증폭기(N=2단 및 4단), Vcc=14 V, RL=4 Ω의 실시 형태에 대해서 계산한 결과를 도 9에 나타내었다. 도 9중, 횡축은 1채널당의 출력 전력, 종축은 2채널분의 소비 전력이다. 모든 출력 범위에 걸쳐 소비 전력을 대폭 감소할 수 있는 것을 알 수 있다.

또, 종래의 SB급 증폭기에는 본질적으로 N단 컬럼 구성의 개념은 없고, KB급 증폭기의 2단 컬럼 구성에 상당하는 효율 개선에 그치는 것 이외에, 중간점의 대용량 커패시터를 이용하지 않는 경우에는 역상 신호에 대한 효율 향상의 효과는 없다.

바꾸어 말하면, 본 발명의 KB급 증폭기의 큰 이점중 하나는 임의의 컬럼 단수로 대폭적인 소비 전력의 감소화를 가능하게 한 점이다.

또한, 상기 설명에서는 전원 레일의 전압을 균등하게 N 분할하여 각 전원 라인의 기준 전압으로 하고 있지만, 컬럼되어 있는 BTL 증폭기의 평균 출력 전력이 다른 경우는, 평균 출력이 큰 BTL 증폭기에 전압 배분을 많게 하여 평균 출력이 작은 BTL 증폭기에 전압 배분을 작게 하면, 효율이 더욱 개선된다.

또한, 상기 각 설명에서는 트랜지스터는 바이폴러 타입을 사용하고 있지만, MOS 타입을 사용하여 상기 실시 형태에 준하여 구성할 수 있는 것은 말할 필요도 없다. 다음에, 본 발명의 KB급 증폭기를 종래의 각종 증폭기와 비교하여 효과를 기술한다.

1. 비교적 고효율의 SB급 증폭기에 비하여 KB급 증폭기가 우수한 점은,

(1) 임의의 N단 구성이 가능하고, 이론 효율을 N배로 할 수 있다.

(2) 전력용 스위치는 단방향에서 좋고, 구성이 단순하다.

(3) 2채널 구성으로 비교하면, 전력용 스위치의 수가 적고, 또한 소자수가 적어지게 된다.

(4) 동상 신호 뿐만 아니라, 역상 신호에 대해서도 효율 개선 효과가 있다.

(5) 출력 신호와 전환 타이밍 신호의 정합이 좋고, 지연 회로가 불필요하다.

(6) 전원 분할의 비선형화에 의해 평균 출력이 다른 증폭기의 혼재를 효율적으로 구성할 수 있다.

(7) 홀수 채널, 예컨대 3채널의 구성이 가능하다.

2. D급 증폭기에 비하여 KB급 증폭기가 우수한 점은,

(1) 고주파 스위칭을 행하지 않으므로 불필요 방사가 거의 없다.

(2) 고주파의 누설을 방지하는 대용량의 출력저역 필터가 불필요하다.

(3) 불필요 방사를 감소시키기 위한 시일드 케이스가 불필요하다.

(4) 회로가 단순하고 소자수가 적으며, 또한 평이하다.

(5) 회로는 저속으로 좋고, 염가의 공정을 채용할 수 있다.

3. G급 증폭기에 비하여 KB급 증폭기가 우수한 점은,

(1) 전원 본체는 단전원으로 좋다.

(2) 임의의 N단 구성이 가능하고, 이론 효율을 N배로 할 수 있다.

(3) 전력용 스위치의 수가 적고, 단순하다.

4. H급 증폭기에 비하여 KB급 증폭기가 우수한 점은,

(1) 상승용 전력 증폭 회로, 대용량 커패시터가 불필요하다.

(2) 임의의 N단 구성이 가능하고, 이론 효율을 N배로 할 수 있다.

(3) 회로가 단순하고 소자수가 적으며, 또한 평이하다.

[이론 해석]

1. 종래의 B급 증폭기

이하, 평균을 구하는데, 반주기(π 라디안)를 생각한다.

정현파의 평균 입력 전력은 하기 수학식 1이고,

단, Vcc는 전원 레일 전압, Im은 출력 전류 진폭, Vm은 출력 전압 진폭, ω는 각주파수, t는 시간, RL은 부하 저항이다.

정현파의 출력 전력은 하기 수학식 2이며,

효율 η은 하기 수학식 3이다.

잘 알려져 있는 바와 같이, 출력 순간 전위가 전원 전위에 도달했을 때, 즉, Vm=Vcc일 때에 효율이 최대가 되고, 최대 효율은 하기 수학식 4로 표시된다.

소비 전력은 하기 수학식 5이다.

여기서, 소비 전력이 최대가 되는 조건을 구해 본다.

즉, 출력 진폭이 전원 레일 전압의 64정도일 때에 소비 전력이 최대가 되고, 최대 소비 전력은 하기 수학식 7로 표시된다.

또, 소비 전력이 최대가 될 때의 최대 출력에 대한 출력 전력의 비는 하기 수학식 8로 표시된다,

즉, 최대 출력의 40부근에서 소비 전력(발열)은 최대가 된다.

2. 본 발명의 2단 컬럼 KB급 증폭기

우선, 소신호 모드시의 평균 입력 전력은 실질적으로 전원 전위가 Vcc/2의 B급 BTL과 동일하기 때문에, B급의 항에서 계산한 결과를 원용하여 간단히 구할 수 있다.

정현파 출력 전력은 B급 증폭기와 완전히 동일이기 때문에, 하기 수학식 10으로 표시된다.

따라서, 소신호 모드의 효율은 하기 수학식 11로 표시되며, 이 효율은 당연히 B급의 2배의 효율이다.

다음에, 대신호 모드에 대해서 생각한다. 이하, 1/4 주기로 평균을 구한다.

우선, 정현파의 평균 입력 전력은 하기 수학식 12로 표시된다.

상기 수학식 12의 제1항은 소신호 모드시의 입력 전력으로서 실질적인 전원 전위는 Vcc/2, 상기 수학식 12의 제2항은 대신호시의 입력 전력으로서 전원 전위는 Vcc이다.

또한, 상기 수학식 12중의 θ는 소신호 모드에서 대신호 모드로 전환될 때의 위상각이며, 하기 수학식 13으로 표시된다.

또한, 수학식 12중의 기타 기호는 1. 종래의 B급 증폭기에서 나타낸 것을 답습한다.

다음에, 정현파의 출력 전력은 B급과 완전히 동일하므로, 하기 수학식 14로표시된다.

대신호 모드의 효율 η은 하기 수학식 15로 표시된다.

상기 η은 Vm이 Vcc/2와 Vcc일 때에 극대치를 가지며, Vm이 Vcc/2일 때의 극대치 및 Vm이 Vcc일 때의 극대치는 각각 하기 수학식 16으로 표시된다.

소비 전력은 하기 수학식 17이 되지만, 식이 복잡해지기 때문에 실제의 수치를 넣어 계산한 결과를 도 9에 나타낸다.

횡축은 1채널당의 출력(W), 종축은 2채널분의 소비 전력(발열)이다. 도 9중, ○-○표의 곡선은 종래의 B급 증폭기, △-△표의 곡선은 본 발명의 2단 컬럼 KB급 증폭기, ×-×표의 곡선은 후술하는 본 발명의 4단 컬럼 KB급 증폭기에 대응하는 결과이다.

3. 본 발명의 4단 컬럼 KB급 증폭기.

간략화를 위해, 여기서는 평균을 구하는데 1/4 주기를 생각한다.

정현파의 평균 입력 전력을 구한다.

3Vcc/4＜Vm일 때(대신호시)의 평균 입력 전력은 하기 수학식 18로 표시된다.

상기 수학식 18중의 제1항은 실질적인 전원 전위가 Vcc/4일 때의 입력 전력, 제2항은 전원 전위가 Vcc/2일 때의 입력 전력, 제3항은 전원 전위가 3Vcc/4일 때의 입력 전력을 표시하고 있다. 또, 상기 수학식 18중의 θ1, θ2, θ3은 각각 대응하여 출력 전압 진폭이 Vcc/4, Vcc/2, 3Vcc/4를 초과할 때의 신호 위상각이다.

Vcc/2＜Vm＜3Vcc/4일 때(중신호시)의 평균 입력 전력은 하기 수학식 19로 표시된다.

Vcc/4＜Vm＜Vcc/2일 때(중소신호시)의 평균 입력 전력은 하기 수학식 20으로 표시된다.

0＜Vm＜Vcc/4일 때(소신호시)의 평균 입력 전력은 하기 수학식 21로 표시된다.

상기 수학식 19 내지 21중, θn(n=1, 2, 3)은 소신호 모드에서 점차로 대신호 모드로 전환될 때의 각 위상각이며, 하기 수학식 22로 표시된다.

이하, 설명이 복잡해지므로 할애한다.

다음에, N단 컬럼 KB급 증폭기의 최적 조건에 있어서의 종래의 B급 증폭기로부터의 개선도를 비교한다.

최선 조건은 각 채널이 동상 또는 역상, 동진폭이고, 동시에 출력 신호의 진폭이 N단 분할의 전원 라인에 도달했을 때, 즉, Vm=Vcc/N일 때이다.

KB급 증폭기의 N 채널분의 소비 전력은 하기 수학식 23으로 표시된다.

소비 전력이 극소가 되는 점은 Vm이 Vcc의 1/N, 2/N, …, (N-1)/N, 1이 되는 N개의 점이다. 그 중 1/N이 되는 점이 B급 증폭기에 비하여 가장 소비 전력의 감소비가 커지는 최적점이다.

Vm=Vcc/N을 상기 수학식 23에 대입하면, 하기 수학식 24를 얻을 수 있다.

한편, 종래의 B급 증폭기의 N 채널분의 소비 전력은 하기 수학식 25로 표시된다.

따라서, N단 컬럼 KB급 증폭기의 소비 전력의 감소 비율은 하기 수학식 26으로 표시된다.

상기 수학식 26에 수치를 대입하여 계산하면 하기 표와 같이 된다.

컬럼 단수 N=	2	3	4	5	6
소비 전력 감소 비율	1/5.66	1/10.32	1/14.98	1/19.64	1/24.30

이 결과로부터, 컬럼 단수가 상당히 많아지는 구성의 이용은 현상에서는 실제적이지 않지만, 장래의 디바이스 기술이나 고내압 응용의 진전 등에 의해, 본 발명의 이점을 크게 활용할 수 있게 될 것이다.

전술한 바와 같이 본 발명에 따르면, 복수 채널의 오디오 신호를 높은 효율로 증폭할 수 있고, 고효율로 발열이 적은 전력 증폭기 시스템을 실현하는 데에 있어서 적합한 오디오 신호용 전력 증폭 회로를 제공할 수 있다.

Claims (11)

1. 전원 전위가 공급되는 전원 라인 및 접지 전위가 공급되는 전원 라인으로 이루어진 한 쌍의 전원 레일과;

   상기 전원 레일 사이의 전원 전압을 복수 개(N)로 분할하고, 접지 전위측으로부터 전원 전위측의 순으로 단계적으로 높아지는 제1 내지 제(N-1) 분압 전위를 출력하기 위한 전원 분압 회로와;

   상기 제1 내지 제(N-1) 분압 전위가 대응하여 공급되는 (N-1)개의 중간 전원 라인과;

   상기 전원 분압 회로에 의한 전압 분할수(N)와 동일한 수로 설치되고, 각각 대응하여 제1 채널 내지 제N 채널의 신호가 입력되며, 각각 출력 브리지 회로를 갖는 제1 내지 제N BTL 증폭기와;

   상기 제1 내지 제N BTL 증폭기의 각 출력 바이어스 전위로서, 각각 대응하여 상기 제1 분압 전위 내지 전원 전위보다 낮고, 접지 전위 내지 제(N-1) 분압 전위보다 높은 중간 전압을 설정하는 바이어스 설정 회로와;

   상기 각 BTL 증폭기에 대응하여 설치되고, 각 BTL 증폭기의 무신호 입력시에는, 상기 제1 내지 제N BTL 증폭기의 각 출력 브리지 회로를 대응하여 상기 제1 분압 전위 내지 전원 전위와 접지 전위 내지 제(N-1) 분압 전위 사이에 접속하며, 상기 각 BTL 증폭기의 출력 전압의 레벨의 증대에 따라 대응하는 각 출력단 트랜지스터의 동작 전원 전압이 단계적으로 차례로 커지도록 각 출력 브리지 회로의 접속 지점의 전압을 실질적으로 전환하여 상기 전원 레일 사이에서의 출력 브리지 회로의 컬럼 단수를 단계적으로 차례로 크게 하는 전환 회로와;

   상기 각 BTL 증폭기의 차동 출력 신호 파형을 대응하는 입력 신호 파형과 비례시켜서 각 BTL 증폭기의 순간 차동 이득을 거의 일정하게 유지하기 위한 회로를 구비하는 것을 특징으로 하는 전력 증폭 회로.
2. 제1항에 있어서,

   상기 전환 회로는 대응하는 BTL 증폭기의 출력 전압의 레벨이 그 BTL 증폭기의 출력 브리지 회로에 접속되어 있는 중간 전원 라인을 기준으로 한 규정의 임계치를 초과했을 때에, 임계치를 초과한 쪽의 1단 옆의 전위를 갖는 중간 전원 라인 또는 전원 레일용의 전원 라인에 상기 BTL 증폭기의 출력 브리지 회로를 실질적으로 접속하는 것을 특징으로 하는 전력 증폭 회로.
3. 제2항에 있어서,

   상기 전환 회로는 대응하는 BTL 증폭기의 출력 전압을 그 BTL 증폭기의 출력 브리지 회로에 접속되어 있는 중간 전원 라인의 전압과 비교하고, 비교 결과에 따라 상기 출력 브리지 회로의 실질적인 접속 지점을 선택하도록 전환하는 차동 회로가 이용되고 있는 것을 특징으로 하는 전력 증폭 회로.
4. 제1항에 있어서,

   상기 제1 BTL 증폭기에 대응하는 전환 회로는 제1 BTL 증폭기의 출력 브리지 회로에서 고전위측 출력단 트랜지스터의 접속 지점을 선택하고,

   상기 제N BTL 증폭기에 대응하는 전환 회로는 제N BTL 증폭기의 출력 브리지 회로에서 저전위측 출력단 트랜지스터의 접속 지점을 선택하며,

   상기 제2 내지 제(N-1) BTL 증폭기에 각각 대응하는 각 전환 회로는 대응하는 BTL 증폭기의 출력 브리지 회로에서 저전위측 출력단 트랜지스터 및 고전위측 출력단 트랜지스터의 각각의 접속 지점을 선택하는 것을 특징으로 하는 전력 증폭 회로.
5. 제4항에 있어서,

   상기 각 BTL 증폭기의 출력 브리지 회로에서의 저전위측 출력단 트랜지스터 또는 고전위측 출력단 트랜지스터는 상기 중간 전원 라인 또는 전원 레일용 전원 라인을 포함하는 복수 개의 전원 라인에 대응하여 접속된 복수 개의 출력단 트랜지스터를 가지며,

   상기 전환 회로는 각각 대응하는 BTL 증폭기의 출력 전압을 그 BTL 증폭기의 출력단 트랜지스터에 접속되어 있는 중간 전원 라인의 전압과 비교하고, 비교 결과에 따라 상기 복수 개의 출력단 트랜지스터 중 특정한 출력단 트랜지스터를 선택하여 전단 회로로부터 입력되는 구동 신호를 공급하도록 전환하는 차동 회로가 이용되고 있는 것을 특징으로 하는 전력 증폭 회로.
6. 제1항에 있어서,

   상기 중간 전원 라인과 접지 전위가 공급되는 전원 라인 사이에 접속된 저주파 신호측 회로용의 커패시터를 더 구비하는 것을 특징으로 하는 전력 증폭 회로.
7. 제1항에 있어서,

   상기 전원 분압 회로는 상기 전원 레일 사이의 전원 전위를 균등하게 분할하는 것을 특징으로 하는 전력 증폭 회로.
8. 제1항에 있어서,

   상기 전원 분압 회로는 상기 각 BTL 증폭기의 평균 출력 전력에 따라 동작 전원 전압을 배분하도록 상기 전원 레일 사이의 전원 전위를 비선형으로 분할하는 것을 특징으로 하는 전력 증폭 회로.
9. 제7항에 있어서,

   상기 전원 분압 회로는 상기 전원 레일 사이에 복수 개의 저항 소자가 직렬로 접속된 저항 분압 회로와, 상기 저항 분압 회로의 (N-1)개의 분압 노드로부터 대응하여 바이어스가 공급되고, 각 출력 노드에 대응하여 상기 (N-1)개의 중간 전원 라인이 접속되는 푸시풀형의 (N-1)개의 에미터 폴로워(emitter follower) 회로로 이루어지며, 각 에미터 폴로워 회로는 각각 대응하여 접속되어 있는 중간 전원 라인의 전위보다 1단 상하의 실질적인 전원 레일 사이에 접속되어 있는 것을 특징으로 하는 전력 증폭 회로.
10. 제8항에 있어서,

    상기 전원 분압 회로는 상기 전원 레일 사이에 복수 개의 저항 소자가 직렬로 접속된 저항 분압 회로와; 상기 저항 분압 회로의 (N-1)개의 분압 노드로부터 대응하여 바이어스가 공급되고, 각 출력 노드에 대응하여 상기 (N-1)개의 중간 전원 라인이 접속되는 푸시풀형의 (N-1)개의 에미터 폴로워 회로로 이루어지며,

    각 에미터 폴로워 회로는 각각 대응하여 접속되어 있는 중간 전원 라인의 전위보다 1단 상하의 실질적인 전원 레일 사이에 접속되어 있는 것을 특징으로 하는 전력 증폭 회로.
11. 제1항에 있어서,

    상기 중간 전원 라인이 1개, 상기 BTL 증폭기가 2개인 것을 특징으로 하는 전력 증폭 회로.