KR100334533B1 - 커맨드 어드레스와 라이트 데이터 동기장치 - Google Patents

커맨드 어드레스와 라이트 데이터 동기장치 Download PDF

Info

Publication number
KR100334533B1
KR100334533B1 KR1019990012382A KR19990012382A KR100334533B1 KR 100334533 B1 KR100334533 B1 KR 100334533B1 KR 1019990012382 A KR1019990012382 A KR 1019990012382A KR 19990012382 A KR19990012382 A KR 19990012382A KR 100334533 B1 KR100334533 B1 KR 100334533B1
Authority
KR
South Korea
Prior art keywords
signal
unit
clock
match
write data
Prior art date
Application number
KR1019990012382A
Other languages
English (en)
Other versions
KR20000065753A (ko
Inventor
박용재
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990012382A priority Critical patent/KR100334533B1/ko
Publication of KR20000065753A publication Critical patent/KR20000065753A/ko
Application granted granted Critical
Publication of KR100334533B1 publication Critical patent/KR100334533B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Abstract

본 발명은 반도체 메모리 소자의 커맨드 어드레스와 라이트 데이터 동기장치에 관한 것으로서, 새로운 고속 싱크로너스 메모리 소자인 싱크링크 디램에 있어 클럭의 위상을 조절하여 메모리 컨트롤러로부터 전달되는 커맨드 어드레스와 라이트 데이터를 보다 안정적으로 동기시킨 것으로, 클럭의 위상을 조절하는 탭 카운터 장치를 구비하여, 컨트롤러로부터 입력되는 고속의 신호들을 가장 안정적인 상태에서 클럭에 동기시키는 효과를 갖는다.

Description

커맨드 어드레스와 라이트 데이터 동기장치{A write/command synchronization device}
본 발명은 반도체 메모리 소자의 커맨드 어드레스와 라이트 데이터 동기장치에 관한 것으로, 보다 상세하게는 고속 동기 메모리소자의 하나인 싱크링크 디램에 있어 메모리 컨트롤러로부터 출력되는 커맨드 어드레스와 라이트 데이터를 딜레이 탭에 의해 변환된 최적의 위상을 갖는 클럭에서 동기시켜 데이터를 보다 안정적으로 입력받기 위한 커맨드 어드레스와 라이트 데이터 동기장치에 관한 것이다.
일반적으로, 메모리 컨트롤러로부터 싱크링크 디램(SLDRAM)에 입력되는 고속 신호들(High Speed Signals)에는 커맨드 어드레스 10비트(Command Address 10Bit), 플래그(Flag), 라이트 데이터 18 또는 16비트(Write Data 18 or 16Bit) 등이 있다.
이러한 신호들은 컨트롤러에서 일정한 패턴을 가지고 클럭과 동일한 위상으로 보내지며, 커맨드링크(CommandLink)를 거쳐 싱크링크 디램에 전달된다.
이때 싱크링크 디램은 상기 신호들을 클럭의 라이징 및 폴링에지(Rising & Falling Edge)에서 받아들여, 레지스터에 일정한 패턴들을 래치하게 된다.
그런데, 클럭과 입력 고속신호들의 위상이 0。나 180。에 가까우면 셋업 및 홀드 진폭에 의해 입력신호들을 정확하게 받아들이기가 어려워지며, 90。의 위상차를 가질때 가장 안정적으로 입력신호들을 받아들일 수가 있다.
본 발명은 복수개의 탭을 가지는 딜레이 탭 값을 조정하여 클럭의 위상을 적절히 조절하여 입력신호들을 최적의 위상에서 받아들일 수 있도록 한 커맨드 어드레스와 라이트 데이터 동기장치를 제공함에 그 목적이 있다.
상기한 목적 달성을 위한 본 발명에 따른 커맨드 어드레스와 라이트 데이터 동기장치는 외부클럭에 동기되는 구조의 반도체 메모리 장치에 있어서,
상기 외부클럭에 동기된 일정 패턴을 가지는 커맨드 어드레스와 플래그 신호 및 라이트 데이터를 입력받아 그 동기된 패턴이 약속된 패턴과 일치하는 지를 판단하는 패턴매치부와;
상기 패턴매치부의 출력에 의해 싱크모드로의 진입 및 종료를 판단하고, 외부클럭의 위상을 조절하는 싱크코아부를 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 클럭 딜레이 과정을 도시한 순서도.
도 2는 본 발명에 따른 클럭의 위상 조절을 위한 탭 변환과정의 순서도.
도 3은 본 발명에 따른 커맨드 어드레스 및 라이트 데이터 동기장치의 블록도.
도 4는 도 3의 패턴매치부의 상세회로도.
도 5는 도 3의 싱크코아부의 상세블록도.
<도면의 주요부분에 대한 부호의 설명>
10 : 패턴매치부 20 : 싱크코아부
30 : 제1 커맨드어드레스 압축부 40 : 제2 커맨드어드레스 압축부
50 : 제1 라이트데이터 압축부 60 : 제2 라이트데이터 압축부
70 : 제1 라이징에지 매치부 80 : 제1 폴링에지 매치부
90 : 제2 라이징에지 매치부 100 : 제2 폴링에지 매치부
102 : 싱크입력부 104 : 싱크완료부
106 : 스톱부 108 : 탭 카운터 제어부
110 : 탭셋부
본 발명의 전체적인 동작은 도 1에 도시된 바와같이, 파워업 신호가 인가되면 커맨드 클럭 및 탭 카운터를 '0'으로 초기화시킨다.
이후, 컨트롤러로부터 입력되는 플래그 폴링 및 플래그 라이징 에지에서 '11'을 검색하는 과정이 진행되며, 검색을 통해 '11'의 비트신호를 찾아내면 클럭의 위상을 조절하기 위한 싱크동작으로 진입한다.
하지만, 검색과정에서 '11' 비트신호를 발견하지 못하는 경우 피드백과정을거쳐 플래그 폴링 또는 플래그 라이징 에지에서 '11'을 검색하는 과정이 재차 진행된다.
싱크동작이 진행되면 딜레이 탭을 통해 클럭의 위상을 조절하는 과정이 진행되며, 이에대한 상세한 설명은 도 2에서 살펴본다.
이러한 탭의 위치조정이 마무리되면 싱크링크 디램에서 완료신호를 컨트롤러에 내보내며, 디램 컨트롤러는 플래그 신호에 8비트의 '0'의 데이터를 가지는 신호를 싱크링크로 실어보낸다.
싱크링크 디램에서는 플래그 폴링 에지에서 상기 8비트의 '0'의 데이터를 검색하게 되며, 검색이 성공적으로 이루어지는 경우 싱크동작을 완료한다.
도 2는 본 발명에 따른 클럭의 위상 조절을 위한 탭 변환과정의 순서도로, 싱크모드로 입력되면 탭 카운터가 '0'으로 셋팅이 되며, 매치 카운터 또한 '0'으로 셋팅이 이루어진다.
이후, 탭이 하나씩 증가하여 클럭의 위상이 목표한 값으로 수렴하게 되며, 싱크링크 디램의 레지스터에 저장되어 있는 일정한 패턴과 비교하여 매치 카운터가 동작을 한다.
이후, 일정한 입력패턴이 레지스터에 저장된 일정한 패턴에 동기되어 매치가 되었는지 여부를 판단하게 되며, 이러한 과정을 반복적으로 수행하여 목표한 값에 도달하게 되면 싱크동작이 완료된다.
본 발명에서는 탭의 갯수가 32개인 경우를 예로든 것으로, 매치 카운터가 8이 되면 클럭의 위상이 목표한 위치에 도달하였음을 나타낸다.
한편, 상기한 과정을 통해 매치 카운터의 수치가 8에 도달하지 못한 경우에는 피드백 과정을 통해 탭 카운터는 계속적으로 동작을 진행하여 클럭의 위상을 변환시키며, 다시 매치여부를 판단하는 일련의 과정이 진행된다.
도 3은 본 발명에 따른 커맨드 어드레스 및 라이트 데이터 동기장치의 블록도로, 패턴매치부(10)는 일정한 패턴이 실린 커맨드 어드레스와 커맨드 클럭, 플래그 신호와 커맨드 클럭 그리고 복수개의 라이트 데이터와 데이터 클럭을 각각 동기시켜 3개의 매치신호와 플래그 라이징, 폴링신호를 출력한다.
싱크코아부(20)는 상기 매치신호들과 플래그 라이징, 폴링신호 그리고 커맨드클럭(CCLK) 및 리셋신호를 입력받아 탭 카운터를 동작시켜 클럭의 위상을 조절하며, 싱크모드 완료신호를 출력하는 일련의 과정을 진행한다.
여기서, 패턴매치부(10)는 메모리 컨트롤러의 고속신호들과 클럭신호을 입력받아 일정 패턴의 신호들이 들어오는지를 판단하여 패턴이 매치되는 경우 매치되었음을 알려주는 신호를 출력한다.
그리고, 싱크코아부(20)는 패턴매치부(10)로부터 플래그 신호와 패턴이 매치되었다는 신호를 받아 싱크모드로 들어가는 것을 결정하며, 클럭의 탭조정을 수행하는 역할을 담당한다.
도 4는 도 3의 패턴매치부의 상세회로도로, 버퍼링된 외부 커맨드클럭(CCLK)의 라이징 에지에 동기되어 10비트의 라이징 커맨드어드레스(Command Address)와 1비트의 라이징 플래그신호를 1비트로 압축하여 출력하는 제1 커맨드어드레스 압축부(30)와; 버퍼링된 외부 커맨드클럭(CCLK)의 폴링 에지에 동기되어 10비트의 폴링커맨드어드레스(Command Address)와 1비트의 폴링 플래그신호를 1비트로 압축하여 출력하는 제2 커맨드어드레스 압축부(40)와; 데이터클럭 선택신호에 의해 선택된 데이터클럭 0 또는 데이터클럭 1의 버퍼링출력의 라이징 에지에 동기되어 18비트의 라이트데이터를 1비트로 압축하여 출력하는 제1 라이트데이터 압축부(50)와; 상기 데이터클럭 선택신호에 의해 선택된 데이터클럭 0 또는 데이터클럭 1의 버퍼링출력의 폴링 에지에 동기되어 18비트의 라이트데이터를 1비트로 압축하여 출력하는 제2 라이트데이터 압축부(60)와; 상기 제1 커맨드어드레스 압축부(30)의 압축신호를 입력받아 레지스터에 저장된 일정 패턴의 위상과 비교하여 매치여부를 판단하는 로직신호를 출력하는 제1 라이징에지 매치부(70)와; 상기 제2 커맨드어드레스 압축부(40)의 압축신호를 입력받아 레지스터에 저장된 일정 패턴의 위상과 비교하여 매치여부를 판단하는 로직신호를 출력하는 제1 폴링에지 매치부(80)와; 상기 제1 라이트데이터 압축부(50)의 압축신호를 입력받아 레지스터에 저장된 일정 패턴의 위상과 비교하여 매치여부를 판단하는 로직신호를 출력하는 제2 라이징에지 매치부(90)와; 상기 제2 라이트데이터 압축부(60)의 압축신호를 입력받아 레지스터에 저장된 일정 패턴의 위상과 비교하여 매치여부를 판단하는 로직신호를 출력하는 제2 폴링에지 매치부(100)와; 상기 제1 라이징에지 매치부(70)의 매치신호 및 상기 제1 폴링에지 매치부(80)의 매치신호를 논리연산하는 제1 오아게이트(OR1)와; 상기 제2 라이징에지 매치부(90)의 매치신호 및 상기 제2 폴링에지 매치부(100)의 매치신호를 논리연산하는 제2 오아게이트(OR2)와; 커맨드클럭 선택신호에 의해 상기 제1 오아게이트(OR1) 또는 제2 오아게이트(OR2)의 출력인 Match15를 출력하는 제1먹스와; 커맨드클럭 선택신호에 의해 상기 제1 라이징에지 매치부(70)의 매치신호 또는 상기 제2 라이징에지 매치부(90)의 매치신호인 Match15-r을 출력하는 제2 먹스와; 커맨드클럭 선택신호에 의해 상기 제1 폴링에지 매치부(80)의 매치신호 또는 상기 제2 폴링에지 매치부(100)의 매치신매치신호인 Match15-f를 출력하는 제2 먹스로 구성된다.
상기 패턴매치부의 동작은 제1, 제2 커맨드어드레스 압축부(40)에서는 커맨드클럭(CCLK)에 동기된 일정 패턴의 플래그신호와 커맨드 어드레스 신호들을 하나의 압축된 일정 패턴을 가지는 신호로 출력하며, 제1, 제2 라이트데이터 압축부(60)에서는 데이터클럭에 동기된 일정 패턴의 라이트데이터들을 일정패턴을 가지는 하나의 신호로 출력하는 역할을 한다.
그리고 제1, 제2 라이징에지 매치부(90)와 제1, 제2 폴링에지 매치부(100)는 일정 패턴을 가지는 신호를 입력받아 이 패턴이 레지스터에 저장된 약속된 패턴과 일치하는지를 판단하여 일치하는 경우 하이펄스를 출력하는 역할을 수행한다.
도 5는 도 3의 싱크코아부의 상세블록도로, 플래그 라이징 또는 플래그 폴링에서 '11'를 검색하여 싱크모드로 들어갈 것인지 여부를 결정하는 싱크입력부(102)와; 상기 싱크입력부(102)의 출력신호와 클럭신호 및 플래그 폴링신호를 입력받아 내부적으로 카운터 동작을 마무리하는 STOP16 신호와 싱크동작을 끝내는 신호를 출력하는 싱크완료부(104)와; 상기 패턴매치부(10)의 출력인 3개의 매치신호를 수신하여 목표치에 이르면 카운터 동작을 끝내는 신호를 발생하는 스톱부(106)와; 상기싱크입력부(102)의 출력 및 상기 스톱부(106)의 출력신호에 구동하여 탭 카운터의 동작을 제어하는 신호를 출력하는 탭 카운터 제어부(108)와; 상기 탭 카운터 제어부(108)의 출력신호에 응답하여 딜레이 탭 카운팅값을 출력하는 탭셋부(110)로 구성된다.
상기한 도 5에서 싱크입력부(102)는 싱크모드로의 진입여부를 판단하는 블록으로 플래그 라이징 신호와 플래그 폴링 신호를 입력받아 싱크모드로의 진입여부를 판단한다.
싱크완료부(104)에서는 싱크모드를 빠져나가는 역할을 담당하며, 탭 카운터 제어부(108)는 탭 조정을 할 때 탭 카운터와 패턴 매치 카운터를 행하고, 커맨드클럭(CCLK)과 데이터클럭 0, 1의 탭 조정이 끝난 후 전체 탭 조정이 끝났음을 알리는 DONE 신호를 출력하는 역할을 수행한다.
또한, 스톱부(106)는 패턴 매치신호를 받아 일정주기 동안 패턴이 매치되었다는 신호가 들어오지 않는 경우 패턴 매치 카운터의 값을 리셋해주는 역할을 담당한다.
그리고, 탭셋부(110)는 탭 카운터 제어부(108)의 값을 받아 싱크모드가 끝난 후 클럭들의 값을 셋팅해주는 회로이다.
이상에서 살펴본 바와 같이, 본 발명은 딜레이 탭을 이용하여 클럭의 위상을 조절하여줌으로써 보다 안정적인 상태에서 커맨드 어드레스와 라이트 데이터를 동기시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 외부클럭에 동기되는 구조의 반도체 메모리 장치에 있어서,
    상기 외부클럭에 동기된 일정 패턴을 가지는 커맨드 어드레스와 플래그 신호 및 라이트 데이터를 입력받아 그 동기된 패턴이 약속된 패턴과 일치하는 지를 판단하는 패턴매치부와;
    상기 패턴매치부의 출력에 의해 싱크모드로의 진입 및 종료를 판단하고, 외부클럭의 위상을 조절하는 싱크코아부를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  2. 제 1 항에 있어서,
    상기 패턴매치부는 상기 외부클럭에 동기되는 일정 패턴의 플래그 신호와 커맨드 어드레스를 입력받아 일정 패턴의 하나의 신호로 출력하는 제1 압축수단과;
    상기 외부클럭에 동기되는 일정 패턴의 라이트 데이터를 입력받아 일정 패턴의 하나의 신호로 출력하는 제2 압축수단과;
    일정 패턴을 가지는 상기 제1 압축수단의 출력신호를 입력받아 약속된 일정 패턴과 일치하는 지를 판단하여 소정의 신호를 출력하는 제1 매치수단과;
    일정 패턴을 가지는 상기 제2 압축수단의 출력신호를 입력받아 약속된 일정 패턴과 일치하는 지를 판단하여 소정의 신호를 출력하는 제2 매치수단과;
    상기 제1 매치수단의 출력과 제2 매치수단의 출력을 논리조합하여 상기 싱크코아부로 매치신호를 출력하는 논리게이트 수단을 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  3. 제 2 항에 있어서,
    상기 제1 압축수단은 커맨드클럭에 동기되는 라이징 커맨드 어드레스와 라이징 플래그 신호를 1비트의 압축신호로 출력하는 제1 커맨드어드레스 압축부와;
    상기 커맨드클럭에 동기되는 폴링 커맨드 어드레스와 폴링 플래그 신호를 1비트의 압축신호로 출력하는 제2 커맨드어드레스 압축부를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  4. 제 2 항에 있어서,
    상기 제2 압축수단은 데이터클럭에 동기되는 라이징 라이트 데이터를 1비트의 압축신호로 출력하는 제1 라이트데이터 압축부와;
    상기 데이터클럭에 동기되는 폴링 라이트 데이터를 1비트의 압축신호로 출력하는 제2 라이트데이터 압축부를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  5. 제 2 항에 있어서,
    상기 제1 매치수단은 상기 제1 커맨드어드레스 압축부의 압축신호와 레지스터에 저장된 일정 패턴과의 매치여부를 판단하는 제1 라이징에지 매치부와;
    상기 제2 커맨드어드레스 압축부의 압축신호와 레지스터에 저장된 일정 패턴과의 매치여부를 판단하는 제1 폴링에지 매치부를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  6. 제 2 항에 있어서,
    상기 제2 매치수단은 상기 제1 라이트데이터 압축부의 압축신호와 레지스터에 저장된 일정 패턴과의 매치여부를 판단하는 제2 라이징에지 매치부와;
    상기 제2 라이트데이터 압축부의 압축신호와 레지스터에 저장된 일정 패턴과의 매치여부를 판단하는 제2 폴링에지 매치부를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  7. 제 2 항에 있어서,
    상기 논리게이트수단은 오아게이트를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
  8. 제 1 항에 있어서,
    상기 싱크코아부는 메모리 컨트롤러로부터 입력되는 플래그 신호를 검색하여 싱크모드로의 진입여부를 판단하는 싱크입력부와;
    상기 플래그 신호의 폴링에지를 검색하여 싱크모드에서의 탈출여부를 판단하는 싱크완료부와;
    상기 패턴매치부의 매치신호를 입력받아 클럭의 딜레이 탭 카운터의 동작을 제어하는 스톱부와;
    싱크모드로의 진입시 상기 스톱부의 출력신호에 구동하여 클럭의 딜레이 탭을 카운트하고, 카운트값이 일정한 값에 도달하면 완료신호를 출력하는 탭 카운터 제어부와;
    상기 클럭의 딜레이 탭 값을 입력받아 클럭 딜레이 회로에 전달해주는 탭셋부를 구비함을 특징으로 하는 커맨드 어드레스와 라이트 데이터 동기장치.
KR1019990012382A 1999-04-08 1999-04-08 커맨드 어드레스와 라이트 데이터 동기장치 KR100334533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990012382A KR100334533B1 (ko) 1999-04-08 1999-04-08 커맨드 어드레스와 라이트 데이터 동기장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012382A KR100334533B1 (ko) 1999-04-08 1999-04-08 커맨드 어드레스와 라이트 데이터 동기장치

Publications (2)

Publication Number Publication Date
KR20000065753A KR20000065753A (ko) 2000-11-15
KR100334533B1 true KR100334533B1 (ko) 2002-05-03

Family

ID=19579163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012382A KR100334533B1 (ko) 1999-04-08 1999-04-08 커맨드 어드레스와 라이트 데이터 동기장치

Country Status (1)

Country Link
KR (1) KR100334533B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012013A (ko) * 1994-09-30 1996-04-20 가네꼬 히사시 동기형 반도체 기억 장치
JPH1125672A (ja) * 1997-07-04 1999-01-29 Mitsubishi Electric Corp 同期型半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012013A (ko) * 1994-09-30 1996-04-20 가네꼬 히사시 동기형 반도체 기억 장치
JPH1125672A (ja) * 1997-07-04 1999-01-29 Mitsubishi Electric Corp 同期型半導体記憶装置

Also Published As

Publication number Publication date
KR20000065753A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
CN115065359B (zh) 一种延迟锁相环、时钟同步电路和存储器
US9401721B1 (en) Reference voltage generation and tuning
JP2002230973A (ja) レイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置
US6961278B2 (en) Synchronous self refresh exit control method and circuit in semiconductor memory device
KR20180069565A (ko) 반도체 장치, 반도체 시스템 및 트레이닝 방법
KR100868252B1 (ko) 반도체 메모리 장치 및 그 구동방법
JP2011146043A (ja) 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。
US6621882B2 (en) Method and apparatus for adjusting the clock delay in systems with multiple integrated circuits
US8581654B2 (en) Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit
KR100334533B1 (ko) 커맨드 어드레스와 라이트 데이터 동기장치
JP4580047B2 (ja) クロック同期メモリ
JP2006245816A (ja) スルーレート調整回路およびスルーレート調整方法
US10192599B2 (en) Semiconductor device
JP2000194438A (ja) クロック発生回路
JPH11161363A (ja) 内部クロック発生回路
KR19990075644A (ko) 데이터 스트로우브 신호를 사용한 데이터 입력 회로
KR20040019599A (ko) 외부클럭의 주파수에 따라서 데이터의 셋업시간 및홀드시간을 제어하는 데이터 입력회로 및 데이터 입력방법
JP3496664B2 (ja) 乱数発生装置
JPH1115783A (ja) 同期回路
US8436651B2 (en) Command control circuit for semiconductor integrated device
JP2000112816A (ja) 半導体記憶装置
KR20030050351A (ko) 가변 지연 회로의 지연 시간을 조절하는 지연 시간 조절회로 및 지연 시간 조절 회로를 구비하는 지연 동기 루프
KR970009685B1 (ko) 무선기지국의 특정신호 듀티싸이클 조정 회로
JPH0315764B2 (ko)
JP2003271446A (ja) 信号変換回路および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee