KR100300651B1 - 반도체 회로 및 파워 트랜지스터 보호회로 - Google Patents

Abstract

IGBT1에 흐르는 주전류를 감시하여, IGBT1의 동작이 과전류상태가 되고, 또 GBT1의 제어단자 G에 인가되는 제어전압이 그 한계치 전압 이상일 때에, 판정회로10는 IGBT1가 과전류상태에 있는 것으로 판정하여 IGBT1를 오프상태로 함과 동시에, 그 판정결과를 출력신호로 해서 에러출력단자9에 의해 외부의 마이크로컴퓨터로 출력한다. 이 출력신호를 받아, 해당 마이크로컴퓨터는 즉시 IGBT1 및 다른 IGBT의 구동신호를 오프 신호레벨로 고정하여 이들 IGBT를 차단하고, IGBT1의 주전류가 보다 큰 값의 과전류로 되어 버리는 일로부터 IGBT1를 보호한다.

파워 트랜지스터의 과전류상태의 검출을 보다 빠른 타이밍으로 행함으로써, 과전류시의 턴오프 서지전압의 발생을 누른다.

Description

반도체 회로 및 파워 트랜지스터 보호회로

본 발명은, 파워 트랜지스터로 흐르는 주전류가 과전류상태가 되는 것을 검출하는 회로에 관한 것이고, 또한 과전류상태의 검출에 의거하여, 해당 파워 트랜지스터 자체를 과전류로부터 보호함과 동시에, 다른 파워 트랜지스터의 구동도 제어하는 반도체 회로에 관한 것이다. 본 발명은, 예컨대 전동기의 인버터회로에 적용이 가능한 기술이다.

(종래의 기술1)

파워 트랜지스터의 하나인 IGBT의 종래의 과전류보호회로를, 도 11(a)∼도 12(g)에 근거하여 설명한다.

도 11은, 종래의 IGBT의 과전류보호회로를 포함하는 IGBT의 구동회로장치의 블럭도를 나타낸다. 단, 도 11의 회로자체는 본원 출원인의 노하우기술 내지 내부기술에 관한 것으로 공지된 사항이 아니다.

동 도 11에서, 부호1P는 파워 트랜지스터인 IGBT(그 콜렉터는 도시하지 않은 인덕턴스와 프리휠 다이오드에 접속되어 있다), 2P는 전류 검출회로, 3P는 과전류 검출회로(비교회로), 4P는 과전류 판정회로(AND회로), 5P는 에러출력단자, 6P는 입력단자, 7P는 IGBT 구동회로, 8P는 게이트 저항이다.

여기서 본 회로의 특징은,

① 과전류 판정회로4P의 한쪽의 입력단이, 노드 N1P에서 입력단자6P에 접속된 입력신호선 15P에 접속되어 있는 점 및,

② 동회로4P의 출력노드 N2P에 의해 분기된 출력신호선 13P은 IGBT 구동회로7 P의 NOR회로의 한쪽의 입력단에 접속되어 있는 점에 있다.

지금, 입력단자 6P로"H"레벨의 신호를 입력하면, IGBT 구동회로7P는 "H"레벨의 신호를 출력하고, IGBT 1P의 게이트는 게이트 저항8을 통해 "H"레벨이 되며, IGBT 1P는 온상태가 된다. 또, 이 상태에서 입력단자6P로 "L"레벨의 신호를 입력하면, IGBT 구동회로7P는 "L"레벨의 신호를 출력하고, IGBT 1P의 게이트는 게이트 저항8을 통해 "L"레벨이 되며, IGBT 1P는 오프상태가 된다. 이 상태의 변화를 도 12(a)∼(g)의 타이밍챠트에 나타낸다.

도 12(a)∼(g)에 나타낸 바와 같이, 입력단자6P에 온 신호레벨인 "H"레벨의 입력신호를 입력하고 나서 IGBT 1P가 오프상태로부터 온상태로 변화하기 까지는, 온 지연시간 OND가 있다. 또, 입력단자6P로 오프 신호레벨인 "L"레벨의 입력신호를 입력하고 나서 IGBT 1P가 온상태로부터 오프상태로 변화될 때까지는, 오프 지연시간 OFD가 있다. 이들 지연시간 OND, OFD의 발생은, IGBT 구동회로7P에 기인하고 있다.

지금, 입력단자 6P로 "H"레벨의 입력신호를 입력하면, IGBT1는 온 지연시간 OND의 경과후에 온상태가 되고, 그 때에 IGBT 1P로 흐르고 있는 전류는 전류 검출회로2P에 의해 감시된다. 그리고, IGBT 1P로 흐르고 있는 전류가 과전류상태가 된 것을 과전류 검출회로3P가 검출하면, 그 때에 입력신호가 온신호일때만, 과전류 판정회로4P는 "H"레벨의 신호를 출력함에 의해, IGBT 구동회로7P의 출력을 "L"레벨로 제어하고, 이에 따라 IGBT 1P의 게이트를 차단하여 IGBT 1P을 오프상태로 함과 동시에, 동회로4P는 에러출력단자5 보다 외부로 IGBT 1P가 과전류상태인 것을 알린다. 도 12에서는, 이 에러출력상태는 3회째의 온신호가 입력되어 있는 경우에 과전류상태가 발생하여 검출되는 상태로서 나타나고 있다.

여기서는 전류 검출회로 2P의 구성에는 저항을 사용하고 있기 때문에, 그 저항의 양끝의 전압이 과전류 검출회로 3P에서 설정되어 있는 한계치전압보다도 커진 경우에, 과전류 검출회로 3P는 과전류상태를 검출한다. 이 저항에서의 발생전압을 크게 설정하면 해당 저항에서의 파워손실이 커지기 때문에, 될 수 있는 한 작은 전압을 발생시키도록 해당 저항의 값을 설정하고 있다. 그런데, 혹시 IGBT 1P가 오프상태에 있을 때에 전류 검출회로 2P의 저항에 노이즈가 생겨, 그 노이즈가 과전류 검출회로 3P의 설정전압 이상일 경우에는, 노이즈를 과전류로서 검출하여 버린다. 이것을 막기 위해서는, 입력단자에 온 신호레벨의 입력신호가 입력되어 있을 때에만 과전류를 검출하도록 하면, IGBT의 동작이 오프때일 때에 노이즈로 인해 과전류상태를 검출하여 버린다고 하는 오판정의 발생을 막을 수 있다. 그래서 도 11의 회로에서는 노드 N1P와 회로4P의 한쪽의 입력단을 신호선15P으로 연결함으로써 입력단자 6P로온 신호레벨("H"레벨)의 입력신호가 입력되고, 또한, 과전류 검출기3P가 과전류를 검출하였을 때에("H"레벨 출력), 과전류 판정회로 4P는 IGBT 1P가 과전류상태에 있다고 판정하고 있다.

(종래의기술2 - 선행문헌)

또 선행문헌에 의해서 공지가 된 파워 트랜지스터의 과전류 보호회로에서는, 예컨대, ① 특개평 7-183781호 공보, ② 특개평 6-276073호 공보, ③ 특개평 6-105448호 공보가 있다.

상기 문헌①에서는 그러면 IGBT에 흐르는 전류를 전류 검출저항으로 전압값으로서 검출하여, 과전류상태를 검출하였을 때에 그 전압으로 제어사이리스터를 온상태로 함으로써, IGBT에 대하여 턴오프의 지령을 발하고 있다.

문헌②에서는 IGBT에 흐르는 전류와 IGBT 구동회로의 입력신호의 일부에 의거해서, IGBT에 흐르는 전류가 단락사고에 의해 과전류상태가 되었는지 아닌가를 검출하고 있다. 이 기능은 상술한 도 11의 회로의 그것과 등가이다. 단, 문헌② 에서는 IGBT가 온상태에 있을 때에 사고로 인하여 흐르는 과전류로부터 IGBT를 보호하는 데에 그 주안점을 두고 있다.

또, 문헌③은 IGBT에 흐르는 전류만을 검출함으로써 과전류상태의 발생을 판정하고, 이에 따라 IGBT의 구동전압을 제어하고 있다. 본 문헌③도 또 온시의 단락사고에 의한 과전류의 검출에 착안하고 있다.

그러나, 도 11에 나타낸 과전류보호회로에서는, 신호선15P을 설치함으로써 새로운 문제점을 현재화시키는데 이르고 있다. 이 점을, 도 11 및 도 13(a)∼(g)의 타이밍챠트를 참조하면서 이하에 설명한다.

지금, 입력신호가 온 신호레벨인 "H"레벨로부터 오프 신호레벨인 "L"레벨로 변화되고, IGBT 1P가 온상태로부터 오프상태로 이행하는 오프 지연시간 OFD가 경과하기 전에, IGBT 1P에 흐르고 있는 전류가 과전류상태가 된 경우를 생각한다. 이때, 전류 검출회로 2P는 IGBT 1P에 과전류가 흐르고 있는 것을 나타내는 전압을 과전류 검출회로 4P의 입력단에 출력하고, 그 결과, 회로4P는 "H"레벨의 출력신호를 출력하지만, 이 시점에서는 입력신호가 오프 신호레벨인 "L"레벨에 있기 때문에, 과전류 판정회로 4P는 IGBT 1P에 흐르고 있는 전류가 과전류라고는 인식되지 않아서, IGBT1P가 과전류상태에 있다고 하는 판정결과, 요컨대 에러출력을 외부에 알릴 수 없다고 하는 사태가 생긴다. 그 결과, 그 시각 T1이후에도 입력신호의 공급은 차단되지 않게 되고, 그 후 다시 입력신호가 온 신호레벨로 변화되면, 과전류 판정회로4P는 다시 IGBT 1P가 온상태가 되어 과전류가 흘렀을 때의 타이밍, 즉, 시각T2에서야 겨우 외부로 과전류상태의 발생을 알릴 수 있게 된다. 그 결과, 외부에서 공급되는 입력신호는 그 이후에 오프 신호레벨로 고정된다. 이 때문에, 주전류가 더 한층 큰 전류치로 된 시각T2의 상태에서 IGBT 1P를 턴오프하게 되기 때문에, 큰 서지전압이 필연적으로 발생하여 버린다. 더구나, 그 타이밍으로 도시하지 않은 온상태에 있는 다른 IGBT도 턴오프하게 되어 버린다.

이러한 문제점은 전술한 선행문헌①∼③에서도 마찬가지로 생기지만, 이들 문헌①∼③에서는 그와 같은 문제점은 제시되어 있지 않다. 게다가 선행문헌 ① 에서는, IGBT가 오프시에 노이즈에 의해서 잘못된 과전류상태의 검출을 외부에 출력하여 버린다고 하는 문제점이 해결되지 않은 채로 남아 버린다. 따라서, 이들 문헌 ①∼③은 본 문제점의 해결수단으로는 되지 않는다.

도 11, 도 12(a)∼도 12(g)의 예에서 설명한 바와 같이, 종래의 과전류 보호회로에서는 입력신호가 온신호이며, 또 과전류 검출기(저항)가 과전류상태를 검출하였을 때에, 에러출력단자에 의해 파워 트랜지스터가 과전류상태인 것을 외부에 알리고 있기 때문에, 파워 트랜지스터가 온동작으로부터 오프동작으로 이행하기까지의 사이에 과전류상태가 발생하였을 때에는, 그 발생타이밍에서 과전류상태의 발생을 검출할 수 없고, 다음의 온 신호레벨 입력신호의 입력후, 온 지연시간만큼 경과한 시점, 즉, 다시 파워 트랜지스터가 과전류상태가 된 시점에서야 겨우 과전류상태가 검출되어 그 결과가 외부로 알려진다고 하는 사태가 생기고 있다. 이 검출타이밍의 지연은, 그 동안에 파워 트랜지스터에 흐르는 전류치가 상승하기 때문에, 해당 주전류의 값이 과전류 검출레벨(기준레벨)보다도 한층 더 큰 전류치가 된 상태나 타이밍에서, 해당 파워 트랜지스터를 턴오프상태로 제어하여 버린다고 하는 사태를 가져온다.

이러한 문제점은, 부하가 모터등 부하장치의 인덕턴스성분인 경우 뿐만 아니라, 부하가 저항인 경우에도 생길 수 있는 문제점이며, 파워 트랜지스터를 사용한 스위칭회로에서 과전류가 발생할 때에 일반적으로 생길 수 있는 문제점이기도 하다라고 말할 수 있다.

본 발명은, 이러한 현안사항을 해결하기 위해 이루어진 것이다.

그 제 1의 목적으로 하는 바는, 파워 트랜지스터가 온동작시에 있을 경우 뿐만 아니라, 파워 트랜지스터가 온동작으로부터 오프동작으로 이행할 때에도 과전류상태가 발생하였을 때에는, 그 발생타이밍에서 확실하게 과전류상태의 검출을 가능하게 하고, 또 그 발생타이밍 근방에서 파워 트랜지스터 자체을 그 이후 계속 차단하여, 커다란 서지전압의 발생을 방지함과 동시에, 파워 트랜지스터를 과전류로부터 보다 빠른 시기에 보호하는 데에 있다.

또한, 제 2의 목적은, 그 타이밍에서 검출한 과전류상태의 발생을 에러로서 다른 파워 트랜지스터의 구동제어계에 알리는 것이다.

그리고, 상기 제어계를 통해 다른 파워 트랜지스터도 같이 차단하여, 다른 파워 트랜지스터에서의 턴오프때의 서지전압도 억제하는 데에 있다.

청구항 1에 기재된 발명의 반도체 회로는, 부하에 접속된 제 1 주전극과, 제 2 주전극과, 제어전극을 구비하고, 상기 제어전극에 인가되는 제어전압이 한계치전압 이상일 때에 상기 제 1 주전극과 상기 제 2 주전극과의 사이에 주전류를 흐르게 하는 파워 트랜지스터와, 교대로 주기적으로 변동하는 온 신호레벨과 오프 신호레벨을 갖는 외부의 입력신호를 수신하여 전달하는 입력신호선과, 상기 입력신호선에 접속된 입력단과 상기 파워 트랜지스터의 상기 제어전극에 접속된 출력단을 구비하며, 상기 입력신호의 레벨이 상기 온 신호레벨일 때에는 상기 입력신호가 입력된 때부터 온 지연시간 만큼 지연한 후에 상기 한계치전압 이상의 상기 제어전압을 상기 출력단으로부터 출력하고, 상기 입력신호의 상기 레벨이 상기 오프 신호레벨일 때에는 상기 입력신호가 입력된 때부터 오프 지연시간 만큼 지연한 후에 상기 한계치전압 미만의 상기 제어전압을 상기 출력단으로부터 출력하는 구동회로와, 상기 파워 트랜지스터의 상기 주전류와 상기 제어전압을 그 입력신호로 하여, 상기 제어전압이 상기 한계치전압 이상이고, 또한 상기 주전류가 소정의 한계치전류 이상인 것을 검출하였을 때에, 상기 파워 트랜지스터가 과전류상태에 있는 것으로 판정하는 판정회로를 구비한다.

청구항 2에 기재된 발명에 의하면, 부하에 접속된 파워 트랜지스터를 과전류상태로부터 보호하는 회로에 있어서, 상기 파워 트랜지스터의 제어전압을 나타내는 제 1 입력신호와 상기 파워 트랜지스터에 흐르는 주전류를 나타내는 제 2 입력신호에 의거해서, 상기 주전류가 상기 과전류상태에 있는 것을 검출하여, 그 검출결과를 외부로 출력하는 것을 특징으로 한다.

도 1은 본 발명의 반도체 회로에 관계되는 실시의 형태 1의 시스템구성을 나타내는 블럭도.

도 2는 도 1의 회로에서의 파워 트랜지스터 과전류보호회로에 해당하는 일부분을 도시한 도면.

도 3은 도 2의 전류 검출회로의 구성예를 나타내는 도면.

도 4는 도 2의 과전류 검출회로의 구성예를 나타내는 도면.

도 5는 도 2의 게이트 전압검출회로의 구성예를 나타내는 도면.

도 6은 도 1의 회로에서의 파워 트랜지스터의 과전류보호회로에 대응하는 일부분의 다른 예를 나타내는 도면.

도 7은 본 발명의 실시의 형태 1에 의한 파워 트랜지스터의 과전류보호회로를 사용한 경우의 과전류보호의 타이밍챠트.

도 8은 본 발명의 실시의 형태 1에 의한 파워 트랜지스터의 과전류보호회로를 사용한 경우의 과전류보호의 타이밍챠트.

도 9는 실시의 형태 1의 변형예1를 나타낸 도면.

도 10은 실시의 형태 1의 변형예2를 나타낸 도면.

도 11은 종래의 파워 트랜지스터의 과전류보호회로를 나타낸 도면.

도 12는 종래의 파워 트랜지스터의 과전류보호회로를 사용한 경우의 과전류보호의 타이밍챠트.

도 13은 종래의 파워 트랜지스터의 과전류보호회로를 사용한 경우의 문제점을 나타내는 타이밍챠트.

<도면의 주요부분에 대한 부호의 설명>

1 : IGBT 2 : 전류 검출회로

3 : 과전류 검출회로 4 : 과전류 판정회로

5 : 게이트 전압검출회로 6 : 입력단자

7 : IGBT 구동회로 8 : 게이트 저항

9 : 에러출력단자

전술한 문제점을 해결하기 위해서, 본 실시의 형태에 관계되는 반도체 회로에서는, ① 파워 트랜지스터의 제어전극에 인가되는 제어전압이 그 파워 트랜지스터의 한계치전압 이상이고, 또

② 과전류 검출기가 과전류상태를 검출하였을 때에, 파워 트랜지스터가 과전류상태에 있는 것으로 판정하며, 또 그 검출타이밍에 따라서 해당 파워 트랜지스터 및 다른 파워 트랜지스터를 차단하도록 구성하고 있다. 이에 따라, 해당 파워 트랜지스터를 과전류상태 발생후 보다 빠른 시기에 과전류로부터 보호하는 것이 가능해 짐과 동시에, 큰 턴오프서지전압의 발생이 억제된다. 이하, 본반도체 회로의 이러한 특징을 첨부도면에 의거하여 구체적으로 설명한다.

(실시의 형태 1)

도 1은, 삼상교류모터 M(부하장치에 해당)을 구동하기 위한 인버터회로로서 사용되는 경우의, 본 발명에 관계되는 반도체 회로를 나타내는 블럭도이다.

동 도 1에 나타내는 바와 같이, 본 반도체 회로는, 제 1 인버터회로부 INVU, 제 2인버터회로부 INVV, 제 3인버터회로부 INVW 및 마이크로컴퓨터21로 크게 구별된다. 각 인버터회로부 INVU∼INVW는 삼상교류모터 M의 각 코일 내지 각 인덕턴스성분 LU, LV, LW에 접속된 출력단자 U, V, W를 가지고 있고, 각 회로부 INVU∼INVW 내의 회로구성은 동일하다. 그 때문에, 도 1에서는 편의상 제 1인버터회로부 INVU에 관해서만, 그 내부구성을 나타내고 있다.

각 인버터회로부 INVU∼INVW의 내부구성은, 대응하는 출력단자 U(V, W)에서 서로 접속된 고전위측의 스위칭소자로서의 파워 트랜지스터 1A와, 저전위측의 스위칭소자로서의 파워 트랜지스터1에 대응하여, 2개의 과전류보호회로로 대별된다. 또, 여기서는 파워 트랜지스터는 어느 것이나 IGBT 이며, 특히 도 1의 예에서는 센스단자S가 딸린 것이다. 상기한 양보호회로에서의 상위점은 IGBT1의 콜렉터단자 C가 출력단자 U를 통해 모터 M측의 인덕턴스성분(L)과 프리휠 다이오드23과 접속되어 있는데 대하여, 다른 IGBT 1A 쪽에서는 그 에미터단자E가 출력단자 U를 통해 모터 M측의 인덕턴스성분(L)과 프리휠 다이오드 23A와 접속되어 있는 점에 있고, 그 이외의 점은 양 보호회로에서는 동일하다. 그래서 이하에서는, 과전류로부터 IGBT1를 보호하기 위한 보호회로20에 관해서, 그 구성과 동작을 후술하는 도 2이하의 도면에서 설명하기로 하며, IGBT 1A의 보호회로내의 각 요소는 동회로20내의 대응하는 각 요소의 부호의 오른쪽에 기호 A를 부여함으로써 나타내고 있다.

보호회로20 (20A)는, 입력단자6 (6A)와 에러출력단자 9(9A)를 가지고 있고, 마이크로컴퓨터22, 주로 그 제어부22(CPU등으로 이루어진다)에서 출력되는 입력신호 VIN1(VIN1 A)을, 그 입력단자6(6 A)에서 수신한다. 또, 그 에러출력단자9 (9A)에 의해, 보호회로20는 펄스신호인 에러검출신호 VO1(VO1A)을 출력한다. 여기서는 동 검출신호 VO1 (VO1A)은 일단 타이머24에 입력되고, 타이머24는 신호 VO1(VO1A)의 펄스의 duration time를 적절한 값으로 조절하면서, 다시 그것을 에러검출신호 VO11(VO1 A1)로서 제어부22에 출력한다.

이 에러검출신호 VO11(VO1 A1)의 입력을 받고, 제어부22는 IGBT1 및 그 이외의 다른 IGBT의 게이트를 차단하고, 그 이후, 이들 IGBT를 모두 오프상태로 고정해야할 그들 IGBT(1, 1A, …)를 구동하고 있는 각 인버터회로부내의 IGBT 구동회로7(7A)에 대하여, 오프 신호레벨("L")로 고정된 입력신호 VIN1∼VIN 3 A를 즉시 출력한다.

각 보호회로의 IGBT의 부하의 값은 모든 IGBT의 구동제어 여하에 의해서 정해지고, 인덕턴스성분 LU, LV, LW에 근거하여 개개에 정해진다. 그리고 각 IGBT1 (1A)의 부하와 그것에 병렬접속되는 프리휠 다이오드23(23 A)와의 존재에 의해서, 각 IGBT1(1A)이 오프상태가 되더라도, 다시 IGBT1(1 A)가 온상태로 되돌아가기까지의 기간중에는 주전류가 각 IGBT1 (1A)과 그것에 대응하는 프리휠 다이오드23(23A)로 구성되는 폐 루프내를 계속 흐르게 되기 때문에, 다시 각 IGBT1(1A)이 온상태가 되면, 이상적으로는, 오프상태중에 상기 폐 루프내를 흐르고 있었을 때의 전류치의 레벨을 출발점으로 해서(실제로는 다소 레벨이 내려간다) 주전류가 증가하게 된다 (도 7(c)참조). 이 때문에, 각 IGBT1(1A)에 흐르는 주전류는, 입력신호가 온, 오프를 반복할 때마다 증대하게 되고, 이윽고는 주전류의 레벨이 과전류 검출레벨을 넘는다고 하는 상태가 발생한다.

그래서, 이 상태를 그 발생타이밍에 가능한 한 가까운 타이밍으로 검출하고 (이상적으로는 동시), 또, 이 정보를 즉시 마이크로컴퓨터21에 전해서 각 IGBT를 가능한 한 빠른 타이밍으로 차단하여 버리는 것이, 과전류상태가 된 해당 IGBT1의 보호를 위해서나 해당 IGBT1(1A)에서의 턴오프때 서지전압의 감소화라는 관점에서도 필요하여진다. 이 요구를 도 1의 보호회로20는 다음에 서술하는대로 실현하고 있다.

도 2에서, 주된 참조부호는 각각 다음의 것을 나타낸다. 즉, 1은 파워 트랜지스터인 IGBT, 2는 전류 검출회로, 3은 과전류 검출회로, 4는 과전류 판정회로, 5는 IGBT1의 제어전극인 게이트 G에 인가되는 전압을 검출하는 게이트 전압 검출회로, 6은 입력단자, 7은 IGBT 구동회로, 8은 게이트 저항, 9는 에러출력단자, 10은 판정회로, 12는 입력신호선, 19는 출력신호선이다.

도 2에 나타내는 파워 트랜지스터의 과전류보호회로20의 보다 상세한 구성은 다음과 같다.

우선, 파워 트랜지스터인 IGBT1의 콜렉터단자 C는, 도 1에 나타낸 프리휠다이오드23와 병렬로 접속된 부하, 즉 인덕턴스 L의 일단에 접속되어 있다. 인덕턴스 L의 타단은 전원전압 VCC의 직류전원에 접속되어 있다. 이 인덕턴스 L은 도 1에 나타내는 삼상모터 M의 각 코일의 여자상태에 근거하고 (그것은, 전술한 제 1∼제 3 인버터회로부 INVU∼INVW 내의 각 파워 트랜지스터의 ON, OFF 상태에 의존한다), 따라서 인덕턴스성분 LU, LV, LW에 의거하여 정해지는 부하이다. 또 한편, IGBT1의 에미터단자 E는 도 1에 나타내는 바와 같이 접지되어 있다. 또, IGBT1의 게이트 G는, IGBT 구동회로7의 출력단자 N1에 접속되어 있다. 이 게이트 G에 인가되는 제어전압의 레벨에 따라서 IGBT1의 온·오프동작은 제어된다. 즉, 제어전압이 IGBT1의 한계치전압 이상일 때에는 IGBT1의 동작은 온상태가 되어, 그 콜렉터 C-에미터 E 사이에 주전류가 흐른다. 여기서는, IGBT1은 센스단자 S를 가지고 있기 때문에, 센스단자S를 통해 주전류의 레벨을 검출하는 일이 가능하다.

이상과 같이 도 2의 회로20에서는, IGBT1의 콜렉터단자 내지 콜렉터전극C이 「제 1주전극」에, 게이트 G가 「제어전극」에, 에미터단자 내지 에미터전극 E가 「제 2전극」에 각각 해당한다.

IGBT 구동회로7의 구성은 다음과 같다. 즉, 입력단자6에 그 일단이 접속된 입력신호선12의 타단이, 동회로7의 입력단을 이루는 인버터7a의 입력단에 접속되어 있다. 여기서 입력신호선12은 입력단자6로 수신한, 교대로 주기적으로 온 신호레벨("H"레벨)과 오프 신호레벨("L"레벨)과의 사이에서 레벨변동을 행하는 입력신호 VIN1(도1)을 본회로20내에 입력하여 IGBT 구동회로7에 전송한다. IGBT 구동회로7의 인버터7a의 출력단은 NOR회로7b의 제 1입력단에 접속된다. NOR회로7b의 제 2입력단은, 후술하는 판정회로10의 출력단인 노드 N2에 그 일단이 접속된 제 2출력신호선13의 타단에 접속되어 있다. 또한 NOR 회로7b의 출력단은, NPN 트랜지스터7c와 PNP 트랜지스터7d로 이루어지는 버퍼회로의 입력단(각 트랜지스터 7c, 7d의 베이스)에 접속되고, 버퍼회로의 출력단은 게이트 저항8을 통해 IGBT1의 게이트G 내지 노드 N1에 접속되어 있다. IGBT 구동회로7는, 입력신호 VIN1이"L"레벨로부터 "H"레벨로 상승하였을 때에는, 그 상승타이밍으로부터 온 지연시간만큼 경과한 시점에서, "H"레벨의 제어전압을 게이트G에 인가한다. 반대로, 입력신호 VIN1가 "H"레벨로부터 "L"레벨로 하강하였을 때에는, 그 하강타이밍으로부터 오프 지연시간만큼 경과한 시점에서, 동 구동회로7는 제어전압을 "L"레벨로 변화시킨다.

한 편, 모터 내지 부하측의 정격용량의 증대에 따라서 구동회로7의 버퍼회로등의 단수를 증가시킬 때에는, 그것에 따라서 상기 온 지연시간, 오프 지연시간도 증대한다. 통상, 동회로7의 버퍼회로등의 단수는 1단에서 2단이다.

판정회로10는 본 보호회로20의 중핵을 이루는 부분이고, 그 제 1 입력단은 게이트 전압검출회로 5의 입력단이며, 그 제 2입력단은 전류 검출회로2의 입력단에 대응한다. 즉, IGBT1의 센스단자S에 그 일단이 접속되고, IGBT1의 양전류를 전송하는 주전류 입력신호선(제 2 입력신호선)14의 타단은, 전류 검출회로2의 입력단에 접속되어 있으며, 노드 N1에 일단이 접속되어 제어전압을 주는 신호를 전송하는 게이트 전압 입력신호선(제 1 입력신호선)15의 타단은, 게이트 전압 검출회로5의 입력단(제 1입력단)에 접속되어 있다. 그리고, 전류 검출회로2의 출력신호선16은, 과전류 검출회로3의 입력단(제 1입력단)에 접속되고, 과전류 검출회로3의 출력신호선17및 게이트 전압검출회로5의 출력신호선18은, AND 회로에 의해 이루어지는 과전류 판정회로4의 제 1입력단및 제 2입력단에 각각 접속되어 있다. 그리고, 과전류 판정회로4, 따라서, 판정회로10의 출력단인 노드 N2에 일단이 접속되고, NPN 트랜지스터11를 통해 그 타단이 에러출력단자9에 접속된 제 1출력신호선19은, IGBT1의 과전류상태의 판정결과를 주는 에러검출신호(도 1에서는, 출력신호 VO1, VO1A에 해당)을 전송하여, 이것을 외부로 출력한다. 또, 출력단노드 N2에서 제 1출력신호선19으로부터 분기된 제 2 출력신호선13은, 상술한 대로, NOR회로7b의 제 2입력단으로 과전류상태의 판정결과를 전송한다.

전류 검출회로2는 도 3에 나타내는 바와 같이, 그 일단이 출력단을 이루고, 그 타단이 접지된 전류 검출저항R으로 이루어진다. 이 저항R의 값은, 도 11의 회로의 경우와 같이, 저항 R에서의 파워손실을 감소시킨다고 하는 관점에서, 될 수 있는한 작은 전압을 발생시키도록 설정되어 있다.

과전류 검출회로3는, 도 4에 나타낸 바와 같이 제 2비교처리가 되는 제 2비교기 C 2로 이루어진다. 동비교기 C2의 제 1입력단은 출력신호선16에 접속되어 있고, 그 제 2입력단에는, 주전류가 과전류의 상태가 되었는지 아닌지의 판정기준으로서의, 한계치전류에 해당하는 제 2한계치전압 VTH2 (과전류 검출레벨)가 주어지고 있다. 따라서, 제 2비교기 C2는 출력신호선16의 전압이 제 2한계치전압 VTH2 이상일 때에 과전류상태를 발생시키는 "H"레벨의 출력신호를 출력한다 (제 2비교). 그렇지 않을 때는, 제 2비교기 C2는 "L"레벨의 출력신호를 출력할 뿐이다.

게이트 전압 검출회로5는, 도 5에 나타낸 바와 같이 제 1 입력단에 상기 신호선15을 입력하고, 그 제 2입력단에 IGBT1의 한계치전압에 해당하는 제 1한계치전압 VTH1이 인가된 제 1비교기 C1를 가진다. 동비교기 C1도 출력신호선15의 전압이 제 1 한계치전압 VTH1 이상일 때에만, IGBT1의 제어전압이 IGBT1의 한계치전압 이상인 것, 즉, IGBT1이 실제로 온동작상태에 있는 것을 주는 "H"레벨의 출력신호를 출력한다(제 1비교).

한 편, 판정회로10중에서, 상기 회로3∼5로 이루어지는 부분은, 변형예로서 후술하는 도 9나 도 10의 회로에서는 회로10P로서 표시되어 있다.

한 편, 도 6은, 도 1의 각 인버터회로부 INVU∼INVW에 관해서, 대응하는 출력단자 U, V 또는 W에서 IGBT1에 접속된 다른 IGBT1 A용의, 과전류에 대한 보호회로20A를 나타내는 블럭도이다. 동회로20A의 경우에는 다른 IGBT 1A는 IGBT1에 대하여 고전위측의 스위칭소자를 이루고 있기 때문에, 그 에미터단자 내지 에미터전극 E가 부하 L에 접속된 「제 1주전극」을 이루고, 그 콜렉터단자 내지 콜렉터전극 C이 「제 2주전극」에 해당한다. 이 정의는, 도 2의 IGBT1의 그것과는 반대의 관계가 된다. 도 6중에서는, 도 2가 대응하는 회로의 부호 오른쪽에 기호 A를 붙여, 각 회로를 나타내고 있다.

이상과 같이, 동 회로20A는 도 2의 회로20와 비교하여 부하와 IGBT와의 접속관계가 변하고 있을 뿐이기 때문에, 회로20와 동일한 작용·기능을 발휘한다. 그래서 이하에서는, 도 2의 회로에 관해서 그 동작을 설명하기로 한다.

(1) 온동작으로부터 오프동작에의 이행중에 과전류가 흐르는 경우

이때의 동작을 도 7(a)∼도 7(h)의 타이밍챠트에 나타낸다.

입력단자6에 온 신호레벨인 "H"레벨의 입력신호 VIN1이 입력되면, 온 지연시간 경과후에 제어전압은 "H"레벨로 상승하고, IGBT1이 온상태가 되어, IGBT1에 주전류가 흐른다. 그리고, 그 주전류의 레벨을 전류 검출회로2는 감시하고 있다.

여기서, 입력단자6에 오프 신호레벨인 "L"레벨의 입력신호 VIN1이 입력되고, 다음에 IGBT1가 오프상태가 되기까지의 오프 지연시간 OFD가 경과하기 전의 시각T 1에서, IGBT1로 흐르고 있는 주전류의 레벨이 과전류 검출레벨에 이르는 경우를 생각한다. 이때, ① 과전류 검출회로3가 과전류를 검출하고, "H"레벨의 출력신호를 출력한다. 더구나, ② IGBT1의 게이트G에 인가되어 있는 제어전압은, 시각T1에서도 IGBT1의 한계치전압보다 큰 상태에 있기 때문에, 이 상태를 게이트 전압검출회로9가 검출하여 "H"레벨의 출력신호를 출력한다. 그 결과, 과전류 판정회로4는 "H"레벨의 출력신호를 출력하고, 그 출력신호는, 트랜지스터11에 의해서 레벨적으로 반전된데다가, 과전류상태를 발생시키는 에러검출신호로서 에러출력단자9 에 의해 외부의 마이크로컴퓨터측으로 송신되어, 마이크로컴퓨터21(도 1)에 IGBT1가 과전류상태에 있다고 하는 정보가 시각T1 근방의 타이밍에서 알아지게 된다.

이것을 받아, 도 1의 마이크로컴퓨터21 (내지 제어부22)는, IGBT 구동회로7 및 다른 모든 파워 트랜지스터의 구동회로에, 오프 신호레벨로 그 레벨이 고정된 입력신호 VIN1, VIN1A, VIN2, VIN2A, VIN3, VIN 3A를 각각 출력하여, 이들 파워 트랜지스터의 모두를 즉시 턴오프상태로 차단하고, 또 그 차단상태를 유지한다. 단, 파워 트랜지스터1는 시간(T1+ t 1)의 시점에서 이미 오프상태에 있다.

이 경우, IGBT 구동회로7의 NOR회로 7b의 출력레벨은, 입력신호 VIN1, 따라서 인버터7a의 출력레벨에 의해서 "L"레벨로 확정되어 있기 때문에, 제 2출력신호선13상의 전압이 과전류상태의 검출에 의해서 "L" 레벨로부터 "H"레벨로 변하더라도 그 변동은 IGBT 구동회로7에 대하여는 아무런 영향을 미치게 하지 않는다. 요컨대, IGBT1는 오프 신호레벨의 입력신호 VIN1의 입력후 오프 지연시간 OFD이 경과한 시점이고, 따라서, 시각T1 으로부터 시각 t1만큼 경과한 시점에서 오프상태가 되며, 이후에, 에러검출신호 VO11를 받은 제어부22에 의해 입력신호 VIN1이 "L"레벨로 계속 고정되기 때문에 주전류는 흐르지 않게 된다. 그 때, 에러검출신호 VO1의 펄스의 duration time은 도 7(g)에 나타낸 바와 같이 짧아지기 때문에, 마이크로컴퓨터21측에서 검출될 수 있도록, 도 1에 나타난 바와 같이 타이머를 설치해서 에러검출신호 VO1의 펄스의 duration time을 길게 설정하고 있는 점은 전술한 대로이다.

이와 같이 본회로20에 의하면, 종래의 기술에서는 얻을 수 없었던 작용·효과를 얻을 수 있다. 즉, 본회로20는 입력신호가 온 신호레벨로부터 오프 신호레벨로 변화된 후, 오프 지연시간의 경과전에 IGBT1가 과전류상태가 되었을 때에는, 그 발생과 동일한 타이밍으로 해당 과전류상태를 즉석에서 확실하게 검출할 수 있다. 그리고 본회로20는, 그 검출결과를 즉시 외부의 마이크로컴퓨터21측으로 출력하여, 과전류상태의 발생후, 보다 빠른 타이밍에서(그 타이밍은 입력신호 VIN1이 다시 온 신호레벨로 변화되기 전이다), 해당 IGBT1에서 과전류상태가 발생한 것을 외부의 마이크로컴퓨터21에 알릴 수 있다. 이에 따라, 외부의 마이크로 컴퓨터21측 내지 제어부22는, 입력신호 VIN1이 다시 온 신호레벨로 변화하기 전에 IGBT1를 차단시키도록, 즉시 입력신호 VIN1의 레벨을 오프 신호레벨 ("L")로 고정하여, 시간(T1 + t 1)에서의 IGBT1의 주전류(그것은 과전류 검출레벨보다도 약간 크다) 이상의 주전류가 IGBT1에 흐르지 않도록 할 수가 있다. 즉, IGBT1을 과전류상태로부터 보다 빠른 시기에 보호하고, 또 턴오프시의 서지전압의 증대화를 방지할 수 있다. 또, 마이크로컴퓨터21는, 삼상모터M의 구동에 이용되고 있는 다른 IGBT의 차단도 동일 타이밍으로 행할 수가 있고, IGBT1의 과전류상태 발생의 검출후, 보다 빠른 시기에 다른 IGBT를 확실하게 차단할 수가 있다.

덧붙여, 본 회로20에서는 IGBT1가 오프동작상태에 있을 때에, 노이즈신호의 입력에 의해 "H"레벨의 출력신호가 출력신호선17상에 생기더라도, 출력신호선18상의 전압레벨은 "L"레벨인채이기 때문에, 에러검출신호 VO1는 "H"레벨인 채이다. 즉, 오프시의 노이즈에 기인한 과판정발생의 방지라고 하는, 도 11의 회로에서도 실현되고 있던 기능이 여기서도 그대로 실현되고 있다.

(2) 온동작시에 과전류상태가 발생한 경우, 이 경우의 본 회로20의 동작을 도 8(a)∼(h)의 타이밍챠트에 나타낸다.

동 도 8(a)∼(h)에 나타나 있는 바와 같이, 본 회로20에 의해서도 도 11의 회로와 같은 기능이 실현되어 있다. 즉, 이 경우에는, 도 2의 판정회로10는 (가) IGBT1가 온상태에 있는 사이에 계속 상승하는 IGBT1의 주전류가 과전류 검출레벨에까지 도달한 시각T 1의 타이밍에서 과전류상태의 발생을 검출하고, 그 판정결과를 외부에 에러검출신호 VO1로서 출력할 뿐만 아니라, (나) 제 2 출력신호선13상의 신호를 "H"레벨로 상승시켜서 그것을 IGBT 구동회로7의 NOR회로7b에 입력하는 것이고, 또한 지연시각 t1 경과후의 주전류가 과전류 검출레벨로부터 조금밖에 상승하지 않고 있는 타이밍에서, 온동작에 있는 IGBT1 자체를 강제적으로 오프동작으로 제어하여 과전류를 차단하고, 이에 따라, 보다 빠른 타이밍으로 IGBT1를 보호한다고 하는 기능도 발휘한다.

그리고, 마이크로컴퓨터21(내지 제어부22)는, 시각 T1로부터 입력신호 VIN1이 재차 상승하는 시각 T2까지의 사이에, 에러검출신호 VO11(도 1)에 따라서, 입력신호 VIN1의 레벨을 "L"레벨로 고정한다. 이에 따라, 시각T2 이후 IGBT1는 계속 차단된다. 또, 마이크로컴퓨터21에 의해서 다른 IGBT용의 입력신호의 레벨도 모두 동일타이밍일 때에 "L"레벨로 설정되고, 시각T2 이후 다른 IGBT도 마찬가지로 계속 차단된다.

이와 같이, 본 회로20는 종래기술에서 실현되고 있던 기능의 모두를 가지고 있는 것이다.

이상의 (1), (2)로 서술한 동작과 도 1, 도 6의 회로구성으로 본 발명의 판정회로를 정의한다면, 다음과 같이 정의할 수가 있다. 즉, 판정회로10은 파워 트랜지스터의 주전류와 그 제어전압을 그 입력신호로서 받아들여, (i) 제어전압이 해당 파워의 한계치전압이상이고 (제 1비교), 또한, (ii) 주전류가 소정의 한계치전류(과전류 검출 레벨) 이상인 것을 (제 2비교) 검출하였을 때에(논리적), 해당 파워 트랜지스터가 과전류상태에 있다고 판정하여, 그 판정결과를 에러검출신호로서 출력신호선19을 통해 외부의 제어계(21,22)로 출력하는 회로이다. 그리고, 판정회로10의 출력단은, IGBT 구동회로9에도 접속되어 있고, 입력신호 VIN1의 레벨이 온 신호레벨("H")에 있을 때에 IGBT1의 과전류상태의 발생을 검출하였을 때에는, IGBT1의 한계치전압 이상인 제어전압을 한계치전압 미만의 전압으로 변경하도록, IGBT 구동회로7를 제어하는 기능도 가지고 있다.

이상과 같이, 본 실시의 형태에 관계되는 파워 트랜지스터의 과전류보호회로는, ① 파워 트랜지스터의 제어전압이 그 파워 트랜지스터의 한계치전압 이상이며, 또, ② 과전류 검출기가 과전류상태를 검출하였을 때에(요컨대, 양조건①, ②가 동시에 충족된 타이밍시에), 파워 트랜지스터가 과전류상태다라고 판정하고, 또 그 판정결과를 외부에 알린다고 하는 동작을 행한다. 이에 따라, 마이크로컴퓨터는 해당 과전류상태발생 타이밍에 가능한 한 가까운 타이밍으로 각 입력신호 VIN1∼VIN3 A(도 1)의 레벨을 오프 신호레벨로 고정할 수가 있고, 해당 파워 트랜지스터 및 다른 모터구동용 파워 트랜지스터의 모두를 턴오프로 강제적으로 제어하는 일이 가능해져서, 종래보다도 작은 값의 주전류가 흐르고 있는 상태에서 각 파워 트랜지스터가 차단되기 때문에, 턴오프시의 서지전압을 종래보다도 훨씬 작게 하는 일이 가능해진다.

(변형예 1)

실시의 형태 1에서는, 도 1∼도 2 및 도 6에 도시한 바와 같이, IGBT1는 센스단자 S를 갖는 것이었지만, 본 발명의 반도체 회로에서의 파워 트랜지스터는 이러한 센스부 IGBT에 한정되는 것은 아니다. 예컨대, 센스단자가 없는 IGBT를 파워 트랜지스터로서 사용하여, 파워 트랜지스터의 과전류보호회로를 도 2와 같이 구성할 수도 있다.

그러한 일례를 도 9에 예시한다. 도 9에서는 편의상 도 1에 나타낸 제 1인버터회로부 INVU에 관한 변형예를 나타내고 있지만, 도 9에 나타낸 회로 INVU1의 구성은 마찬가지로 도 1의 제 2, 제 3 인버터회로부 INVV, INVW에도 적용된다.

이 변형예에서도, 실시의 형태 1에서 설명한 작용·효과가 마찬가지로 얻을 수 있는 것은 물론이다.

(변형예 2)

실시의 형태 1 및 그 변형예1에서는, 부하는 도 1의 모터M의 각 코일 LU∼LW에 근거하여 정해지는 인덕턴스 L이지만, 부하는 예컨대 도 10에 나타낸 바와 같이 저항25이어도 된다. 부하가 저항25일 경우에는, IGBT1이 온일 때에는 저항25에 흐르는 주전류는 단조롭게 증가할 뿐이고, IGBT1가 오프시에는 주전류는 흐르지 않게 되기 때문에, 다시 IGBT1가 온이 되었을 때에는, 부하가 인덕턴스의 경우와 같은 주전류의 누적적인 상승이 생기지 않는다. 그러나 이 경우에도, 노이즈신호나 외부전압의 변동등에 의한 영향을 받아, IGBT1가 온일 때 뿐만 아니라 온상태로부터 오프상태로 이행할 때에도 과전류가 흐르는 경우가 있을 수 있기 때문에, 부하가 저항인 경우에도, 본 발명의 반도체 회로의 적용에 의해 실시의 형태 1와 마찬가지의 작용·효과를 얻을 수 있고, 유익한 파워 트랜지스터의 과전류보호회로를 구성할 수 있다.

한 편, 도 10에 예시한 회로는 도 2에 대응하는 것이고, 동일부호의 것은 동일한 것을 나타낸다.

(변형예 3)

파워 트랜지스터로서는 IGBT에 한정되는 것이 아니라, 예컨대 파워 MOSFET 등의 절연게이트형 스위칭소자를 파워 트랜지스터로서 사용할 수 있다.

(변형예 4)

도 1의 예에서는, 각 인버터부 INVU∼INVW 마다 개별적인 입력신호를 마이크로 컴퓨터21측으로부터 출력했었지만, 각 인버터부에의 입력신호를 모두 동일한 입력신호로 하는 것도 가능하고(이 경우, 입력신호 VIN1과 그 밖의 입력신호 VIN1 A∼VIN3 A는 동일신호가 된다), 복수의 인버터부에의 입력신호만을 동일한 입력신호로 하며, 그 밖의 입력신호는 개별적으로 설정하도록 해도 된다. 이런 의미에서 「다른 입력신호」란 「입력신호」와 동일신호가 되는 케이스를 포함하는 개념으로서 정의된다.

청구항1에 관계되는 발명에 의하면, 다음과 같은 작용·효과를 얻을 수 있다.

온 신호레벨의 입력신호가 입력되면, 해당 입력후로부터 온 지연시간만큼 경과하였을 때에 파워 트랜지스터는 온동작상태가 되어, 주전류가 부하를 통해 흘러 나가서 주전류는 증대한다. 다음에, 입력신호의 레벨이 온 신호레벨로부터 오프 신호레벨로 변동하면, 그 변동시로부터 오프 지연시간만큼 경과한 타이밍에서 파워 트랜지스터는 오프동작상태가 되어 주전류는 흐르지 않게 되고, 다음에 다시 입력신호레벨이 온 신호레벨로 변동하면, 그 때부터 온 지연시간만큼 경과한 타이밍에서 더 큰 전류치의 주전류가 흐르기 시작하여, 이러한 상태가 교대로 반복되게 된다.

지금, 입력신호의 레벨이 온 신호레벨로부터 오프 신호레벨로 변동하여, 그 때부터 오프 지연시간만큼 경과하기 전의 제 1타이밍에서 주전류의 전류치가 한계치전류이상의 값에 달하고 있는 것으로 한다. 이 때, 구동회로가 출력하는 제어전압은 아직도 한계치전압 이상이고 주전류는 흐르고 있기 때문에, 판정회로는 해당 타이밍에서 파워 트랜지스터가 과전류상태에 있는 것을 검출한다. 다음에, 오프 지연시간만큼 경과한 제 2 타이밍에서, 제어전압은 한계치미만이 되고 파워 트랜지스터는 오프상태가 된다.

이와 같이 본 발명에 의하면, 외부에서 공급되는 입력신호의 레벨이 온 신호레벨로부터 오프 신호레벨로 변화된 후, 오프 지연시간만큼 경과하기 전에 주전류가 과전류레벨이상에 달한 것을, 그 도달시점(상기 제 1타이밍)에서, 즉시, 또 정확하게 검출할 수 있다고 하는 효과가 있다.

또한 본 발명에 의하면, 온 신호레벨에 있는 입력신호의 입력상태중에, 증대하는 주전류가 과전류 레벨이상에 도달하였을 때에도, 판정회로는 그 도달타이밍에서 즉시, 또 확실하게 과전류상태의 발생을 검출할 수 있다.

청구항 2에 관계되는 발명에 의하면, 주전류의 레벨 뿐만 아니라 제어전압의 레벨도 사용하여 과전류상태의 발생을 검출하고 있기 때문에, 과전류상태의 발생을 그것이 어떠한 경우에 발생하더라도, 오판정없이 정확하게 검출할 수 있다. 더구나, 그 검출타이밍시에 그 결과를 외부에 출력하고 있기 때문에, 외부측에서는 그 출력타이밍에 따라서 보다 빠른 타이밍으로 파워 트랜지스터를 차단하는 처리를 할 수가 있어, 큰 서지전압의 발생을 방지하여 파워 트랜지스터를 과전류로부터 보호할 수 있다.

Claims (2)

1. 부하에 접속된 제 1 주전극과, 제 2 주전극과, 제어전극(G)을 구비하고, 상기 제어전극에 인가되는 제어전압이 한계치전압 이상일 때에 상기 제 1 주전극과 상기 제 2 주전극과의 사이에 주전류를 흐르게 하는 파워 트랜지스터(1)와,

   교대로 주기적으로 변동하는 온 신호레벨과 오프 신호레벨을 갖는 입력신호를 수신하여 전달하는 입력신호선(12)과,

   상기 입력신호선에 접속된 입력단과 상기 파워 트랜지스터의 상기 제어전극에 접속된 출력단을 구비하고, 상기 입력신호의 레벨이 상기 온 신호레벨일 때에는 상기 입력신호가 입력된 때부터 온 지연시간만큼 지연한 후에, 상기 한계치전압 이상의 상기 제어전압을 상기 출력단으로부터 출력하고, 상기 입력신호의 상기 레벨이 상기 오프 신호레벨일 때에는 상기 입력신호가 입력된 때부터 오프 지연시간 만큼 지연한 후에, 상기 한계치전압 미만의 상기 제어전압을 상기 출력단으로부터 출력하는 구동회로(7)와,

   상기 파워 트랜지스터의 상기 주전류와 상기 제어전압을 그 입력신호로서 수신하여, 상기 제어전압이 상기 한계치전압 이상이고, 또한 상기 주전류가 소정의 한계치전류 이상인 것을 검출했을 때에 상기 파워 트랜지스터가 과전류상태에 있는 것으로 판정하는 판정회로(10)를 구비한 것을 특징으로 하는 반도체 회로.
2. 부하에 접속된 파워 트랜지스터를 과전류상태로부터 보호하는 회로에 있어서,

   상기 파워 트랜지스터의 제어전압을 나타내는 제 1 입력신호와, 상기 파워 트랜지스터에 흐르는 주전류를 나타내는 제 2 입력신호에 의거해서, 상기 주전류가 상기 과전류상태에 있는 것을 검출하여, 그 검출결과를 외부로 출력하는 것을 특징으로 하는 파워 트랜지스터 보호회로.