KR100290194B1 - 무한 임펄스 응답 고스트 제거 시스템 - Google Patents

Abstract

본 발명은 고스트 제거 IIR 필터(12-16) 및 이 고스트 제거 IIR 필터를 프로그래밍하기 위한 탭 웨이팅 계수를 발생하는 채널 모델링 회로(18)를 포함하는 고스트 제거 시스템에 관한 것이다. 채널 모델링 회로는 발생된 모든 웨이팅 계수 값의 합을 산출하는 수단을 포함한다. 이 합이 IIR 필터의 불안정성을 표시하는 소정값을 초과하면 웨이팅 계수는 합을 감소시키는 식의 조건적으로 스케일링됨으로써 필터가 불안정하게 될 가능성을 감소시킨다.

Description

무한 임펄스 응답 고스트 제거 시스템

제1도는 본 발명에 따른 고스트 제거 시스템의 블록도.

제2도는 제1도의 시스템에서 구현될 수 있는 2의 보수 오버플로 검출기의 논리도.

제3도 및 제4도는 제1도의 시스템의 동작을 설명하는 흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 입력 비디오 신호원 12 : 가산기

14 : 탭 지연 라인 15 : 웨이팅 회로

16 : 가산기 18 : 채널 모델링 및 제어 소자

20 : 오버플로/언더플로 검출기

본 발명은 무한 임펄스 응답(IIR) 필터를 이용하는 고스트 제거 시스템에 관한 것으로, 특히 상기 시스템에서 IIR 필터의 안정된 동작을 제공하는 장치에 관한 것이다.

일반적으로, 고스트 제거 시스템은 두 부분으로, 즉, 프로그램가능한 필터 및 신호 전송 채널의 모델을 산출하는 회로로 구성된다. 채널 모델링 회로는 전송 된 기준 신호 및 저장되어 이상화된 기준 신호에 응답하여 전송 채널 특성(특히, 다중로 왜곡을 야기할 수도 있는 특성)을 결정한다. 이러한 특성으로부터. 채널 모델링 회로는 프로그램가능한 필터를 프로그래밍하기 위한 계수를 발생하여 실질적으로 제거된 다중로 왜곡과 함께 비디오 신호를 통과시킨다. 채널 모델링 방법의 상세한 설명은 예컨데, 1989년 9월 5일 "비정수형 샘플 지연 기능을 구비한 필터 회로를 포함하는 적응 텔레비전 고스트 제거 시스템"의 명칭으로 허여된 미합중국 특허 제4,864,403호 또는 N, Komlya의 "재생에 의한 고스트 감소"의 명칭으로 1992년 8월자 IEEE 보고서(Consumer Electronics. 38권, 제3호, 195-199페이지)를 참조하면 된다. 프로그램 가능한 필터는 일반적으로 유한 임펄스 응답(FIR) 및 무한 임펄스 응답(IIR)의 두 유형으로 존재한다. 어떤 고스트 제거 시스템은 FIR 필터를 이용하고 다른 시스템은 IIR 필터를 이용하지만, 대다수의 시스템은 두 필터의 조합형을 사용한다.

IIR 및 FIR 고스트 제거 필터는 비교적 지연된 다수의 신호를 공급하는 탭 지연 라인을 이용한다. 지연된 신호는 프로그램 가능한 계수에 의해 웨이팅화되고, 웨이팅화된 계수는 필터링된 출력 신호를 공급하도록 결합된다. FIR 및 IIR 필터는 상대적인 장점 및 단점을 가지고 있는데, FIR 필터는 고유하게 안정적인 반면 IIR 필터는 안전성 문제를 야기하는 것으로 알려져 있다. 본 발명은 IIR형 고스트 제거 필터를 사용하는 고스트 제거 시스템의 불안정성을 개선하기 위한 것이다.

본 발명은 고스트 제거 IIR 필터와 채널 모델링 회로를 포함하는 고스트 제거 시스템에 관한 것인데, 상기 채널 모델링 회로는 고스트 제거 IIR 필터를 프로그래밍하기 위한 탭 웨이팅 계수를 발생한다. 이 채널 모델링 회로는 또한 발생되는 모든 웨이팅 계수값의 합을 산출하는 수탄을 포함한다. 상기 합이 IIR 필터가 불안정해짐을 표시하는 소정 값을 초과하면, 웨이팅 계수는 합을 감소시키는 식의 조건적으로 스케일링됨으로써 필터 불안정성의 가능성이 감소된다.

이하 본 발명은 첨부 도면을 참조로 상세히 설명된다.

비디오 신호 처리 분야의 기술자에게는 고스트 제거 시스템의 웨이팅 계수 발생 장치는 비교적 잘 알려져 있으므로 그 상세한 설명은 본 명세서에서 생략된다.

전형적인 웨이팅 계수 발생 장치는 다양한 대수 함수를 수행하도록 프로그래밍될 수 있는 특수 목적의 프로그래밍 가능한 마이크로프로세서로 구성된다고만 하면 충분할 것이다. 따라서, 웨이팅 계수 발생 장치 분야의 기술자에게는, 일단 발생한 웨이팅 계수에 대한 간단한 산술적 조작을 수행하는 장치의 추가적 프로그래밍은 단순한 작업일 것이다.

제1도를 참조하면, 소자(10-18)는 IIR 고스트 제거 필터를 이용하는 종래의 고스트 제거 시스템의 기본 구조를 포함한다. 입력 신호는 안테나/튜너 접속부로부터 버스(10)에 인가된다. 입력 신호는 채널 모델링 및 제어 소자(18)에 인가되는데, 이 소자(18)는 입력 신호의 규칙적인 소정 구간에 포함된 고스트 제거 기준 신호에 응답하여 고스트 제거 필터에 인가될 웨이팅 계수를 발생한다. 고스트 제거 필터는 가산기(12), 탭 지연 라인(14), 다수의 웨이팅 회로(15) 및 가산기(16)로 구성된다. 입력 신호는 출력단이 탭 지연 라인의 입력단에 결합된 가산기(12)에 인가된다. 지연 라인에 대한 입력 신호의 비교적 지연된 반복 신호는 각 탭에 액세스되어, 채널 모델링 소자(18)에 의해 발생된 계수값으로 웨이팅화된다. 웨이팅화된 반복 신호는 가산기(16)에서 가산되어 그 결과의 합이 가산기(12)의 제2입력 접속부에 인가된다. 웨이팅 계수가 정확하게 산출된다고 가정하면, 가산기(16)에서 가산기(12)의 제2입력단에 인가되는 신호는 입력 신호에 포함된 임의의 다중로 왜곡을 제거하는데 필요한 신호 성분의 보수를 포함할 것이다. 가산기(16)에서 귀환된 신호는 입력 신호의 성분을 제거하도록 배열되기 때문에 가산기(12)는 실제로는 감산기로 구현될 수도 있다. 각 웨이팅 계수에 지정된 상대적인 극성에 따라 소자(12)가 가산기나 감산기로 구현된다.

IIR 고스트 제거 필터의 경우, 필터에 인가된 모든 웨이팅 계수의 크기가 가산된 값이 1보다 크다면 필터는 불안정할 것이다. 클록 지연 소자를 구비한 필터의 경우, 필터 전달 함수를 인수분해하고 Z평면 극점이 0보다 큰 값을 갖는지를 결정함으로써 안정성을 예측할 수 있다. 안정성은 또한 입력 신호의 가변 동적 범위 및 처리 장치의 고정된 동적 범위에 부분적으로 의존한다. 텔레비전 시스템에서, 수신된 텔레비전 신호의 동적 범위는 채널에 따라 상이하므로 IIR 고스트 제거 필터도 채널에 따라 불안정해질 수 있다.

본 발명의 제1실시예에 따른 고스트 제거 IIR 필터는 비조건적으로 안정하다. 이 실시예에서 채널 모델링 및 제어 장치는 제3도에 예시된 흐름도에 따라 동작하도록 배열된다. 채널 모델링 및 제어 장치는 입력 비디오 신호의 수평 동기화 성분 및 수직 동기화 성분에 응답하여, 비디오 신호의 라인(21)에 포함된 고스트 제거 기준(GCR) 신호를 획득한다(101). 채널 모델링 및 제어 장치는 수신된 GCR 및 이 GCR의 저장된 이상 버젼을 사용하여, 현재 수신되고 있는 채널의 고스트를 제거하도록 고스트 제거 IIR 필터를 프로그래밍하기 위한 웨이팅 계수를 산출한다(102). 웨이팅 계수의 크기는 가산되고(103), 그 결과 합은 값 1과 비교된다(104). 합이 1보다 작으면, 웨이팅 계수는 IIR 필터의 각 웨이팅 회로에 인가된다(105). 합이 1보다 크면, 각 웨이팅 계수는 계수의 합을 감소시키도록 스케일링된다(106). 스케일링 인자는 1/(αS)의 형태로 주어지는데. 여기서 S는 웨이팅 계수의 합이고 α는 1미만이지만 예컨대 0.95와 같이 거의 1에 가까운 인자이다. 인자(α)는 S의 값에 좌우되며, αS가 소정값, 예컨대 1.1보다 작지 않도록 선택된다.

웨이팅 계수는 스케일링된 후 필터의 각 웨이팅 회로에 인가된다(105).

고스트 제거 필터가 입력 신호의 직각 성분을 처리하도록 배열되면 웨이팅 계수는 복소수값으로 된다. 이 경우 복소수 성분의 크기는 가산되어 하드웨어 요구를 간략화한다. 계수 C는

C_i= X_i+jy_j

형태인 것으로 가정한다. 계수의 합은

로 주어진다. 합은 실제 크기 ｜X_i+ jy_i｜의 합을 항상 초과하므로, 합에 대하여 위와 같은 값을 사용함으로써 경계 조건이 더욱 제한적으로 된다.

상기한 바와 같이, 웨이팅 계수의 크기의 합은 1을 초과하므로 필터는 필연적으로 안정하다. 필터가 안정하고 계수가 스케일링되면 고스트 제거는 다소 악화 된다. 따라서, 웨이팅 계수의 합이 1을 초과하는 경우 필터가 불안정한 경향을 보이기만 하면 계수를 스케일링하는 것이 바람직하다. 웨이팅 계수는 필터를 프로그래밍하기 위해 사용되어, 합이 1을 초과하면 필터의 불안정성이 검사되고, 불안정성이 검출되면 계수는 스케일링된다. 이러한 방식의 동작은 제4도의 흐름도에 의해 표시된다. 제4도에 지시된 동작에 따르면 필터의 불안정성이 시작될때까지 계수의 반복적인 증분 스케일링이 계속됨을 알 수 있다.

IIR 필터의 불안정 경향을 검출하는 한 방법은 오버플로 또는 언더플로를 출력하기 위한 가산기(12)를 모니터하는 것이다. 예컨대 2의 보수 장치에서, 가산기의 입력 접속부에 인가되는 동일 극성의 두 샘플 값이 가산되어 가산기의 출력 비트보다 큰 값이 표시되면 오버플로 및 언더플로가 발생한다. 제1도의 장치는 오버플로/언더플로 검출기(20)를 포함한다. 오버플로/언더플로 검출기는 오버플로/언더플로를 표시하는 출력 신호를 발생하는데, 이 출력 신호는 채널 모델링 및 제어 회로(18)에 인가된다. 회로(18)는 오버플로/언더플로를 표시하는 신호에 응답하여, 발생된 웨이팅 계수를 스케일링하여 웨이팅 계수의 크기의 합을 감소시킨다. 상기 회로(18)는 그 합이 1보다 큰 소정값을 초과하면 웨이팅 계수를 자동적으로 스케일링하고, 계수의 합이 1보다는 크지만 상기 소정값보다 작으면 오버플로/언더플로 검출에 따라 웨이팅 계수를 조건적으로 스케일링하도록 배열될 수 있다.

가산기(16)는 또한 부분 합의 오버플로/언더플로를 표시하기도 한다. 그러나 이러한 오버플로/언더플로가 필터의 안정성에 영향을 미치지는 않는다. 그러므로, 필터의 안정성을 보장하기 위해 오버플로/언더플로용 가산기를 모니터할 필요가 없어진다. 그러나 가산기(16)에 표시되는 오버플로/언더플로는 고스트 제거 성능의 정확성에 영향을 미칠 수도 있다. 따라서, 우수한 시스템 성능을 위해서는 오버플로/언더플로 발생용 가산기(16)를 모니터하고 이에 따라 웨이팅 계수를 스케일링 하는 것이 바람직하다. 이 경우 스케일 인자는 가산기(12)가 오버플로/언더플로인 경우에 사용되는 스케일 인자와 상이할 수도 있다.

2의 보수 시스템으로 구현될 수 있는 예시적인 오버플로/언더플로 검출기가 제2도에 예시된다. 이 회로는 가산기의 입력단에 인가되는 샘플의 부호 비트 및 가산기에 의해 공급되는 결과의 부호 비트에 응답한다. 양의 두 입력 값이 음의 출력값을 생성하면 오버플로가 발생하고, 음의 두 입력 값이 양의 출력값을 생성하면 언더플로가 발생한다. 이 두 조건의 발생은 두 AND 게이트(30,32) 및 OR 게이트(33)에 의해 검출된다. 2의 보수 시스템에서, 양수띄 부호 비트의 논리값은 0이고 음수의 부호 비트의 논리값은 1이다. 오버플로 조건은 비반전 입력단이 가산기의 출력 부호 비트에 접속되고 각 반전 입력단이 가산기의 두 입력 신호 비트에 접속된 AND 게이트(32)에 의해 검출된다. 마찬가지로. 언더플로 조건은 반전 입력단이 가산기의 출력 부호 비트에 접속되고 각 비반전 입력단이 가산기의 두 입력 부호 비트에 접속된 AND 게이트(30)에 의해 검출된다. AND 게이트(32,30)는 오버플로 및 언더플로가 발생한 각 경우에 대해 각각의 출력 접속부에서 하이 레벨의 논리값을 표시한다. AND 게이트(30,32)의 출력 접속부는 OR 게이트(33)의 각 입력 접속부에 결합되는데, 상기 OR 게이트(33)는 그 출력 접속부에서 합성 오버플로/언더플로 검출 신호를 공급한다.

OR 게이트(33)에 의해 공급되는 오버플로/언더플로 신호는 회로(18)에 직접 결합되어 계수의 스케일링을 제어할 수도 있다. 그러나, 오버플로/언더플로의 단일 발생은 필터의 불안정성을 정확하게 표시하지 않을 수도 있다. 따라서, OR 게이트(33)의 출력을 회로(18)에 인가하기 전에 처리하는 것이 바람직하다. 오버플로/언더플로 신호 처리의 한 실례가 제2도에 도시된다. 이 실례에서, OR 게이트(33)의 출력단은 이진 카운터(34)의 카운트 입력단에 결합된다. 수직 동기화 신호가 카운터의 리셋 제어단에 결합되어 각 필드 구간의 시작부에서 카운트 값을 0으로 리셋한다. 따라서, 카운터(34)는 각 필드 주기마다 오버플로/언더플로의 발생 횟수를 카운트한다. 카운터(34)의 최상위 출력 비트는 OR 게이트(35)의 각 입력 접속부. 즉 비트(2³내지 2⁶)에 결합된다. 필드 구간에서 OR 게이트(33)에 의해 공급되는 8이상의 오버플로/언더플로가 표시되면 OR 게이트(37)는 오버플로/언더플로 출력 신호를 공급한다. 오버플로/언더플로 신호 처리의 다른 실례에 따르면, 필드 구간당 실행 샘플에 대한 소정 횟수의 오버플로/언더플로가 표시된 후에야 오버플로/언더플로 신호가 공급될 수도 있다.

Claims (7)

1. 입력 신호원(10)과; 신호 가산 수단(12)과, 웨이팅 계수를 수신하기 위한 각각의 입력 접속부를 갖는 다수의 웨이팅 회로(17)를 구비하는 프로그램가능한 IIR 필터(12-16)를 포함하는데. 상기 신호 가산 수단(12)은 상기 입력 신호와 상기 IIR 필터에 의해 공급되는 출력 신호를 결합하고: 상기 입력 신호에 응답하여 상기 웨이팅 계수를 발생하고, 발생된 웨이팅 계수의 크기의 합을 공급하는 수단과, 상기 합이 소정값을 초과하면 상기 합을 감소시키도륵 상기 웨이팅 계수를 스케일링하는 수단을 구비하는 채널 모델링 수단(18)과: 상기 프로그램 가능한 IIR 필터에 스케일링된 웨이팅 계수를 인가하는 수단을 포함하는 것을 특징으로 하는 다중로 신호 제거 장치.
2. 제1항에 있어서, 상기 웨이팅 계수를 스케일링하는 수단은 상기 IIR 필터에 결합되어 IIR 필터의 잠재적인 불안정성을 검출하는 수단을 포함하고, 필터의 잠재적인 불안정성이 검출되면 웨이팅 계수의 스케일링을 실행하는 것을 특징으로 하는 다중로 신호 제거 장치.
3. 제2항에 있어서, 상기 IIR 필터의 불안정성을 검출하는 수단은 상기 신호 가산 수단에 결합된 신호 오버플로 검출기를 포함하는 것을 특징으로 하는 다중로 신호 제거장치.
4. 제3항에 있어서, 상기 신호 오버플로 검출기는 소정의 오버플로 조건이 발생하는 경우에만 웨이팅, 계수의 스케일링이 초기화되도록 신호 오버플로를 표시하는 신호를 처리하는 수단을 포함하는 것을 특징으로 하는 다중로 신호 제거 장치.
5. 입력 비디오 신호원(10)과; 신호 가산 수단(12)과, 웨이팅 계수를 수신하기 위한 각각의 입력 접속부를 갖는 다수의 웨이팅 회로(15)를 구비하는 프로그램 가능한 IIR 필터(12-16)를 포함하는데, 상기 신호 가산 수단(12)은 상기 입력 비디오 신호와 상기 IIR 필터에 의해 공급되는 출력 신호를 결합하고; 상기 입력 비디오 신호에 응답하여 상기 웨이팅 계수를 발생하는 채널 모델링 수단(18)과; 상기 신호 가산 수단에 결합되어, 상기 신호 가산 수단의 동적 범위가 초과 되는 경우의 발생을 표시하는 오버플로 신호(OVF)를 발생하는 수단(20)과; 상기 신호 가산 수단의 동적 범위가 초과되는 경우 스케일링된 웨이팅 계수의 크기의 합이 스케일링되지 않은 웨이팅 계수의 크기의 합보다 작도록 상기 오버플로 신호(OVF)에 응답하여 발생된 웨이팅 계수를 스케일링하기 위한 검출 수단(18)과; 상기 웨이팅 계수를 상기 스케일링된 웨이팅 계수로 대체하는 수단을 포함하는 것을 특징으로 하는 다중로 신호 제거 장치.
6. 제5항에 있어서, 상기 검출 수단은 상기 신호 가산 수단의 동적 범위가 소정 구간 당 소정 횟수를 초과한 후에만 웨이팅 계수의 스케일링이 초기화되도록 상기 오버플로 신호(OVF)를 처리하는 수단을 포함하는 것을 특징으로 하는 다중로 신호 제거 장치.
7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 스케일링하는 수단은 상기 웨이팅 계수의 합에 역비례하는 웨이팅 인자를 발생하는 수단을 포함하는 것을 특징으로 하는 다중로 신호 제거 장치.