KR930001445B1

KR930001445B1 - 고스트 제거장치 및 방법

Info

Publication number: KR930001445B1
Application number: KR1019900015431A
Authority: KR
Inventors: 히로유키 이가; 히로시 마츄에
Original assignee: 가부시기가이샤 도시바; 아오이 죠이치
Priority date: 1989-09-28
Filing date: 1990-09-28
Publication date: 1993-02-27
Also published as: EP0420688A3; JP2835098B2; EP0420688A2; US5130799A; KR910007351A; JPH03114366A

Abstract

내용 없음.

Description

고스트 제거장치 및 방법

제1도는 본 발명의 제1실시예 구성을 도시한 회로도.

제2도는 및 제3도는 제1도의 동작을 설명하기 위한 플로우챠트.

제4도는 제1도의 메모리 맵을 도시한 도면.

제5도는 제1도의 동작을 설명하기 위한 도면.

제6도는 본 발명의 제2실시예 구성을 도시한 회로도.

제7도는 제6도의 동작을 설명하기 위한 플로우챠트.

제8도는 제6도의 동작을 설명하기 위한 도면.

제9도는 본 발명의 제3실시예를 설명하기 위한 플로우챠트.

제10도 및 제11도는 8필드시퀀스의 GCR 신호를 설명하기 위한 파형도.

제12도는 종래의 코스트 제거장치의 구성을 도시한 회로도.

제13도는 제12도의 동작을 설명하기 위한 플로우챠트.

제14도는 제12도의 메모리 맵을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

11 : 입력단자 12 : A/D 변환회로

14 : 클록발생회로 15 : TF

16 : 출력단자 17 : 마이크로프로세서

18 : ROM 19 : 작업용 RAM

20 : 출력파형메모리 21 : 수납제어회로

31 : 18H 검출회로 41 : 281H 검출회로.

본 발명은 8필드 시퀀스 방식의 기준신호를 사용하여 비디오 신호에서 고스트 신호(ghost signal)를 제거하는 고스트 제거장치에 관한 것이다.

근래, 텔레비젼 방송 시스템에 있어서는 비디오 신호에 포함되는 고스트 신호를 제거 하기 위한 기준신호(이하 GCR 신호라 쓴다)가 규격되었다. 그 상세는 문헌1(「고스트 제거방식 강연회 자료」 1989년 4월 13일, 방송기술 1 개발협의회)에 제시되어 있다.

이문헌 1에 기재된 GCR 신호는 8필드 시퀀스 방식의 GCR 신호라고 불리워지고 있는 것이다. 이 방식은 홀수필드의 제18번째의 수평주사 라인(18H)과 짝수필드의 제281번째의 수평 주사라인(281H)에 8필드주기로 삽입된 GCR 신호에 의거하여 고스트 신호를 제거하는 것이다.

제10도는 8필드 시퀀스 방식의 GCR 신호를 나타낸다. 도시와 같이 GCR 신호는 제1, 제3, 제6, 제8필드(1, 3, 6, 8)에 삽입된 WRB(Wide Reverse Bar) 파형신호(흑에서 백으로 험준하게 일어서고, 백에서 흑으로 거침없이 내려 가는 파형신호) W와 제2, 제4, 제5, 제7필드(2, 4, 5, 7)에 삽입된 흑의 평탄한 파형 신호 0로 이루어진다. 여기서 W, O에 붙여진 +, -는 컬러비스트 신호의 극성을 나타내고 +는 정극성, -는 부극성을 나타낸다. 또 WRB 파형신호의 상세는 제11도에 도시된다.

이와같은 구성에 있어서는 GCR 신호가 삽입된 수평 주사라인의 전수평주사라인의 신호 및 GCR 신호가 삽입된 수평주사라인의 수평 동기신호 및 컬러비스트 신호의 영향을 제거하기 위하여 다음식(1)로 제시되는 8필드 시퀀스 연산을 행함으로써 최종 GCR 신호(S_GCR)를 산출하고, 이에 의거하여 고스트 신호를 검출하도록 되어 있다.

8필드 시퀀스 방식의 GCR 신호를 사용한 종래의 고스트 제거 장치를 제12도에 제시한다.

이 장치의 기본 구성은, S₁라인 검출회로(13)를 제외하고, 문헌2(일본국 특허 제59-211315호 공보)에 제시되어 있다. 이 장치의 동작 시퀀스를 제13도에 제시한다. 제13도에 있어서, 고스트 제거 신호에서 GCR 신호를 수납하는 스텝 A3과 8필드 시퀀스 연산을 행하는 스텝 A4를 제외한 부분의 기본 설명은 문헌 3(Murakami, Iga, Takehara, "고스트 클린 시스템(GHOST CLEAN System)" IEEE, Trans on CE, Vol, CE-29, No.3 1983년 8월)에 기재되어 있다.

이하 제12도 및 제13도를 중심으로 하여 종래의 고스트 제거장치를 설명한다.

우선 전원 투입 또는 채널 절환이 생기면 (스텝A1), 트랜스버설 필터(transversal filter; 이하 TF 라 쓴다)(15) 의 탭이득 메모리(154)에 유지되어 있는 탭계수 C_-m∼C_n을 0으로 하는 등의 초기 상태 설정처리가 행해진다(스텝 A2). 그 이후는 스텝 A3∼A8에 제시되는 등화루프가 실행된다.

이들 시퀀스는 마이크로 프로세서(17), ROM(18), RAM(19) 출력파형 메모리(20)로 구성되는 마이크로 컴퓨터에 의하여 실행된다. 여기서 ROM(18)은 마이크로 프로세서(17)의 제어 프로그램을 격납하는 기억소자이고, RAM(19)은 작업용 메모리로서 사용되는 기억소자이고, 출력파형 메모리(20)는 고스트 제거 출력 파형을 실시간으로 기록하기 위하여 사용되는 기억소자이다.

GCR 신호를 포함하는 비디오 신호는 제12도의 입력단자(11)를 통하여 아날로그/디지탈 변환회로(이하 A/D 변환회로라 쓴다)(12) S₁라인 검출회로(13), 클록 발생회로(14)로 공급된다. 주기 T의 클록 ck로 동작하는 A/D 변환회로(40)에 출력되는 디지털 비디오 신호는 비디오 신호에서 고스트 신호를 제거하기 위한 TF(15)에 입력된다. TF(15)에 입력된 비디오 신호는 탭 부착 지연선(151)에 의하여 주기 T로 차례로 지연된다. 이 탭 부착지연선(151)의 각 출력은 각각 대응하는 계수기(152)에 의하여 탭계수 C_-m∼C_n를 곱하여진 후 가산기(153)로 가산된다. 이 간산 출력은 TF(15)의 출력으로서 출력단자(30)와 출력파형 메모리(53)에 공급된다.

클록 발생회로(14)는 이 장치에 필요한 주기 T(예컨데 T=약 70㎱=1/4fsc, fsc=3.57954㎒=색부반송파 주파수)의 클록 CK를 발생한다.

S₁라인 검출회로(13)는, 제1도에 도시한 제1번째의 필드에 삽입된 GCR 신호(S₁)의 도래를 검출하는 회로이다. 이 S₁라인 검출회로(13)의 검출결과를 받아서 수납제어회로(21)는 마이크로 프로세서(17)와 출력파형 메모리(20)에 대하여 제1번째의 필드(1)의 GCR 신호(S₁)에서 제8번째의 필드(8)의 GCR 신호(S₈)까지의 파형 수납을 지시한다. 각 필드 1∼8의 GCR 신호 S₁∼S₈는, 제14도의 메모리 맵에 보이는 바와같이 필드 마다 클럭 파형 메모리(20)에 수납된 후 작업용 RAM(19)의 소정 어드레스에 격납된다(스텝A3).

다음에 마이크로 프로세서(17)는 작업용 RAM(19)에서 GCR 신호(S₁)∼(S₈)를 독출하고 이 독출 출력에 앞서 식(1)로 나타내는 8필드 시퀀스 연산을 시행 함으로써 최종 GCR 신호(S_GCR)를 구한다(스텝 A4). 최종 GCR 신호(S_GCR)는 1K워드(1워드=8비트)로 구성되고 샘플치로서 아래식과 같이 표현된다.

다음에 마이크로 프로세서(17)는 아래식(3)으로 정의되는 차분파형 신호 {y_K}를 산출하여 작업용을 RAM(19)에 격납한다(스텝 A5).

다음에 마이크로 프로세서(17)는 출력의 차분 파형신호 {y_K}의 최대피크 위치를 검출한다.(스텝 A6). 그 피크 위치를 p라 쓴다. 즉 {y_P}가 주신호 인펄스의 피이크가 된다.

다음에 마이크로 프로세서(17)는 출력의 차분파형신호 {y_K}에서 전기 피이크 위치{P}에 맞추어서 ROM(18)에 미리 격납되어 있는 기준파형신호 {r_K}를 감하여, 오차파형신호{e_K}를 구하고, 작업용 RAM(19)에 격납한다(스텝 A7). 이 연산을 아래식(4)에 제시한다.

다음에 마이크로 프로세서(17)는 아래식(5)로 표시되는 인클리멘탈법에 의거하여 탭이득의 수정을 행한다(스텝 A8).

단, i=k-p, i=-m∼n

여기서 첨자의 i는 지연시간 iT초의 고스트 신호를 제거하기 위한 탭을 나타내고, new와 old는 각각 수정후와 수정전을 나타낸다. 또 δ는 정의 미소한 수정량을 나타낸다.

상기의 동작 시퀀스(스텝 A3∼A8)로 구성되는 동작 루프를 반복하여 실행함으로써 비디오 신호에서 고스트 신호가 제거된다.

이상이 8필드 시퀀스 방식의 GCR 신호를 사용한 종래의 고스트 제거 장치의 개략이다.

그런데 종래의 고스트 제거 장치의 경우, 8필드분의 GCR 신호(S₁)∼(S₈)를 수납하는데 제1번째의 GCR 신호(S₁) 그 자체를 검출하게 되어 있다.

그러나 이와같은 구성으로는 제1번째의 GCR 신호(S₁)의 도래를 검출하는 S₁라인 검출회로(13)의 구성이 복잡해지고 이 때문에 장치가 고가로 된다는 문제가 있었다. 이것은 제1번째의 GCR 신호(S₁) 그 자체를 검출하는데는 앞서의 제10도에서도 명백한 바와같이 다음 3조건의 모두 만족되는 것을 검출하지 않으면 안되기 때문이다.

조건 1 … 수평 주사 라인이 18H의 수평주사 라인일 것.

조건 2 … GCR 신호가 WRB 파형신호 W일 것.

조건 3 … 컬러 버스트신호의 위상이 정극성(+)일 것.

여기서 조건 1은 통상의 라인 검출회로를 사용하여 검출할 수 있다. 이에 대하여 조건 2, 3의 검출에는 각각 파형 형상의 판정과 위상 판정이라고 하는 복잡한 처리가 필요하게 된다. 이 조건 2, 3의 검출을 위하여 종래는 S₁라인 검출회로(13)의 구성이 복잡해지고 장치가 고가의 것으로 되어 있었다.

이상 기술한 바와같이 8필드 시퀀스 방식의 GCR 신호를 사용하여 고스트 신호를 제거하는 종래의 고스트 제거 장치에 있어서는 제1번째의 GCR 신호(S₁)를 검출함으로써 8필드분의 GCR 신호를 수납하도록 되어 있기 때문에 GCR 신호를 수납하기 위한 구성이 복잡해지고 장치가 고가로되는 문제가 있었다.

그래서, 본 발명은 GCR 신호의 수납에 기인하는 장치의 고가격화를 해소할수 있는 고스트 제거 장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은 수납한 8필드분의 GCR 신호중 선두의 GCR 신호가 8필드 시퀀스의 제1번째의 GCR 신호(S₁)가 아니더라도 단지 18H째 혹은 281H째의 GCR 신호라는 조건만 만족시키면, 최종 GCR 신호(S_GCR)를 구할 수 있는 연산처리 알고리즘에 의거하여 최종 GCR 신호(S_GCR)를 구하는 수단을 설치하도록 한 것이다.

상기 구성에 의하여 GCR 신호의 수납은 18H 혹은 281H를 검출하는 것만으로 되므로 그 구성을 간단하게 할 수 있다. 또 최종 GCR 신호(S_GCR)를 구하기 위한 연산 알고리즘은 소프트 웨어에 의하여 행할수 있으므로 이것에 의하여 하드웨어가 복잡하게 되는 일은 없다.

이상에서 상기 구성에 의하면 8필드분의 GCR 신호의 수납 구성에 기인하는 장치의 높은 가격화를 방지할 수 있다.

이하, 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

제1도는 본 발명의 1실시예의 구성을 나타내는 회로도이고 제2도는 그 동작시퀀스를 나타내는 플로우챠트이다. 또 제2도 및 제2도에 있어서 앞서의 제12도 및 제13도와 같은 부분에는 동일부호를 붙이고 상세한 설명을 생략한다.

제1도에 있어서 앞서의 제12도와 상이한 점은 S₁라인 검출회로(13) 대신에 18H 검출회로(31)가 마련되어 있는 점과 ROM(18)에 격납되어 있는 마이크로 프로세서(17)의 제어 프로그램에 있다. 이 제어 프로그램에 의한 동작 시퀀스를 나타내는 제2도의 플로우챠트에 있어서 앞서의 제13도의 플로우챠트와 상이하는 점은 스텝 A3, A4 대신에 스텝 B(출력 GCR 파형 수납과 8필드시퀀스 연산의 스텝)가 삽입되어 있는 점이다. 스텝 B의 상세를 제3도에 도시한다.

제1도에 있어서 18H 검출회로(31)는 제18번째의 수평 주사 라인(18H)를 검출한다. 수납제어 회로(21)는 이검출결과를 받아서 마이크로 프로세서(17)와 출력파형 메모리(20)에 대하여, 18H에서 시작하여 8필드 연속하여 GCR 신호의 파형 수납을 지시한다. 이 처리는 제3도의 스텝 B1에 제시된다. 이후 마이크로 프로세서(17)는 제3도의 스텝 B2에서 B17의 처리를 실행함으로써 최종 GCR 신호(S_GCR)를 구한다. 이하, 최종 GCR 신호(S_GCR)를 구하기 위한 처리를 설명한다.

먼저 제1회째의 수납시의 GCR 신호(WRB 파형신호 혹은 혹의 평탄파형신호) Y₁은 출력파형 메모리(20)에 수납된 후 작업용 RAM(19)의 파형영역{a}에 격납된다.(스텝 B2) 파형영역{a}의 어드레스를 제4도의 메모리 맵에 제시한다.

제2회째의 수납시 GCR 신호 Y₂는 출력파형 메모리(20)에 수납된 뒤에 파형영역{a}의 내용에서 감해진다. 이 감산결과(Y₁-Y₂)는 파형영역{a}에 격납된다(스텝 B3).

제3회째의 수납시의 GCR 신호 Y₃는 출력파형 메모리(20)에 수납된 후 작업용 RAM(19)의 파형영역{b}에 격납된다(스텝 B4). 파형영역{b}의 어드레스는 제4도의 메모리맵에 표시된다.

제4회째의 수납시의 GCR 신호 Y₄는 출력파형 메모리(20)에 수납된 후에 파형영역{b}의 내용에서 감해진다. 이 감산결과(Y₃-Y₄)는 파형영역 {b}에 격납된다(스텝 B5).

제5회째의 수납시의 GCR 신호 Y₅는 출력파형 메모리(20)에 수납된 뒤에 파형영역{a}의 내용에서 감해진다. 이 감산결과(Y₁-Y₂-Y₅)는 파형영역 {a}에 격납된다(스텝 B6).

제6회째의 수납시의 GCR 신호 Y₆는 출력파형 메모리(20)에 수납된 후에 파형영역{a}의 내용에 가해진다. 이 가산결과(Y₁-Y₂-Y₅+Y₆)는 파형영역{a}에 격납된다(스텝 B7).

제7회째의 수납시의 GCR 신호 Y₇는 출력파형 메모리(20)에 수납된 후에 파형영역{b}의 내용에서 감해진다. 이 감산결과(Y₃-Y₄-Y₇)는 파형영역{b}에 격납된다(스텝 B8).

제8회째의 수납시의 GCR 신호 Y₈는 출력파형 메모리(20)에 수납된 후에 파형영역{b}의 내용에 가해진다. 이 가산결과(Y₃-Y₄-Y₇+Y₈)는 파형영역{b}에 격납된다(스텝 B9).

이 결과 파형역역{a}와 {b}에는 각각 아래식(6), (7)에 제시되는 내용이 격납되게 된다.

다음에 아래식 (8),(9)에 제시한 바와 같이 파형영역{a}, {b}의 내용의 가감산이 행하여지고 가산결과{α}, 감산결과{β}가 구해진다. 이후 아래식(10)에 제시된 바와 같이 각각의 샘플치의 절대치 ｜α_i｜-｜β_i｜의 차가 구해진다(스탭 B10).

여기에서 가산결과{α}, 감산결과{β}는 정극성의 최종 GCR 신호(S_GCR) 또는 부극성의 최종 GCR 신호 (S_GCR)를 나타낸다. 이것을 제5도를 사용하여 설명한다.

제5도에 있어서 필드 번호(i)는 1∼8까지는 문헌 1에 제시된 것과 동일하며 그 이후는 반복번호를 붙이지 않고 그대로 차례로 늘인 것이다. GCR 신호파형은 문헌 1의 GCR±를 W±로 기재한 이외는 문헌 1과 동일하다. 이 제5도는 필드(i)마다의

의 계산 결과를 나타내고 있다. 계산결과의 W와 -W는 각각 정극성과 부극성의 WRB 파형신호를 나타내고 있다. 이것에 의하면 홀수 필드 (1, 3, 5, 7…)의 파형영역{α}, {β}의 조합은 (+2W, +2W), (+2W, -2W), (-2W, -2W), (-2W, +2W)만이라는 것을 안다. 따라서 식(8), (9)에 나타낸 바와 같이 파형{α}, {β}의 가산결과{α} 혹은 감산결과{β}의 한쪽은 ±4W(=±S_GCR)가 되고 다른쪽은 0이 된다. 여기서 +4W는 정극성의 최종 GCR 신호(S_GCR)를 나타내고 -4W는 부극성의 최종 GCR 신호(S_GCR)를 나타낸다. 제1회째의 GCR 신호(S₁)이 아니더라도 단지 18H째의 GCR 신호라는 조건만 충족시키면 최종 GCR 신호(S_GCR)를 구할 수 있다. 따라서 GCR 신호의 수납은 18H를 검출하는 것만으로도 되므로 그 구성은 간단하게 할 수 있다. 또 제3도의 연산 알고리즘은 마이크로프로세서(17)의 소프트웨어에 의하여 행할 수 있으므로 이것에 의하여 하드웨어가 하등 복잡하게 되지 않는다.

이상에서 이 실시예에 의하면 GCR 신호의 수납에 기인하는 장치의 고가격화를 해소할 수 있다.

제6도는 본 발명의 제2실시예의 구성을 나타내는 회로도이고, 제7도는 이 제6도에 있어서 최종 GCR 신호(S_GCR)를 구하기 위한 연산 알고리즘을 나타내는 플로우챠트이다. 또 제6도 및 제7도에 있어서 앞의 제1도 및 제3도와 동일부에는 동일부호를 붙여서 상세한 설명을 생략한다.

앞의 실시예는 18H를 검출하고, 이 18H에 파형 수납을 개시하는 식 (10)은 가산결과 {α}가 ±4W인가 감산결과{β}가 ±4W인가를 판정하기 위하여 사용되는 계산식이다. 마이크로프로세서(17)는 이 계산결과를 가산결과{α}가 ±4W인가 감산결과{β}가 ±4W인가를 판정한다(스텝 B11). 즉＞0(=+4W)이면, 가산결과{α}가 ±4W라고 판정하고,＜0(=-4W)이면 감산결과{β}가 ±4W라고 판정한다.

다음에 마이크로프로세서(17)는＞0인 경우는a_i가 정이냐 아니냐를 판정하고(스탭 B12), 정인 경우는 {α}를 S_GCR로 하고(스탭 B14), 정이 아닌 경우는 -{α}를 S_GCR로 한다. 동일하게＞0이 아닌 경우는β가 정이냐 아니냐를 판정하고(스탭 B13), 정인 경우는 {β}를 S_GCR로 하고(스탭 B16) 정이 아닌 경우는 -{β}를 S_GCR로 한다.

상술한 바와 같이 이 실시예는 제3도의 연산 알고리즘에 의하여 최종 GCR 신호(S_GCR)를 구하도록 한 것이다.

이와같은 구성에 의하면 선두의 GCR 신호가 8필드 시퀀스의 경우를 설명하였다. 이에 대하여 이 실시예는 281H를 검출하고 이 281H에서 파형 수납을 개시하도록 한 것이다.

제6도에 있어서의 앞의 제1도와 다른 점은 18H 검출회로(31) 대신에 281H 검출회로(41)가 설치되어 있는 점과 ROM(18)에 격납되어 있는 제어프로그램에 있다. 그리고 이 제어프로그램의 특징부가 제7도에 도시된다.

그러면 이 실시예의 특징으로하는 구성을 설명한다.

제6도에 있어서 281H 검출회로(41)는 각 프레임 마다 281H를 검출한다. 수납제어회로(21)는 이 검출결과를 받아서, 마이크로프로세서(17)와 출력파형 메모리(20)에 대하여 281H에서 시작하여 8필드 연속하여 GCR 신호의 파형 수납을 지시한다. 이 처리는 제7도의 스탭 B21에 제시된다. 이후 마이크로프로세서(17)는 제7도의 스텝 B22에서 B37의 처리를 실행하는 것에 의하여 최종 GCR 신호(S_GCR)를 구한다.

먼저 제1회째의 수납시의 GCR 신호의(WRB 파형신호 혹은 흑의 평탄 파형신호) Y₁은 출력파형 메모리(20)에 수납된 후, 작업용 RAM(19)의 파형영역{α}가 격납된다(스탭 B22).

제2회째 수납시의 GCR 신호 Y₂는 출력파형 메모리(20)에 수납된 후에 극성이 반전된 상태에서 파형영역(b)에 격납된다(스탭 B23).

제3회째의 수납시의 GCR 신호 Y₃는 출력파형 메모리(20)에 수납된 후 파형영역{b}의 내용과 가산된 상태에서 파형영역{b}에 격납된다(스탭 B24).

제4회째의 수납시의 GCR 신호 Y₄는 출력파형 메모리(20)에 수납된 후에 파형영역{a}의 내용에 가산된 상태에서 파형영역{a}에 격납된다(스탭 B25).

제5회째의 수납시의 GCR 신호 Y₅는 출력파형 메모리(20)에 수납된 후에 파형영역{a}의 내용에서 감해진 상태에서 파형영역{a}에 격납된다(스탭 B26).

제6회째의 수납시의 GCR 신호 Y₆는 출력파형 메모리(20)에 수납된 후에 파형영역{b}의 내용에 가해진 상태에서 파형영역{b}에 격납된다(스탭 B27).

제7회째의 수납시의 GCR 신호 Y₇는 출력파형 메모리(20)에 수납된 후에 파형영역{b}의 내용에 감해진 상태에서 파형영역{b}에 격납된다(스탭 B28).

제8회째의 수납시의 GCR 신호 Y₈는 출력파형 메모리(20)에 수납된 후에 파형영역{a}의 내용에서 감해진 상태에서 파형영역 {b}에 격납된다(스탭 B29).

이 결과 파형영역{a}와 {b}에는, 각각 아래식 (21), (22)에 제시되는 내용이 격납되게 된다.

다음에 아래식 (23), (24)에 제시하는 바와 같이 파형영역 {a}, {b}의 내용의 가감산이 행해지고, 가산결과{α}, 감산결과{β}가 구해진다. 이후, 아래식(25)에 제시하는 바와 같이 각각의 샘플치의 절대치 ｜α_i｜,｜β_i｜의 차가 구해진다(스탭 B30).

여기서 가산결과{α}가 감산결과{β}는 정극성의 최종 GCR 신호(S_GCR) 또는 부극성의 최종 GCR 신호(S_GCR)를 나타낸다. 이것을 제8도를 사용하여 설명한다.

제8도는 필드(i)마디의

의 계산 결과를 앞서의 제5도와 같이 도시한 것이다. 이것에 의하면 짝수 필드(2, 4, 6, 8…)의 파형영역{α}, {β}의 조합은 (-2W, -2W), (-2W, +2W), (+2W, +2W), (+2W, -2W)뿐이라는 것을 안다. 따라서 식(23), (24)에 표시되는 바와 같이 파형{α}, {β}의 가산결과{α} 혹은 감산결과{β}의 한쪽은 ±4W(=S_GCR)가 되고 다른쪽은 0이 된다.

마이크로 프로세서(17)는, 식(25)의 계산결과를 이용하여 가산결과{α}가 ±4W인가, 감산결과{β}가 ±4W인가를 판정한다(스탭 B31).

다음에 마이크로프로세서(17)는＞0인 경우 즉 가산결과{α}가 ±4W인 경우는α_i가 정인지의 여부를 판정하고(스텝 B32), 정인 경우는 {α}를 S_GCR로(스텝 B24), 정이 아닌 경우는 -{α}를 S_CGR로 한다. 마찬가지로,＞0이 아닌 경우 즉 감산결과{β}가 ±4W인 경우는β_i가 정인가 아닌가를 판정하고(스텝 B13), 정인 경우는 {β}를 S_GCR로 하고(스텝 B16), 정이 아닌 경우는 -{β}를 S_GCR로 한다.

이와 같은 구성에 있어서도 파형의 수납은 281H를 검출함으로써 행할 수 있고 또 최종 GCR 신호(S_GCR)를 구하기 위한 연산 알고리즘은 소프트웨어에 의하여 행할 수 있으므로 파형수납에 기인하는 장치의 고가격화를 해소할 수 있다.

제9도는 본 발명의 제 3실시예의 동작 시퀀스를 나타내는 플로우챠트이다.

앞서의 실시예에서는 비디오 신호에 GCR 신호가 삽입되어 있는지의 여부에 관계없이 최종 GCR 신호(S_GCR)를 구하기 위한 연산 알고리즘을 실행하는 경우를 설명하였다. 이에 대하여 본 실시예는 GCR 신호가 삽입되어 있는지 여부를 판정하고 삽입되어 있지 않을 경우는 연산 알고리즘을 정지 하도록 한 것이다.

이 목적을 달성하기 위하여 제9도는 앞서의 제3도의 스탭 B10과 B11과의 사이에 판단 스탭 C1과 결과스탭 C2를 삽입하도록 한 것이다.

즉, 18H와 281H에 소정의 8필드 시퀀스의 GCR 신호가 삽입되어 있는 경우는 가산결과{α} 혹은 감산결과{β}의 한쪽이 ±S_GCR가 되고, 다른쪽이 0이 된다. 따라서 ｜│가 소정의 값보다 큰가 아닌가를 판정하고 (스탭 C1) 클 경우는 GCR 신호가 있는 것으로 하여 스탭 B11에 옮겨져서 그대로 처리를 계속하고 δ보다 작은 경우는 GCR 신호가 없는 것으로 하여 연산 알고리즘을 정지하도록 한 것이다(스탭 C2).

이와 같은 구성에 의하면 GCR 신호가 없는 경우는 연산 알고리즘이 정지되므로 GCR 신호가 없음으로 인한 오동작을 방지할 수 있다.

또, 이와 같은 구성은 앞서의 제2실시예에 적용이 가능한 것은 물론이다.

이상, 본 발명의 3가지 실시예를 설명하였는바 본 발명은 이와 같은 실시예에 한정되는 것은 아니다.

예컨대 앞서의 실시예에서는 라인 검출 회로(31, 41)에 대하여 고스트 제거장치의 입력측의 신호를 입력할 경우를 설명하였으나 고스트 제거 처리를 받은 고스트 제거장치의 출력측의 신호를 입력하도록 해도 좋다.

또 본 발명은 연속하는 8필드의 GCR 신호를 연산 처리하여 최종 GCR 신호(S_GCR)를 얻는가를 특징으로 하는 것이므로 8필드 사이의 연산을 반복하여 잡음신호를 저감하여 최종 GCR 신호(S_GCR)를 얻는 장치에도 적용이 가능함을 물론이다.

이외에도 여러 가지 변형 실시가 가능한 것은 물론이다.

상술한 바와 같이 본 발명은 18H 혹은 281H에서 시작하여 8필드분의 GCR 신호를 수납한 후에 소정의 연산 알고리즘에 의하여 최종 GCR 신호(S_GCR)를 구하도록 한 것이다.

이와 같은 구성에 의하면 파형 수납을 구성이 복잡한 파형 검출이나 위상 검출을 사용하는 일 없이 단지 라인 검출로 행할 수 있고 더욱이 연산 알고리즘은 소프트 웨어에 의하여 실현할 수 있으므로 파형 수납 구성의 복잡화에 기인하는 장치의 고가격화를 해소할 수 있다.

Claims

8-필드 시퀀스 방식의 기준 신호를 사용하여 비디오 신호로부터 고스트 신호를 제거하는 고스트 제거 장치에 있어서, 계수를 조정할 수 있는 복수의 탭을 갖는 트랜스 버설 필터와; 트랜스 버설 필터의 입력부 또는 출력부의 신호로부터 기준 신호가 삽입되는 수평 주사 라인을 검출하기 위한 라인 검출기와; 라인 검출기에 의해 검출되는 수평 주사 라인으로 개시되며, 8필드에 걸쳐서 기준 신호를 추출하기 위한 기준 신호 추출기와; 최종 기준 신호를 사용하여 고스트 신호를 검출하기 위한 검출 수단과 ; 고스트 검출 수단의 검출 출력을 사용하여 트랜스 버설 필터의 계수를 연산하기 위한 계수 연산 수단과; 소정의 연산 알고리즘을 사용하여, 기준 신호 추출에 의해 추출되는 8필드 기준 신호에 따라 최종 기준 신호를 구하기 위한 기준 신호 연산기를 구비하는 것을 특징으로 하는 고스트 제거 장치.
제1항에 있어서, 상기 라인 검출기는 홀수 필드에서 기준 신호가 삽입되는 수평 주사 라인을 검출하는 것을 특징으로 하는 장치.
제2항에 있어서, 상기 기준 신호 연산기는 연산 수단 및 신호 출력 수단을 추가로 포함하며, 상기 연산 수단은 다음의 방정식, 즉

a=(Y₁-Y₅)+(Y₆-Y₂)

b=(Y₃-Y₇)+(Y₈-Y₄)

α=a+b

β=a-b

=α+β

에 의해 지시된 연산을 수행하는데 여기서 Y₁내지 Y₈은 각각 제1회 내지 제8회째 추출 기준 신호이며, 상기 신호 출력수단은및 α, β의 극성에 따라 최종 기준 신호를 출력하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 라인 검출기는 짝수 필드에서 기준 신호가 삽입되는 수평 주사 라인을 검출하는 것을 특징으로 하는 장치.
제4항에 있어서, 상기 기준 신호 연산기는 연산 수단 및 신호 출력 수단을 추가로 포함하며, 상기 연산 수단은 다음의 방정식, 즉

a=(Y₁-Y₅)+(Y₄-Y₈)

b=(Y₃-Y₇)+(Y₆-Y₂)

α=a+b

β=a-b

=α-β

으로 지시된 연산을 수행하는데 여기서 Y₁내지 Y₈은 각각 제1회 내지 제8회째 추출 기준 신호이며, 상기 신호 출력 수단은및 α, β의 극성에 따라 최종 기준 신호를 출력하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 비디오 신호를 디지털 신호로 변환하고 상기 변환된 신호를 트랜스 버설 필터에 공급하기 위한 아날로그/디지탈 변환회로를 추가로 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 주기 T의 클록 CK를 발생시키기 위한 클록 발생회로를 추가로 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 탭 계수 연산 수단은 탭 계수를 증가하도록 수정하는 것을 특징으로 하는 장치.
8-필드 시퀀스 방식의 기준 신호를 사용하여 비디오 신호로부터 고스트 신호를 제거하고, 최종 기준 신호를 사용하여 고스트 신호를 판별하고 상기 판별된 고스트 신호에 따라 탭 계수를 수정함으로써 계수를 조정할 수 있는 복수의 탭을 갖는 트랜스 버설 필터를 이용하는 고스트 제거 장치를 제어하는 방법에 있어서, 기준 신호를 포함하는 수평 주사 라인을 검출하는 단계와; 상기 검출된 수평 주사 라인으로부터 8필드 기준 신호를 추출하는 단계와; 상기 8필드 기준 신호에 따라 최종 기준 신호를 연산하는 단계를 구비하는 것을 특징으로 하는 고스트 제거장치 제어 방법