KR100231403B1 - 반도체 장치용 수지 밀봉 금형 - Google Patents

반도체 장치용 수지 밀봉 금형 Download PDF

Info

Publication number
KR100231403B1
KR100231403B1 KR1019960067155A KR19960067155A KR100231403B1 KR 100231403 B1 KR100231403 B1 KR 100231403B1 KR 1019960067155 A KR1019960067155 A KR 1019960067155A KR 19960067155 A KR19960067155 A KR 19960067155A KR 100231403 B1 KR100231403 B1 KR 100231403B1
Authority
KR
South Korea
Prior art keywords
resin
runner
lead frame
mold
sealing mold
Prior art date
Application number
KR1019960067155A
Other languages
English (en)
Inventor
고우수케 아즈마
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100231403B1 publication Critical patent/KR100231403B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S425/00—Plastic article or earthenware shaping or treating: apparatus
    • Y10S425/228—Injection plunger or ram: transfer molding type

Abstract

본 발명의 금형은 구멍을 가진 리드 프레임 및 상기 리드 프레임에 설치된 반도체 칩으로 구성된 패키지 바디를 성형하기 위한 것이다. 금형은 상,하부 성형 다이 및 상기 상,하부 성형 다이에 의해 고정된 패키지 바디로 구성되어 있다. 하부 성형 다이는 런너와, 상기 런너에 연결되고 런너 바닥으로 부터 돌출된 테이블과, 상기 테이블에 연결된 하부 오목부, 및 테이블과 하부 오목부 사이에 배치된 하부 게이트가 구비되어 있다. 상부 성형 다이는 리드 프레임의 구멍이 수지 저장부와 테이블 사이에 위치되고 테이블이 대응되는 위치에 설치된 수지 저장부와, 상,하부 오목부는 패키지 바디를 성형하기 위한 캐비티로 구성되고 수지 저장부에 연결된 상부 오목부와, 수지 저장부와 상부 오목부 사이에 설치된 상부 게이트가 구비되어 있다.

Description

반도체 장치용 수지 밀봉 금형
제1도는 종래 반도체 장치용 수지 밀봉체의 일예를 도시하는 금형의 부분 평면도.
제2도는 제1도에 도시된 반도체 장치의 수지 밀봉체를 제조하기 위한 종래 금형의 횡단면도.
제3a, b도는 수지 밀봉체가 제1도에 도시된 바와 같이 성형된 후 반도체 장치의 수지 밀봉체의 수지 나머지 부분을 제거하는 과정을 설명하기 위한 도면.
제4도는 돌출 부분이 하부 성형 다이에 설치된 수지 밀봉체가 다른 금형 사용으로 성형된 후 수지 밀봉체의 수지 나머지 부분을 제거하는 과정을 설명하기 위한 도면.
제5도는 본 발명의 제1실시예에 따른 금형의 횡단면도.
제6도는 제5도에 도시된 금형을 사용하여 반도체 장치의 수지 밀봉체를 설명하기 위한 도면.
제7도는 본 발명의 제2실시예에 따른 금형을 사용하여 반도체 장치의 수지 밀봉체의 부분적인 저면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입구 영역 2a, 2b : 게이트
3 : 캐비티 4 : 수지 저장부
5 : 런너 6 : 상부 성형 다이
7 : 하부 성형 다이 8, 10 : 테이블
8a : 스탭 9 : 유동 통로
19 : 넥킹부 21 : 반도체 칩
22 : 리드 프레임 23 : 구멍
[발명의 분야]
본 발명은 반도체 장치용 금형에 관한 것으로 특히, 반도체 칩이 리드 프레임에 감겨져 설치된 구조체를 가지는 수지 밀봉형 반도체 장치를 위한 금형에 관한 것이다.
[종래 기술의 설명]
최근, 수지 밀봉형 반도체 장치가 고밀도를 가진 인쇄회로기판에 설치될 수 있는 얇은 패키지형으로 이루어진 것이 요구된다. 그러나, 상기 얇은 패키지형 반도체 장치를 형성하기 위해서는 많은 문제점이 있다. 예를 들면, 얇은 패키지형 반도체 장치를 형성하기 위해 사용된 금형에 있어서, 반도체 칩이 위치된 캐비티 안으로 용융 수지를 주입하기 위한 게이트가 일본국 공개특허(헤이세이 4-180664)에 개시된 바와 같이 하부 금형의 측부에만 설치되어 있기 때문에, 반도체 칩은 용융 수지의 주입 압력으로 인해 상부로 이동된다. 결과적으로, 반도체 칩이 경사진 상태에서 수지에 의해 밀봉되거나 또는 반도체 칩을 포함하는 구조체의 일부분이 패키지로부터 노출된 경우가 있고, 노출된 부분이 없을 경우라도, 내부 와이어가 구부러지도록 단선이 형성되는 경우가 있다.
상술된 문제점을 해결하기 위해, 다양한 제안이 있다. 제1도는 종래 금형으로 성형된 후 반도체 칩과 리드 프레임으로 구성된 구조체의 평면도이다. 제2도는 구조체가 금형에서의 상,하부 성형 다이(12,13)에 의해 고정된 상태를 설명하기 위한 횡단면도이다. 구조체는 상부 성형 다이(12)와 하부 성형 다이(13)에 의해 형성된 캐비티(11)에 위치되어 있다. 금형은 일본국 특허 공개(헤이세이 2-9142)에 개시되어 있다. 제2도에 도시된 바와 같이, 금형에서, 수지 저장부(15)는 게이트(13b)에 첨가되어 상부 성형 다이에 설치된다. 용융 수지는 리드 프레임(22)에 형성된 구멍(23)과 런너(17)를 통하여 수지원에서 수지 저장부(15)까지 설치된다. 런너(17)는 하부 성형 다이(13)의 측부에 설치된다. 수지 저장부(15)는 용융 수지에 일시적으로 저장되고 용융 수지는 상부 성형 다이(12)의 게이트(13b)를 통하여 캐비티(11) 안으로 연속적으로 부드럽게 주입될 수 있다. 상기 방법에서, 상,하부 성형 다이(12,13)가 게이트(13a,13b)에 설치되고 용융 수지는 2개의 화살표를 따라서 각각 설치된다. 그러므로, 반도체 칩(21)의 기울어짐과, 와이어 사이의 단락의 형성 및 리드 프레임(22)의 벤딩이 방지되도록 반도체 칩(21)의 상,하부 표면에 작동하는 2개의 용융 수지의 주입 압력이 동등하게 된다.
제3a, b도는 반도체 장치의 구조체가 상술된 금형을 사용하여 성형된 후 패키지로부터 수지 나머지 또는 수지 나머지부(24)를 제거하기 위한 공정을 설명하기 위한 다이어그램이다. 제3a도에 도시된 바와 같이, 리드 프레임(22) 및 리드 프레임에 설치된 패키지 바디(20)로 구성된 구조체가 수지로 성형될 때, 캐비티(11)에 의해 형성된 패키지 바디(20)는 하부 성형 다이(13)에서의 런너(17)로부터 게이트(13a)까지 전체 구멍에 의해 형성된 런너 수지 나머지부(24) 및 상부 성형 다이의 수지 저장부(15)에 의해 형성된 저장부 수지 나머지부(25)에 연결되어 있다. 제3b도에 도시된 바와 같이, 형성된 수지 밀봉 바디가 금형(12,13)으로부터 맞물릴 때, 런너 수지 나머지부(24)는 게이트(13a)에서 파괴되고 패키지 바디(20)로 이탈된다. 그러나, 저장부 수지 나머지부(25)는 리드 프레임(22)에 남겨지고 상기 상태에서, 수지 밀봉 바디는 하기 공정으로 보내진다.
상기 이유로 인하여, 댐 바 절삭 공정에서, 수지 밀봉 바디의 저장 수지 나머지부(25)는 리드 프레임(22)의 댐 바 측부에 이동된다. 결과적으로, 절삭 다이의 펀치가 저장 수지 나머지부(25)에 대하여 붕괴되기 때문에 펀치가 파괴되거나 또는 수지 나머지부(25) 근처의 리드가 파손되는 문제점이 발생된다.
상기 결과로부터, 본 발명자는 수지 밀봉 바디가 성형되고 저장 수지 나머지부(25)가 이동되지 않으면 상술된 문제점이 해결되리라 사료한다. 상기 생각을 기반으로, 본 발명자는 저장 수지 나머지부(25)가 고착되도록 수지 나머지부(26)과 같은 런너 수지 나머지부(24)의 일부분이 저장 수지 나머지부(25)에 부착되어 남는 금형을 변형하였다. 즉, 제2도의 점선에 도시된 바와 같이, 돌출부(16)는 수지 저장부(15)의 단부에 응하여 런너부(17)의 한 위치에서 제2게이트와 같이 설치된다. 상기 방법에서, 저장 수지 나머지부(25)는 일체된 수지 나머지부를 형성하기 위해 수지 나머지부(26)에 고착되는 것이 의도된다.
그러나, 변형된 금형은 새로운 문제점이 발생된다. 수지 밀봉 바디가 하부 성형 다이와 분리될 때, 게이트(13a) 측부의 중공부에 형성된 수지 나머지부의 분리가 불량하다. 결과적으로, 밀봉 공정을 연속적으로 실행시키기가 어렵다. 부가하여, 중공부에 잔존된 수지 제거에서, 돌출부(16)는 다소 성가시다. 황동과 같은 연질의 제거 공구는 런너(17)의 파쇄 표면이 할퀴지 않도록 사용될지라도, 많은 단계가 하부 성형 다이의 중공부로부터 잔존된 수지를 제거시키기 위해 경비가 소요된다. 부가로, 수지 밀봉 바디가 밀봉 공정 후 하부 성형 다이와 분리될 때, 런너 수지 나머지부(24)가 설정 위치에서 분리되지 않기 때문에 파손될 런너 수지 나머지부(24)와 맞물린 후에 밀봉 공정이 사용되는 문제점이 발생된다.
[발명의 개요]
본 발명의 목적은 특정의 수지 나머지부가 제조되지 않고 연속적이고 안정된 밀봉 공정을 실행하기 위해 작동할 수 있고 다음 공정에서 금형에 결함이 있는 반도체 장치용 수지 밀봉 금형을 제공하기 위한 것이다.
[발명이 이루고자 하는 기술적 과제]
본 발명의 특징을 성취하기 위해, 구멍을 가진 리드 프레임과, 상기 리드 프레임에 설치된 반도체 칩으로 구성된 패키지 바디를 성형하기 위한 금형이 제공된다. 금형은 상,하부 성형 다이와 상기 상,하부 다이에 의해 고정된 패키지 바디로 구성되어 있다. 하부 성형 다이는 런너와, 상기 런너와 연결되고 런너의 바닥으로부터 돌출된 테이블과, 상기 테이블에 연결된 하부 오목부, 및 테이블과 하부 오목부 사이에 배치된 하부 게이트로 구비되어 있다. 상부 성형 다이는 리드 프레임이 수지 저장부와 테이블 사이에 위치되고 테이블에 대응하는 위치에 설치된 수지 저장부와, 상,하부 오목부는 패키지 바디를 성형하기 위한 캐비티로 구성되고 수지 저장부에 연결된 상부 오목부, 및 수지 저장부와 상부 오목부 사이에 설치된 상부 게이트로 구비되어 있다.
상기 경우에서, 리드 프레임과 테이블 사이의 수지 유동 통로의 횡섹션 영역을 런너의 횡섹션보다 작게 구성하고 하부 게이트에 용융 수지의 유동율이 상부 게이트에 용융 수지의 그것보다 실질적으로 동일함이 바람직하다. 또한, 리드 프레임과 테이블 사이의 수지 유동 통로의 횡섹션 영역이 하부 게이트에서 개방부의 횡섹션 영역보다 실질적으로 동일하거나 또는 크게 됨이 바람직하다.
용융 수지가 유동되는 방향으로 테이블의 길이는 동일방향으로의 구멍길이보다 길고 바람직하게는 1.8 mm 내지 2.0 mm의 범위이다.
쉽게 유지하기 위해서, 상,하부 성형 다이는 스테인레스 강으로 이루어지고 수지 저장의 표면과 테이블의 표면이 경질 크롬 도금됨이 바람직하다.
본 발명의 다른 특징을 성취하기 위해, 구멍을 가지는 리드 프레임 및 상기 리드 프레임에 설치된 반도체 칩으로 구성된 패키지 바디를 성형하기 위한 금형이 제공된다. 상기 금형은 패키지 바디가 고정된 상,하부 성형 다이로 구성된다. 하부 성형 다이는 넥킹부를 가지는 런너와, 넥킹부를 통하여 런너에 연결되고 런너의 하부로부터 돌출된 테이블과, 상기 테이블에 연결된 하부 오목부와, 테이블과 하부 오목부 사이에 배치된 하부 게이트로 구비되어 있다. 상부 성형 다이는 리드 프레임의 구멍이 수지 저장부와 테이블 사이에 위치되고 테이블에 대응하는 위치에 설치된 수지 저장부와, 상,하부 오목부가 패키지 바디를 성형하기 위해 캐비티를 구성하고 수지 저장부에 연결된 상부 오목부, 및 수지 저장부와 상부 오목부 사이에 설치된 상부 게이트로 구비되어 있다.
본 발명의 또 다른 특징으로 성취하기 위해, 구멍을 가지는 리드 프레임 및 상기 리드 프레임에 설치된 반도체 칩으로 구성된 패키지 바디를 성형하기 위한 금형이 제공된다. 금형은 패키지 바디가 고정된 상,하부 성형 다이로 구성되어 있다. 하부 성형 다이는 런너와, 상기 런너에 연결되고 런너에서 용융 수지가 경질되기 전 용융 수지가 경질되는 상기 방법으로 제공된 특정부와, 상기 특정부에 연결된 하부 오목부, 및 상기 특정부와 하부 오목부 사이에 배치된 하부 게이트로 구성되어 있다. 상부 성형 다이는 리드 프레임의 구멍이 수지 저장부와 특정부 사이에 위치되고 특정부에 대응하는 위치에 설치된 수지 저장부와, 상,하부 오목부는 패키지 바디를 성형하기 위한 캐비티를 구성하고 수지 저장부에 연결된 상부 오목부, 및 수지 저장부와 상부 오목부 사이에 설치된 상부 게이트로 구성되어 있다.
[발명의 구성 및 작용]
[양호한 실시예의 설명]
이하, 본 발명의 금형은 첨부 도면을 참고로 상세히 설명된다.
우선, 본 발명의 제1실시예에 따른 금형이 설명된다. 제5도에는 본 발명에 따른 금형의 횡섹션도이고, 제6도는 제5도에 도시된 금형을 사용하여 형성된 반도체 장치의 수지 밀봉체를 설명하기 위한 도면이다.
제5도에 의거하여, 금형은 상부 성형 다이(6)와 하부 성형 다이(7)로 이루어져 있다. 하부 성형 다이(7)는 런너(5)와, 상기 런너(5)에 연결된 테이블(8)과, 상기 테이블(8)의 단부에 설치된 게이트(2a) 및 상기 게이트(2a)로부터 연장되는 하부 오목부로 구성되어 있다. 상부 성형 다이(6)는 수지 저장부(4)와, 상기 수지 저장부(4)의 단부에 설치된 게이트(2b) 및 상기 게이트(2b)로부터 연장되는 상부 오목부로 구성되어 있다.
수지 저장부(4)는 테이블(8)에 대응되는 위치에 설치되고 게이트(2b)는 게이트(2a)와 실질적으로 대향된 위치에 설치된다. 리드 프레임(22)을 몰딩 또는 밀봉하기 위한 캐비티(3)와 그 캐비티에 설치된 반도체 칩(21)은 상부 오목부와 하부 오목부로 구성되어 있다. 테이블은 런너(5)의 바닥으로부터 상부로 돌출되고 스탭(8a)을 통하여 런너(5)에 연결되어 있다. 테이블은 용융 수지 유동방향으로 단단한 면과 길이(Y)를 가진다. 결과적으로, 테이블(8) 상부의 유동 통로(9)는 게이트(2a)로 용융 수지의 유동율이 전체 게이트(2b)에 용융 수지의 그것과 동일하게 되는 상기 방법으로 근접되고 구멍(23)은 리드 프레임(22)과 수지 저장부(4)에 설치된다. 물론, 상기 유동 통로(9)의 입구 영역(1)은 부드럽게 유동시키기 위해 용융 수지를 위한 게이트(2a)의 그것보다 대략 동일하거나 또는 미소하게 크다. 몰드 다이 세트가 수지 밀봉 바디를 맞물림시키기 위해 개방될 때, 협소 유동 통로(9)를 사용함으로써 런너 수지 나머지부가 입구(1) 근처 위치에서 파괴되도록 수지의 작은 면적은 런너(5)와 같은 다른 부분보다 더 빨리 경질된다. 상기 경우에서, 경질 크롬 도금이 저장부(4)의 표면에 실행됨이 바람직하고 수지 밀봉 바디와 같은 스테인레스 강으로 이루어진 테이블(8)은 몰드 다이 세트(6,7)로부터 쉽게 분리될 수 있다.
게이트(2a)에서 입구(1)까지의 간격은 수지 유동 방향에서 구멍(23)의 직경보다 미소하게 길 필요가 있고 저장 수지 나머지부(25)는 리드 프레임(22)에 고착될 수 있다. 그러나, 간격(Y)이 너무 길면, 유동 통로(9)는 용융 수지의 유동에 대한 저항으로서 작동하고 수지 밀봉 바디에서 공기 거품과 수지 나머지부를 발생시킬 가능성이 있다. 따라서, 간격(Y)이 수지 저장부(4)의 길이와 대략 동일함이 바람직하다. 경험적으로, 금형의 크기와 관계없이, 간격(Y)은 약 1.8 mm 내지 2.0 mm의 범위가 바람직하다.
이하, 상기 수지 밀봉 금형을 사용함으로써 반도체 장치의 수지 밀봉 작동을 설명한다. 우선, 리드 프레임(22)과 상기 리드 프레임(22)에 설치된 반도체 칩(21)으로 구성되고 와이어에 의해 리드 프레임에 연결된 구조체는 금형의 스테이지에 전달된다. 이때, 구조체는 하부 성형 다이(7)에 설정되고 구조체는 하부 성형 다이(7)의 오목부에 위치된다. 상부 성형 다이(6)와 하부 성형 다이(7)는 폐쇄되고 리드 프레임(22)은 상,하부 성형 다이(6,7)에 고정된다.
이하, 용융된 수지는 수지원에서 런너(5)까지 제공된다. 용융 수지는 스텝(8a)에서 상승되고 입구(1)와, 테이블(8) 및 게이트(2a)를 통하여 하부 오목부에 들어간다. 동시에, 용융 수지는 리드 프레임(22)의 구멍(23)과, 수지 저장부(4) 및 게이트(2b)를 통하여 상부 오목부로 들어간다. 상기 경우, 유동 통로(9)가 협소하기 때문에, 용융 수지의 유동지 지연될지라도, 게이트(2a,2b)로부터 주입된 용융 수지의 주입 압력은 대략 서로 동일하다. 결과적으로, 반도체 칩(21)은 안정된 상태로 유지된다.
캐비티(3)가 용융 수지로 충진될 때, 캐비티(3)에 잔존하는 가스는 용융 수지 압력 때문에 굽힘부(도시 생략)로부터 가압된다. 수지가 경질된 후, 금형이 개방되고 반도체 칩(21)이 밀봉된 수지 밀봉 바디는 금형(6,7)과 맞물린다. 상기 경우에서, 런너 수지 나머지부는 입구(1) 근처 위치에서 파괴되고 제6도에 도시된 상태로 맞물린다. 패키지 바디(20)의 게이트(2a,2b)에 각각 대응하는 저장부 수지 나머지부(25)와 수지 나머지부(26a)는 리드 프레임(22)의 구멍(23)을 통하여 리드 프레임(22)에 리벳 접속으로 고착된다. 상기 방법으로 고착된 저장부 수지 나머지부(25)는 댐 바 다이에 의해서 조차 이동될 수 없고 이어서 다이 패드 서포터 리드와 수지 나머지부(26)와 함께 절삭된다. 부가로, 테이블부(8)가 상술된 바와 같이 부드러운 표면을 가지기 때문에, 수지가 밀봉되는 공정 동안 테이블(8)의 표면에 잔존될지라도, 잔존된 수지는 황동으로된 제거 공구에 의해 쉽게 제거될 수 있다.
이하, 본 발명의 실시예에 따른 금형은 하술된다. 제7도는 본 발명의 제2실시예에 따른 반도체 장치를 위한 금형에 의해 기밀된 수지 밀봉 바디를 부분적으로 도시한 저면도이다. 제7도에 도시된 바와 같이, 측방향으로 좁히기 위하여 용융 수지를 통하여 게이트(14)에 연결된 테이블(10)은 상부 성형 다이의 상부 오목부 및 하부 성형 다이의 하부 오목부로 구성된 캐비터(18) 안으로 주입되고, 테이블(10)과 런너(5) 사이의 넥킹부(19)가 설치된다. 테이블(10)과 게이트(14)의 길이 관계는 제1실시예에 따른 금형에서와 같이 동일하다. 테이블(10)의 깊이는 좁다. 결과적으로, 테이블(10) 상부의 유동 통로(9)의 높이는 제1실시예에서의 금형의 그것보다 더 높기 때문에 입구(11)에서의 개방 영역은 제1실시예에서의 금형에서와 같이 동일하다.
제2실시예의 금형에서, 측면 넥킹부로 인하여 노치 효과는 나타내어진다. 그러므로, 제1실시예에서의 금형과 비교하여, 제6도에 도시된 수지 나머지부(26a)의 길이 분포는 작게 될 수 있고 0.04mm 범위내에 떨어진다.
상술된 바와 같이, 본 발명에 따라, 테이블은 리드 프레임의 구멍을 통하여 제공된 용융 수지를 보유하기 위해 제공된 수지 저장부와 대향되어 설치된다. 테이블 상부의 수지 유동 통로는 리드 프레임의 구멍보다 길고 개방 영역은 상기 게이트 상부의 개방 영역보다 실질적으로 미소하게 크거나 또는 동일하다. 부가하여, 수지 저장부의 표면 또는 네킹부가 설치되고 테이블은 표면 처리된다. 그러므로, 수지 밀봉 바디는 밀봉 공정 후 금형으로부터 맞물리고, 금형에 잔존된 수지는 적고 쉽게 제거될 수 있다. 결과적으로, 밀봉 공정은 연속적으로 실행될 수 있다.
또한, 저장 수지 나머지부가 리벳에 의해 연결되는 것과 같이 수지 저장부 옆의 수지 나머지부는 테이블에 형성된 수지 나머지부에 의해 리드 프레임에 고착된다.
그러므로, 저장 수지 나머지부가 댐 바 절삭 공정과 이동 공정시 이동되지 않기 때문에, 수지 나머지부는 밀봉 공정 이후의 공정에 결함이 없다.

Claims (8)

  1. 구멍을 가지는 리드 프레임 및 상기 리드 프레임에 설치된 반도체 칩으로 구성된 패키지 바디를 성형하기 위하고, 상기 패키지 바디가 고정된 상, 하부 성형 다이를 구비하는 반도체 장치용 수지 밀봉 금형에 있어서: 런너와; 상기 런너에 연결되고 런너의 바닥으로부터 돌출되는 테이블과; 상기 테이블에 연결된 하부 오목부; 및 상기 테이블과 상기 하부 오목부 사이에 배치된 하부 게이트를 포함하고; 상기 상부 성형 다이는: 상기 리드 프레임의 구멍이 상기 수지 저장부와 테이블 사이에 위치되고 상기 테이블에 대응하는 위치에 설치된 수지 저장부와; 상기 상부 오목부와 상기 하부 오목부는 상기 패키지 바디를 성형하기 위한 캐비티가 구성되고 상기 수지 저장부에 연결된 상부 오목부; 및 상기 수지 저장부와 상기 상부 오목부 사이에 설치된 상부 게이트로 구비되어 있는 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  2. 제1항에 있어서, 상기 테이블이 형성되고 상기 런너에서의 용융 수지가 경질되기 전에 상기 특정부에서의 용융 수지가 경질되는 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  3. 제1항에 있어서, 상기 리드 프레임과 상기 테이블 사이의 수지 유동 통로의 횡섹션 영역이 상기 런너의 횡섹션보다 작게 이루어지고, 상기 하부 게이트로 용융 수지의 유동율은 상기 리드 프레임의 구멍과 상기 수지 저장부를 통하여 상기 상부 게이트로 용융 수지의 그것과 동일한 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  4. 제1항에 있어서, 상기 리드 프레임과 상기 테이블 사이의 수지 유동 통로의 횡섹션 영역은 상기 하부 게이트에서 개방부의 횡섹션 영역보다 동일하거나 또는 큰 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  5. 제1항에 있어서, 용융 수지가 유동되는 방향으로 상기 테이블의 길이는 동일방향으로 상기 구멍의 길이보다 긴 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  6. 제5항에 있어서, 용융 수지가 유동되는 방향으로 상기 테이블의 길이는 1.8mm 내지 2.0mm의 범위인 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  7. 제1항에 있어서, 상기 상, 하부 성형 다이는 스테인레스 강으로 이루어져 있고, 상기 수지 저장부의 표면과 상기 테이블의 표면은 경질 크롬 도금된 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
  8. 제1항 내지 제7항중 어느 한 항에 있어서, 상기 런너는 상기 테이블에 연결된 넥킹부(necking portion)를 부가로 포함하는 것을 특징으로 하는 반도체 장치용 수지 밀봉 금형.
KR1019960067155A 1995-12-15 1996-12-13 반도체 장치용 수지 밀봉 금형 KR100231403B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7326970A JP2787907B2 (ja) 1995-12-15 1995-12-15 半導体装置用樹脂封止金型
JP95-326970 1995-12-15

Publications (1)

Publication Number Publication Date
KR100231403B1 true KR100231403B1 (ko) 1999-11-15

Family

ID=18193839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067155A KR100231403B1 (ko) 1995-12-15 1996-12-13 반도체 장치용 수지 밀봉 금형

Country Status (4)

Country Link
US (1) US5766649A (ko)
JP (1) JP2787907B2 (ko)
KR (1) KR100231403B1 (ko)
CN (1) CN1077331C (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760339B2 (ja) * 1996-03-05 1998-05-28 日本電気株式会社 リードフレームのばり取り方法およびリードフレーム用ばり取り装置
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US6309916B1 (en) * 1999-11-17 2001-10-30 Amkor Technology, Inc Method of molding plastic semiconductor packages
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
DE10254648A1 (de) * 2002-11-22 2004-06-09 Infineon Technologies Ag Trägerstruktur für einen Chip und Verfahren zum Herstellen derselben
JP3900093B2 (ja) * 2003-03-11 2007-04-04 日立電線株式会社 モールド金型及びそれを用いた半導体装置の製造方法
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
CN100463129C (zh) * 2006-02-09 2009-02-18 夏普株式会社 半导体装置的制造方法及半导体装置的制造装置
JP4948040B2 (ja) * 2006-05-30 2012-06-06 株式会社三井ハイテック 回転子積層鉄心の樹脂封止方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
CN102522375B (zh) * 2008-07-30 2015-04-08 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
JP5247626B2 (ja) * 2008-08-22 2013-07-24 住友化学株式会社 リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法
US9662812B2 (en) * 2012-02-14 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for molding integrated circuits
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6259264B2 (ja) * 2013-11-13 2018-01-10 アピックヤマダ株式会社 モールド金型
DE102016107849A1 (de) * 2016-04-28 2017-11-02 Tvi Entwicklung Und Produktion Gmbh Schneidemaschine sowie Verfahren zum Aufschneiden von elastischen Strängen, insbesondere Fleischsträngen
CN106182581A (zh) * 2016-07-25 2016-12-07 胡小庆 一种电子芯片的制备方法及电子芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643854A (en) * 1979-09-18 1981-04-22 Nec Corp Control system of received carrier detecting circuit
US4641418A (en) * 1982-08-30 1987-02-10 International Rectifier Corporation Molding process for semiconductor devices and lead frame structure therefor
JPH029142A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体装置の製造方法
JP2911906B2 (ja) * 1989-01-12 1999-06-28 富士通株式会社 半導体装置の製造方法
JPH04180664A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム及びそれを用いた半導体装置の製造方法
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages
JPH07137082A (ja) * 1993-11-16 1995-05-30 Towa Kk 樹脂成形用金型
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法

Also Published As

Publication number Publication date
CN1153996A (zh) 1997-07-09
US5766649A (en) 1998-06-16
CN1077331C (zh) 2002-01-02
JP2787907B2 (ja) 1998-08-20
JPH09167781A (ja) 1997-06-24

Similar Documents

Publication Publication Date Title
KR100231403B1 (ko) 반도체 장치용 수지 밀봉 금형
JP2526787B2 (ja) 半導体装置用リ―ドフレ―ム
US5517056A (en) Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
KR100244966B1 (ko) 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
US5623162A (en) Lead frame having cut-out wing leads
JPH08244074A (ja) 樹脂封止用金型装置
CA1201819A (en) Electronic device method using a leadframe with an integral mold vent means
JP2778332B2 (ja) 半導体装置の製造方法
US6852574B1 (en) Method of forming a leadframe for a semiconductor package
US5093709A (en) Lead frame having a diagonally terminating side rail end
JP2838981B2 (ja) 半導体装置の樹脂封止装置および樹脂封止方法
JPS59150458A (ja) リ−ドフレ−ム
JPH05291328A (ja) 半導体装置樹脂封止用金型と半導体装置
JPH0319229Y2 (ko)
JPS5933838A (ja) 半導体樹脂封止用金型装置
JPH05111942A (ja) リードフレームのモールド金型
JPH0621127A (ja) 樹脂モールドｉｃ用封入金型
JP2962405B2 (ja) 半導体装置の製造方法
JPH1064933A (ja) 樹脂封止型半導体装置及びその製造方法
JP2716252B2 (ja) 半導体装置の製造方法
JPH06254909A (ja) 半導体装置及びこれを製造する樹脂モールド金型
KR200155241Y1 (ko) 리드 프레임
JP2707888B2 (ja) 樹脂封止金型
KR940006189Y1 (ko) 리드프레임
JPH1016010A (ja) 樹脂封止金型

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee