KR100231321B1 - 페로마그네틱 입자를 가지고 있는 절연층으로 직접 덮힌 나선형 배선구조를 가진 반도체 장치와 그 제조 공정 - Google Patents
페로마그네틱 입자를 가지고 있는 절연층으로 직접 덮힌 나선형 배선구조를 가진 반도체 장치와 그 제조 공정 Download PDFInfo
- Publication number
- KR100231321B1 KR100231321B1 KR1019960082416A KR19960082416A KR100231321B1 KR 100231321 B1 KR100231321 B1 KR 100231321B1 KR 1019960082416 A KR1019960082416 A KR 1019960082416A KR 19960082416 A KR19960082416 A KR 19960082416A KR 100231321 B1 KR100231321 B1 KR 100231321B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferromagnetic
- insulating film
- semiconductor device
- film
- conductive wiring
- Prior art date
Links
- 230000005294 ferromagnetic effect Effects 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000002245 particle Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920001721 polyimide Polymers 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims description 47
- 239000011810 insulating material Substances 0.000 claims description 23
- 230000005291 magnetic effect Effects 0.000 claims description 20
- 239000004642 Polyimide Substances 0.000 claims description 12
- 238000001459 lithography Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003302 ferromagnetic material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- ZGDWHDKHJKZZIQ-UHFFFAOYSA-N cobalt nickel Chemical compound [Co].[Ni].[Ni].[Ni] ZGDWHDKHJKZZIQ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229940090961 chromium dioxide Drugs 0.000 description 1
- IAQWMWUKBQPOIY-UHFFFAOYSA-N chromium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Cr+4] IAQWMWUKBQPOIY-UHFFFAOYSA-N 0.000 description 1
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium(IV) oxide Inorganic materials O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 기판(10) 위에 형성된 나선형 전도막(12a)은 빛에 민감한 폴리이미드 막을 갖는 페로마그네틱 입자로 덮혀 있고, 빛에 민감한 폴리이미드 막을 갖는 그 페로마그네틱 입자는 페로마그네틱 절연막(12b)으로 형성되고, 석판 인쇄 공정을 통하여 나선형 전도막의 회전 부분사이에 삽입되어 나선형 인덕터(inductor)의 구조를 간단하게 한다.
Description
본 발명의 중요한 목적은 인덕터와 상층 배선 사이에 간단한 절연을 갖는 반도체 장치를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 페로마그네틱 선이 정확하게 형성되는 반도체 장치 제조공정을 제공하는 것이다.
상기의 목적을 달성하기 위하여, 본 발명을 층간 절연막에 페로마그네틱을 제공한다.
본 발명은 반도체 장치에 관한 것으로서 특히, 나선형 인덕터와 그것의 제조공정을 갖는 반도체 장치의 구조에 관한 것이다.
인덕터는 중요한 회로 요소이다.
라디오 통신 장치의 수신기는 필터 회로를 포함하고 상기 필터 회로는 보통 인덕터에 의해 작동한다.
만일 수신기의 모든 회로 요소가 반도체 칩에 집적되면 라디오 통신 장치는 크기가 작아 질 뿐만 아니라. 가격도 낮아진다.
집적 회로가 서로 다른 전위 레벨을 갖는 복수 개의 전원을 필요로 하면, 칩에 내장된 전위 변환기는 외부 전압을 고효율로 상승 또는 하가 시키고, 상기 칩에 내장된 전위 변환기는 반도체 칩 위에 제조된 인덕터를 필요로 한다.
인덕터의 일반적 예는 나선형 금속 배선이다.
그러나, 상기 나선형 금속 배선이 다른 회로 요소들과 함께 반도체 칩 위에 집적되어 있으면, 회로에 필요한 자기 인덕턴스를 얻기 위하여 상기 나선형 금속 배선은 많은 칩 면적을 차지하고 집적도를 떨어뜨린다.
이를 개선하기 위한 시도는 일본 특허 61-161747, 60-124859와 61-179562에 나타나 있다.
상기 일본 특허 공개는 자기 핵으로 쓰이는 페로마그네틱 선과 나선형 금속 배선에 의해 이루어지는 인덕터를 제시하고 있다.
일본 특허 61-161747에 공개된 나선형 인덕터는 제1도,2에 도시 되어 있다.
반도체 기판(1)의 주표면은 산화 절연막(2)으로 덮혀 있다.
하층 전도 배선(3)은 제1도과 같이 절연막(2) 위에 나선형 구조로 형성되어 있다.
상기 하층 전도 나선형 배선(3)은 다막 구조(4)로 덮혀 있고, 상기 다막 구조(4)는 아래 층간 절연막(4a)과 위 층간 절연막(4b)과 그 사이의 페로마그네틱 선(4c)으로 이루어 진다.
상기 페로마그네틱 막(4c)은 철, 코발트, 니켈, 철-니켈 합금 도는 코발트-니켈 합금으로 이루어진다.
상층 배선(5)은 제1도과 같이 다막 구조(4) 위에 형성되어진다.
상기 상층 배선(5)은 스루 홀(4d)를 지나 다막 구조(4)에서 형성되고 하층 전도 나선형 배선(3)의 내부(3a)와 연결 된다.
상기 페로마그네틱 선(4c)은 전도성이 있으며, 상기 아래 층간 절연막(4a)과 위 층간 절연막(4b)은 페로마그네틱 선(4c)을 하층 나선형 배선(3)과 상층 배선(5)으로부터 전기적으로 절연 시킨다.
상기 상층 배선(5)은 또한 절연막(6a)과 페로마그네틱 막(6b)으로 이루어진 다막 구조(6)로 덮혀진다.
제1도과 2에서 보여지는 종래 기술에서의 나선형 인덕터는 하기에 설명할 방법으로 제조되어 진다.
먼저, 절연막(2)은 반도체 기판(1)의 주 표면 위에 성장되고, 전도성 물질이 절연막(2)의 전체 표면에 증착된다.
감광 물질 마스크를 전도성 물질에 씌우면, 노출된 전도막은 에칭된다.
따라서, 전도막은 나선형 구조로 형성되고, 하층 나선형 배선(3)은 절연막(2)위에 형성된다.
다음으로, 절연 물질이 상기의 전 표면에 증착되고, 하층 나선형 배선(3)과 주 표면의 노출된 부분은 아래 층간 절연막(4a)으로 코팅된다.
페로마그네틱 물질은 아래 층간 절연막(4a) 위에 증착되고, 상기 페로마그네틱 물질은 페로마그네틱 선(4c)을 형성하기 위하여 부분적으로 에칭된다.
에칭 물질은 하층 나선형 배선(3)의 내부 끝(3a) 부분 위의 페로마그네틱 물질을 제거한다.
절연 물질은 페로마그네틱 선(4c)과, 아래 막간 절연막(4b)의 노출된 부분 위에 증착되어, 위 층간 절연막(4b)을 형성한다.
감광 물질은 위 층간 절연막(4b)위에 코팅되어, 에칭 물질에 내부 끝 부분(3a) 위의 위 층간 절연막(4b)의 부분을 노출시킨다.
에칭 물질은 절연 물질을 선택적으로 제거하고, 위/아래 층간 절연막(4b/a) 내에서 스루 홀(4d)를 형성한다.
전도 물질은 상기 구조의 전표면에 증착되어 전도막을 확장시킨다.
상기 전도막은 하층 전도 나선형 배선(3)의 내부(3a)에 연결된다.
감광막은 전도막에 코팅되어 에칭 물질은 상층 배선(5)에서 전도막을 형성한다.
다막 구조(6)는 다막 구조(4)와 비슷하게 형성된다.
나선형 인덕터의 종래 기술은 큰 자기 인덕턴스를 만들고 주표면의 작은 면적을 차지한다.
그러나, 나선형 인덕터의 종래 기술은 하층 전도 나선형 배선(3)과 상층 전도 배서(5) 사이의 막간 절연이 어려워지는 문제점이 있었다 .
하층 전도 나선형 배선(3)과 상층 전도 배선(5) 사이에 적어도 두 개의 층간 절연막(4a, 4b)이 필요한데 이것은 층간 절연막을 어렵게 하는 요인이 된다.
반도체 장치의 종래 기술에서 페로마그네틱 선(4c)은 전도성이 되므로, 두 개의 층간 절연막(4a, 4b)은 필수적이다.
또한, 종래 기술의 공정은 페로마그네틱 선(4c)이 부정확하게 형성되는 문제점이 있었다.
상기에서 언급한 바와 같이, 상기 페로마그네틱 막(4c)은 철, 코발트, 니켈, 철-니켈 합금 또는 코발트-니켈 합금으로 이루어지고 페로마그네틱 막은 에칭을 이용하여 페로마그네틱 선(4c)으로 형성된다.
그러나, 페로마그네틱 금속/합금에 대한 에칭 기술은 신뢰성이 없고, 페로마그네틱 선(4c)의 부정확한 위치가 문제가 된다.
비록 이온 밀링(ion-milling)이 페로마그네틱 선 형성에 적용될 수 있다 하더라도, 이온 밀링 역시 부정확하고 반도체 웨이퍼에 대해 원하지 않는 금속 입자를 유발한다.
이와 같은 본 발명에 따르며, 복수 개의 인접하는 회전 부분을 갖고 기판 위에 나선형 구조로 형성된 첫 번째 전도 배선을 포함하는 인덕터와, 상기 첫 번째 전도 배선을 덮고 있는 페로마그네틱 절연 구조와, 절연 물질로부터 형성된 페로마그네틱 절연막과, 절연막내에 분산되어 복수 개의 회전 부분 사이에 삽입되어 있는 페로마그네틱 입자를 갖고 기판 위에 제조된 반도체 장치가 제공된다.
또한, 본 발명은 다음의 단계를 포함하는 제조 공정에 의해 인덕터를 갖는 반도체 장치를 제공한다.
먼저, 주 표면을 갖는 기판을 준비하는 제1단계와, 상기 주 표면 위에 복수 개의 회전 부분을 갖는 나선형 전도 배선을 형성하는 제 2단계와, 복수 개의 회전 부분 사이에 절연막을 갖는 페로마그네틱 입자를 제공하기 위하여 상기 제 2단계의 구조 위에 절연물질을 갖는 페로마그네틱을 형성하는 제 3단계와, 나선형 전도 배선의 복수 개의 회전 부분 사이에 그 부분을 가지고 페로마그네틱 절연막으로 절연막을 갖는 페로마그네틱 입자를 형성하는 제 4단계로 제조 공정된다.
본 발명의 제조 공정에 따른 반도체 장치의 이점은 다음의 도면으로부터 잘 이해될 수 있다.
제1도는 종래 나선형 인덕터의 부분 평면도.
제2도는 종래 나선형 인덕터의 단면도.
제3도는 본 발명에 따른 반도체 장치의 구조를 도시한 평면도.
제4도는 제3도의 A-A선을 따라 취해지니 반도체 장치의 단면도.
제5a도에서 제5e도는 본 발명에 따른 반도체 장치의 제조 공정 순서에 따른 각 제조 공정에서의 단면도.
제6도은 본 발명에 따른 제 2 반도체 장치 구조의 단면도.
제7도은 본 발명에 다른 제 3 반도체 장치 구조의 단면도.
제8a도에서 제8e는 제7도에 따른 반도체 장치의 제조 공정 순서에 따른 각 제조 공정에서의 단면도를 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 산화 절연막 10 : 반도체 기판
12 : 인덕터 21 : 폴리이미드막
24 : 포토 에칭 마스크
제3도,제4도와 같이 본 발명의 실시에 따른 반도체 장치는 반도체 기판(10) 위에 제조된다.
상기 반도체 기판(10)은 주 표면을 갖고, 그 주 표면은 아래 절연막(11)로 덮혀 있다.
반도체 기판(10)과 아래 절연막(11)은 실리콘과 산화 실리콘으로 각각 형성된다.
인덕터(12)는 하부 절연막(11) 위에 제조 된다.
상기 인덕터(12)는 하층 나선형 전도 배선(12a)과 페로마그네틱 절연막(12b)을 포함한다.
페로마그네틱 절연막(12b)은 다른 구성 요소와 쉽게 구별하기 위하여 제3도에 나타나 있다.
하층 전도 배선(12a)은 알루미늄이나 구리 같은 전도성 물질로 이루어지고 나선형 구조를 갖는다.
페로마그네틱 절연막(12b)은 위치적으로 주 표면과 하층 나선형 전도 배선(12a)까지 연장되고 하층 나선형 전도 배선(12a)을 덮는다.
스루 홀(12c)는 페로마그네틱 절연막(12b)의 중앙 부분에 형성되고, 하층 나선형 전도 배선(12a)의 내부 끝 부분(12d)은 스루 홀(12c)에 노출 되어 있다.
페로마그네틱 절연막(12b)은 절연 물질을 갖는 페로마그네틱 입자로 형성되어 있다.
빛에 민감한 폴리이미드(polyimide)는 전연 물질의 한 예이고, 회전 코팅(spin-coating)에 적합한 다른 절연 물질도 있다.
상기 페로마그네틱 입나는 철, 산화 철, 또는 이산화 크롬의 바늘같은 입자나, 또는 베리엄 페라이트(barrium ferrite)의 평평한 모양의 입자이다.
절연 물질에 대한 페로마그네틱 입자의 부피 비율은 1%에서 10%이다.
상기 입자는 10㎚이고, 페로마그네틱 절연막(12b)의 두께는 100㎚에서 200㎚이다.
본 발명에 따른 반도체 장치는 층간 절연막(13)과 층간 절연막(13)까지 연장되는 상층 전도 배선(14)을 더 포함한다.
비록 층간 절연막(13)이 제3도에 나타나 있지는 않지만, 그 층간 절연막(13)은 상층 전도 배선(14)으로부터 페로마그네틱 절연막(12b)을 전기적으로 절연시킨다.
이 경우에 층간 절연막(13)은 산화 실리콘으로 형성되고, 상층 전도 배선(14)은 알루미늄이나 구리로 형성된다.
페로마그네틱 절연막(12a)은 층간 절연막(13)으로 덮혀 있고, 스루-홀(through-hole)(13a)은 층간 절연막(13) 안에 형성되어 있다.
상기 스루(13a)는 스루-홀(12c)안에 있으며, 이러한 이유로 스루-홀(12c)을 한정짓는 내부 표면은 절연 물질로 덮혀 있다.
상층 전도 배선(14)은 끝부분(14a)을 가지고, 그 끝부분(14a)은 스루-홀(13a)은 지나 내부 끝부분(12d)에 연결된다.
따라서 상기 상층 전도 배선(14)은 하층 나선형 전도 배선(12a)에 전기적으로 연결되고, 페로마그네틱 절연막(12b)와 전기적으로 절연된다.
하층 나선형 전도 배선(12a)의 외부 끝 부분(12e)은 다른 회로의 구성 요소(미도시)와 연결되고, 전원(미도시)은 내부 끝 부분(12e) 사이의 전위에 공급된다.
상층 전도 배선(14)은 도시되어 있지는 않지만, 절연막으로 덮혀있을 것이다.
하층 나선형 전도 배선(12a)은 페로마그네틱 절연막(12b)으로 직접 덮여 있고, 하층 나선형 전도 배선(12a)과 페로마그네틱 절연막(12b) 사이에 층간 절연막이 삽입되어 있지 않다.
페로마그네틱 절연막(12b)과 상층 배선(14) 사이에는 층간 절연막(13)이 있고, 본 발명에 따른 반도체 장치는 종래의 반도체 장치보다 더욱 간단하다.
그 간단한 구조는 반도체 장치의 비용을 절감할 수 있게 한다.
제5a도에서 제5e를 참조하여 본 발명의 반도체 장치 제조 공정을 설명하면 다음과 같다.
먼저, 반도체 기판(10)을 준비하고, 그 반도체 기판(10) 위에 절연 물질을 만든다.
트랜지스터와 같은 다른 회로 구성 요소는 반도체 기판(10)의 주 표면이 하층 절연막(11)으로 덮이기 전에 제조된다.
전도 물질은 하층 절연막(11)의 전 표면에 증착되고, 상기 하층 절연막(11)은 전도막으로 덮여 있다.
감광액은 전도막의 전 표면에 코팅되고, 그 전도막 위에 감광액이 얇게 되도록 가열된다.
나선형 패턴 형상은 광학적으로 감광 물질에 전달되고, 잠재적 형상(latent image)이 감광물질 내에 형성된다.
잠재적 형상이 형성되면 감광 에칭 마스크(mask)가 전도막 위에 놓여진다.
감광 에칭 마스크를 이용하여, 전도막에 부분적으로 에칭되고, 하층 나선형 전도막(12a)이 포토 에칭 마스크 아래에 놓여진다.
그 후, 포토 에칭 마스크를 떼어 낸다.
제5a도에 그 결과 구조가 도시되어 있다.
다음으로, 페로마그네틱 절연막(12b)이 형성된다.
이 경우에, 폴리이미드가 절연 물질로 이용되고, 페로마그네틱 입자는 하기에 설명할 페로마그네틱 물질로부터 선택된다.
페로마그네틱 입자 내용의 부피는 10%이다.
첫 번째로, 페로마그네틱 입자가 빛에 민감한 폴리이미드 용액과 섞여 있고, 그 용액은 제5a도의 전 표면 위에 코팅된다.
그 용액이 마르면, 하층 절연막(11)과 하층 나선형 전도 배선(12a)의 노출된 부분은 빛에 민감한 폴리이미드막(21)을 포함하는 페로마그네틱 입자로 덮혀있다.
페로마그네틱 입자는 10㎚로 크기가 작고, 빛에 민감한 폴리이미드막(21)을 포함하는 페로마그네틱 입자는 두께가 100㎚에서 200㎚이다.
그 결과 구조는 얼라이너(aligner)안에 놓여 있고, 빛에 민감한 폴리이미드막(21)을 포함하는 페로마그네틱 입자는 감광 마스크(22)를 통해 빛에 노출된다.
빛은 패턴 형상을 만들고, 잠재적 형상은 빛에 민감한 폴리이미드막(21)을 포함하는 페로마그네틱 입자안에 형성 된다.
유기 용매와 같은 인화제 안에서 잠재적 형상을 인화한다.
빛에 민감한 폴리이미드막(22)을 포함하는 페로마그네틱 입자는 페로마그네틱 절연막(12b)로 형성 된다.
폴리이미드 에칭 기술은 신뢰성이 있고, 패턴 재현성은 종래 기술의 공정보다 더 정확하다.
내부 끝 부분(12d)는 페로마그네틱 절연막(12b) 안에 형성된 스루 홀(12c)에 연결된다.
제5c도는 그 결과 구조를 나타낸다.
다음으로, 산화 실리콘은 화학 기포 증착을 이용하여 제5c도와 같은 구조의 전 표면 위에 증착되고, 산화 실리콘막(23)은 그 구조 위에 형성된다.
감광 용해는 상기 산화 실리콘막(23)의 전표면 위에 코팅되고 감광막을 형성하기 위해 가열한다.
패턴 형상은 감광막 내에 잠재적 형상을 형성하기 위해 광학적으로 감광 물질에 전달되고, 제5d도와 같이 포토 에칭 마스크(24)로 인화 된다.
상기 포토 에칭 마스크(24)는 에칭물질로 산화 실리콘막(23)의 일부분을 노출하고, 스루 홀(13a) 안에 형성된다.
페로마그네틱 절연막(12b)은 정확하게 형성되고 스루 홀(13a)는 스루 홀(12c) 내에 잘 안착된다.
상기 구조의 전 표면 위에 전도성 물질이 증착 되고, 포토 에칭 마스크(미도시)가 석판 인쇄 공정을 통해 전도 물질막 위에 놓여진다.
상기 포토 에칭 마스크를 이용하여 상기 전도성 물질막을 부분적으로 에칭하고, 제5도E와 같이 상층 전도 배선(14)에서는 층간 절연막(13) 위에 남는다.
상층 전도 배선(14)의 형성 후에, 그 구조는 절연막으로 덮혀 있게 된다.
본 발명은 다음과 같이 나선형 인덕터(12)를 만든다.
첫 번째로 나선형 인덕터(12)는 상기에 기술한 공정을 통하여 제조된다.
상기 하층 전도 나선형 배선(12a)은 폭 4㎛이고, 다섯 개의 회전 부분을 가진다.
각 회전 부분은 인접한 회전 부분과 8㎛ 떨어져 있다.
부피 10%를 페로마그네틱 입자로 포함되는 페로마그네틱 절연막(12b)과, 페로마그네틱 절연막(12b)의 자기 투과성은 실리콘 산화보다 500배 더 크다.
본 발명의 제조 공정은 하층 전도 나선형 배선(12a)와 같은 하층 전도 나서형 배선을 가지지만, 페로마그네틱 절연막(12b)을 가지지는 않는다.
나선형 인덕터(12)는 다른 예에서와 같은 면적을 차지한다.
다른 예의 인덕터는 1.8nH의 자기 인덕턴스를 가진다.
반면에, 나선형 인덕터(12)는 다른 예의 인덕터보다 50배 더 큰 90nH의 자기 인덕턴스를 가진다.
이와 같이, 본 발명에 따른 반도체 장치는 페로마그네틱 절연막(12b)의 장점으로 인해 그 구조가 훨씬 간단해지는 장점이 있다.
더욱이, 빛에 민감한 폴리이미드막을 포함하는 페로마그네틱 입자로부터 페로마그네틱 절연막(12b)이 형성 되고, 폴리이미드 에칭 기술은 페로마그네틱 물질보다 더 재현성이 있다.
이러한 이유로, 본 발명에 따른 제조 공정은 종래 기술의 제조 공정보다 더 신뢰성이 있다.
제6도은 본 발명의 제 2실시예를 나타낸다.
두 번째 실시예로 구현된 반도체 장치는 하층 층간 절연막(31)을 제외하면 제1실시예와 유사하다.
제2실시예의 다른 막과 배선 구조는 자세한 기술없이 제 1실시예의 도면 부호와 같이 지정한다.
만일, 페로마그네틱 절연막(12b)이 얇아지면, 패로마그네틱 절연막(12b) 전기적 절연성을 상실하게 된다.
하층 층간 절연막(31)은 하층 전도 배선(12a)과 페로마그네틱 절연막(12b) 사이에 삽입되어, 얇은 페로마그네틱 절연막(12b)에 적합하게 한다.
하층 층간 절연막(31)은 단지 전기적 절연성을 증대시킬 뿐만 아니라, 본 발명에 따른 나선형 인덕터의 자기 인덕턴스를 조정해 준다.
제 1실시예에서, 페로마그네틱 절연막은 하층 전도 나선형 배선(12a) 사에의 회전 부분사이의 하층 절연막과 연결되어 있다.
그러나, 게 2 실시예에서는 하층 층간 절연막(31)은 하층 나선형 전도막(12a)의 회전 부분 사이의 하층 층간 절연막(11)과 연결되어 있고, 회전 부분 사이의 페로마그네틱 절연 물질의 양은 하층 층간 절연막(31)의 두께에 의해 조절 가능하다.
그러므로, 하층 층간 절연막(12b)은 자기 인덕턴스 제어기 역할을 한다.
하층 층간 절연막(31)을 형성하기 위하여, 빛에 민감한 폴리이미드를 포함하는 페로마그네틱 입자의 형성과 하층 나선형 전도막(12a)의 형성 단계 사이에 다음의 제조 공정을 삽입한다.
산화 실리콘 같은 절연 물질이 하층 나선형 전도막(12a)위에 증착되고, 포토 에칭 마스크(미도시)는 석판 인쇄 공정을 통해 절연 물질 위에 놓인다.
포토 에칭 마스크를 이용하여, 스루 홀(31a)가 하층 막간 절연막(31) 사이에 형성된다.
제7도과 같이, 본 발명의 실시에 따른 다른 반도체 장치는 반도체 기판(41) 위에 제조된다.
상기 반도체 기판(41)은 하층 절연막(42)으로 덮여 있고, 전도선(43)은 하층 절연막(42) 위로 확장된다.
상기 전도선(42)은 층간 절연막(44)으로 덮여 있고, 스루 홀(44a)는 층간 절연막(44)안에 형성되어 있다.
상기 정도선(42)의 일부는 상기 스루 홀(44a)와 연결되어 있다.
나선형 인덕터(45)는 층간 절연막(44)위에 제조 공정되고, 그 나선형 인덕터는 나선형 전도 배선(45a)의 상층과 측면 표면을 덮는 페로마그네틱 절연막(45b)과 층간 절연막(44)위에 형성된 나선형 전도 배선(45a)을 포함한다.
상기 페로마그네틱 절연막(45b)은 절연 물질을 포함하는 페로마그네틱 입자로 형성되어 있고, 제1실시예와 관련하여 상기 기술한 절연 물질과 페로마그네틱 물질은 페로마그네틱 절연막(45b)에 이용될 수 있다.
내부 끝 부분(45c)은 상기 스루 홀(44a)를 통하여 관통하여, 상기 전도선(43)과 연결되어 있다.
따라서, 나선형 전도 배선(45a)은 상층 전도 배선(14)에 대하여 전도선(43) 위에 형성되어 있다.
상기 제2실시예로 구현된 반도체 장치는 나선형 전도막(45a)으로부터 전도선(43)을 절연시키는 하나의 층간 절연막을 가진다.
상기 제2실시예로 구현된 반도체 장치는 상기 제1실시예의 모든 장점을 가진다.
더욱이, 상기 페로마그네틱 절연막(45b)이 비록 얇아진다 하더라도, 나선형 전도막(45a)과 페로마그네틱 절연막(45b) 사이에 어떤 층간 절연막도 필요하지 않다.
만일, 나선형 인덕터(45)가 목표치와는 다른 자기 인덕턴스 값을 가지면, 사용자는 페로마그네틱 절연막(45b)을 제거하여, 상기의 페로마그네틱 절연막(45b)으로부터 다른 페로마그네틱 입자를 가지는 페로마그네틱 절연막을 형성한다.
따라서, 나선형 인덕터(45)의 자기 인덕턴스는 반도체 기판(41) 위에서 조절 가능하다.
도면에 도시되어 있지는 않지만 페로마그네틱 절연막(45b)은 절연 물질로 덮여 있을 것이다.
상기 반도체 장치는 7에 나타낸 바와 같다.
그 제조 공정은 반도체 기판(41) 위에서 시작된다.
하층 절연막(42)은 반도체 기판(41)의 주표면 위에 성장된다.
반도체 기판(41)과 하층 절연막(42)은 실리콘과 산화 실리콘으로 형성된다.
전도 물질 또는 반전도 물질은 하층 절연막(42)의 전표면 위에 증착되고 포토 에칭 마스크(미도시)는 석판 인쇄 공정을 통하여 전도/반전도 물질 위에 형성 된다.
포토 에칭 마스크는 에칭 물질의 전도/반전도 물질막을 선택적으로 노출하고, 상기 전도/반전도 물질막은 전도선(43)으로 형성된다.
절연 물질은 상기 결과 구조의 전표면 위에 증착 되고, 상기 전도선(43)과 하층 절연막(42)의 노출된 표면은 제8a도에 나타난 바와 같이 층간 절연막으로 덮혀있다.
다음으로, 스루 홀(44a)는 에칭에 따르는 석판 인쇄 공정을 이용하여 층간 절연막(44)에서 형성되고, 전도 물질은 그 결과 구조의 전표면 위에 증착된다.
전도 물질은 스루 홀(44a)를 채우고 전도 물질막으로 확장된다.
상기 석판 인쇄 공정이 반복되고, 나선형 포토 에칭 마스크(미도시)는 전도 물질막 위에 형성된다.
나선형 포토 에칭 마스크를 이용하여, 상기 전도성 물질막이 제8b도와 같이 나선형 전도막(45a)으로 형성된다.
상기 나선형 전도막(45a)의 내부 끝부분(45c)은 스루 홀(44a)를 지나 전도선(43)과 연결된다.
계속해서, 빛에 민감한 폴리이미드를 가지는 페로마그네틱 입자는 제8b도에 나타난 결과 구조의 전표면 위에 흩어져 있고, 제8c도에 나타난 바와 같이, 나선형 전도막(45a)과 빛에 민감한 폴리이미드 막(51)을 포함한 페로마그네틱 입자를 갖는 층간 절연막(44)의 노출된 표면을 덮기 위하여 건조된다.
제8c도에 나타난 결과 구조는 얼라이너(미도시)에 놓이고, 포토 마스크(photo-mask)(52)는 그 결과 구조에 정렬 배치된다.
포토 마스크(52)를 통하여 빛에 민감한 폴리이미드 막(51)을 갖는 페로마그네틱 입자에 빛이 복사 되고, 잠재적 형상은 페로마그네틱 절연막(45b)에 대해 빛에 민감한 폴리이미드 막(51)을 페로마그네틱 입자에 형성된다.
잠재적 형상이 인화 되고, 빛에 민감한 폴리이미드 막(15)을 갖는 페로마그네틱 입자는 제8e도와 같이 페로마그네틱 절연막(45b)으로 형성된다.
도면에는 나타나 있지 않지만, 빛에 민감한 폴리이미드 막(51)을 갖는 페로마그네틱 입자의 형성 후에, 절연 물질은 상기 결과 구조의 전표면 위에 증착된다.
따라서, 페로마그네틱 절연막(45b)은 석판 인쇄 공정을 통하여 정확하게 형성된다.
비록, 본 발명은 구체적 실시 예가 도시되고 기술 되었으나, 당 기술의 종사하는 기술자들은 본 발명의 정신과 범위로부터, 벗어나지 않고 다양한 수정과 변화를 꾀할 수 있다.
예를 들어, 본 발명에 따르는 인덕터는 다른 회로 구성요소와 함께 반도체 기판 위에 집적 될 수 있다.
다른 회로 구성 요소들은 하층 절연막 아래, 또는 하층 절연막 위에 제조된다.
즉, 상기 인덕터는 다른 회로 구성 요소들과 다른 막 또는 같은 막 위에 제조된다.
인덕터는 절연 기판 위에 바로 제조된다.
상기 제1실시예로 구현된 반도체 장치는 상층 전도 배선(14)과 페로마그네틱 절연막(13) 사이에 층간 절연막(13)을 가진다.
그러나, 상기 층간 절연막(13)은 페로마그네틱 절연막(12b) 위에 상층 전도 배선을 직접 형성하기 위하여 상기 구조로부터 삭제된다.
만일, 절연 물질이 빛에 민감하지 않으며, 포토 에칭 마스크는 절연막을 포함하는 페로마그네틱 입자 위에 놓인다.
상기 나선형 전도 배선은 다른 금속 또는 반도체 물질로 형성된다.
빛에 민감하지 않은 폴리이미드도 사용될 수 있다.
이 경우에 빛에 민감하지 않는 폴리이미드 막은 가열 단계 이전에 (+) 포토레지스트(photo-resist)막에 의해 덮여지며, 패턴 형상은 잠재적 형상 형성에 대해 상기 (+) 포토레지스트에 광학적으로 전달된다.
상기 양각 감광의 빛이 발광하는 부분은 인화를 통해 제거되고, 빛에 민감하지 않는 폴리이미드 역시 제거된다.
Claims (15)
- 서로 인접하며, 복수 개의 회전 부분을 갖고 기판 위에 나선형으로 형성된 제1 전도 배선(12a; 45a)과, 절연 물질로부터 형성된 페로마그네틱 절연막(12b; 45b)과, 상기 절연 물질에 분산되고, 상기 복수 개의 회전 부분 사이에 삽입된 페로마그네틱 입자를 갖는 것을 특징으로 하고, 상기 제1 전도 배선에 이르는 페로마그네틱 구조(12b/12; 12b/31/13; 45b)를 포함하는 인덕터(12; 45)를 갖고 기판 위에 제조된 반도체 장치.
- 제1항에 있어서, 상기 인덕터의 자기 인덕턴스 조절을 위해, 상기 복수 개의 회전 부분 사이의 페로마그네틱 절연막의 양을 변화시키도록 작동되는 자기 인덕턴스 조절기(31)을 더 포함하는 반도체 장치.
- 제1항에 있어서, 상기 제 1전도 배선(12a; 45a)으로부터 다른 막에 형성되어, 상기 제 1전도 배선의 한 쪽 끝 부분과 다른 쪽 끝 부분 사이에 전류가 흐르도록 상기 제 1전도 배선의 한쪽 끝 부분(12d; 45c)에 전기적으로 연결된 제 2전도 배선(14; 43)을 더 포함하는 반도체 장치.
- 제3항에 있어서, 상기 제 1전도 배선(12a) 위에 제공되는 제 2전도 배선(14)을 갖는 반도체 장치.
- 제4항에 있어서, 상기 페로마그네틱 구조가 상기 제 2전도 배선(14)이 상기 한 쪽 끝 부분(12d)과 연결되도록 스루 홀(13a)와 페로마그네틱 절연막을 더 포함하는 반도체 장치.
- 제4항에 있어서, 상기 페로마그네틱 구조가 상기 제1전도 배선(12a)과 상기 페로마그네틱 절연막(12b) 사이에 있는 절연막(31)을 더 포함하는 반도체 장치.
- 제6항에 있어서, 상기 인덕터의 자기 인덕턴스 조절을 위해, 상기 복수개의 회전 부분사이의 페로마그네틱 절연막의 양을 변화시키도록 작동되는 자기 인덕턴스 조절기 역할을 하는 상기 절연막(31)을 갖는 반도체 장치.
- 제3항에 있어서, 상기 제 2전도 배선(43) 위에 공급되는 제1전도 배선(45a)을 갖는 반도체 장치.
- 제8항에 있어서, 상기 제 1전도 배선(45a)과 제 2전도 배선(43) 사이에 삽입된 층간 절연막(44)과 상기 한 쪽 끝 부분이 상기 제 2전도 배선(43)과 통할 수 있도록 스루 홀(44a)을 더 포함하는 반도체 장치.
- 제1항에 있어서, 절연 물질이 폴리이미드인 반도체 장치.
- 제10항에 있어서, 폴리이미드가 빛에 민감한 반도체 장치.
- a) 주표면을 갖는 기판(10; 41)을 준비하는 단계; b) 상기 주표면 위에 서로 인접한는 복수개의 회전 부분을 갖는 나선형 전도 배선(12a; 45a)을 형성하는 단계; c) 상기 복수개의 회전 부분 사이에 절연막을 포함하는 페로마그네틱 입자를 제공하기 위하여 상기 b)단계의 결과 구조 위에 절연막(21; 51)을 포함하는 페로마그네틱 입자를 형성하는 단계; d) 상기 나선형 전도 배선의 복수개의 회전 부분 사이에 부분을 가지고 페로마그네틱 절연막(12b; 45b) 안의 절연막(21; 51)을 포함하는 상기 페로마그네틱 입자를 형성하는 단계를 포함하여 인덕터(12; 45)를 갖는 반도체 장치의 제조 공정.
- 제12항에 있어서, 절연막을 포함한 페로마그네틱 입자는 빛에 민감한 폴리이미드를 포함하는 페로마그네틱 입자로 형성 되고 d)단계는 d-1) 잠재적 형상을 형성하기 위하여 포토 마스크(22; 52)로부터 절연막을 포함하는 상기 페로마그테닉 입자까지의 상기 페로마그네틱 절연막 패턴 형상을 광학적으로 전달하는 단계와, d-2) 절연막을 포함하는 상기 페로마그네틱 입자를 상기 페로마그네틱 절연막(12b; 45b)으로 형성하기 위하여 상기 잠재적 형상을 인화하는 단계를 포함하는 제조 공정.
- 제12항에 있어서, 상기 복수개의 회전 부분 사이에 절연막을 포함하는 페로마그네틱 입자의 양을 조절하기 위하여, 상기 단계 b)와 단계 c) 사이에 자기 인덕터스 조절막(31)을 형성하는 단계를 더 포함하는 제조 공정.
- 제12항에 있어서, e) 상기 인덕터가 목표 자기 인덕턴스를 가지는지 확인하기 위하여 상기 인덕터(45)의 자기 인덕턴스를 결정하는 단계와, f) 만일, 상기 자기 인덕턴스가 목표 자기 인덕턴스와 다르면 단계 d)의 결과 구조로부터 상기 페로마그네틱 절연막(45b)을 제거하는 단계와, g) 상기 나선형 전도막 위에 절연막을 포함하는 상기 페로마그네틱 입자로부터 페로마그네틱 입자의 다른 함유량을 가지는 절연막을 포함한 또다른 페로마그네틱 입자를 형성하는 단계와, h) 상기 페로마그네틱 절연막에 상응하는 다른 페로마그네틱 절연막으로의 절연막을 포함하는 상기 또다른 페로마그네틱 입자를 형성하는 단계를 더 포함하는 제조 공정.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-341636 | 1995-12-27 | ||
| JP7341636A JP2765547B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052529A KR970052529A (ko) | 1997-07-29 |
| KR100231321B1 true KR100231321B1 (ko) | 1999-11-15 |
Family
ID=18347632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960082416A KR100231321B1 (ko) | 1995-12-27 | 1996-12-27 | 페로마그네틱 입자를 가지고 있는 절연층으로 직접 덮힌 나선형 배선구조를 가진 반도체 장치와 그 제조 공정 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5834825A (ko) |
| JP (1) | JP2765547B2 (ko) |
| KR (1) | KR100231321B1 (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| US6166422A (en) * | 1998-05-13 | 2000-12-26 | Lsi Logic Corporation | Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor |
| US6191468B1 (en) | 1999-02-03 | 2001-02-20 | Micron Technology, Inc. | Inductor with magnetic material layers |
| FR2791470B1 (fr) * | 1999-03-23 | 2001-06-01 | Memscap | Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre |
| US6420772B1 (en) | 1999-10-13 | 2002-07-16 | International Business Machines Corporation | Re-settable tristate programmable device |
| US6856228B2 (en) * | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| US6815220B2 (en) * | 1999-11-23 | 2004-11-09 | Intel Corporation | Magnetic layer processing |
| US6452247B1 (en) * | 1999-11-23 | 2002-09-17 | Intel Corporation | Inductor for integrated circuit |
| US6891461B2 (en) * | 1999-11-23 | 2005-05-10 | Intel Corporation | Integrated transformer |
| US6870456B2 (en) * | 1999-11-23 | 2005-03-22 | Intel Corporation | Integrated transformer |
| US7370403B1 (en) * | 2000-06-06 | 2008-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a planar spiral inductor structure having an enhanced Q value |
| US6608363B1 (en) * | 2001-03-01 | 2003-08-19 | Skyworks Solutions, Inc. | Transformer comprising stacked inductors |
| KR100420948B1 (ko) * | 2001-08-22 | 2004-03-02 | 한국전자통신연구원 | 병렬 분기 구조의 나선형 인덕터 |
| US6798039B1 (en) | 2002-10-21 | 2004-09-28 | Integrated Device Technology, Inc. | Integrated circuit inductors having high quality factors |
| JP2004274004A (ja) * | 2003-01-16 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 超小型電力変換装置 |
| US7852185B2 (en) * | 2003-05-05 | 2010-12-14 | Intel Corporation | On-die micro-transformer structures with magnetic materials |
| EP1542261B1 (en) * | 2003-12-10 | 2007-03-28 | Freescale Semiconductor, Inc. | Method of producing an element comprising an electrical conductor encircled by magnetic material |
| US8134548B2 (en) | 2005-06-30 | 2012-03-13 | Micron Technology, Inc. | DC-DC converter switching transistor current measurement technique |
| WO2007044959A1 (en) * | 2005-10-13 | 2007-04-19 | Inframat Corporation | Patterned magnetic inductors |
| US8110882B2 (en) | 2007-02-13 | 2012-02-07 | Casio Computer Co., Ltd. | Semiconductor device with magnetic powder mixed therein and manufacturing method thereof |
| JP2008210828A (ja) * | 2007-02-23 | 2008-09-11 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US8106739B2 (en) * | 2007-06-12 | 2012-01-31 | Advanced Magnetic Solutions United | Magnetic induction devices and methods for producing them |
| US7816792B2 (en) * | 2007-09-14 | 2010-10-19 | Infineon Technologies Ag | Semiconductor device with conductive interconnect |
| US7986023B2 (en) * | 2007-09-17 | 2011-07-26 | Infineon Technologies Ag | Semiconductor device with inductor |
| JP5332374B2 (ja) * | 2008-07-25 | 2013-11-06 | サンケン電気株式会社 | 半導体装置 |
| JP2010160142A (ja) * | 2008-12-09 | 2010-07-22 | Renesas Electronics Corp | 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798059A (en) * | 1970-04-20 | 1974-03-19 | Rca Corp | Thick film inductor with ferromagnetic core |
| JPS60124859A (ja) * | 1983-12-09 | 1985-07-03 | Nec Corp | 多層配線構造 |
| JPH0719877B2 (ja) * | 1985-01-10 | 1995-03-06 | 松下電子工業株式会社 | 半導体集積回路 |
| JPS61179862A (ja) * | 1985-02-04 | 1986-08-12 | Sumitomo Electric Ind Ltd | 連続溶融めつき方法 |
| US4788624A (en) * | 1987-12-21 | 1988-11-29 | North American Philips Corporation | Capacitor having current surge protection |
| US4925567A (en) * | 1989-03-02 | 1990-05-15 | Basf Corporation | Baseline stabiilty in gradient ion chromatography by using a nonionic modifier |
| JPH0319358A (ja) * | 1989-06-16 | 1991-01-28 | Matsushita Electron Corp | 半導体集積回路 |
| JPH0377360A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03178158A (ja) * | 1989-12-06 | 1991-08-02 | Sharp Corp | 半導体装置 |
| US5227659A (en) * | 1990-06-08 | 1993-07-13 | Trustees Of Boston University | Integrated circuit inductor |
| JPH0463653A (ja) * | 1990-06-29 | 1992-02-28 | Okuma Mach Works Ltd | 工具交換速度切換方法 |
| JPH04130767A (ja) * | 1990-09-21 | 1992-05-01 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
-
1995
- 1995-12-27 JP JP7341636A patent/JP2765547B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-23 US US08/773,206 patent/US5834825A/en not_active Expired - Fee Related
- 1996-12-27 KR KR1019960082416A patent/KR100231321B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052529A (ko) | 1997-07-29 |
| US5834825A (en) | 1998-11-10 |
| JP2765547B2 (ja) | 1998-06-18 |
| JPH09186291A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231321B1 (ko) | 페로마그네틱 입자를 가지고 있는 절연층으로 직접 덮힌 나선형 배선구조를 가진 반도체 장치와 그 제조 공정 | |
| US7160770B2 (en) | Method of manufacturing an electronic component including an inter-line insulating layer and a conductor pattern | |
| WO1990003046A1 (en) | Integrated circuit employing dummy conductors for planarity | |
| JP3094993B2 (ja) | 電子部品の製造方法 | |
| US4952528A (en) | Photolithographic method for manufacturing semiconductor wiring patterns | |
| EP0513684A2 (en) | Method of improving the manufaturing of SOI devices by forming position alignment marks | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US5937326A (en) | Method for making semiconductor device having via hole | |
| US6725528B1 (en) | Microsolenoid coil and its manufacturing method | |
| US4317700A (en) | Method of fabrication of planar bubble domain device structures | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JP3164068B2 (ja) | 電子部品及びその製造方法 | |
| KR100475472B1 (ko) | 콘택트홀의에칭방법 | |
| US6518141B2 (en) | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon | |
| US6169664B1 (en) | Selective performance enhancements for interconnect conducting paths | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| JPS62102531A (ja) | エツチング方法 | |
| JPS62120061A (ja) | 半導体装置の製造方法 | |
| KR100763759B1 (ko) | 반도체 소자의 전력금속선 연결 방법 | |
| JPH02296329A (ja) | 半導体装置 | |
| KR100205312B1 (ko) | 리페어 퓨즈 제조방법 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100369347B1 (ko) | 코일의 제조 방법 | |
| JPH0689895A (ja) | 平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |