JPH04130767A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04130767A JPH04130767A JP25265890A JP25265890A JPH04130767A JP H04130767 A JPH04130767 A JP H04130767A JP 25265890 A JP25265890 A JP 25265890A JP 25265890 A JP25265890 A JP 25265890A JP H04130767 A JPH04130767 A JP H04130767A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- layer wiring
- wiring
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000005291 magnetic effect Effects 0.000 abstract description 14
- 230000035699 permeability Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 35
- 230000000694 effects Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、
有する半導体装置に関する。
特にコイル素子を
コイル素子は電子回路の遅延回路や波形整形回路等に広
く使用されるが、半導体チップ上に比較的大きな値のイ
ンダクタンスを形成しようとすると、そのコイル素子の
占有面積が問題となる。
く使用されるが、半導体チップ上に比較的大きな値のイ
ンダクタンスを形成しようとすると、そのコイル素子の
占有面積が問題となる。
第２図（ａ）、（ｂ）は従来の半導体装置の一例を示す
平面図及びＢ−Ｂ’線断面図である。
平面図及びＢ−Ｂ’線断面図である。
第２図（ａ）、（ｂ）に示すように、半導体基板６の上
に設けた絶縁膜５の上に平行に配列した下層配線１と、
下層配線１を含む表面に設けた眉間絶縁膜７と、眉間絶
縁膜７の上に下層配線８と平行に配列して設け、且つ、
眉間絶縁Ｍ７に設けたコンタクトホール４を介して下層
配線と交互に接続しソレノイドコイルを形成する。
に設けた絶縁膜５の上に平行に配列した下層配線１と、
下層配線１を含む表面に設けた眉間絶縁膜７と、眉間絶
縁膜７の上に下層配線８と平行に配列して設け、且つ、
眉間絶縁Ｍ７に設けたコンタクトホール４を介して下層
配線と交互に接続しソレノイドコイルを形成する。
−ａにコイルのインダクタンスは導線の巻数とコイルの
磁芯の透磁率に比例する事が知られている。
磁芯の透磁率に比例する事が知られている。
しかしながら、上述した従来の半導体装置はコイル素子
の磁芯は空芯であり、透磁率が低いので、比較的大きな
値のインダクタンスを得ようとすると、下層配線１と上
層配線２によって形成したソレノイドコイルの巻数を増
やさなければならないが、巻数が増えるに従って、コイ
ル素子としての占有面積が大きくなってしまうという欠
点が有る。実際、巻数を増やす割には満足すべきインダ
クタンスが得られない為、ＩＣチップにおいてはコイル
素子が積極的に使用されていないのが現状である。
の磁芯は空芯であり、透磁率が低いので、比較的大きな
値のインダクタンスを得ようとすると、下層配線１と上
層配線２によって形成したソレノイドコイルの巻数を増
やさなければならないが、巻数が増えるに従って、コイ
ル素子としての占有面積が大きくなってしまうという欠
点が有る。実際、巻数を増やす割には満足すべきインダ
クタンスが得られない為、ＩＣチップにおいてはコイル
素子が積極的に使用されていないのが現状である。
本発明の目的は、比較的小さな素子面積で比較的大きな
値のインダクタンスが得られるコイル素子を有する半導
体装置を提供することにある。
値のインダクタンスが得られるコイル素子を有する半導
体装置を提供することにある。
本発明の半導体装置は、半導体基板上に設けた絶縁股上
に平行に配列して設けた複数の下層配線と、前記下層配
線と交互に接続してソレノイド状コイルを形成する上層
配線とを有する半導体装置において、前記下層配線と上
層配線との間に互に絶縁膜を介して設け且つ前記下層配
線及び上層配線と交差する方向に設けた帯状の強磁・性
体層を備えている。
に平行に配列して設けた複数の下層配線と、前記下層配
線と交互に接続してソレノイド状コイルを形成する上層
配線とを有する半導体装置において、前記下層配線と上
層配線との間に互に絶縁膜を介して設け且つ前記下層配
線及び上層配線と交差する方向に設けた帯状の強磁・性
体層を備えている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
Ａ−Ａ’線断面図である。
第１図（ａ）、（ｂ）に示すように、半導体基板６の上
に設けた絶縁膜５の上に平行に配列して複数の下層配線
１を設け、下層配線１を含む表面に第１の眉間絶縁膜７
を設ける０次に、眉間絶縁膜７の上に下層配線１と交差
する方向に帯状又は矩形状の強磁性体層３を設け、強磁
性体層３を含む表面に第２の眉間絶縁膜８を設ける０次
に、眉間絶縁膜８の上に下層配線１と平行に配列し、且
つ眉間絶縁膜７．８を開孔して設けたコンタクトホール
４を介して下層配線１と交互に接続した上層配線２を設
け、強磁性体層３を磁芯とするソレノイドコイルを形成
する。
に設けた絶縁膜５の上に平行に配列して複数の下層配線
１を設け、下層配線１を含む表面に第１の眉間絶縁膜７
を設ける０次に、眉間絶縁膜７の上に下層配線１と交差
する方向に帯状又は矩形状の強磁性体層３を設け、強磁
性体層３を含む表面に第２の眉間絶縁膜８を設ける０次
に、眉間絶縁膜８の上に下層配線１と平行に配列し、且
つ眉間絶縁膜７．８を開孔して設けたコンタクトホール
４を介して下層配線１と交互に接続した上層配線２を設
け、強磁性体層３を磁芯とするソレノイドコイルを形成
する。
一般にコイルのインダクタンスは導線の巻数とコイルの
磁芯の透磁率に比例するので、上記ソレノイドコイルの
インダクタンスは、下層配線１と上層配線２による巻数
と、強磁性体層３の透磁率に比例する事になる０強磁性
体層３の透磁率が大であるため、下層配線１と上層配線
２によるソレノイドコイルの巻数が比較的少ない状態、
即ち、小さな素子面積でも、大きな値のインダクタンス
が得られる。
磁芯の透磁率に比例するので、上記ソレノイドコイルの
インダクタンスは、下層配線１と上層配線２による巻数
と、強磁性体層３の透磁率に比例する事になる０強磁性
体層３の透磁率が大であるため、下層配線１と上層配線
２によるソレノイドコイルの巻数が比較的少ない状態、
即ち、小さな素子面積でも、大きな値のインダクタンス
が得られる。
また、巻数が同じでも磁芯となる強磁性体層３の材質を
変えて、異なる透磁率を選べば、同じ素子面積で自由に
インダクタンスの値を変える事ができる。
変えて、異なる透磁率を選べば、同じ素子面積で自由に
インダクタンスの値を変える事ができる。
以上説明したように本発明は、下層配線と上層配線によ
って形成されるソレノイドコイルの中に強磁性体層を設
けることにより、巻数を少なくし、小さな素子面積で大
きな値のインダクタンスが得られるというコイル素子を
得ることができるという効果を有する。
って形成されるソレノイドコイルの中に強磁性体層を設
けることにより、巻数を少なくし、小さな素子面積で大
きな値のインダクタンスが得られるというコイル素子を
得ることができるという効果を有する。
更にソレノイドコイルの巻数は変えずども磁芯として具
備した強磁性体層の材質を変えて、異なった透磁率を選
択する事により、同一素子面積で自由にインダクタンス
の値を設定できるという効果がある。
備した強磁性体層の材質を変えて、異なった透磁率を選
択する事により、同一素子面積で自由にインダクタンス
の値を設定できるという効果がある。
第１図（ａ＞、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図、第２図（ａ）。 （ｂ）は従来の半導体装置の一例を示す平面図及びＢ−
Ｂ’線断面図である。 １・・・下層配線、２・・・上層配線、３・・・強磁性
体層、４・・・コンタクトホール、５・・・フィールド
絶縁膜、６・・・半導体基板、７．８・・・層間絶縁膜
。 代理人 弁理士 内 原 晋
Ａ−Ａ’線断面図、第２図（ａ）。 （ｂ）は従来の半導体装置の一例を示す平面図及びＢ−
Ｂ’線断面図である。 １・・・下層配線、２・・・上層配線、３・・・強磁性
体層、４・・・コンタクトホール、５・・・フィールド
絶縁膜、６・・・半導体基板、７．８・・・層間絶縁膜
。 代理人 弁理士 内 原 晋
Claims (1)
- 半導体基板上に設けた絶縁膜上に平行に配列して設け
た複数の下層配線と、前記下層配線と交互に接続してソ
レノイド状コイルを形成する上層配線とを有する半導体
装置において、前記下層配線と上層配線との間に互に絶
縁膜を介して設け且つ前記下層配線及び上層配線と交差
する方向に設けた帯状の強磁性体層を備えたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25265890A JPH04130767A (ja) | 1990-09-21 | 1990-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25265890A JPH04130767A (ja) | 1990-09-21 | 1990-09-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130767A true JPH04130767A (ja) | 1992-05-01 |
Family
ID=17240423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25265890A Pending JPH04130767A (ja) | 1990-09-21 | 1990-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130767A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834825A (en) * | 1995-12-27 | 1998-11-10 | Nec Corporation | Semiconductor device having spiral wiring directly covered with an insulating layer containing ferromagnetic particles |
-
1990
- 1990-09-21 JP JP25265890A patent/JPH04130767A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834825A (en) * | 1995-12-27 | 1998-11-10 | Nec Corporation | Semiconductor device having spiral wiring directly covered with an insulating layer containing ferromagnetic particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9929229B2 (en) | Process of manufacturing an open pattern inductor | |
| JPH1074625A (ja) | インダクタ素子 | |
| JPH04130767A (ja) | 半導体装置 | |
| JPH02181961A (ja) | 集積回路装置 | |
| KR100232385B1 (ko) | 노치가 형성된 전도층을 포함한 패키지 | |
| JPH03263366A (ja) | 半導体装置及びその製造方法 | |
| US5194931A (en) | Master slice semiconductor device | |
| JPS61196505A (ja) | インダクタンス構造体 | |
| JPS60194508A (ja) | ワイヤボンデイングにより形成されたインダクタンス | |
| JPS61294850A (ja) | 半導体集積回路装置 | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JPS61179562A (ja) | 立体型インダクタンス | |
| JPS6288354A (ja) | 集積回路装置 | |
| JPH03178158A (ja) | 半導体装置 | |
| JPS58201391A (ja) | ハイブリッド集積回路及びその製造方法 | |
| JPH04318957A (ja) | 半導体集積回路 | |
| JPH01276744A (ja) | 超伝導配線及びその製造方法 | |
| JPH0434965A (ja) | 半導体装置 | |
| JPH11214622A (ja) | 半導体装置 | |
| JPH03211843A (ja) | 半導体集積回路 | |
| JPS62217486A (ja) | 磁気バブルメモリチツプの製造方法 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPS60119724A (ja) | 半導体装置の製造方法 | |
| JPH01292843A (ja) | 半導体集積回路 | |
| JPH04177762A (ja) | 半導体装置 |