KR100222771B1 - 고체 촬상장치 및 전하결합장치 제조방법 - Google Patents

고체 촬상장치 및 전하결합장치 제조방법 Download PDF

Info

Publication number
KR100222771B1
KR100222771B1 KR1019950019424A KR19950019424A KR100222771B1 KR 100222771 B1 KR100222771 B1 KR 100222771B1 KR 1019950019424 A KR1019950019424 A KR 1019950019424A KR 19950019424 A KR19950019424 A KR 19950019424A KR 100222771 B1 KR100222771 B1 KR 100222771B1
Authority
KR
South Korea
Prior art keywords
film
region
charge
insulating film
channel region
Prior art date
Application number
KR1019950019424A
Other languages
English (en)
Other versions
KR960002876A (ko
Inventor
야스아끼 호까리
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960002876A publication Critical patent/KR960002876A/ko
Application granted granted Critical
Publication of KR100222771B1 publication Critical patent/KR100222771B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

전하 결합장치(CCD)와 같은 본 발명의 고체 촬상 장치는 반도체 영역위에서 서로 이격되어 형성된 포토다이오드 영역과 채널 영역과, 포토다이오드 영역 위에서 오목부를 갖는 제2반도체 영역과 채널 영역을 포함하는 반도체 영역에 형성된 제1절연막과, 상기 제1절연막에 배치되어 채널 영역과 포토다이오드 영역 사이의 영역과 채널 영역 위로 연장되는 전하 이송 전극을 구비한다. 차광막은 채널 영역 위의 제1절연막위에 형성되며, 제2절연막은 차광막과 제1절연막위에 형성된다. BPSG 또는 PSG 로 구성된 보호막은 제2절연막위의 오목부를 충전하도록 형성된다. 제2절연막은 보호막위에 형성되며, 팽창성의 수지막은 제2절연막위에 형성된다. 상기 보호막은 5몰이상의 전체 밀도를 갖는 P2O5및 B2O3를 함유한 BPSG 막과, 5몰이상의 밀도를 갖는 P2O5를 함유한 PSG 막으로 형성된다.

Description

고체 촬상 장치 및 전하 결합 장치 제조 방법
제1도는 종래의 전하 결합 장치(charge coupled device; CCD)를 도시하는 개략적인 블록 다이어그램.
제2도는 종래의 CCD를 도시하는 단면도.
제3도는 본 발명의 제1실시예에 따른 CCD의 단면도.
제4(a)도는 내지 제4(d)도는 제조 공정에 있어서의 제1실시예에 따른 CCD의 단면도.
제5도는 P2O5의 농도와 평탄 밴드 전압의 변화량(△VFB)과의 관계를 나타내는 그래프.
제6도는 본 발명의 제2실시예에 따른 CCD의 단면도.
제7(a)도는 내지 제7(d)도는 제조 공정에 있어서의 제2실시예에 따른 CCD의 단면도.
제8도는 본 발명의 제3실시예에 따른 CCD의 단면도.
제9도는 본 발명의 제4실시예에 따른 CCD의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 21 : 웰 영역
31 : 실리콘 산화막 41 : 전하 이송 전극
[발명의 배경]
[발명의 분야]
본 발명은 고체 촬상 장치(solid state image picking-up device)에 관한 것으로서, 특히, 방사선과 같은 고 에너지 광자가 촬상 장치에 조사될 때 촬상 장치에 의해 촬상에 발생되는 화상 손상(defect)(백점 또는 백선 : white dots or lines)의 발생을 방지하는 고체 촬상 장치에 관한 것이다.
[관련 기술의 설명]
제1도는 전하 결합 장치(charge coupled device; CCD)와 같은 종래의 고체 촬상 장치를 개략적으로 평면 도시한 도면이다. 상기 CCD는, 광전 변환(photo-electronic conversion)을 행하는 포토다이오드(101)와, 각각의 다수개의 화소용으로 포토다이오드(101)내에 축적된 신호 전하 블록을 판독하기 위해 포토다이오드(101)에 제공되는 MOS 트랜지스터 게이트(105)와, 수직 방향으로 MOS 트랜지스터 게이트(105)에 의해 판독된 신호 전하의 블록을 전송하기 위해 포토다이오드(101)를 수직방향으로 각각 제공하는 수직 CCD 레지스터(102)와, 수평 방향으로 상기 수직 CCD 레지스터(102)에 의해 전송되는 신호 전하 블록을 전송하기 위한 수평 CCD 레지스터(103)와, 수평 CCD 레지스터(103)에 의해 전송되는 신호 전하 블록을 전압 신호로 변환시켜 출력하기 위한 출력부(4)를 포함하고 있다.
다음, 상기 종래의 CCD 의 동작을 이하에 기술한다. 광이 광 시스템(도시않음)을 통하여 포토다이오드(101)에 조사되어, 광 전자 변환을 받아 그 안에 신호 전하 블록이 생성된다. 상기 생성된 신호 전하 블록은 포토다이오드(101)에 축적된다. 소정 기간, 예를 들면 1/60 초 동안 포토다이오드(101)내의 신호 전하의 축적이 수행된 후에, 상기 신호 전하 블록이 화살표(A)로 도시된 바와 같이 포토다이오드(101)로부터 수직 CCD 레지스터(102)로 판독되도록 MOS 트랜지스터 게이트(105)가 동시에 각각의 포토다이오드(101)를 활성화시킨다. 화살표(B)로 도시된 바와 같이, 모든 수평 주사 기간 동안 각각의 수직 CCD 레지스터(102)는 하나의 신호 전하 블록을 수평 CCD 레지스터(103)로 전송한다. 따라서, 수평 CCD 레지스터(103)는 각각의 수평 주사 기간 동안 평행하게 상기 수직 CCD 레지스터(102)로부터 하나의 수평선용 신호 전하 블록을 수용하다. 다음에, 상기 수평 CCD 레지스터(103)는 수용된 신호 전하 블록을 하나의 수평 주사 기간에 걸쳐 출력 섹션(104)으로 출력된다. 상기 출력 섹션(104)은 하나의 수평 주사 기간용 신호 전하 블록을 하나의 수평선용 영상(image) 신호로 변환하여 그것을 출력시킨다.
제2도는 제1도의 II-II 선을 따라 절취한 CCD 의 단면도이다. 제2도에서, 상기 CCD는 n형 반도체(실리콘) 기판(111) 위에 형성된 p형 웰 영역(121)을 구비하고 있다. 여기에는, 웰 영역(121)에 있는 각각의 화소와, 포토다이오드용 n형 불순물 영역(113)과, n형 불순물 영역(113)의 표면 위에 제공된 p형 고밀도 불순물 영역(125)과, CCD채널용 n형 불순물 영역(115)과, 서로로부터 소자의 절연 영역으로 작용하는 p형 고밀도 불순물 영역(123)이 있다. 또한, CCD는 웰 영역(121) 위에 형성된 제1절연막인 실리콘 산화막(131)과, 다결정 실리콘으로 제조되고 제1절연막(131)에 개재된 전하 이송 전극(141)과, 실리콘 산화막으로 구성된 제2절연막인 절연막(136)과, CCD 채널로서 n형 불순물 영역(115)으로의 빛의 침입을 방지하는 절연막(136)을 경유하여 전하 이송 전극(141)위에 제공된 차광막(141)과, 실리콘 산화막(SiO2)으로 형성된 제3절연막인 절연막(138)을 구비하고 있다. 상기 CCD는 부가적으로, 제3절연막(138)의 표면을 평편하게 하기 위한 수지막(161)과, 포토다이오드용 n용 불순물 영역(113)에 입사광을 집중시키기 위해 수지막(161) 위에 형성된 마이크로렌즈(microlens)를 구비하고 있다. 이러한 CCD에서, 수직 CCD 레지스터는 n형 불순물 영역(115)과 전하 이송 전극(141)으로 이루어진다.
제2도에 도시된 구조를 갖는 CCD에서, p-n 결합을 갖는 포토다이오드는 n형 불순물 영역(113)과, p형 웰 영역(121)으로 이루어진다. 경로(181)를 따라 n형 불순물 영역(113)에 입사된 빛은 거기에서 전자와 정공의 쌍들을 발생시키도록 광전 변환된다. 상기 발생된 전자들은 n형 불순물 영역(113)에 저장된다. 상기 전하 이송 전극(141)과, n형 불순물 구역(113, 115)들은 MOS 트랜지스터 게이트를 이루며, 거기에서 전극(141)과 n형 불순물 영역(113, 115)은 게이트 전극과, 소스 영역 및 드레인 영역으로서 각각 작용한다. 상기 전하 이송 전극(141)에 10 내지 15V의 전압 펄스가 가해지면, 포토다이오드에 저장된 전자들은 상기 CCD 채널로 판독된다. 그 다음, 전하 이송 전극들에 대해 상이한 위상들을 갖는 전압 펄스들을 잇달아 가함으로써, 전자들은 도면의 평면에 대해 직각인 방향으로 이송된다.
앞서 설명했듯이, 종래의 CCD에서는 실리콘 산화막이 제1절연막(136)으로서 이용되는 것이 통상적이다. 또한, 알루미늄(A1)이나 텅스텐(W) 등과 같은 금속의 막이나, MoSi 및 WSi 등과 같은 실리사이드막이 차광막(151)으로서 이용된다. 상기 차광막은 도면에 도시되어 있지는 않을지라도 사익 장치의 주변에서의 배선막으로서 이용된다. 큰 계단부를 갖는 부분이 제2절연막(136)의 표면 위에 있을 때에, 흔히 차광막과 배선막의 터짐이 생기고, 에칭부분에는 에칭되지 않은 부분이 남아 있게 된다. 결과적으로, 장치의 생산성이 저하된다. 이를 방지하기 위한 기술로는 예를 들어, 일본특허출원 공개 평성 4-218965호에 기재된 것이 제안되어 있으며, 거기에서는 상기 문헌의 제5도에 보이듯이 BPSG 막이 제2절연막(36)으로서 이용된다. 상기 BPSG 막은 800내지 900로 가열되면 연화되어 액화될 수 있는 인과 붕소가 SiO2속에 함유된 막이다. 그러므로, 상기 큰 계단부를 BPSG막으로 채우고 열처리를 행함으로써 매끈한 표면이 얻어질 수 있다. 결과적으로, 배선막과 차광막 등과 같은 막의 터짐이 방지될 수 있다. 즉, 종래의 CCD에서는 BPSG막이 차광막 아래에 제공된다.
상기 BPSG막은 그것이 좀 더 많은 인과 붕소를 함유할수록 쉽게 액화될 수 있으므로, 상기 BPSG 막 표면은 평탄하고 매끄럽게 제조될 수 있다. 그러나, 상기 BPSG 막이 너무 많은 이노가 붕소를 함유하면, 그러한 인과 붕소는 BPSG 막의 아래에 제공된 제1절연막(131)을 향해 확산되어 제2절연막(131)을 통과하고, Si 기판이나 p형 고밀도 불순물 영역(125)에 도달한다. 결과적으로, 상기 장치가 작동 불가능한 상태로 될 수 있다. 이러한 현상은 제1절연막의 두께 및, BPSG 막에서의 붕소 및 인의 농도에 의존한다. 그러므로, 이러한 종래의 CCD에서는, 제1절연막의 두께가 0.1 내지 0.3이어야 하고, BPSG 막에서의 붕소와 인의 농도는 2 내지 5의 범위내이어야 한다.
종래의 고체 촬상 장치에서, 촬상에서의 백점이나 백선 등과 같은 상결함은 X선과 방사선과 같은 고에너지의 광자들이 장치에 대해 방사될 때에 생긴다. 이는 특정 화소들에서 대량의 암전류(dark current)가 발생되기 때문이다. 고에너지의 광자들이 장치에 대해 입력되는 경우의 예로는, 의료업계의 X선 촬영 장치나 방사선 치료 장치 등가 같은 장치의 모니터 카메라와 원자력 에너지 분야에서의 모니터 카메라 및, 우주 과학 분야에서의 감시 카메라 등을 설펴볼 수 있다. 이러한 상결함은 상의 품질을 저하시키므로, 방사선 및 X선 등과 같은 고에너지의 광자들에 대해 견딜 수 있는 고체 촬상 장치가 요구된다.
[발명의 요약]
그러므로, 본 발명의 목적은 고 에너지 광자에 대한 저항력을 가진 전하 결합 장치(CCD)와 같은 고체촬상 장치와, 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 고농도를 가진 P2O5및/또는 B2O3를 함유하는 BPSG 또는 PSG 막이 제공될 때 작업을 안정시킬 수 있는 고체촬상 장치와, 그 제조 방법를 제공하는 것이다.
본 발명의 또다른 목적은 얼룩 현상을 피할 수 있는 고체촬상 장치를 제공하는 것이다.
본 발명의 하나의 특성에 있어서, 전하 결합 장치(CCD)는 반도체 영역위에 형성된 채널 영역과, 상기 채널 영역에서 이격된 반도체 영역위에 형성된 포토다이오드와, 상기 포토다이오드 영역 위에 오목부를 가지고 입사광을 포토다이오드 영역으로 통과하는 채널 영역과 포토다이오드 영역을 포함하는 반도체 영역위에 형성된 절연막과, 상기 채널 영역과 포토다이오드 영역 사이의 영역 위의 절연막내에 끼워진 전하 이송 전극과, 전하 이송 전극위의 절연막내에 끼워진 차광막과, 오목부를 채우고 입사광을 포토다이오드 영역으로 통과하는 충전막을 포함한다.
본 발명의 다른 특징에 있어서, 고체 촬상 장치는 입사광을 전하량으로 변환하기 위해 반도체 영역위에 형성된 광전 변환 영역과, 고 에너지 광자에 의해 발생된 전자와 정공쌍을 퀀칭하는 기능을 하기 위해, 상기 광전 변환 영역위에 형성되고 BPSG 막 또는 PSG 막으로 구성된 입사광에 투명한 보호막을 포함한다. 상기 고체 촬상 장치는 추가로 반도체 영역위에 형성된 채널 영역과, 상기 광전 변환 영역위에 보호막으로 충전되는 오목부를 가지는 채널 영역과 광전 영역을 포함하는 반도체 영역위에 형성된 절연막과, 채널 영역과 광전 변환 영역 사이의 영역 위의 절연막내에 끼워진 전하 이송 전극과, 전하 이송 전극 위의 절연막내에 끼워진 차광막을 포함한다.
상기 보호막 또는 충전막은 0.5 내지 1범위의 두께를 가지고, BPSG 막 또는 PSG 막으로 형성된다. 양호하게는, 상기 BPSG 막으로 5 몰내지 20몰정도의 농도의 P2O5와 B2O3를 함유하고, 상기 PSG 막은 5몰내지 20몰정도의 P2O5를 함유한다. 또한, 평탄한 밴드 전압의 변화량(ΔVFB)이 약 0V로 되게 촬상의 이미지의 고 에너지 광자로 인한 백선이나 줄무늬 결함을 방지하기 위하여, BPSG막은 농도가 약 10몰인 P2O5와 B2O3를 포함하고, PSG막은 농도가 약 10몰인 P2O5를 포함한다. 이러한 보호막 또는 충전막을 제공할 때 장치의 작동 성능을 안정화시키기 위해, 도전성이며 광학적으로 투명한 막이 차광막과 접촉하는 제2절연막 아래나 보호 또는 충전막 위에 부가로 제공될 수 있다. 부가의 절연막이 보호 또는 충전막이나 전도성 투명막 위에 형성되어야 한다.
상기 차광막은 0.1 내지 0.5두께의 제1절연막을 경유하여 전하 이송 전극위에 제공되는 것이 양호하다. 상기 차광막은 전하 이송 전극에 평행하게 연장하며, 전하 이송 전극의 상면보다 낮은 위치로 하향 연장됨으로써, 얼룩짐 현상(smear phenomenon)을 피할 수 있다.
본 발명의 또 다른 특징에 따르면, 전하 결합 장치(CCD)의 제조 방법은, 반도체 영역위에서 서로 이격되어 형성된 채널 영역 및 포토다이오드 영역과, 상기 포토다이오드 영역 위에서 오목부를 갖는 제2반도체 영역과 상기 채널 영역을 포함하며 상기 반도체 영역위에 형성된 제1절연막과, 상기 채널 영역과 상기 포토다이오드 영역과 채널 영역 사이의 영역 위로 연장되며 상기 제1절연막 사이에 배치된 전하 이송 전극을 제공하는 단계와, 상기 채널 영역 위의 상기 제1절연막을 통하여 상기 제1절연막위에 차광막을 형성하는 단계와, 상기 제2절연막위의 오목부를 채우기 위해 BPSG 또는 PSG로 구성된 보호막을 형성하는 단계와, 팽창성 수지막을 형성하는 단계를 포함한다.
상기 보호막 형성 단계는 오목부를 포함하는 제2절연막 위에 실리콘, 인, 또는 붕소를 함유한 재료를 코팅하는 단계와, 400 내지 제 500의 온도로 열처리하는 단계와, 상기 보호막위에 제3절연막을 형성하는 단계를 포함한다. 또한, 상기 보호막 형성 단계는 400 내지 500의 온도에서 증착법에 의해 보호막을 형성하는 단계와, 상기 보호막위에 저항막을 코팅하는 단계와, 상기 저항막과 상기 보호막의 일부를 제거하는 단계를 포함하거나, 또는 보호막을 400 내지 500의 온도로 증착법에 의해 형성하는 단계와, 차광막이 실리사이드로 제조될 때 800 내지 900의 온도로 열처리하는 단계를 포함할 수 있다.
[양호한 실시예의 설명]
본 발명에 따른 고체 촬상 장치를 전하 결합 장치와 첨부도면을 참조하여 후술한다.
먼저, 제3도를 참조하여 본 발명의 제1실시예에 따른 CCD를 후술한다. 제3도는 제1실시예에 따른 1 화소용 CCD의 단면도이다.
상기 CCD는 n형 반도체(실리콘) 기판(11)위에 형성된 p형 웰 영역(21)을 포함한다. 웰 영역(21)의 표면에는 포토다이오드용 n형 불순물 영역(13)과, CCD 채널용 n 형 불순물 영역(15) 및, 각각의 소자들을 절연하기 위한 p형 고밀도 불순물 영역이 제공되어 있다. 상기 영역(13)은 생성된 전하를 충전 및 저장하도록 입사광을 변환시키는 웰 영역(21)과 함께 포토다이오드를 구성한다. p형 고밀도 불순물 영역(25)은 Si와 SiO2사이의 경계면에서 발생되는 전류를 억제하기 위한 n형 불순물 영역(13)의 표면위에 제공된다.
또한, 상기 CCD 는 영역(13, 15, 23)을 포함하고, 상기 포토다이오드 영역(13) 위에 오목부를 갖도록 웰 영역(21)의 전체 표면위에 형성되는 제1절연막으로서의 실리콘 산화막(31)과, 상기 실리콘 산화막 내에 끼여있는 전하 이송 전극(41)과, 실리콘 산화막(31)내부의 전하 이송 전극(41)위에 제공되는 차광막(51)과, 제2절연막(33) 및, 고밀도의 인(P)과 붕소(B)를 함유하고 오목부(40)를 채우고 있는 BPSG 막(35)을 포함한다. 상기 전하 이송 전극(41)은 다결정질 실리콘으로 제조되고, 상기 영역(15, 23)위로 연장되는 CCD 채널용 n형 불순물 영역(15)의 폭보다 긴 폭을 가진다. 또한, 상기 차광막(51)은 실리콘 산화막(31)을 경유하여 전하 이송 전극(41)위에 제공되고, 폴리실리콘, 금속 또는 실리사이드로 형성된다. 상기 차광막(51)은 CCD 채널로서 입사광이 입력부로 부터 n형 불순물 영역(15)의 투입되는 것을 방지하기 위해, 전극의 피복을 위해 전하 이송 전극(41)에 평행한 수평 방향으로 연장되는 주요부와, 전하 이송 전극(41)의 상면보다 낮은 위치로 하향 연장되는 단부를 가진다. 상기 제2절연막(33)은 실리콘 산화막(SiO2), 실리콘질화막(SiN4) 또는, 산화 및 실리콘 질화막(SiON)으로 제조된다. 상기 BPSG 막도 본 실시예에서 5 몰내지 20 몰정도의 농도를 갖는 P2O5및 B2O3를 함유한다. 또한, 5 몰내지 20몰정도의 농도를 갖는 P2O5를 함유하는 PSG 막이 사용될 수 있다.
상기 CCD는 제3절연막(37)과, CCD의 평탄면을 제공하도록 제3절연막(37)의 표면을 피복하는 수지막(61)과, 상기 수지막(61)위에 형성되는 마이크로렌즈를 부가로 포함한다. 상기 제3절연막(37)은 실리콘 산화막(SiO2)과, 실리콘 질화막 또는 산화 및 실리콘 질화막(SiO2)과, 실리콘 질화막 또는 산화 및 실리콘 질화막(SiON)으로 제조되고, 차광막(51) 위에 있는 제2절연막과, 포토다이오드 영역 위에 있는 BPSG 막(35)에 형성된다. 상기 마이크로렌즈는 포토다이오드 영역을 n형 불순물 영역(13)내에 있는 입사광의 초점을 맞춘다. 상기 CCD에 있어서, 수직 CCD 등록기는 n형 불순물 영역(15)과 전하 이송 전극(41)으로 구성된다.
본 실시예에서, 전하 이송 전극(41)은 상기 영역(15, 23) 위에 실리콘 산화막으로 제조된 제1절연막(31)내에 끼이게 되며, 차광막(51)은 제1절연막(41) 위에 제공된다. 그러나, 일본 특허출원 평성 4-218965 호에 기술된 종래의 CCD 에 있어서, BPSG 막은 전하 이송 전극과 차광막 사이에 끼여 있다. 상기 BPSG 막이 두껍게 형성되면, 경사진 방향으로부터의 입사광은 포토다이오드의 p형 웰로 투입된다. 상기 투입된 광에 의해 발생된 전하가 CCD 채널 내부로 누설될 때, 잘못된 신호가 발생되어 얼룩짐 현상의 원인이 된다. 이는 상의 품질을 상당히 저하시키는 촬상의 결함으로서 관찰된다. 본 발명에 있어서, 제1절연막(31)은 전하 이송전극(41)과 약 0.1 내지 0.2정도의 두께를 갖는 차광막(51)사이에 형성된다. 그러므로, 이러한 얼룩짐 현상은 방지될 수 있다. 상기 BPSG 막이 전하 이송 전극(41)과 차광막(51) 사이에 끼여있지 않으면, 차광막(51)의 파열이 종종 발생하게 되며, 비애칭부가 제1절연막(31)의 계단진 부분에 종종 남아있게 된다. 이러한 문제점을 방지하기 위해서는, 전하 이송 전극(41)이 사다리꼴 횡단면을 갖도록 형성하거나 얇게 형성하는 것으로 충분하다. 그러나, 본 발명에 있어서는 약 50㎚ 내지 100㎚ 정도 두께의 BPSG 막이 전하 이송 전극(41)과 차광막(51)사이에 제공될 수 있다.
다음은, 제1실시예에 따른 CCD의 제조 방법에 대해 제 4(a)도 내지 제4(d)도를 참조하여 후술한다. 제4(a)도 내지 제4(d)도는 BPSG 막의 제조 공정 및 그후의 제조 공정에 있어서의 제1실시예에 따른 CCD 의 횡단면도이다. 간략히 도시하기 위해, 반도체 기판의 각각의 부분들은 생략했다.
먼저 제4(a)도에 도시된 바와 같이, n형 불순물 영역(13, 15), p형 불순물 영역(25) 및, p+불순물 영역(23)이 형성된 후에, 제1실리콘 산화막이 반도체 기판 위에 있는 웰 영역(21)에 형성된다. 그 다음, 폴리실리콘 막이 제1실리콘 산화막 위에 형성된 전하 이송 전극(41)을 형성하도록 패넌화된다. 계속해서, 제2실리콘 산화막이 전체 표면위에 형성된다. 상기 제1 및 제2실리콘 산화막은 제1절연막(31)을 구성한다. 그 결과, 전하 이송 전극(41)이 제1절연막(31)내에 끼여있는 구조물이 얻어진다. 본 실시예에서, 상기 전하 이송 전극(41)은 그 공정을 도면에 도시하지 않았지만 2개의 폴리실리콘 층으로 제조된다. 그러므로, 전하 이송 전극(41)이 형성된 후에 깊게 파인 오목부(40)가 포토다이오드 영역 위에 형성된다. 계속해서, 금속으로 제조된 차광막(51)이 포토다이오드 영역 위에 개구를 갖도록 형성된 후에, 제2절연막(33)이 전체표면 위에 실리콘 산화물로 제조된다.
다음, 제4(b)도에 도시된 바와 같이, BPSG 막(35)이 증착법에 의해 형성된다. 형성될 상기 BPSG 막(35)은 오목부(40)의 깊이 만큼의 깊이, 즉 적어도 약 0.5 내지 1.5의 두께를 가진다. 금속이 차광막(51)용으로 사용된 경우에, 상기 BPSG 막은 400 내지 500의 성장 온도에서 제조될 필요가 있다. 그러므로, 상기 막의 피복은 상기 온도보다 낮으면 양호하게 제조되지 않으며 오목부(40)의 측면벽에 대응하는 부분은 돌출 형상을 가진다.
다음은, 제4(c)도에 도시한 바와 같이, 포레지스터 막(91)은 BPSG 막(35)의 오목부를 채우구 BPSG 막(35)을 덮도록 피복된다. 그 경우에, 상기 포토다이오드 영역 위의 오목부는 표면이 평탄한 포토레지스트로 채워진다.
다음은, 제4(d)도에 도시한 바와 같이, 포레지스터 막은 건식 에칭법을 사용하여 표면으로부터 균일하게 제거된다. 에칭시에, BPSG 막(35)이 나타난 이후라도 BPSG 막은 더욱 더 에칭된다. 그 결과, 오목부(40)를 채우고 있는 BPSG막 만이 남게된다. BPSG 막의 제거에는 건식 에칭법 대신에 연마 방법이 사용될 수 있다.
다음, 도면에 도시하지 않았지만, 제3절연막(37)과 평탄 수지막(61)이 순서대로 형성되어 최종적으로 제3도에 도시된 구조물이 얻어진다. 그 후, 램프어닐링법이 약 700에서 짧은 시간 주기로 기판에 수행되어, BPSG 막(35)이 유동하게 된다.
실리사이드 막이 차광막(51)으로 사용된 경우에는, 상기 BPSG 막(35)이 CVD법에 의해 형성된 후, 포토다이오드 영역 위의 오목부(40)를 평탄하게 채우도록 800 내지 900에서 열처리가 행하여 질 수 있다. 그 경우, 차광막(51)위의 BPSG막(35)이 유동하여 포토다이오드 영역 위의 오목부(40)내부로 흐르므로, 상기 BPSG 막(35)의 두께는 오목부의 깊이 보다 작은 0.5 내지 0.8가 된다. 그 경우, 상기 BPSG 막(35)은 열처리 후에 제2절연막(33)위에 남게되며, 상기 BPSG 막의 그 잔류부는 건식 에칭법에 의해 사실상 제거될 수 있다.
다음, 상기 BPSG 막(35)은 하기에 설명된다. 종래에는, 고체 촬상 장치내로의 높은 에너지의 광자 때문에 발생되는 백선 또는 스트림(strip)이 있는 메카니즘은 명백하지 않았다. 한편, 서로로부터 소자를 고립시키기 위한 필드 산화막의 능력은 예를들면, 1985년 일본에서 개최된 물리학회의 봄 회의록의 29 페이지-D-9(a proceeding of spring conference of the Applied Physics Society in Japan(NO. 29p-D-9(1985)))에 기재된 바와 같이, 전류 누설을 증가시키는 높은 에너지의 광자 때문에 감소된다. 상기 문헌에 따라, 높은 에너지의 광자로 인한 필드 산화막의 저하된 특성을 가진 메카니즘이 하기에 설명된다. 즉, 상기 높은 에너지의 광자가 반도체 집적 회로 장치내로 들어갈 때, 전자와 정공의 쌍은 산호막과 Si 영역에서 발생된다. 상기 Si 영역에서 발생된 전자와 정공은 Si 영역에서 수십의으로 확산되어 재결합에 의해 사라진다. 그러므로, 손상은 영구히 남게된다. 한편, 산화막에서 발생된 전자와 정공의 쌍의 부분은 재결합되어 즉시 사라진다. 또한, 전자의 전류 부분은 상기 전자가 높은 유동성을 갖기 때문에 상기 상화막으로부터 재빨리 나오게 된다. 그러나, 정공의 잔류 부분은 상기 정공이 작은 유동성을 갖기 때문에 산화막에 잡히게 되어 오랫동안 상기 산화막에 잔류하게 된다. 그래서, 상기 정공은 트랩 레벨에서 쉽게 트랩된다. 또한, 상기 정공이 Si 영역과 SiO2영역의 경계면에 도달할 때, 경계면 레벨이 증가할 수 있도록 상기 정공은 비결합 접착부를 형성한다. 상기 산화막에서 트랩된 정공은 서로로부터 요소의 고립을 저하시키기 위하여 상기 필드 산화막 아래의 층의 임계 전압으로 떨어진다. 상기 경계면에서 발생된 전류는 경계면 레벨로 인하여 증가된다. 산화막에서 발생된 전자와 정공의 쌍의 수는 산화막의 두께에 거의 비례한다. 그러므로, 고에너지 광자의 영향은 두꺼운 실리콘 산화막으로 형성된 필드 산화막에서 크게 나타나게 된다.
상기 CCD에서, 필드 산화막은 제3도에 도시된 바와 같이 화소 영역에서는 일반적으로 형성되지 않는다. 그러나, 상기 BPSG 막 또는 PSG 막과 같은 약 0.5 내지 1의 상당히 두꺼운 두께를 가지는 산화막(35)은 상기 차광막(51)의 개구 즉, 상기 포토다이오드 영역 위에 형성된다. 본 발명의 발명자는 상기 고체 촬상 장치에서 고 에너지 광자로 인한 백선 또는 스트립 결함은 필드 산화막과 같은 동일한 메카니즘으로 인하여 발생된다는 것을 알았다. 즉, 고 에너지 광자에 의하여 발생된 정공은 포토다이오드 영역 위에서 두꺼운 산화막(35)에서 트랩되므로, 상기 경계면 레벨은 Si 영역과 상기 두꺼운 산화막 사이에서 증가된다. 상기 산화막에서 트랩된 정공은 포토다이오드 영역을 매립하는데 필요한 높은 밀도의 p형 불순 영역(25)을 고갈시킨다. 또한, Si 영역과 상기 두꺼운 산화막 사이의 경계면 레벨의 증가는 암전류를 증가시킨다. 결과적으로, 백선 또는 스트랩 결함은 고에너지 광자가 방사되는 화소부에서 발생된다.
제5도는 본 발명자에 의한 실험을 도시한다. 상기 실험은 산화막의 인(phosphorus) 농도와, 방사선이 MOS 축전기에 방사된 후의 평면 밴드 전압(ΔVFB)의 충전량의 관계를 나타낸다. 상기 도면으로부터 알 수 있는 바와 같이, 상기 BPSG 막 또는 PSG 막 중의 어느 경우에서, 평면 밴드 전압(ΔVFB)의 충전량을 인의 농도가 증가될 때 선형으로 감소되고, ΔVFB는 인의 농도가 10 몰일 때 거의 0으로 된다. 상기 BPSG 막은 인과는 다른 붕소(본 실시예에서는 10 몰의 B2O3)를 포함하기 때문에, 상기 BPSG 막은 동일한 인 농도를 가진 PSG 막 보다 더 낮은 값으로 평면 밴드 전압의 충전량(ΔVFB)을 감소시킬 수 있다. 본 발명자의 실험에 따라, 5mol내지 20mol정도의 P2O5와 B2O3의 농도를 가지는 BPSG 막은 백선 또는 스트립 결함의 발생을 실질적인 레벨로 억제시킬 수 있다는 것을 알았다. 또한, 10몰이상의 P2O5를 가지는 PSG 막과, 10 몰이상의 P2O5및 B2O3의 농도를 가지는 BPSG막은 백선 결함이 발생을 거의 완전하게 억제시킬 수 있다는 것을 알았다. 따라서, 본 발명에 따른 CCD에서, 도프되지 않은 인의 절연막은 실리콘 기판(11) 또는 웰 영역(21)과, 상기 BPSG 또는 PSG 막(35) 사이에 형성된다. 상기 도프되지 않은 인의 절연막은 인 및 붕소와 같은 불순물이 실리콘 기판 또는 실리콘 영역 내로 상기 BPSG 또는 PSG 막의 확산되는 것을 방지시킨다.
다음, 본 발명의 다른 실시예에 따른 CCD가 제6도, 제7(a)도 및, 제7(d)도를 참조로 하여 아래에 설명된다.
제6도는 제2실시예에 따른 CCD를 도시하는 단면도이다. 제6도에서, 제3도에 도시된 동일한 구성품은 동일한 도면 부호를 가지며, 이들 구성품의 설명은 생략된다. 상기 BPSG 막(35)이 차광막(51)의 개구에 형성된 오목부(40) 뿐만 아니라 제2절연막(33)위에서 형성된다는 점에서, 본 실시예는 상기 제1실시예와 다르다. 본 실시예에서, 방사선 때문에 발생되는 백선 또는 스트립 결함은 상기 BPSG 막(35)이 두꺼운 막 두께를 가지며, 5 몰내지 20 몰정도의 농도의 P2O5와 B2O3를 가지는 BPSG 막(35)이 포토다이오드 영역 위에서 형성되기 때문에 방지될 수 있다.
다음, 다음 제2실시예에 따른 CCD 제조방법은 제7(a)도 내지 제7(d)도를 참조로 하여 하기에 설명된다.
첫째, 제7(a)도를 참조하면, 상기 제1절연막(31)은 반도체 기판 위의 웰 영역(21) 위에 형성되고, 전하 이송전극(41)은 제1절연막(31)에 개재된다. 상기 실시예에서, 전하 이송전극(41)은 방법이 도시되지 않았지만 2개의 폴리실리콘 층으로 형성된다. 그러므로, 상기 전하 이송전극(41)의 형성 후에, 깊은 오목부(40)가 상기 포토다이오드 영역 위에 형성된다. 결과적으로, 금속막은 포토다이오드 영역 위에서 개구(40)를 가지는 차광막(51)을 형성하기 위하여 침착되어 패턴화된다. 즉, 상기 차광막(51)은 상기 영역(15, 23)위의 전화 이송전극(41)에 평행한 수평 방향으로 연자오디는 주 부분과, 전하 이송전극(41)의 상부면 보다 더 낮은 레벨인 하향으로 연장되는 단부를 가지도록 형성된다.
다음, 제7(b)도에 도시된 바와 같이, 상기 제2절연막(23)은 정체 표면 위에 형성되고 즉, 상기 차광막(51)과 제1절연막은 포토다이오드 위에 형성된다.
다음, 제7(c)도에 도시된 바와 같이 상기 BPSG 막(35)은 인 또는 붕소가 Si 및 O를 포함하는 유기물질에 함유된 액체물질의 코팅 방법에 의하여 형성된다. 상기 BPSG 막(35)은 포토다이오드 영역에 대응하는 오목부(40) 또는 차광막(51)의 개구를 충진하고 제2절연막(33) 전체를 피복하기 위하여 상기 제2절연막(33) 위에 제공된다. 그러므로, 상기 오목부(40)의 깊이가 약 1만큼 깊을지라도, 상기 오목부(40)는 유기물질로 완전히 충진되고, 상기 기판의 표면이 평탄하게 될 수 있다. 그 다음, 용제를 증발시키고 막을 건조시키기 위하여 400 내지 500의 온도에서 기판에 열처리가 수행된다.
다음 제7(d)도에 도시된 바와 같이, 상기 제3절연막(37)은 BPSG 막(35)을 보호하기 위하여, BPSG 막(35)의 표면 위의 피복막으로서 SiO2, SiN 및/또는 SiON으로 형성된다. 이것은 열처리의 온도가 낮을 때, 상기 BPSG 막(35)이 높은 습기를 흡수하는 방법으로 제조되기 때문이다.
그 다음, 공정은 제1실시예와 동일하다. 그래서, 상기 평탄한 수지막(61)은 제2실시예에서 쉽게 형성될 수 있다. 그러므로, 상기 실시예는 상기 방법이 간단하게 될 수 있는 장점을 가진다.
다음, 본 발명의 제3실시예에 따른 고체 촬상 장치는 제8도를 참조로 하여 설명된다. 제8도는 제3실시예에 따른 CCD를 도시하는 단면도이다. 제8도에서, 제3도와 동일한 구성품은 동일 도면부호를 가지므로, 설명은 생략된다. 도전성이며 광학적으로 투명한 막(55)이 차광막(51) 위에 형성되고, 상기 제1절연막이 포토다이오드 영역위에 형성된다는 점에서, 본 실시예는 제2실시예와 다르다. 상기 도전성 막(55)은 CCD가 전기 특성에서 불안정하게 되는 것을 방지하기 위하여 제공된다. 상기 도전성 막(55)은 차광막(51)에 연결되고, 소정의 전압 즉 OV 근처의 전압으로 편향된다. 상기 포토다이오드에 조사되는 광의 양이 감소되지 않도록 상기 도전성 막(55)은 가능한 투명할 필요가 있다. 그러므로, 상기 도전성 막(55)은 20 내지 50㎚의 두께를 가지는 폴리실리콘, 산화주석 또는 ITO로 형성된다. 상기 도전성 막(55)을 사용함으로써, 기판 표면을 향하여 이동되는 정공이 도전성 막(55)에 의하여 잡혀질 수 있기 때문에, 백선과 스트립 결함의 발생은 상기 실시예에서 도시된 구조와 비교하여 많은 양의 감마선의 방사에 대하여 가압될 수 있다. 또한, 전기 특성의 변화는 작동을 안정시키기 위하여 가압될 수 있다.
다음, 본 발명의 제4실시예에 따른 고체 촬상 장치는 제9도를 참조로 하여 설명된다. 제9도는 제4실시예에 따라 CCD를 도시하는 단면도이다. 제9도에서, 제3도와 동일한 구성품은 동일한 도면부호를 가지므로, 설명은 생략된다. 도전성이며 광학적으로 투명한 막(56)이 제3절연막(37)위에서 형성된다는 점에서 본 실시예는 제2실시예와 다르다. 상기 도전성 막(56)은 도전성 막(55)의 목적과 동일한 목적을 가진다. 그러므로, 이것은 소정의 전압, 즉 OV 근처의 전압으로 편향된다. 상기 도전성 막(55)은 포토다이오드에 조사되는 광의 양이 감소되지 않도록 가능한 투명할 필요가 있다.
상술되 납와 같이, 본 발명의 고체 촬상 장치에 따라, 인의 높은 농도로 도프되는 상기 BPSG 또는 PSG막이 제1 및 제2절연막을 경유하여 상기 포토다이오드 영역 위에서 형성되기 때문에, X선, 감마선 및, 알파선과 같은 높은 에너지의 광자가 방사될 때 발생되는 전자와 정공의 쌍은 재빨리 사라질 수 있다. 또한, 상기 포토다이오드 영역 위의 BPSG 또는 PSG 막에서 트랩되는 구멍의 농도가 감소될 수 있고, Si와 SiO2사이의 경계면 레벨의 증가는 억제될 수 있다. 이러한 이유 때문에, 백선이라는 결함의 발생이 억제될 수 있도록 암전류가 증가되는 것이 방지된다. 그러므로, 긴 수명을 가지고, 인간이 오랜시간 동안 머물지 못하는 즉 공간과 같은 극심한 환경하에서 높은 신뢰성을 가진 카메라가 성취될 수 있다.
또한, 상기 BPSG 또는 PSG 막이 형성된 후에 상기 장치 표면이 평탄하게 될 수 있다. 그러므로, 상기 평탄하게 된 수지막은 제조공정을 간단하게 될 수 있도록 쉽게 형성될 수 있으므로, 제조가격을 감소시킨다.

Claims (32)

  1. 전하 결합 장치(CCD) 제조방법에 있어서, 갭을 가지며 반도체 영역위에 형성된 채널 영역 및 포토다이오드 영역과, 상기 포토다이오드 영역 위에 오목부를 형성하기 위하여 상기 채널 영역과 제2반도체 영역을 포함하는 상기 반도체 영역 위에 형성된 제1절연막과, 상기 제1절연막에 개재되고 적어도 상기 채널 영역과 갭위로 연장되는 전하 이송 전극을 제공하는 단계와; 상기 채널 영역위에 제1절연막을 경유하여 제1절연막 위에 차광막을 형성하는 단계와; 상기 포토다이오드 영역 위의 상기 차광막과 제1절연막에 붕소 이온 또는 인 이온을 포함하지 않는 제2절연막을 형성하는 단계와; 상기 제2절연막 위의 오목부를 충전하기 위하여 BPSG 및 PSG 중 적어도 하나로 구성된 부호막을 형성하는 단계 및; 상기 채널 영역 및 포토다이오드 영역에 상기 보호막위로 평탄한 수지막을 형성하는 단계를 포함하는 전하 결합 장치 제조 방법.
  2. 제1항에 있어서, 상기 보호막은 5몰내지 20몰의 농도를 갖는 P2O5와 B2O3를 함유하는 BPSG 막 또는 5몰내지 20몰의 농도를 갖는 P2O5를 함유한 PSG 막으로 형성되는 전하 결합장치 제조방법.
  3. 제1항에 있어서, 상기 보호막 형성 단계는 오목부를 포함하는 제2절연막 위에 실리콘, 인, 또는 붕소를 함유한 재료를 코팅하는 단계와, 400 내지 500의 온도로 열처리하는 단계와, 상기 보호막위에 제3절연막을 형성하는 단계를 포함하는 전하 결합장치 제조방법.
  4. 제1항에 있어서, 상기 전하 이송 전극은 폴리실리콘으로 제조되며, 상기 차광막은 금속으로 제조되고, 상기 보호막 형성 단계는 400 내지 500의 온도에서 증착법에 의해 보호막을 형성하는 단계와, 상기 보호막 위에 저항막을 코팅하는 단계와, 상기 저항막과 상기 보호막의 일부를 제거하는 단계를 포함하는 전하 결합장치 제조방법.
  5. 제1항에 있어서, 상기 전하 이송 전극은 폴리실리콘으로 제조되며, 상기 차광막은 실리사이드로 제조되고, 상기 보호막 형성 단계는, 400 내지 500의 온도에서 증착법에 의해 보호막을 형성하는 단계와, 800 내지 900의 온도로 열처리 하는 단계를 포함하는 전하 결합장치 제조방법.
  6. 제1항에 있어서, 상기 제2절연막 위에 도전성의 광학적으로 투명한 막을 형성하는 단계를 부가로 포함하는 전하 결합장치 제조방법.
  7. 제1항에 있어서, 상기 보호막 위에 도전성의 광학적으로 투명한 막을 형성하는 단계를 부가로 포함하는 전하 결합장치 제조방법.
  8. 제1항에 있어서, 상기 보호막 위에 제3절연막을 형성하는 단계를 부가로 포함하는 전하 결합장치 제조방법.
  9. 고체 촬상 장치에 있어서, 입사광을 전하량으로 변화하기 위해 반도체 영역 위에 형성된 광전 변환 영역과, 고에너지 광자에 의해 발생된 전자와 정공쌍을 퀀칭(quench)하기 위해 BPSG 막 또는 PSG 중의 하나로 구성되고, 상기 광전 변환 영역 위에 형성된 입사광에 대해 투명한 보호막을 포함하는 고체 촬상 장치.
  10. 제9항에 있어서, 상기 보호막은 5몰내지 20몰의 농도를 갖는 P2O5와 B2O3를 포함하는 BPSG 막 또는 5몰내지 20몰의 농도를 갖는 P2O5를 함유한 PSG 막으로 형성되는 고체 촬상 장치.
  11. 제9항에 있어서, 상기 보호막은 0.1내지 0.2의 두께를 갖는 고체 촬상 장치.
  12. 제9항에 있어서, 상기 반도체 영역에 형성된 채널 영역과, 상기 광전 변환 영역 위에서 상기 보호막으로 충전된 오목부를 갖도록 상기 채널 영역과 상기 광전 변환 영역을 포함하는 반도체 영역위에 형성된 절연막과, 상기 채널 영역과 상기 광전 변환 영역 사이의 영역과, 채널 영역 위에서 상기 절연막에 배치된 전하 이송 전극 및, 상기 전하 이송 전극위의 상기 절연막내에 개재된 차광막을 포함하는 고체 촬상 장치.
  13. 제12항에 있어서, 상기 전하 이송 전극과 차광막 사이의 절연막의 두께는 0.1 내지 0.2의 범위에 있는 고체 촬상 장치.
  14. 제13항에 있어서, 상기 차광막은 전하 이송 전극에 평행으로 연장되며, 상기 전하 이송 전극의 상부면보다 낮은 레벨로 하향으로 연장되는 단부를 갖는 고체 촬상 장치.
  15. 제12항에 있어서, 상기 차광막과 접촉하는 절연막에 개재된 도전성의 광학적으로 투명한 막을 부가로 포함하는 고체 촬상 장치.
  16. 제12항에 있어서, 상기 보호막 위에 형성된 도전성의 광학적으로 투명한 막과, 상기 도전성의 광학적으로 투명한 막위에 형성된 부가적인 절연막을 또한 포함하는 고체 촬상 장치.
  17. 전하 결합 장치(CCD)에 있어서, 제1도전형태를 가지는 제1반도체 영역과, 채널 영역과, 갭을 가지며 제1반도체 영역 위에 형성된 제2도전 형태의 제2반도체 영역과; 상기 채널 영역과 제2반도체 영역을 포함하는 반도체 영역 위에 형성된 제1절연막과; 상기 제1도전막에 개재되고, 상기 채널 영역과 갭 사이에 연장되는 전하 이송 전극과; 적어도 상기 채널 영역 위로 연장하기 위하여 제1절연막 위에 형성된 차광막과; 상기 차광막과 제1절연막 위에 형성되고, 상기 모든 제2반도체 영역 위에 배치된 제2절연막 및; 상기 제1 및 제2절연막과, 전하 이송 전극 및 차광막에 의하여 상기 제2반도체 영역 위에 형성된 오목부를 적어도 충전하는 충전막을 포함하고, 상기 충전막은 BPSG막 및 PSG막중 적어도 하나로 형성되며, 상기 제1 및 제2반도체 영역은 광전 변환 영역을 구성하고, 상기 충전막은 광전 변환 영역으로 입사광을 통과시키는 전하 결합 장치.
  18. 제17항에 있어서, 상기 충전막은 5몰내지 20몰의 농도를 가진 P2O5및 B2O3를 포함하는 BPSG 막으로 형성되는 전하 결합 장치.
  19. 제17항에 있어서, 상기 충전막은 5몰내지 20몰의 농도를 가진 P2O5를 포함하는 PSG 막으로 형성되는 전하 결합 장치.
  20. 전하 결합 장치(CCD)에 있어서, 제1도전 형태를 가지는 제1반도체 영역과, 채널 영역과, 갭을 가지며 제1반도체 영역 위에 형성된 제2도전 형태의 제2반도체 영역과, 상기 채널 영역과 제2반도체 영역을 포함하는 반도체 영역 위에 형성된 제1절연막과, 상기 제1도전막에 개재되어 있고, 상기 채널 영역과 갭으로 연장되는 전하 이송 전극과, 적어도 상기 채널 영역으로 연장하기 위하여 상기 제1절연막 위에 형성된 차광막과; 상기 차광막과 제1절연막 위에 형성되고, 모든 제2반도체 영역 위에 배치된 제2절연막과; 상기 제1 및 제2절연막과, 상기 이송 전극 및 차광막에 의하여 상기 반도체 영역 위에 형성된 적어도 하나의 오목부를 충전하는 충전막과; 상기 충전막과 접촉하는 제2절연막 아래에 배치된 도전성이며 광학적으로 투명한 제1막을 포함하고, 상기 제1 및 제2반도체 영역은 광전 변환 영역을 구성하고, 상기 충전막은 광전 변환 영역으로 입사광을 통과시키는 전하 결합 장치.
  21. 전하 결합 장치(CCD)에 있어서, 제1도전 형태를 가지는 제1반도체 영역과; 채널 영역과, 갭을 가지며 제1반도체 영역 위에 형성된 제2도전성 형태의 제2반도체 영역과; 상기 채널 영역과 제2반도체 영역을 포함하는 반도체 영역 위에 형성된 제1절연막과; 상기 제1절연막에 개재되어 있고, 상기 채널 영역과 갭으로 연장되는 전하 이송 전극과; 적어도 상기 채널 영역 위로 연장되는 제1절연막 위에 형성된 차광막과; 상기 차광막과 제1절연막 위에 형성되고, 상기 모든 제2반도체 영역 위에 배치된 제2절연막과; 상기 제1 및 제2절연막과, 상기 전하 이송 전극 및; 상기 차광막에 의하여 상기 제2반도체 영역 위에 형성되는 적어도 하나의 오목부를 충전하는 충전막과, 상기 충전막 위에 배치된 도전성이며 광학적으로 투명한 막을 포함하고, 상기 제1 및 제2반도체 영역은 광전 변환 영역을 구성하며, 상기 충전막은 상기 광전 변환 영역으로 입사광을 통과시키는 전하 결합 장치.
  22. 제21항에 있어서, 제3절연막은 적어도 상기 충전막 위에 형성되고, 상기 도전성이며 광학적으로 투명한 막은 상기 제3절연막 위에 형성되는 전하 결합 장치.
  23. 전하 결합 장치(CCD)에 있어서, 반도체 영역 위에 형성된 채널 영역과; 상기 채널 영역으로 부터 이격된 반도체 영역 위에 형성된 포토다이오드와; 상기 포토다이오드 위에 있는 오목부를 가지며, 상기 포토다이오드에 대하여 입사광이 통과하기 위하여 상기 채널 영역과 포토다이오드를 포함하는 반도체 영역 위에 형성된 절연막과, 상기 채널 영역과, 채널 영역 및 포토다이오드 사이의 영역 위에서 상기 절연막에 개재된 전하 이송 전극과; 상기 전하 이송 전극 위에서 상기 절연막에 개재된 차광막과; 상기 오목부를 충전하고 포토다이오드에 대하여 입사광이 통과되는 충전막을 포함하고, 상기 전하 이송 전극과 차광막 사이의 절연막의 두께는 0.1 내지 0.2의 범위에 있는 전하 결합 장치.
  24. 제23항에 있어서, 상기 차광막은 전하 이송 전극에 평행하게 연장되고, 상기 전하 이송 전극의 상부면 보다 더 낮은 레벨인 하향으로 연장되는 단부를 가지는 전하 결합 장치.
  25. 전하 결합 장치(CCD)에 있어서, 반도체 영역 위에 형성된 채널 영역과; 상기 채널 영역으로 부터 이격된 반도체 영역 위에 형성된 포토다이오드와; 상기 포토다이오드 위에서 오목부를 가지고, 포토다이오드에 대하여 입사광이 통과하기 위하여 상기 채널 영역과 포토다이오드를 포함하는 반도체 영역 위에 형성된 절연막과; 상기 채널 영역과 포토다이오드 사이의 영역과, 상기 채널 영역위의 절연막에 개재된 전하 이송 전극과; 상기 전하 이송 전극 위에서 절연막에 개재된 차광막과; 상기 오목부를 충전하고, 상기 포토다이오드에 대하여 입사광이 통과하는 충전막과; 상기 차광막과 접촉하는 절연막에 개재된 도전성이며 광학적으로 투명한 막을 포함하는 전하 결합 장치.
  26. 제25항에 있어서, 상기 충전막은 절연막 위로 더 연장되는 전하 결합 장치.
  27. 제25항에 있어서, 상기 충전막은 BPSG막으로 형성되는 전하 결합 장치.
  28. 제25항에 있어서, 상기 충전막은 5몰내지 20몰의 농도인 P2O5와 B2O3을 포함하는 BPSG 막으로 형성되는 전하 결합 장치.
  29. 제25항에 있어서, 상기 충전막은 5몰내지 20몰의 농도를 가진 P2O5을 포함하는 PSG 막으로 형성되는 전하 결합 장치.
  30. 고체 촬상 장치에 있어서, 입사광을 전하량으로 변환하기 위하여, 반도체 영역 위에 형성된 광전 변환 영역과, 고에너지 광자에 의해 발생된 전자 정공쌍을 퀀칭하기 위하여 BPSG막과 PSG막중의 하나로 구성되고, 상기 광전 변환 영역위에 형성된 입사광에 투명한 보호막 및, 상기 보호막 아래에 형성되고 소정의 포텐셜로 바이어스되는 도전성이며 투명한 막을 포함하는 고체 촬상 장치.
  31. 제30항에 있어서, 상기 보호막은, 5몰내지 20몰의 농도를 가진 P2O5와 B2O3를 포함하는 BPSG막 및, 5몰내지 20몰의 농도를 포함하는 PSG 막중의 하나로 형성되는 고체 촬상 장치.
  32. 고체 촬상 장치에 있어서, 입사광을 전하량으로 변환하기 위하여, 반도체 영역 위에 형성된 광전 변환 영역과, 고에너지 광자에 의해 발생된 전자 정공 쌍을 퀀칭하기 위하여, BPSG막과 PSG막 중의 하나로 구성되고 상기 광전 변환 영역위에 형성되는 상기 입사광에 투명한 보호막 및, 상기 보호막 위에 형성되고 소정의 포텐셜로 바이어스되는 도전성의 투명한 막을 포함하는 고체 촬상 장치.
KR1019950019424A 1994-06-30 1995-06-30 고체 촬상장치 및 전하결합장치 제조방법 KR100222771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-170473 1994-06-30
JP6170473A JP2755176B2 (ja) 1994-06-30 1994-06-30 固体撮像素子

Publications (2)

Publication Number Publication Date
KR960002876A KR960002876A (ko) 1996-01-26
KR100222771B1 true KR100222771B1 (ko) 1999-10-01

Family

ID=15905602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019424A KR100222771B1 (ko) 1994-06-30 1995-06-30 고체 촬상장치 및 전하결합장치 제조방법

Country Status (3)

Country Link
US (1) US5654565A (ko)
JP (1) JP2755176B2 (ko)
KR (1) KR100222771B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101196926B1 (ko) * 2008-10-07 2012-11-05 가부시끼가이샤 도시바 고체 촬상 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680512B2 (ja) * 1997-01-09 2005-08-10 ソニー株式会社 固体撮像素子
JP3620237B2 (ja) * 1997-09-29 2005-02-16 ソニー株式会社 固体撮像素子
JP2000075357A (ja) * 1998-08-28 2000-03-14 Minolta Co Ltd 撮像ユニット
US6445021B1 (en) * 2000-09-20 2002-09-03 International Business Machines Corporation Negative differential resistance reoxidized nitride silicon-based photodiode and method
JP4774649B2 (ja) * 2001-08-03 2011-09-14 ソニー株式会社 固体撮像素子およびその製造方法
JP4578745B2 (ja) * 2001-12-10 2010-11-10 シャープ株式会社 半導体装置の製造方法
US6534356B1 (en) 2002-04-09 2003-03-18 Taiwan Semiconductor Manufacturing Company Method of reducing dark current for an image sensor device via use of a polysilicon pad
EP1465258A1 (en) * 2003-02-21 2004-10-06 STMicroelectronics Limited CMOS image sensors
US7038259B2 (en) * 2003-10-22 2006-05-02 Micron Technology, Inc. Dual capacitor structure for imagers and method of formation
JP4822683B2 (ja) 2004-10-08 2011-11-24 パナソニック株式会社 固体撮像装置およびその製造方法
JP4938238B2 (ja) * 2005-01-07 2012-05-23 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR20060086050A (ko) * 2005-01-25 2006-07-31 (주)아이디에스 Ccd 고체촬상소자 및 그 제조방법
KR100697700B1 (ko) * 2005-01-25 2007-03-20 (주)아이디에스 Ccd 고체촬상소자 및 그 제조방법
KR100697701B1 (ko) * 2005-01-25 2007-03-20 (주)아이디에스 Ccd 고체촬상소자 및 그 제조방법
KR100697702B1 (ko) * 2005-01-25 2007-03-20 (주)아이디에스 Ccd 고체촬상소자 제조방법
JP4952089B2 (ja) * 2005-07-06 2012-06-13 株式会社Jvcケンウッド 固体撮像素子
US7629661B2 (en) * 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
KR100788381B1 (ko) * 2006-12-22 2008-01-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
WO2011142065A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 固体撮像装置及びその製造方法
JP2012019072A (ja) * 2010-07-08 2012-01-26 Toppan Printing Co Ltd 固体撮像素子
US10069023B2 (en) 2013-01-18 2018-09-04 Texas Instruments Incorporated Optical sensor with integrated pinhole

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687986A (en) * 1979-12-18 1981-07-17 Matsushita Electric Ind Co Ltd Solidstate image pickup device and its manufacture
JPS58225668A (ja) * 1982-06-24 1983-12-27 Matsushita Electronics Corp 固体撮像装置およびその製造方法
FR2555364B1 (fr) * 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
EP0178664B1 (en) * 1984-10-18 1992-08-05 Matsushita Electronics Corporation Solid state image sensing device and method for making the same
JPS62190870A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 固体撮像装置およびその製造方法
US5118924A (en) * 1990-10-01 1992-06-02 Eastman Kodak Company Static control overlayers on opto-electronic devices
JPH04218965A (ja) * 1990-11-01 1992-08-10 Sharp Corp 固体撮像素子
US5241198A (en) * 1990-11-26 1993-08-31 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
JP3079567B2 (ja) * 1990-11-30 2000-08-21 ソニー株式会社 固体撮像装置
JPH04225563A (ja) * 1990-12-27 1992-08-14 Matsushita Electron Corp 固体撮像装置
JP2642519B2 (ja) * 1991-01-31 1997-08-20 株式会社東芝 固体撮像装置
JPH04263469A (ja) * 1991-02-18 1992-09-18 Sony Corp 固体撮像装置
US5288656A (en) * 1991-03-15 1994-02-22 Sony Corporation Method of manufacturing a CCD solid state image sensing device
JPH04287372A (ja) * 1991-03-18 1992-10-12 Fujitsu Ltd 半導体装置およびその製造方法
JPH04291965A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 固体撮像装置及びその製造方法
JPH04299862A (ja) * 1991-03-28 1992-10-23 Toshiba Corp 固体撮像素子
JPH05134111A (ja) * 1991-11-15 1993-05-28 Sharp Corp 固体撮像装置
JPH05175479A (ja) * 1991-12-25 1993-07-13 Rohm Co Ltd 固体撮像素子およびその製法
JPH05275673A (ja) * 1992-03-24 1993-10-22 Sony Corp 固体撮像素子
JP2833941B2 (ja) * 1992-10-09 1998-12-09 三菱電機株式会社 固体撮像装置とその製造方法
JPH06232383A (ja) * 1993-02-04 1994-08-19 Sharp Corp 固体撮像素子及びその製造方法
JP2601148B2 (ja) * 1993-07-23 1997-04-16 日本電気株式会社 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101196926B1 (ko) * 2008-10-07 2012-11-05 가부시끼가이샤 도시바 고체 촬상 장치
US8416327B2 (en) 2008-10-07 2013-04-09 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus

Also Published As

Publication number Publication date
US5654565A (en) 1997-08-05
JPH0818025A (ja) 1996-01-19
KR960002876A (ko) 1996-01-26
JP2755176B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
KR100222771B1 (ko) 고체 촬상장치 및 전하결합장치 제조방법
KR0175175B1 (ko) 고체 화상 소자
JP3645585B2 (ja) オーバフロードレイン構造を有する電荷結合素子型固体撮像装置
US7354791B2 (en) Solid-state imaging device, method for manufacturing the same, and method for driving the same
JPH0318793B2 (ko)
JPH06216361A (ja) Ccd映像センサ及びその製造方法
US20110220969A1 (en) Solid state imaging device
TWI389330B (zh) 背側照明成像器以及製造其之方法
JPH08125157A (ja) 固体撮像素子およびその製造方法
EP0502521B1 (en) Solid-state image pickup device and method of manufacturing the same
JP2007080941A (ja) 固体撮像素子およびその製造方法
JP3695748B2 (ja) 固体撮像装置並びにその製造方法および駆動方法
US20240105740A1 (en) Photodiode device with enhanced characteristics
JP4247235B2 (ja) 固体撮像装置およびその駆動方法
US4958207A (en) Floating diode gain compression
US6153446A (en) Method for forming a metallic reflecting layer in a semiconductor photodiode
JPH07263653A (ja) 固体撮像装置
JP4496753B2 (ja) 固体撮像素子とその製造方法
JP2001127276A (ja) 半導体装置及び固体撮像素子
JP4247205B2 (ja) 固体撮像装置の駆動方法
JP4277572B2 (ja) 固体撮像素子および固体撮像素子の製造方法
JPH02143560A (ja) 積層型固体撮像装置
KR950011568B1 (ko) 고체촬상소자의 제조방법
JP2022085593A (ja) 固体撮像装置
JPS59196667A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee