KR100697702B1 - Ｃｃｄ 고체촬상소자 제조방법 - Google Patents
Ｃｃｄ 고체촬상소자 제조방법 Download PDFInfo
- Publication number
- KR100697702B1 KR100697702B1 KR1020050006859A KR20050006859A KR100697702B1 KR 100697702 B1 KR100697702 B1 KR 100697702B1 KR 1020050006859 A KR1020050006859 A KR 1020050006859A KR 20050006859 A KR20050006859 A KR 20050006859A KR 100697702 B1 KR100697702 B1 KR 100697702B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- forming
- polysilicon
- polysilicon electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 139
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 238000002161 passivation Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000003384 imaging method Methods 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 230000001681 protective effect Effects 0.000 claims abstract description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 7
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 22
- 239000010941 cobalt Substances 0.000 claims description 18
- 229910017052 cobalt Inorganic materials 0.000 claims description 18
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010937 tungsten Substances 0.000 claims description 15
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910004541 SiN Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910008814 WSi2 Inorganic materials 0.000 claims description 6
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000470 constituent Substances 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 23
- 230000000903 blocking effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CCD 고체촬상소자에 관한 것으로, 특히 샐리사이드 공정에 의하여 폴리 실리콘전극을 형성함으로써, 폴리 실리콘전극의 두께를 낮춤과 동시에 저항을 감소시켜 후속 공정에서 발생하는 문제점을 해결하고 전기적 특성을 증대시키는 CCD 고체촬상소자 제조방법에 관한 것이다.
본 발명의 CCD 고체촬상소자 제조방법을 이루는 구성수단은 반도체 기판과 상기 반도체 기판의 표면에 형성된 N형 불순물층과 BCCD층을 구비한 CCD 고체촬상소자를 제조하는 방법에 있어서, 상기 N형 불순물층과 BCCD층 상에 제1 보호막을 형성하는 공정과, 상기 BCCD층 상부의 제1 보호막 상에 샐리사이드(Salicide) 공정에 의하여 제1 폴리 실리콘전극을 형성하는 공정과, 상기 제1 폴리 실리콘전극 상에 층간 산화막을 형성하고 그 상부에 상기 제1 폴리 실리콘전극의 일부와 오버랩되도록 샐리사이드(Salicide) 공정에 의하여 제2 폴리 실리콘전극을 형성하는 공정과, 상기 제2 폴리 실리콘전극 형성 공정 후, 제2 보호막, 금속 차광막, BPSG막, 패시베이션막 및 평탄화막을 형성시키는 공정을 포함하여 이루어진 것을 특징으로 한다.
CCD, 고체촬상소자
Description
도 1은 종래의 일반적인 허니컴 구조의 CCD 고체촬상소자의 평면도이다.
도 2는 종래의 CCD 고체촬상소자에서 하나의 픽셀에 대한 단면도이다.
도 3은 종래의 CCD 고체촬상소자 공정에서 발생되는 문제점을 설명하기 위한 공정도이다.
도 4는 본 발명에 따라 적용되는 CCD 고체촬상소자의 제조 공정 순서도이다.
본 발명은 CCD 고체촬상소자에 관한 것으로, 특히 샐리사이드 공정에 의하여 폴리 실리콘전극을 형성함으로써, 폴리 실리콘전극의 두께를 낮춤과 동시에 저항을 감소시켜 후속 공정에서 발생하는 문제점을 해결하고 전기적 특성을 증대시키는 CCD 고체촬상소자 제조방법에 관한 것이다.
도 1은 종래의 허니컴 구조를 가지는 CCD 고체촬상소자 평면도이다.
도 1에 도시된 바와 같이, CCD 고체촬상소자는 반도체 기판(1)의 표면에 설정되는 감광부(10)와 상기 감광부(10) 외측에 형성되는 인터페이스부(60)와 상기 인터페이스부(60)의 외측에 형성되는 출력전송로(70)와 상기 출력전송로(70) 일단에 연접되는 출력부(80)으로 이루어져 있다.
상기 감광부(10)는 8개의 광전변환소자 열(20)과 8개의 광전변환소자 행(21)과 4개의 수직전송 CCD(30)와 32개의 독출게이트 영역(40)으로 이루어져 상기 반도체 기판(1)상에 형성되어 있다.
상기 각각의 광전변환소자 열(20)은 P형 웰 내의 N형 영역에 구성된 4개의 광전변환소자(22)로 이루어지고, 각각의 광전변환소자 행(21)도 4개의 광전변환소자(22)로 이루어진다.
상기 각각의 수직전송 CCD(30)는 상기 반도체 기판(1)의 표면에 형성되는 P형 웰 내의 N형 영역에 구성된 하나의 전하전송 채널(미도시)과 평면상에서 볼 때 상기 전하전송 채널을 가로지르고 상기 반도체 기판(1) 상의 전기절연막 위에 형성되는 5개의 제1 전송전극(32)과 평면상에서 볼 때 상기 전하전송 채널을 가로지르고 상기 반도체 기판(1) 상의 전기절연막 위에 형성되는 4개의 제2 전송전극(33)을 포함하여 이루어진다. 예를 들면, 상기 제1 전송전극(32)들은 제1 폴리실리콘층에 형성되고 상기 제2 전송전극(33)은 제2 폴리실리콘층에 형성된다. 상기 제1 전송전극과 제2 전송전극들은 전하전송 채널을 따라 교대로 형성된다.
상기 각각의 독출게이트 영역(40)은 도 1에서 빗금친 부분에 해당하고, 이들은 지그재그로 형성되어 있다.
상기 조정부(60)는 상기 수직전송 CCD(30)를 구성하고 있는 상기 전하전송 채널의 일단에 연결된 12개의 전하전송 스테이지를 가진다. 상기 각각의 전하전송 스테이지는 상기 전하전송 채널에 이어지는 조정부용 전하전송 채널(미도시)과 평면상에서 볼 때 상기 조정부용 전하전송 채널을 가로지르고 상기 반도체 기판(1) 상에 형성되는 3개의 전송전극(61, 62, 63) 중 하나를 포함하여 구성된다.
도 2는 상기와 같은 CCD 고체촬상소자에서 하나의 픽셀을 절단한 단면도이다.
도 2에 도시된 바와 같이, 종래의 일반적인 CCD 고체촬상소자(200)의 포토다이오드(PD) 영역은 N형 반도체 기판(110) 상에 불순물 주입법 등을 사용해서 두께 약 3㎛의 제1 P웰(111)층이 형성된다. 그리고 상기 제1 P웰(111) 상측에 N형 불순물층(PDN)(113)이 형성되고, 상기 N형 불순물층(113) 표면에 P형 불순물층(114)이 형성된다.
상기 P형 불순물층(114)은 포토다이오드의 표면에서 발생하는 전자들이 포토다이오드 영역으로 유입되는 것을 방지하기 위하여 강한 P+로 형성되어 있다. 그리고 상기 P형 불순물층(114) 하측에 형성된 N형 불순물층(113)은 전자를 축적하기 위해 N형으로 이온주입된다.
한편, 블루밍(Blooming)과 셔터(Shutter Control)를 조절하는 제1 P웰(111)이 상기 N형 불순물층(113) 아래에 형성되는데, 상기 제1 P웰(111)이 깊을수록 빛을 축적하는 영역이 커지기 때문에 감도가 높아진다.
상기 제1 P웰(111)에 포텐셜 장벽을 만들어 전자를 포토다이오드 영역에 모으면서 과잉 전자에 대해서는 N형 반도체 기판(110)으로 뺄 수 있도록 도즈(Dose)로 조절한다.
상기 제1 P웰(111)이 깊을수록 포토다이오드 영역은 깊이 방향으로 커지게 되어 상대적으로 많은 전자를 모으는 효과가 있어 감도가 커지게 된다. 그러나, 너무 깊게 되면 RED 빛 뿐만 아니라 적외선에 의해 전자가 발생되므로 오히려 색 재현에 나쁜 영향을 줄 수 있다. 따라서 최적의 에너지와 도즈(Dose)로 상기 제1 P웰(111)에 이온주입을 해야한다.
상기 N형 반도체 기판(110) 위의 제1 P웰(111) 상에는 상기 N형 불순물층(113)에 소정간격 이격된 별도의 제2 P웰(115)층이 형성된다. 그리고 상기 제2 P웰층(115)의 표면부위에는 BCCD(Buried CCD)(118)가 형성되어 있다. 상기 BCCD(118)는 폴리실리콘전극(141, 143)에 인가되는 전압에 따라 전자를 축적하여 전송한다.
그리고, 상기 N형 불순물층(113)과 상기 제2 P웰층(115) 사이에는, 이들의 상호 연결을 위한 트랜스퍼 게이트(Transfer Gate : TG)(119)와 인접한 셀로 전자가 넘어가는 것을 방지하기 위한 채널스톱영역(CST)(117)이 형성된 구조로 되어 있다.
상기 구조를 형성시킨 후에는 상기 N형 불순물층(113)과 상기 제2 P웰층(115)을 포함한 상부면에 제1 보호막(121)을 형성시킨다. 그리고, 상기 제2 P웰층(115) 상부측에 폴리 실리콘전극(141, 143)을 CVD(Chemical Vapor Deposition)법을 사용하여 형성한다.
상기 폴리 실리콘 전극(141, 143)을 형성한 후에는, 그 상부에 제2 보호막(123)을 씌운다. 그런 다음, 상기 제2 보호막(123) 상면에 금속 차광막(124)을 형성시킨다. 상기 금속 차광막(124)은 상기 N형 불순물층(113)이 개방될 수 있도록 에칭에 의하여 형성된다.
상기 N형 불순물층(113)을 개방시킨 금속 차광막(124)을 형성한 후에는, 그 상부에 BPSG(Boron Phosphorus Silicate Glass)(125)를 퇴적시킨다. 그리고 상기 BPSG(Boron Phosphorus Silicate Glass)(125) 상부면에 패시베이션막 및 평탄화막(126)을 형성시키고 평탄화를 수행한 다음 그 상부에 칼라필터(130)를 형성시킨다.
상기와 같은 종래의 CCD 고체촬상소자에 의하면, 폴리 실리콘전극의 두께가 소정 두께 이상으로 형성되기 때문에, 후속 공정의 어려움과 많은 문제점을 야기한다. 즉, 폴리 실리콘전극이 높게 형성될수록 후속 공정으로 진행되는 금속 차광막 형성과 BPSG막 형성시 굴곡이 심해지기 때문에, 상기 금속 차광막의 에칭이 용이하지 않고 상기 BPSG막의 심한 굴곡에 의하여 입사되는 광이 난반사될 염려가 증가되는 문제점이 발생한다.
한편, 금속 차광막 상에 퇴적된 BPSG의 굴곡을 없애기 위하여 상기 BPSG막의 상부를 평탄화 하는 경우가 있는데, 이 때 상기 폴리 실리콘전극이 손상될 염려가 발생한다. 즉, 금속 차광막 위에 BPSG를 퇴적하면, 도 3의 (a)에 도시된 바와 같이 폴리 실리콘전극이 존재하는 지점(a 지점)보다 BPSG의 오목형상 부분(b 지점)이 더 아래에 존재할 가망성이 있다. 이 상태에서 BPSG를 평탄화 하는 경우 도 3의 (b)에 도시된 바와 같이 폴리 실리콘전극이 일부 제거될 수 있는 문제점이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으 로, 샐리사이드 공정에 의하여 폴리 실리콘전극을 형성함으로써, 폴리 실리콘전극의 두께를 낮춤과 동시에 저항을 감소시켜 후속 공정에서 발생하는 문제점을 해결하고 전기적 특성을 증대시키는 CCD 고체촬상소자 제조방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 CCD 고체촬상소자 제조방법을 이루는 구성수단은 반도체 기판과 상기 반도체 기판의 표면에 형성된 N형 불순물층과 BCCD층을 구비한 CCD 고체촬상소자를 제조하는 방법에 있어서, 상기 N형 불순물층과 BCCD층 상에 제1 보호막을 형성하는 공정과, 상기 BCCD층 상부의 제1 보호막 상에 샐리사이드(Salicide) 공정에 의하여 제1 폴리 실리콘전극을 형성하는 공정과, 상기 제1 폴리 실리콘전극 상에 층간 산화막을 형성하고 그 상부에 상기 제1 폴리 실리콘전극의 일부와 오버랩되도록 샐리사이드(Salicide) 공정에 의하여 제2 폴리 실리콘전극을 형성하는 공정과, 상기 제2 폴리 실리콘전극 형성 공정 후, 제2 보호막, 금속 차광막, BPSG막, 패시베이션막 및 평탄화막을 형성시키는 공정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 제1 보호막 또는 제2 보호막은 SiO2, SiON, SiN 중 하나로 형성되거나 적어도 두개 이상이 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 금속 차광막은 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 텅스텐실리 사이드(WSi), 몰리브덴실리사이드(MoSi), 티탄실리사이드(TiSi) 중 하나로 형성되거나, 적어도 두개 이상 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 제1 폴리 실리콘전극을 형성하는 공정은, 상기 제1 보호막 상에 폴리 실리콘층을 형성하는 과정과, 상기 폴리 실리콘층 상부면에 소정의 금속막을 형성하는 과정과, 상기 폴리 실리콘층 상부면을 가열처리하여 금속 실리사이드막을 형성하는 과정과, 상기 폴리 실리콘층을 선택적으로 식각하는 과정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 금속막은 코발트(Co), 티탄(Ti), 텅스텐(W) 중 하나로 형성되는 것이 바람직하고, 상기 금속 실리사이드막은 코발트 실리사이드(CoSi2), 티탄 실리사이드(TiSi2), 텅스텐 실리사이드(WSi2) 중 하나인 것이 바람직하다.
또한, 상기 제2 폴리 실리콘전극을 형성하는 공정은, 상기 층간 산화막 상에 폴리 실리콘층을 형성하는 과정과, 상기 폴리 실리콘층 상부면에 소정의 금속막을 형성하는 과정과, 상기 폴리 실리콘층 상부면을 가열처리하여 금속 실리사이드막을 형성하는 과정과, 상기 폴리 실리콘층을 선택적으로 식각하는 과정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 금속막은 코발트(Co), 티탄(Ti), 텅스텐(W) 중 하나로 형성되는 것이 바람직하고, 상기 금속 실리사이드막은 코발트 실리사이드(CoSi2), 티탄 실리사이드(TiSi2), 텅스텐 실리사이드(WSi2) 중 하나인 것이 바람직하다.
또한, 상기 금속 차광막을 형성시키는 단계는, 텅스텐 또는 텅스텐실리사이드를 스퍼터 또는 CVD법을 사용하여 소정 두께만큼 증착시키는 과정과, 에칭에 의 하여 상기 N형 불순물층 상부쪽을 개방시키는 과정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 금속 차광막과 상기 폴리 실리콘전극 상에 형성되는 BPSG막 위에 바로 칼라필터 패턴을 형성하는 것을 특징으로 한다.
또한, 상기 BPSG막은 상기 금속 차광막과 상기 폴리 실리콘전극을 더한 두께보다 더 크게 퇴적시키고, CMP(chemical mechanical polishing)법에 의하여 상기 BPSG막을 평탄화시키는 것을 특징으로 한다.
또한, 상기 CMP(chemical mechanical polishing)는 BPSG막의 오목형상이 없어지는 지점까지 진행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 CCD 고체촬상소자 제조방법에 관한 작용 및 바람직한 실시예를 상세하게 설명한다.
도 4는 본 발명에 적용되는 CCD 고체촬상소자 제조방법에 관한 공정 순서도이다.
도 4에 도시된 바와 같이 본 발명인 CCD 고체촬상소자(300)는 N형 반도체 기판(210) 상에 불순물 주입법 등을 사용해서 두께 약 3㎛의 제1 P웰(211)층이 형성된다. 그리고 상기 제1 P웰(211) 상측에 N형 불순물층(PDN)(213)이 형성되고, 상기 N형 불순물층(213) 표면에 P형 불순물층(214)이 형성된다.
상기 P형 불순물층(214)은 포토다이오드의 표면에서 발생하는 전자들이 포토 다이오드 영역으로 유입되는 것을 방지하기 위하여 강한 P+로 형성되어 있다. 그리고 상기 P형 불순물층(214) 하측에 형성된 N형 불순물층(213)은 전자를 축적하기 위해 N형으로 이온주입된다.
상기 N형 반도체 기판(210) 위의 제1 P웰(211) 상에는 상기 N형 불순물층(213)에 소정간격 이격된 별도의 제2 P웰(215)층이 형성된다. 그리고 상기 제2 P웰층(215)의 표면부위에는 BCCD(Buried CCD)층(218)이 형성되어 있다. 상기 BCCD층(218)은 폴리 실리콘전극(241, 243)에 인가되는 전압에 따라 전자를 축적하여 전송한다.
그리고, 상기 N형 불순물층(213)과 상기 제2 P웰층(215) 사이에는, 이들의 상호 연결을 위한 트랜스퍼 게이트(Transfer Gate : TG)(219)와 인접한 셀로 전자가 넘어가는 것을 방지하기 위한 채널스톱영역(CST)(217)이 형성된 구조로 되어 있다.
상기 구조를 형성시킨 후에는 상기 N형 불순물층(213)과 상기 제2 P웰층 (215) 표면에 마련되는 BCCD(218)층을 포함한 상부면에 제1 보호막(221)이 형성된다. 상기 제1 보호막(221)은 SiO2, SiON, SiN 중 하나로 형성되거나, 상기 SiO2, SiON, SiN 중 적어도 두개 이상을 적층시켜 형성되는 것이 바람직하다.
상기 BCCD(218)층 상부의 제1 보호막(221) 상에는 제1 폴리 실리콘전극(243)과 제2 폴리 실리콘전극(241)이 일부 오버랩된 상태로 마련된다. 상기 제1 및 제2 폴리 실리콘전극(241, 243)은 CVD(Chemical Vapor Deposition)법과 에칭에 의하여 형성한다.
이하에서, 상기 제1 폴리 실리콘전극(243)과 상기 제2 폴리 실리콘전극(241)을 형성하는 공정에 대하여 상세하게 설명한다.
먼저, 상기 BCCD층(218) 상부의 제1 보호막 상에 샐리사이드(Salicide) 공정을 통해서 제1 폴리 실리콘전극(243)을 형성한다.
즉, 상기 제1 보호막(221) 상에 폴리 실리콘층(243a)을 CVD(Chemical Vapor Deposition)법 등에 의하여 형성하고, 그 상부면에 얇은 소정의 금속막을 형성한다. 그리고 도 4의 (a)에 도시된 바와 같이, 상기 폴리 실리콘층(243a) 상부면을 소정의 온도로 가열처리하여 금속 실리사이드(Silicide)막(243b)을 형성하고, 도 4의 (b)에 도시된 바와 같이 상기 폴리 실리콘층(243a)을 선택적으로 식각하여 소정 패턴의 제1 폴리 실리콘전극(243)을 형성한다.
상기 폴리 실리콘층(243a) 상부면에 얇게 형성되는 금속막은 코발트(Co), 티탄(Ti), 텅스텐(W) 중 하나로 형성되는 것이 바람직하다. 또한 상기 금속막을 가열처리하여 형성되는 상기 금속 실리사이드막(243b)은 코발트 실리사이드(CoSi2), 티탄 실리사이드(TiSi2), 텅스텐 실리사이드(WSi2) 중 하나인 것이 바람직하다.
즉, 상기 폴리 실리콘층(243a) 상부면에 코발트를 형성하고 가열처리하면 코발트 실리사이드막(243b)이 형성되고, 상기 폴리 실리콘층(243a) 상부면에 티탄을 형성하고 가열처리하면 티탄 실리사이드막(243b)이 형성되며, 상기 폴리 실리콘층(243a) 상부면에 텅스텐을 형성하고 가열처리하면 텅스텐 실리사이드막(243b)이 형성된다.
상기와 같은 공정에 의하여 제1 폴리 실리콘전극(243)이 형성되면, 상기 제1 폴리 실리콘전극(243) 상에 소정 두께의 층간 산화막(243c)을 형성한다. 그리고, 상기 층간 산화막(243c) 상부에 상기 제1 폴리 실리콘전극(243)의 일부와 오버랩되는 제2 폴리 실리콘전극(241)을 형성한다. 상기 제2 폴리 실리콘전극(241)도 샐리사이드(Salicide) 공정에 의하여 형성된다.
즉, 상기 층간 산화막(243c) 상에 폴리 실리콘층(241a)을 CVD(Chemical Vapor Deposition)법 등에 의하여 형성하고, 그 상부면에 얇은 소정의 금속막을 형성한다. 그리고 도 4의 (c)에 도시된 바와 같이, 상기 폴리 실리콘층(241a) 상부면을 소정의 온도로 가열처리하여 금속 실리사이드(Silicide)막(241b)을 형성하고, 도 4의 (d)에 도시된 바와 같이 상기 폴리 실리콘층(241a)을 선택적으로 식각하여 소정 패턴의 제2 폴리 실리콘전극(241)을 형성한다.
상기 폴리 실리콘층(241a) 상부면에 얇게 형성되는 금속막은 코발트(Co), 티탄(Ti), 텅스텐(W) 중 하나로 형성되는 것이 바람직하다. 또한 상기 금속막을 가열처리하여 형성되는 상기 금속 실리사이드막(241b)은 코발트 실리사이드(CoSi2), 티탄 실리사이드(TiSi2), 텅스텐 실리사이드(WSi2) 중 하나인 것이 바람직하다.
즉, 상기 폴리 실리콘층(241a) 상부면에 코발트를 형성하고 가열처리하면 코발트 실리사이드막(241b)이 형성되고, 상기 폴리 실리콘층(241a) 상부면에 티탄을 형성하고 가열처리하면 티탄 실리사이드막(241b)이 형성되며, 상기 폴리 실리콘층(241a) 상부면에 텅스텐을 형성하고 가열처리하면 텅스텐 실리사이드막(241b)이 형성된다.
상기와 같이 제1 및 제2 폴리 실리콘전극(241, 243) 상부면에 금속 실리사이 드막(241b, 243b)을 형성하기 때문에, 저항이 감소하여 전기적 특성이 향상된다. 그리고, 상기 폴리 실리콘층(241a, 243a)에 코발트 등의 금속막을 올려놓고 가열할 때, 상기 코발트 등의 금속막이 폴리 실리콘층(241a, 243a) 내부로 파고 들어가면서 상기 폴리 실리콘층(241a, 243a)의 전체 두께가 감소한다.
상기와 같이 제2 폴리 실리콘전극(241)이 형성되면, 도 4의 (e)에 도시된 바와 같이, 순차적으로 제2 보호막(224), 금속 차광막(227), BPSG막(225), 패시베이션막 및 평탄화막(226)을 형성하고 칼라필터 패턴(230)을 올린다.
상기 제2 폴리 실리콘 전극(241)상부에 형성되는 제2 보호막(224)은 SiO2, SiON, SiN 중 하나로 형성되거나, 상기 SiO2, SiON, SiN 중 적어도 두개 이상을 적층시켜 형성되는 것이 바람직하다.
상기 제2 보호막(224) 상에는 금속 차광막(227)이 형성되는데, 상기 N형 불순물층(213)이 개방될 수 있도록 형성된다.
즉, 상기 금속 차광막(227)은 텅스텐 또는 텅스텐 실리사이드 등을 스퍼터 또는 CVD법을 사용하여 소정 두께만큼 증착시키고, 에칭에 의하여 상기 N형 불순물층(213) 상부쪽을 개방시킴으로써 형성된다.
상기 금속 차광막(227)은 텅스텐(W), 몰리브덴(Mo), 티탄(Ti) 중 하나로 형성하거나, 상기 텅스텐(W), 몰리브덴(Mo), 티탄(Ti) 중에 적어도 두개를 적층하여 형성할 수 있다. 또한, 텅스텐실리사이드(WSi), 몰리브덴실리사이드(MoSi), 티탄실리사이드(TiSi) 중 하나로 형성되거나, 적어도 두개 이상 적층되어 형성될 수도 있다.
상기 N형 불순물층(213)을 개방시킨 금속 차광막(227) 상에는 BPSG막(225)(Boron Phosphorus Silicate Glass)이 형성된다. 상기 BPSG막(225)은 상기 금속 차광막(227)뿐만 아니라 상기 N형 불순물층(213) 상면에 걸쳐 퇴적된다. 상기 BPSG막(225)은 상기 제1 및 제2 폴리 실리콘전극(241, 243)이 형성되는 쪽은 볼록한 형상을 가지고 상기 N형 불순물층(213)이 형성되는 쪽은 오목한 형상을 가진다.
상기 BPSG막(225)이 형성되면, 그 상부에 패시베이션막 및 평탄화막(226)이 형성되고, 상기 평탄화막(226) 상부면에 칼라필터 패턴이 마련된다.
한편, 상기 BPSG막(225)의 상면에 패시베이션막 및 평탄화막(226)을 형성하지 않고, 상기 BPSG막(225)을 적층한 후 평탄화 기술에 의하여 상기 BPSG막(225) 상부면을 평탄화 시킨 다음 칼라필터 패턴(230)을 바로 형성시킬 수 있다.
이 때, 상기 BPSG막(225)의 두께는 반드시 상기 제1 보호막(221)에서부터 상기 금속 차광막(227)까지의 두께보다 더 두껍게 적층되어야 한다. 상기 BPSG막(225)은 적층된 후에 평탄화 기술에 의하여 상부면이 평평하게 제거되므로, 상기 BPSG막(225)의 두께가 상기 제1 보호막(221)에서부터 상기 금속 차광막(227)까지의 두께보다 더 작은 경우에는, 평탄화 과정에서 상기 금속 차광막(227)이 제거될 수 있는 가능성이 있다. 따라서, 상기 BPSG막(225)은 일정 두께 이상으로 적층되어야 한다.
상기 BPSG막(225)의 두께는 대략 1200Å에서 2000Å 사이의 범위로 형성되는 것이 바람직하다. 이 경우, 상기 폴리 실리콘전극(241, 243)의 두께는 800Å에서 1000Å사이의 두께를 가지도록 형성하고, 상기 제2 보호막(224)의 두께는 400Å에 서 800Å 사이의 두께를 가지도록 형성하는 것이 바람직하다.
상기와 같이 소정 두께로 BPSG막(225)이 형성되면 상기 BPSG막(225) 상부면을 CMP(chemical mechanical polishing)법에 의하여 상기 BPSG막(225)을 평탄화시킨다. 그리고, 상기 평탄화된 BPSG막(225) 상부면에 칼라필터 패턴(230)을 형성시킨다.
상기 CMP(chemical mechanical polishing)법에 의한 상기 BPSG막(225) 상부면의 평탄화는 상기 BPSG막(225)의 오목형상이 없어질 때까지 진행한다. 왜냐하면, 상기 BPSG막(225)의 오목형상이 없어질 때, 상기 BPSG막(225) 상부면이 평탄화되기 때문이다.
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 CCD 고체촬상소자 제조방법에 의하면, 샐리사이드 공정에 의하여 제1 및 제2 폴리 실리콘전극이 형성되기 때문에, 그 두께가 소폭 감소하여 후속 공정인 금속 차광막 및 BPSG막 형성시 굴곡이 완만한 BPSG막을 형성할 수 있다. 따라서, 금속 차광막의 에칭이 용이하고, 입사되는 광의 난반사를 감소시켜 광 수집을 정상적으로 할 수 있는 효과가 있다.
또한, 제1 및 제2 폴리 실리콘전극 상부면에 금속 실리사이드막이 형성되기 때문에 저항이 감소함으로써, 전기적 특성이 향상되는 효과가 있다.
Claims (13)
- N형 반도체 기판 상에 형성되는 제1 P웰층, 상기 제1 P웰층 상측에 형성되는 N형 불순물층(PDN), 상기 N형 불순물층 표면에 형성되는 P형 불순물층, 상기 N형 반도체 기판 위의 제1 P웰층 상에 형성되되, 상기 N형 불순물층에 소정간격 이격되어 형성되는 제2 P웰층, 상기 제2 P웰층의 표면부위에 형성되는 BCCD층을 포함하여 이루어진 CCD 고체촬상소자를 제조하는 방법에 있어서,상기 N형 불순물층과 BCCD층 상에 제1 보호막을 형성하는 공정과;상기 BCCD층 상부의 제1 보호막 상에 샐리사이드(Salicide) 공정에 의하여 제1 폴리 실리콘전극을 형성하는 공정과;상기 제1 폴리 실리콘전극 상에 층간 산화막을 형성하고 그 상부에 상기 제1 폴리 실리콘전극의 일부와 오버랩되도록 샐리사이드(Salicide) 공정에 의하여 제2 폴리 실리콘전극을 형성하는 공정과;상기 제2 폴리 실리콘전극 형성 공정 후, 상기 제2 폴리 실리콘전극 상부에 제2 보호막을 형성하고, 상기 제2 보호막 상부에 금속 차광막을 형성하고, 상기 금속 차광막 및 상기 N형 불순물층 상면에 BPSG막을 형성하며, 상기 BPSG막 상부에 순차적으로 패시베이션막 및 평탄화막을 형성시키는 공정을 포함하여 이루어진 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 1에 있어서,상기 제1 보호막 또는 제2 보호막은 SiO2, SiON, SiN 중 하나로 형성되거나 적어도 두개 이상이 적층되어 형성되는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 1에 있어서,상기 금속 차광막은 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 텅스텐실리사이드(WSi), 몰리브덴실리사이드(MoSi), 티탄실리사이드(TiSi) 중 하나로 형성되거나, 적어도 두개 이상 적층되어 형성되는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 1에 있어서, 상기 제1 폴리 실리콘전극을 형성하는 공정은,상기 제1 보호막 상에 폴리 실리콘층을 형성하는 과정과, 상기 폴리 실리콘층 상부면에 소정의 금속막을 형성하는 과정과, 상기 폴리 실리콘층 상부면을 가열처리하여 금속 실리사이드막을 형성하는 과정과, 상기 폴리 실리콘층을 선택적으로 식각하는 과정을 포함하여 이루어진 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 4에 있어서,상기 금속막은 코발트(Co), 티탄(Ti), 텅스텐(W) 중 하나로 형성되는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 4에 있어서,상기 금속 실리사이드막은 코발트 실리사이드(CoSi2), 티탄 실리사이드(TiSi2), 텅스텐 실리사이드(WSi2) 중 하나인 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 1에 있어서, 상기 제2 폴리 실리콘전극을 형성하는 공정은,상기 층간 산화막 상에 폴리 실리콘층을 형성하는 과정과, 상기 폴리 실리콘층 상부면에 소정의 금속막을 형성하는 과정과, 상기 폴리 실리콘층 상부면을 가열처리하여 금속 실리사이드막을 형성하는 과정과, 상기 폴리 실리콘층을 선택적으로 식각하는 과정을 포함하여 이루어진 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 7에 있어서,상기 금속막은 코발트(Co), 티탄(Ti), 텅스텐(W) 중 하나로 형성되는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 7에 있어서,상기 금속 실리사이드막은 코발트 실리사이드(CoSi2), 티탄 실리사이드(TiSi2), 텅스텐 실리사이드(WSi2) 중 하나인 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 1에 있어서,상기 금속 차광막을 형성시키는 단계는, 텅스텐 또는 텅스텐실리사이드를 스퍼터 또는 CVD법을 사용하여 소정 두께만큼 증착시키는 과정과, 에칭에 의하여 상기 N형 불순물층 상부쪽을 개방시키는 과정을 포함하여 이루어진 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 1에 있어서,상기 금속 차광막과 상기 폴리 실리콘전극 상에 형성되는 BPSG막 위에 바로 칼라필터 패턴을 형성하는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 11에 있어서,상기 BPSG막은 상기 금속 차광막과 상기 폴리 실리콘전극을 더한 두께보다 더 크게 퇴적시키고, CMP(chemical mechanical polishing)법에 의하여 상기 BPSG막을 평탄화시키는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
- 청구항 12에 있어서,상기 CMP(chemical mechanical polishing)는 BPSG막의 오목형상이 없어지는 지점까지 진행하는 것을 특징으로 하는 CCD 고체촬상소자 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050006859A KR100697702B1 (ko) | 2005-01-25 | 2005-01-25 | Ｃｃｄ 고체촬상소자 제조방법 |
| PCT/KR2005/000253 WO2006080595A1 (en) | 2005-01-25 | 2005-01-28 | Method for fabricating solid-state image pickup device using charged-coupled devices |
| TW094130932A TW200627659A (en) | 2005-01-25 | 2005-09-08 | Method for fabricating solid-state image pickup device using charged-coupled devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050006859A KR100697702B1 (ko) | 2005-01-25 | 2005-01-25 | Ｃｃｄ 고체촬상소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060086047A KR20060086047A (ko) | 2006-07-31 |
| KR100697702B1 true KR100697702B1 (ko) | 2007-03-20 |
Family
ID=36740597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050006859A KR100697702B1 (ko) | 2005-01-25 | 2005-01-25 | Ｃｃｄ 고체촬상소자 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100697702B1 (ko) |
| TW (1) | TW200627659A (ko) |
| WO (1) | WO2006080595A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230024049A (ko) | 2021-08-11 | 2023-02-20 | 김수미 | 휴대용 간편 파쇄기 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3248225B2 (ja) * | 1992-04-08 | 2002-01-21 | ソニー株式会社 | 固体撮像素子の製造方法 |
| JP2755176B2 (ja) * | 1994-06-30 | 1998-05-20 | 日本電気株式会社 | 固体撮像素子 |
| JP2002319668A (ja) * | 2001-04-24 | 2002-10-31 | Fuji Film Microdevices Co Ltd | 固体撮像装置及びその製造方法 |
| JP2003229553A (ja) * | 2002-02-05 | 2003-08-15 | Sharp Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-01-25 KR KR1020050006859A patent/KR100697702B1/ko not_active IP Right Cessation
- 2005-01-28 WO PCT/KR2005/000253 patent/WO2006080595A1/en active Application Filing
- 2005-09-08 TW TW094130932A patent/TW200627659A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006080595A1 (en) | 2006-08-03 |
| TW200627659A (en) | 2006-08-01 |
| KR20060086047A (ko) | 2006-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI399849B (zh) | 固態成像裝置，製造固態成像裝置之方法，及電子設備 | |
| JP3723124B2 (ja) | 固体撮像装置 | |
| US9111829B2 (en) | Color-optimized image sensor | |
| US6525356B1 (en) | Solid imaging device | |
| JP2002064193A (ja) | 固体撮像装置および製造方法 | |
| JP2001284568A (ja) | 固体撮像装置 | |
| KR20100120875A (ko) | 투과도가 향상된 반사 방지막을 갖는 후면 수광 시모스 이미지 센서 및 그 제조 방법 | |
| US7642117B2 (en) | CMOS image sensor | |
| JP2006013522A (ja) | イメージセンサー及びその製造方法 | |
| US7091463B2 (en) | Solid state image pickup device with polysilicon transfer electrodes | |
| KR101543514B1 (ko) | 이미지 센서 디바이스 및 방법 | |
| KR100697702B1 (ko) | Ｃｃｄ 고체촬상소자 제조방법 | |
| JP3218324B2 (ja) | 固体撮像素子 | |
| KR100640958B1 (ko) | 보호막을 이용한 씨모스 이미지 센서 및 그 제조방법 | |
| KR100697700B1 (ko) | Ｃｃｄ 고체촬상소자 및 그 제조방법 | |
| KR100697701B1 (ko) | Ｃｃｄ 고체촬상소자 및 그 제조방법 | |
| JPH11238866A (ja) | 固体撮像装置 | |
| JP2000286409A (ja) | 固体撮像素子およびその製造方法 | |
| KR20060086050A (ko) | Ｃｃｄ 고체촬상소자 및 그 제조방법 | |
| JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
| JP2009140996A (ja) | 固体撮像素子およびその製造方法 | |
| JP2002373980A (ja) | 固体撮像装置およびその製造方法 | |
| JP2008288504A (ja) | 半導体装置及びその製造方法 | |
| KR20000008283A (ko) | 고체 촬상 소자 및 그 제조방법 | |
| KR100209757B1 (ko) | 고체촬상소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |