KR100219249B1 - 기판평탄화재료 및 이를 사용한 기판의 평탄화방법 - Google Patents

기판평탄화재료 및 이를 사용한 기판의 평탄화방법 Download PDF

Info

Publication number
KR100219249B1
KR100219249B1 KR1019960027971A KR19960027971A KR100219249B1 KR 100219249 B1 KR100219249 B1 KR 100219249B1 KR 1019960027971 A KR1019960027971 A KR 1019960027971A KR 19960027971 A KR19960027971 A KR 19960027971A KR 100219249 B1 KR100219249 B1 KR 100219249B1
Authority
KR
South Korea
Prior art keywords
substrate
polymer
planarization
flattening
film
Prior art date
Application number
KR1019960027971A
Other languages
English (en)
Inventor
요시히로 나까타
순이찌 후꾸야마
미찌꼬 까타야마
조에 야마구찌
히데끼 하라다
요시유끼 오오꾸라
Original Assignee
아끼구사 나오유끼
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시키가이샤 filed Critical 아끼구사 나오유끼
Application granted granted Critical
Publication of KR100219249B1 publication Critical patent/KR100219249B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/14—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Abstract

본 발명은 폭이 수백에 달하는 글로벌단차의 평탄화를 가능하게 하는 새로운 기판 평탄화 재료와 이것을 사용하여 기판을 평탄화하는 방법을 제공한다.
본 발명의 기판평탄화 재료는 다음 일반식
또는
(이들 식의 R1 R6n,m 은 명세서에 설명되어 있음)
으로 표시되고, 중량평균분자량이 500

Description

기판평탄화재료 및 이를 사용한 기판의 평탄화 방법
제1도는 엣치백법을 이용하여 평탄화 한 절연층의 형성이 가능한 본 발명의 방법 중 하나의 양태를 설명하는 도면으로 (a)는 평탄화 피막을 형성한 경우를 나타낸 도면이고, (b)는 엣치백을 행하여 하지절연막을 평탄화한 경우를 나타낸 도면.
제2도는 실시예에서 측정한 글로벌단차를 설명하는 도면.
제3도는 실시예 79에서 얻은 평탄화 피막의 글로벌단차를 나타낸 그래프.
제4도는 실시예 1012에서 얻은 평탄화 피막의 글로벌단차를 나타낸 그래프.
제5도는 실시예 1315에서 얻은 평탄화 피막의 글로벌단차를 나타낸 그래프.
제6도는 실시예 1618에서 얻은 평탄화 피막의 글로벌단차를 나타낸 그래프.
[발명의 목적]
[발명이 속하는 기술분야]
본 발명의 표면에 단차 또는 요철(凹凸)을 갖는 배선기판 및 반도체 소자등을 위한 기판평탄화 재료와, 이 재료를 이용하여 기판을 평탄화하는 방법에 관한 것이다. 본 발명의 평탄화 재료 및 평탄화 방법을 사용함으로써, 수백의 넓은 폭의 배선을 갖는 기판의 평탄화가 가능하고, 다층배선 형성에 있어서 특히 유효하다.
[종래 기술]
최근, 반도체 집적회로의 집적도의 증가 및 소자밀도의 향상에 따라서, 특히 반도체 소자의 다층화로의 요구가 높아지고 있다. 또, 배선의 미세화에 따른 배선용량의 저하를 막기 위해서 배선을 두텁게 할 필요가 있어, 배선에 의한 단차는 점점 더 커지는 경향이 있다. 이 때문에, 미세한 다층배선을 형성하는데에 있어서 레지스트의 포커스마진(focus margin)을 확대할 수 있는 우수한 평탄성을 얻을 수 있는 층간절연막의 형성을 필요로 하고 있다.
이러한 요구에 대해 기판상에 SOG를 스핀코트에 의해 도포하여, 스페이스부를 매립함에 의한 평탄화가 이루어질 수 있었다. 이 방법에서는 비교적 양호한 경우에도 평탄화 가능한 배선폭은 로컬단차 영역인 10정도가 한도로서 더 폭이 넓은 배선의 평탄화는 불가능하다.
한편, 글로벌단차의 영역인 수십이상 폭의 배선패턴의 평탄화 방법으로서 최근 에칭액을 사용하면서 기계적으로 연마하는 CMP(Chemical Mechanical Polishing)의 검토가 행해지고 있다. 그러나, CMP에서는 에칭액으로서 KOH 등의 알칼리용액이 필요한 점과, 폭이 넓은 배선에 있어서 충분한 평탄성을 유지하기 위해서는 연마속도를 느리게 할 필요가 있는 점등때문에 이 방법으로는 배선에 손상을 줄 우려가 있고 또한 생산성이 낮다는 문제점이 있다.
이것에 대해서 배선상에 화학기상 성장(CVD)법 등으로 두텁게 형성한 절연막 위에, 가열되면 리플로하는 평탄화 재료를 도포하여 평탄화한 막을 형성 후, 엣치백 프로세스에 의해 이 평탄화막과, 그 아래의 절연막의 일부를 제거하여 절연막의 평탄화를 하는 방법이 행해지고 있다. 이 수법에 있어서는 평탄화 재료의 리플로성이 충분하지 않기 때문에, 수십폭의 배선패턴정도 밖에 평탄화할 수 없다.
[발명이 이루고자 하는 기술적과제]
본 발명의 목적은 이들의 종래 기술에서 나타난 문제점을 해결하는 것 즉, 예를 들어 다층배선에 있어서의 전원배선과 같이 폭이 수백에 이르는 글로벌단차의 평탄화를 가능하게 하는 새로운 기판평탄화 재료를 제공하고 이것을 이용하여 이와 같은 글로벌단차의 평탄화를 실현하기 위한 방법을 제공하는 데에 있다.
[과제를 해결하기 위한 수단]
본 발명의 기판평탄화 재료는 다음 일반식(I)
(이 식의 치환기 R1 R4는 탄소수 13의 알킬기 또는 탄소수 2 또는 3의 알킬렌기이고, 이들 R1 R4은 동일 또는 서로 다르더라도 좋고, n은 정의 정수이다)로 표시되고 중량평균분자량이 50050,000의 중합체인 것을 특징으로 하는 재료이다.이 일반식으로부터 명백한 바와 같이, 본 발명의 재료는 그 분자 골격에 실페닐렌 결합(silphenylene bond)을 포함하는 직쇄상 실록산계 중합체 재료이다.
또 하나의 측면에 있어서, 본 발명의 기판평탄화 재료는 다음 일반식(2)
(이 식의 치환기 R1 R4는 탄소수 13의 알킬기 또는 탄소수 2 또는 3의 알킬렌기이고, 이들 R1 R4은 동일 또는 서로 다르더라도 좋고, 치환기 R5와 R6은 탄소수 13의 알킬기 또는 탄소수 2 또는 3이 알킬렌기이고, R5와 R6는 동일 또는 서로 다르더라고 좋고,m 및 n은 정의 정수이고, m과 n의 비는 n=1에 대하여 n<2 이다)로 표시되고, 중량평균분자량이 50050,000의 중합체인 것을 특징으로 하는 재료이다. 이 일반식으로부터 명백한 바와 같이, 본 발명의 이 평탄화 재료는 상기한 일반식(1)로 표시되는 실록산계 중합체를 유기실록산과 공중합시킨 직쇄상 중합체재료이고, 또 그 분자골격에 실페닐렌 결합을 포함한다.
본 발명의 기판의 평탄화 방법은 기판의 요철표면에 본 발명의 평탄화 재료를 도포하는 공정과, 이것을 가열하여 리플로시킴으로서 기판표면을 평탄화하는 공정을 포함하는 방법이다.
또 하나의 측면에 있어서, 이 방법은 기판상에 요철상으로 형성된 절연막면에 본 발명의 평탄화 재료를 도포하는 공정과, 이것을 가열하여 리플로시킴으로서 평탄화 피막을 형성하는 공정과, 엣치백법에 의해 이 평탄화 피막과, 그 아래의 절연막의 일부를 제거하여 절연막을 평탄화하는 공정을 포함할 수 있다.
본 발명에 있어서, 「기판」이라함은, 예를 들어 배선층같은 또는 배선층상에 더 절연층을 형성한 표면에 단차 또는 요철구조를 갖고, 그 표면을 평탄화하기 위한 처리를 행하는 모든 기판을 포함한다. 이러한 기판의 전형적인 예는 프린트기판으로 대표되는 다층배선 기판이고, 또는 다층구조를 갖는 반도체 소자등이다.
[발명의 실시 형태]
본 발명의 평탄화 재료는 상기한 바와 같이, 분자골격에 실페닐렌 결합을 포함하는 직쇄상실 록산계 중합체, 또는 분자골격에 실페닐렌 결합을 포함하는 실록산계 중합체를 유기 실록산과 공중합시킨 직쇄상 중합체이다.
이들 중합체의 중량평균분자량이 50050,000 범위인 것이 바람직하다. 분자량이 500미만에서는 평탄화 재료를 기판상에 도포한 후에 리플로시키기 위한 가열 단계에서, 그것이 증발하거나 또는 열분해 한다던지 하기 때문에 목적으로 하는 평탄화 막을 형성할 수 없다. 분자량이 50,000을 넘으면, 재료의 용융점도가 높게 되어, 리플로 특성이 나쁘게 되어, 목적으로 하는 폭이 넓은 단차의 평탄화가 의도한 바와 같이 행할 수 없게 된다. 중량평균분자량의 더 바람직한 범위는 1,00020.000이다.
본 발명의 중합체가 상기한 일반식(1)로 표시되는 직쇄상 실록산계 중합체 재료인 경우, 치환기 R1 R4는 탄소수 13의 알킬기 또는 탄소수 2 또는 3의 알킬렌기이고, 이들 R1 R4는 동일 또는 서로 다르더라도 좋다. 이들 치환기의 탄소수가 4이상이 되면, 분자 끼리 얽힘이 발생하고, 용융점도가 상승하여, 리플로 특성의 저하를 초래하기 때문에, 수백에 이르는 폭이 넓은 단차의 평탄화에는 알맞지 않게 된다. 일반적(1)로 표시되는 직쇄상 실록산계 중합체의 대표적인 예로는 폴리테트라메틸 실페닐렌실록산, 폴리테트라에틸 실페닐렌실록산, 폴리테트라비닐실 페닐렌실록산 등을 들수 있다.
본 발명의 중합체가 상기한 일반식(2)로 나타낸 공중합체의 경우, 치환기 R1 R4는 일반식(1)의 중합체에 대해서 설명한 것과 같다. 치환기 R5와 R6은 역시 탄소수 13의 알킬기 또는 탄소수 2 또는 3의 알킬렌기이고, R5와 R6는 동일 또는 서로 다르더라고 좋다. 치환기 R5및 R6의 탄소수가 3이하로 한정되는 것은 R1 R4에서와 같은 이유이다. 또 이 공중합체의 경우에는 일반식(2)에 있어서의 m과 n의 비는 n=1에 대하여 m<2 이다. n=1에 대해서 m≥2로 하면, 분자간이 서로 얽여 리플로 특성이 저하된다. 그 때문에 수백에 이르는 폭이 넓은 단차의 평탄화가 불가능하게 된다. 일반식(2)의 공중합체의 대표적인 예로는 폴리테트라메틸 실페닐렌실록산/디비닐실록산 공중합체, 폴리테트라메틸 실페닐렌실록산/디메틸실록산 공중합체,폴리테트라메틸 실페닐렌실록산/디알릴실록산 공중합체 등을 들 수 있다.
본 발명의 중합체 재료는 적당한 출발 물질로부터, 통상의 유기합성의 수법을 이용하여 용이하게 제조할 수 있다. 이 때문에, 이들의 제법을 여기서 자세히 설명할 필요는 없다. 또, 본 발명의 중합체 재료의 전형적인 합성예 중 몇가지는 하기 실시예에서 설명된다.
실페닐렌 결합을 갖는 이들의 중합체 재료는 높은 결정성을 갖고, 용융시의 점도가 대단히 낮은 특징이 있다. 이 때문에 기판에 도포후의 가열에 의한 리플로성이 양호하고 폭이 수백에 이르는 글로벌단차라도 용이하게 평탄화할 수 있다.
한편, 결정성이 높은 중합체 재료를 리플루 후에 그대로 냉각시키면, 다시 결정화하여, 형성한 막의 표면에 미세한 요철이 발생하여 평탄화막으로서의 역할이 감소하여 없어지게 된다. 이것을 회피하기 위해서 본 발명에서는 상기한 일반식에 있어서의 치환기중 적어도 일부로서 알케닐기를 채용하는 것이 바람직하다. 알케닐기를 갖는 중합체 재료는 리플로시키기 위하여 200300에서 용융시킬 때에 가교시킬 수 있기 때문에, 상온에서 냉각하더라도 재결정화하는 것을 방지할 수 있다. 또 본 발명의 평탄화 재료의 중합체가 알케닐기를 포함하지 않고, 알킬기만인 경우에도, 가열시에 자외선을 조사함으로써 가교시키는 것이 가능하고, 이것에 의하여 냉각시의 재결정화를 방지할 수 있다.
본 발명의 기판평탄화 재료를 사용하면, 폭이 넓은 글로벌단차라도 용이하게 평탄화할 수 있지만, 이 재료로부터 형성된 평탄화 피막은 우수한 내열성을 기대할 수는 없다. 따라서, 이 재료로부터 형성된 피막을 높은 내열성이 요구되는 용도에 사용하는 것은 피해야 한다. 일반적으로는 본 발명의 재료로 형성한 평탄화 피막은 350이하의 온도에서 사용하는 것이 바람직하다. 이보다 높은 온도에서의 사용이 예상되는 경우에는 엣치백 같은 적당한 방법으로 평탄화 피막을 제거하는 동시에 하지를 평탄화하도록 하면 좋다. 이러한 방법은 하기에서 보다 구체적으로 설명한다.
본 발명의 평탄화용 중합체 재료는 분자골격에 실페닐렌 결합을 갖는 점에서, 예를 들어 특공평6-36099호 공보에 기재된 바와 같은 중합체 재료에 유사하다. 그러나, 상기 공보에 기재된 중합체 재료는 레지스트 재료로서 사용하는 것이고, 유기용제에서의 현상시의 팽윤을 억제할 목적으로 실페닐렌 결합을 포함하는 분자구조가 채용되고 있다. 즉, 실페닐렌 결합을 구성하고 있는 규소원자(벤젠환에 결합하고 있는 규소원자)가 산소원자를 거쳐서 가교한 구조, 환원하면, 실페닐렌 실록산의 핵과 이 실페닐렌핵을 둘러싼 트리유기시릴기로 된 삼차원의 구상구조가 채용되어 있고, 이것에 의해서 유기용제 현상액에 의한 팽윤에 대한 내성을 실현하고 있다. 이것에 대하여, 본 발명의 중합체 재료는 가열에 의한 리플로에 의해서 기판표면을 평탄화하는데 사용하는 것을 목적으로 하고 있고, 이 때문에, 상기 공보기재의 중합체 재료와 같은 삼차원구조를 피하고, 직쇄상의 구조를 채용하고 있다. 이 점에서, 본 발명의 평탄화용 중합체 재료는 실페닐렌 결합을 갖는 지금까지의 레지스트 재료와는 전혀 다른 재료로 되어 있다. 또, 본 발명의 평탄화 재료는 리플로시의 가열에 의하여 가교시킬 수 있으나 이 가교에 의해서 가능한 결합은 탄소-탄소(C-C)결합이다. 이와는 대조적으로, 특공평6-36099호 공보등에 기재된 재료는 레지스트 재료로서 기판에 도포할 때에 이미 삼차원가교 구조를 갖고 있고, 더구나 그 가교결합은 산소를 거친 탄소-산소-탄소(C-O-C)결합이다.
본 발명의 평탄화 방법은 기판의 요철표면에 본 발명의 평탄화 재료를 도포하는 공정과, 이것을 가열하여 리플로시킴으로서 기판표면을 평탄화하는 공정을 포함하고 있다. 일반적으로, 평탄화 재료는 적당한 유기용제 용액으로서 기판에 도포할 수 있다. 사용하는 유기용제는 평탄화 재료와 반응하지 않고, 도포후에 용이하게 증발시킬 수 있는 한 어떠한 것이라도 좋다. 대표적인 용제의 예를 들면, 키실렌, 메틸이소부틸케톤, 톨루엔등을 들 수 있다. 용제에 용해한 평탄화 재료의 도포는 스핀코트법으로 하는 것이 바람직하다.
평탄화 재료를 리플로시키기 위한 가열의 조건은 사용하는 평탄화 재료의 종류, 유기용제의 종류, 피처리 기판의 내열성등을 고려하여, 적당하게 선택할 수 있다. 그러나 일반적으로는 200350의 온도로 310분간 가열하는 것이 적당할 것이다.
본 발명의 방법에서는 기판상에 요철상으로 형성된 절연막면에 본 발명의 평탄화 재료를 도포하고, 이것을 가열하여 리플로시킴으로서 평탄화 피막을 형성하고, 엣치백법에 의해 이 평탄화 피막와 그 아래의 절연막의 일부를 제거하여, 해당 절연막을 평탄화할 수 있다. 이 경우에도, 평탄화 재료의 도포와 가열에 의한 리플로는 상기한 바와 같이 행할 수 있다. 또 엣치백법에 의한 절연막의 평탄화 자체는 이미 알려져 있는 기술이지만, 다음에 이것을 간단히 설명한다.
엣치백법을 병용하는 때에는 제1(a)도에 나타낸 바와 같이 배선(11)상에 절연막(12)을 배선단차 이상의 막두께로 형성한 피처리기판(10)위에 본 발명의 평탄화 재료의 용액을 스핀코트하고 가열에 의해 용제를 증발시키는 동시에 평탄화 재료를 리플로시키고, 동도면에 나타낸 바와 같이 평탄화 피막(13)을 성막하여, 배선층의 단차를 평탄화 재료로 평탄화한다. 다음에, 평탄화 재료가 남지 않도록, 건조분위기에서 전면 엣치백를 행하여, 제1(b)도에 나타낸 바와 같이 평탄화한 절연층(12')을 형성한다. 이와 같이 알칼리용액 등의 에칭액을 사용하지 않으므로 배선을 손상하지 않고 절연막의 평탄화가 가능하게 된다.
절연막으로서는 실란을 기초로 한 플라즈마 CVD막, 테트라에틸올쏘실리케이트(tetraethylorthosilicate)(TEOS)를 기초로 한 플라즈마 TEOS-CVD막, 오존 TEOS 막등의 SiO2막이나 스핀코트법에 의해 형성한 SOG막, 또는 CVD막과 SOG막을 조합한 것을 들 수 있다. 또 평탄화 피막의 엣치백은 불소플라즈마에 의해 가능하지만, 절연막과의 에칭레이트 선택비 및 에칭속도의 향상을 목적으로 산소를 도입하더라도 지장이 없다.
이와 같이, 엣치백법을 병용하는 하지 절연막의 평탄화는 평탄화 재료 및 절연막의 종류에 따른 조건을 사용하여 이미 알려져 있는 방식으로 용이하게 실시할 수 있다.
본 발명은 또 상기한 본 발명의 방법으로 형성된 평탄화층을 갖는 것을 특징으로 하는 다층배선 기판 및 반도체 소자를 제공한다.
[실시예]
이하에 본 발명의 실시예를 설명했으나 본 발명은 이들 실시예에 한정되는 것은 아니다.
이하의 실시예에 있어서의 평탄성의 평가는 높이(하지와의 단차)가 1이고, 크기가 10×10로부터 8,000×8,000까지의 알루미늄 배선패턴을 형성한 실리콘제의 평탄화 평가용 기판을 사용하여 행했다. 또 이들의 예에 있어서의 글로벌단차는 제2도에 나타낸 바와 같이, 기판(20)의 필드부(알루미늄 패턴이 형성되어 있지 않은 영역)에 알루미늄 배선(21)의 높이와 같은1의 평탄화 피막(22)을 형성하도록 평탄화 재료를 성막할 때의 배선패턴상에 형성한 평탄화 피막의 막두께(T)로 했다. 또, 평탄화 피막의 두께는 표면조도계로 측정했다.
[실시예 1]
(합성예)
1 리터의 플라스크에 1,4-비스(테트라메틸클로로시릴)벤젠 52,66g(0.2몰)을 충전하고, 실온에서 메틸이소부틸케톤 200㎖에 용해시켰다. 다음에, 순수 3.6g(0.2몰)을 실온에서 적하하고, 118에서 1시간 가열했다. 이 반응용액을 분액 깔대기를 사용하여 5회 물로 세정한 후, 로터리증발기로 농축을 행했다. 다음에, 이 농축용액을 아세토니트릴을 1리터 충전한 비이커에 교반하면서 적하 하여, 재침전을 행하고 나서, 침전물을 여과에 의해 회수하고 벤젠에 용해시켜 동결건조에 의해 중합체를 회수했다. 얻은 중합체는 IR 분석으로 폴리테트라메틸 실페닐렌 실록산인 것을 확인할 수 있었다. 또 GPC로 스틸렌환산의 중량평균분자량은 약 5,000, 다분산도는 1.46이었다.
[실시예 2]
(합성예)
1 리터의 플라스크에 1,4-비스(테트라메틸클로로시릴)벤젠 52,66g(0.2몰)을 충전하고 실온에서 메틸이소부틸케톤 200㎖에 용해시켰다. 다음에, 순수 3.6g(0.2몰)을 실온에서 적하하고, 118에서 3시간 가열했다. 이 반응용액을 분액 깔대기를 사용하여 5회 물로 세정한 후, 로터리증발기로 농축을 행했다. 다음에, 이 농축용액을 아세토니트릴을 1리터 충전한 비이커에 교반하면서 적하하여, 재침전을 행한후 침전물을 여과에 의해 회수하고, 벤젠에 용해시켜 동결건조에 의해 중합체를 회수했다. 얻은 중합체는 IR 분석으로 폴리테트라메틸 실페닐렌인 것을 확인할 수 있었다. 또 GPC로 폴리스틸렌환산의 중량평균분자량은 약 10,000, 다분산도는 1.32였다.
[실시예 3]
(합성예)
1 리터의 플라스크에 1,4-비스(테트라메틸클로로시릴)벤젠 52,66g(0.2몰)을 충전하고, 실온에서 메틸이소부틸케톤 200㎖에 용해시켰다. 다음에, 순수 3.6g(0.2몰)을 실온에서 적하하고, 118에서 7시간 가열했다. 이 반응용액을 분액 깔대기를 사용하여 5회 물로 세정후 로터리증발기로 농축을 행했다. 다음에, 이 농축용액을 아세토니트릴을 1리터 충전한 비이커에 교반하면서 적하 첨가하여, 재침전을 행한후 침전물을 여과에 의해 회수하고, 벤젠에 용해시켜 동결건조에 의해 폴리머를 회수했다. 얻은 중합체는 IR 분석으로 폴리테트라메틸 실페닐렌 실록산인 것을 확인할 수 있었다. 또 GPC로 폴리스틸렌환산의 중량평균분자량은 약 20,000, 다분산도는 1.41이었다.
[실시예 4]
(합성예)
1 리터의 플라스크에 1,4-비스(테트라메틸클로로시릴)벤젠 52,66g(0.2몰)을 충전하고 실온에서 메틸이소부틸케톤 200㎖에 용해시켰다. 다음에, 순수 3.6g(0.2몰)을 실온에서 적하첨가하고, 이어서 디비닐디클로로실란 30.26g(0.2몰)을 적하하고 118에서 2시간 가열했다. 이 반응용액을 분액 깔대기를 사용하여 5회 물로 세정하고 나서, 로터리증발기로 농축을 행했다. 다음에, 이 농축용액을 아세토니트릴을 1리터 충전한 비이커에 교반하면서 적하첨가하여 재침전을 행한후 침전물을 여과에 의해 회수하고 벤젠에 용해시켜, 동결건조에 의해 중합체를 회수했다. 얻은 중합체는 IR 분석으로 폴리테트라메틸 실페닐렌 실록산/디비닐실록산공중합체(공중합비1:1)인 것을 확인할 수 있었다. 또 GPC로 폴리스틸렌환산의 중량평균분자량은 약 5,000, 다분산도는 1.33이었다.
[실시예 5]
(합성예)
1 리터의 플라스크에 1,4-비스(테트라메틸클로로시릴)벤젠 52,66g(0.2몰)을 충전하고 실온에서 메틸이소부틸케톤 200㎖에 용해시켰다. 다음에, 순수 3.6g(0.2몰)을 실온에서 적하하고, 이어서 디비닐디클로로실란 30.26g(0.2몰)을 적하하고, 118에서 6시간 가열했다. 이 반응용액을 분액 깔대기를 사용하여 5회 물로 세정하고 나서, 로터리증발기로 농축을 행했다. 다음에, 이 농축용액을 아세토니트릴을 1리터 충전한 비이커에 교반하면서 적하첨가하여 재침전을 행한후 침전물을 여과에 의해 회수하고, 벤젠에 용해시켜 동결건조에 의해 중합체를 회수했다. 얻은 중합체는 IR 분석으로 폴리테트라메틸 실페닐렌 실록산/디비닐실록산공중합체(공중합비1:1)인 것을 확인할 수 있었다. 또 GPC로 폴리스틸렌환산의 중량평균분자량은 약 10,000, 다분산도는 1.36이었다.
[실시예 6]
(합성예)
1 리터 플라스크에 1,4-비스(테트라메틸클로로시릴)벤젠 52,66g(0.2몰)을 충전하고, 실온에서 메틸이소부틸케톤 200㎖에 용해시켰다. 다음에, 순수 3.6g(0.2몰)을 실온에서 적하하고, 이어서 디비닐디클로로실란 30.26g (0.2몰)을 적하하고, 118에서 10시간 가열했다. 이 반응용액을 분액 깔대기를 사용하여 5회 물로 세정한후 로터리 증발기로 농축을 행했다. 다음에, 이 농축용액을 아세토니트릴을 1리터 충전한 비이커에 교반하면서 적하첨가하여 재침전을 행한후 침전물을 여과에 의해 회수하고, 벤젠에 용해시켜 동결건조에 의해서 중합체를 회수했다. 얻은 중합체는 IR 분석으로 폴리테트라메틸 실페닐렌 실록산/디비닐실록산공중합체(공중합비1:1)인 것을 확인할 수 있었다. 또 GPC로 폴리스틸렌환산 중량평균분자량은 약 20,000, 다분산도는 1.36이었다.
[실시예 7]
실시예 1에서 제조한 중량평균분자량 약 5,000, 다분산도 1.46의 폴리테트라메틸실페닐렌 실록산의 30중량키실렌용액을 평탄성평가용 기판에 스핀코트법으로 도포했다. 다음에 250에서 3분간의 열처리를 행하여 중합체를 리플로시키고 나서, 계속해서 250에서 자외선램프로부터 자외선 광을 10분간 조사하여 중합체를 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제3도에 나타났다.
[실시예 8]
실시예 2에서 제조한 중량평균분자량 약 10,000, 다분산도 1.32의 폴리테트라메틸실페닐렌 실록산 30중량키실렌용액을 평탄성평가용 기판에 스핀코트법으로 도포했다. 다음에 250에서 3분간 열처리를 행하여, 중합체를 리플로시키고 나서, 계속해서 250에서 자외선램프로부터 자외선 광을 10분간 조사하여 중합체를 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제3도에 나타났다.
[실시예 9]
실시예 3에서 제조한 중량평균분자량 약 20,000, 다분산도 1.41의 폴리테트라메틸실페닐렌 실록산의 30중량키실렌용액을 평탄성평가용 기판에 스핀코트법에 의해 도포했다. 다음에 250에서 3분간의 열처리를 행하여 중합체를 리플로시키고 나서, 계속해서 250에서 자외선램프로부터 자외선 광을 10분간 조사하여 중합체를 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제3도에 나타났다.
[실시예 10]
실시예 4에서 제조한 중량평균분자량 약 5,000, 다분산도 1.33의 폴리테트라메틸실페닐렌 실록산/디비닐실록산 공중합체의 30중량키실렌용액을 평탄성평가용 기판에 스핀코트법으로 도포했다. 다음에, 250에서 3분간의 열처리를 행하여 중합체를 리플로시키는 동시에 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제4도에 나타났다.
[실시예 11]
실시예 5에서 제조한 중량평균분자량 약 10,000, 다분산도 1.36의 폴리테트라메틸실페닐렌 실록산/디비닐실록산 공중합체의 30중량키실렌용액을 평탄성평가용 기판에 스핀코트법으로 도포했다. 이어서, 250에서 3분간의 열처리를 행하여 중합체를 리플로시키는 동시에 가교시켰다. +이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제4도에 나타났다.
[실시예 12]
실시예 6에서 제조한 중량평균분자량 약 20,000, 다분산도 1.36의 폴리테트라메틸실페닐렌 실록산/디비닐실록산 공중합체의 30중량키실렌용액을 평탄성평가용 기판에 스핀코트법으로 도포했다. 이어서, 250에서 3분간의 열처리를 행하여 중합체를 리플로시키는 동시에 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제4도에 나타냈다.
[비교예]
리플로성의 우수한 평탄화 재료인 Acc Flow(얼라이드 시그널사제)를 평탄성 평가용 기판에 스핀코트법으로 도포한 후, 250에서 3분간의 열처리를 행했다. 얻은 평탄화 피막의 대해서의 글로벌단차를 제3도와 제4도의 양쪽에 나타났다.
제3도와 제4도로부터 명백한 바와 같이 본 발명의 평탄화 재료를 사용하면, 종래 기술에 의한 평탄화 재료를 사용한 경우와 비교하여 현격히 넓은 수백에 이르는 배선폭의 글로벌단차를 용이하게 평탄화할 수 있다.
[실시예 13]
유기 SOG(OCD Type-7, 도쿄오카사제)를 사용하여 스핀코트법에 의해서 평탄성 평가용 기판에 1의 SOG 절연막을 형성했다. 이 절연막 위에 실시예 1에서 얻은 폴리테트라메틸실페닐렌 실록산 30중량키실렌용액을 도포하고, 250에서 3분간 열처리를 행하여 중합체를 리플로시키고 계속해서 250에서 자외선 램프로부터 자외선광을 10분간 조사하여 중합체를 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제5도에 나타냈다.
[실시예 14]
유기 SOG(OCD Type-7, 도쿄오카사제)를 사용하여 스핀코트법에 의해서 평탄성 평가용 기판에 1의 SOG 절연막을 형성했다. 이 막 위에 실시예 2에서 얻은 폴리테트라메틸실페닐렌 실록산 30중량키실렌용액을 도포하고, 250에서 3분간 열처리를 행하여 중합체를 리플로시키고 계속해서 250에서 자외선 램프로부터 자외선광을 10분간 조사하여 중합체를 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제5도에 나타냈다.
[실시예 15]
유기 SOG(OCD Type-7, 도쿄오카사제)를 사용하여 스핀코트법에 의해서 평탄성 평가용 기판에 1의 SOG 절연막을 형성했다. 이 막 위에 실시예 3에서 얻은 폴리테트라메틸실페닐렌 실록산 30중량키실렌용액을 도포하고, 250에서 3분간 열처리를 행하여 중합체를 리플로시키고 나서, 계속해서 250에서 자외선 램프로부터 자외선광을 10분간 조사하여 중합체를 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제5도에 나타냈다.
[실시예 16]
유기 SOG(OCD Type-7, 도쿄오카사제)를 사용하여 스핀코트법에 의해서 평탄성 평가용 기판에 1의 SOG 절연막을 형성했다. 이 절연막 위에 실시예 4에서 얻은 폴리테트라메틸실페닐렌 실록산/디비닐실록산 공중합체의 30중량키실렌용액을 도포하고, 250에서 3분간 열처리를 행하여 중합체를 리플로시키는 동시에 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제6도에 나타냈다.
[실시예 17]
유기 SOG(OCD Type-7, 도쿄오카사제)를 사용하여 스핀코트법에 의해서 평탄성 평가용 기판에 1의 SOG 절연막을 형성했다. 이 절연막 위에 실시예 5에서 얻은 폴리테트라메틸실페닐렌 실록산/디비닐실록산 공중합체의 30중량키실렌용액을 도포하고 250에서 3분간 열처리를 행하여 중합체를 리플로시키는 동시에 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제6도에 나타냈다.
[실시예 18]
유기 SOG(OCD Type-7, 도쿄오카사제)를 사용하여 스핀코트법에 의해서 평탄성 평가용 기판에 1의 SOG 절연막을 형성했다. 이 막 위에 실시예 6에서 얻은 폴리테트라메틸실페닐렌 실록산/디비닐실록산 공중합체의 30중량키실렌용액을 도포하고 250에서 3분간 열처리를 행하여 중합체를 리플로시키는 동시에 가교시켰다. 이렇게 해서 얻은 평탄화 피막의 글로벌단차를 제6도에 나타냈다.
제5도 및 제6도로부터 본 발명에 따라서 SOG 절연막상에 평탄화 피막을 형성한 경우에도, 수백에 이르는 배선폭의 글로벌단차를 용이하게 평탄화할 수 있음이 분명하다. 이와 같이, 본 발명에 의하면, 폭이 넓은 단차가 있는 절연막 상에도 평탄성이 양호한 막을 용이하게 형성할 수 있고 이러한 양호한 평탄화 피막을 엣치백하면, 하지의 절연막을 용이하게 평탄화할 수 있다.
[발명의 효과]
이상 설명한 바와 같이, 본 발명에 의하면, 폭이 수백에 이르는 배선패턴의 평탄화가 가능하다. 그리고 이것으로부터, 다층배선의 형성에 있어서 레지스트의 포커스마진 확대에 의한 미세배선패턴의 형성이 가능하게 되어, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또 본 발명에 의하면, 알칼리용액과 같은 에칭액을 사용하지 않고 평탄화할 수 있기 때문에, 배선의 손상 방지하고, 생산성의 향상을 가능하게 한다.

Claims (9)

  1. 다음 일반식,
    (이 식의 치환기 R1 R4는 탄소수 13의 알킬기 또는 탄소수 2 또는 3의 알킬렌기이고, 이들 R1 R4은 동일 또는 서로 다르더라도 좋고, n은 정의 정수이다)로 표시되고, 중량평균분자량이 50050,000의 중합체인 것을 특징으로 하는 기판평탄화 재료.
  2. 다음 일반식,
    (이 식의 치환기 R1 R4는 탄소수 13의 알킬기 또는 탄소수 2 또는 3의 알킬렌기이고, 이들 R1 R4은 동일 또는 서로 다르더라도 좋고, 치환기 R5와 R6은 탄소수 13의 알킬기 또는 탄소수 2 또는 3이 알킬렌기이고, R5와 R6는 동일 또는 서로 다르더라고 좋고,m 및 n은 정의 정수이고, m과 n의 비는 n=1에 대하여 m<2 이다)로 표시되고, 중량평균분자량이 50050,000의 중합체 재료인 것을 특징으로 하는 기판평탄화 재료.
  3. 기판의 요철 표면에 제1항 또는 제2항 기재의 평탄화 재료를 도포하는 공정과, 이것을 가열하여 리플로시킴으로서 기판 표면을 평탄화하는 공정을 포함하는 것이 특징인 기판의 평탄화 방법.
  4. 기판상에 요철상으로 형성된 절연막면에 제1항 또는 제2항 기재의 평탄화 재료를 도포하는 공정과, 이것을 가열하여 리플로시킴으로서 평탄화 피막을 형성하는 공정과, 엣치백법에 의해서 이 평탄화 피막과 그 아래의 절연막의 일부를 제거하여 상기 절연막을 평탄화하는 공정을 포함하는 것이 특징인 기판의 평탄화 방법.
  5. 제4항에 있어서, 상기 절연막을 스핀코트법에 의해서 형성하는 것을 더 포함하는 것이 특징인 기판의 평탄화 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 평탄화 재료의 중합체의 치환기 중 적어도 일부가 알케닐기인 것이 특징인 기판의 평탄화 방법.
  7. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 평탄화 재료의 중합체중 모든 치환기가 알킬기이고, 상기 가열시에 자외선 조사를 행하는 것이 특징인 기판의 평탄화 방법.
  8. 제3항 내지 제7항 중 어느한 항 기재의 방법에 의해서 평탄화된 층을 갖는 것을 특징으로 하는 기판.
  9. 제8항에 있어서, 기판이 다층배선 기판 또는 반도체 소자인 것을 특징으로 하는 기판.
KR1019960027971A 1995-08-17 1996-07-11 기판평탄화재료 및 이를 사용한 기판의 평탄화방법 KR100219249B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20970995A JP3476283B2 (ja) 1995-08-17 1995-08-17 基板平坦化材料及びこれを用いた基板の平坦化方法
JP95-209709 1995-08-17

Publications (1)

Publication Number Publication Date
KR100219249B1 true KR100219249B1 (ko) 1999-10-01

Family

ID=16577350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027971A KR100219249B1 (ko) 1995-08-17 1996-07-11 기판평탄화재료 및 이를 사용한 기판의 평탄화방법

Country Status (3)

Country Link
US (1) US5976703A (ko)
JP (1) JP3476283B2 (ko)
KR (1) KR100219249B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121395A (ko) * 2012-03-29 2019-10-25 캄브리오스 필름 솔루션스 코포레이션 계층화된 구조들에서의 전기 접촉들

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972477B2 (ja) * 1997-08-28 2007-09-05 凸版印刷株式会社 電子機器部品およびそれに用いる耐熱性低誘電率化合物
US6072016A (en) * 1997-12-29 2000-06-06 Dow Corning Toray Silicone Co., Ltd. Silphenylene polymer and composition containing same
US6461717B1 (en) 2000-04-24 2002-10-08 Shipley Company, L.L.C. Aperture fill
US6451954B1 (en) * 2000-07-27 2002-09-17 General Electric Company Copolymer sealant compositions and method for making
CN101627463B (zh) * 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法
JP4850770B2 (ja) * 2007-04-04 2012-01-11 旭化成イーマテリアルズ株式会社 感光性樹脂組成物
JP5376510B2 (ja) * 2009-04-23 2013-12-25 国立大学法人群馬大学 ポリテトラメチル−ｐ−シルフェニレンシロキサンの延伸フィルムの製造法
JP5636144B2 (ja) 2012-01-18 2014-12-03 株式会社ノリタケカンパニーリミテド ビトリファイド超砥粒砥石
WO2013120581A1 (en) 2012-02-15 2013-08-22 Merck Patent Gmbh Planarization layer for organic electronic devices
JP6020991B2 (ja) * 2012-06-28 2016-11-02 国立研究開発法人理化学研究所 微細パターン形成方法、現像液
US10115599B2 (en) * 2012-09-28 2018-10-30 The Board Of Trustees Of The University Of Illinois Spectrally and temporally engineered processing using photoelectrochemistry
US9534089B2 (en) * 2014-07-11 2017-01-03 The Boeing Company Temperature-resistant silicone resins
JP6493268B2 (ja) * 2016-03-25 2019-04-03 信越化学工業株式会社 主鎖にアリーレン基を有するオルガノポリシロキサンの製造方法
US10858518B2 (en) 2016-12-19 2020-12-08 Shin-Etsu Chemical Co., Ltd. Arylene group-containing organopolysiloxane and curable organopolysiloxane composition using same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2445794A (en) * 1945-06-11 1948-07-27 Gen Electric Methyl silicone elastomers containing si-bonded vinyl radicals
US4172169A (en) * 1976-10-01 1979-10-23 Nairn Floors Limited Floor or wall coverings
FR2414519A1 (fr) * 1978-01-16 1979-08-10 Rhone Poulenc Ind Copolymeres organopolysiloxaniques polysequences cristallins et leurs procedes de preparation
US4331733A (en) * 1980-12-10 1982-05-25 General Electric Company Flame-retardant polyolefin compositions, their method of preparation and insulated electrical conductors manufactured therewith
US4778871A (en) * 1987-08-25 1988-10-18 The United States Of America As Represented By The Secretary Of The Navy High temperature insulators
EP0432905B1 (en) * 1989-11-15 1998-02-04 Fujitsu Limited Polysilphenylenesiloxane, production process thereof, and resist material and semiconductor device formed thereof
US5035927A (en) * 1990-06-26 1991-07-30 Eastman Kodak Company Toner fusing device and method of using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121395A (ko) * 2012-03-29 2019-10-25 캄브리오스 필름 솔루션스 코포레이션 계층화된 구조들에서의 전기 접촉들
KR102128035B1 (ko) * 2012-03-29 2020-06-30 캄브리오스 필름 솔루션스 코포레이션 계층화된 구조들에서의 전기 접촉들
US10852614B2 (en) 2012-03-29 2020-12-01 Cambrios Film Solutions Corporation Method of forming electrical contacts in layered structures

Also Published As

Publication number Publication date
JP3476283B2 (ja) 2003-12-10
JPH0959387A (ja) 1997-03-04
US5976703A (en) 1999-11-02

Similar Documents

Publication Publication Date Title
KR100219249B1 (ko) 기판평탄화재료 및 이를 사용한 기판의 평탄화방법
US5602060A (en) Process for the production of semiconductor devices
KR100434929B1 (ko) 공극이없는연속평탄화기판표면형성방법
JP6550446B2 (ja) 下層のための芳香族樹脂
US7011889B2 (en) Organosiloxanes
US4988514A (en) Preparation of lower alkyl polysilsesquioxane and formation of insulating layer of silylated polymer on electronic circuit board
US5096849A (en) Process for positioning a mask within a concave semiconductor structure
US6589862B2 (en) Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US20060293482A1 (en) Organo functionalized silane monomers and siloxane polymers of the same
US20100317179A1 (en) Method for making integrated circuit device
JP2008511711A5 (ko)
TW200300146A (en) Planarized microelectronic substrates
US5965938A (en) Integrated two-tiered via-plug to improve metal lithography # 4
KR101994365B1 (ko) 중합체, 유기막 조성물 및 패턴형성방법
TW201631033A (zh) 孔隙塡充組合物
KR100573674B1 (ko) 알루미늄 및 구리 금속화를 위한 절연 물질
TW594798B (en) Composition for forming low dielectric constant insulating film, method of forming insulating film using the composition and electronic parts having the insulating film produced thereby
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
KR20190038111A (ko) 중합체, 유기막 조성물, 및 패턴 형성 방법
JP2922146B2 (ja) 半導体素子の絶縁膜平坦化方法
KR0168461B1 (ko) 반도체장치의 제조방법
KR20180138405A (ko) 유기막 조성물, 중합체 및 패턴 형성 방법
JPH07122551A (ja) 半導体用絶縁膜または平坦化膜の形成方法
KR20150013415A (ko) 하드마스크 조성물용 모노머, 상기 모노머를 포함하는 하드마스크 조성물 및 상기 하드마스크 조성물을 사용하는 패턴형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee