KR0185453B1 - 얼라인먼트방법 및 반도체노광방법 - Google Patents

얼라인먼트방법 및 반도체노광방법 Download PDF

Info

Publication number
KR0185453B1
KR0185453B1 KR1019950044594A KR19950044594A KR0185453B1 KR 0185453 B1 KR0185453 B1 KR 0185453B1 KR 1019950044594 A KR1019950044594 A KR 1019950044594A KR 19950044594 A KR19950044594 A KR 19950044594A KR 0185453 B1 KR0185453 B1 KR 0185453B1
Authority
KR
South Korea
Prior art keywords
alignment
stepper
alignment mark
shot
substrate
Prior art date
Application number
KR1019950044594A
Other languages
English (en)
Other versions
KR960018774A (ko
Inventor
노리유키 미토메
에이이치 무라카미
시게유키 우자와
Original Assignee
미타라이 후지오
캐논 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29481294A external-priority patent/JP3224182B2/ja
Priority claimed from JP33288494A external-priority patent/JP3372685B2/ja
Application filed by 미타라이 후지오, 캐논 가부시기가이샤 filed Critical 미타라이 후지오
Publication of KR960018774A publication Critical patent/KR960018774A/ko
Application granted granted Critical
Publication of KR0185453B1 publication Critical patent/KR0185453B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명에는, 제1축소배율을 지닌 제1스테퍼와, 상기 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용하여 노광공정을 행하는 노광방법 또는 얼라인먼트방법이 개시되어 있다. 샷에 관하여 상기 제2스테퍼에 의해 형성된 얼라인먼트마크에 의거해서 상기 제1스테퍼에 의해 글로발얼라인먼트를 행할 때 계측하려는 상기 얼라인먼트의 위치는 상기 제1스테퍼의 1회의 샷마다, 샷중심에 대해 가변적이다.

Description

얼라인먼트방법 및 반도체노광방법
제1도는 본 발명의 일실시예에 의한 얼라인먼트방법에 있어서, 저배율스테퍼의 글로발얼라인먼트계측을 설명하는 개략도
제2도는 저배율스테퍼의 1회의 샷분에 상당하는 제1도의 부분을 발췌하여 설명하는 도면
제3도는 본 발명의 일실시예에 의한 얼라인먼트방법에 있어서, 고배율스테퍼의 글로발얼라인먼트계측을 설명하는 개략도
제4도는 저배율스테퍼의 1회의 샷분에 상당하는 제3도의 부분을 발췌하여 설명하는 도면
제5도는 제4도의 각 계측위치에서의 계측횟수를 설명하는 개략도
제6도는 제3도의 실시예에 있어서, 왜곡수차를 고려하지 않은 예를 설명하는 개략도
제7도는 저배율스테퍼의 1회의 샷분에 상당하는 제6도의 부분을 발췌하여 설명하는 도면
제8도는 제7도의 각 계측위치에서의 계측횟수를 설명하는 개략도
제9도는 본 발명의 일실시예에 의한 얼라인먼트방법에 있어서, 특히 저배율스테퍼의 1회의 샷의 크기가 고배율스테퍼의 n배(n은 정수)이하인 경우의 고배율 스테퍼에 의한 글로발얼라인먼트계측을 설명하는 개략도
제10도는 고배율스테퍼의 1회의 샷분에 상당하는 제9도의 부분을 발췌하여 설명하는 도면
제11도는 저배율스테퍼의 1회의 샷분에 상당하는 제9도의 부분을 발췌하여 설명하는 도면
제12도는 본 발명의 일실시예에 의한 레티클의 평면도
제13도는 제12도의 레티클을 사용해서 스테퍼에 의해 웨이퍼에 노광을 행한 경우의 레이아웃을 설명하는 개략도
제14도는 본 발명의 다른 실시예에 의한 레티클의 평면도
제15도는 제14도의 레티클을 사용해서 스테퍼에 의해 웨이퍼에 노광을 행한 경우의 레이아웃을 설명하는 개략도
제16도는 본 발명의 또 다른 실시예에 의한 레티클의 평면도
제17도는 제16도의 레티클을 사용해서 스테퍼에 의해 웨이퍼에 노광을 행한 경우의 레이아웃을 설명하는 개략도
제18도는 본 발명을 적용가능한 반도체디바이스제조용 투영노광장치의 개략도
제19도는 종래의 믹스앤매치방법에 있어서, 저배율스테퍼에 의한 글러발얼라인먼트계측을 설명하는 개략도
제20도는 제19도의 저배율스테퍼의 1회의 샷분에 상당하는 제19도의 부분을 발췌하여 설명하는 도면
제21도는 종래의 레티클의 평면도
제22도는 제21도의 레티클을 사용해서 스테퍼에 의해 웨이퍼에 노광을 행한 경우의 레이아웃을 설명하는 개략도
(1),(10),(41),(110),(210),(310) ... 웨이퍼
(20),(120),(220),(320) ... 저배율스테퍼의 1회의 샷
(30),(130),(230),(330) ... 고배율스테퍼의 1회의 샷
(40Xi),(140Xi),(240Xi),(340Xi)(i=1,2,3,4) ... X방향계측얼라인먼트마크
(40Yj),(140Yj),(240Yj),(340Yj)(j=1,2,3,4) ... Y방향계측얼라인먼트마크
(50),(150),(250) ... 가상원
(60),(160),(260) ... X방향계측에 사용한 마크
(70),(170),(270) ... Y방향계측에 사용한 마크
(180) ... 축소투영렌즈의 광축중심
(a),(b),(a'),(b') ... 얼라인먼트마크
(SA),(SB),(SC),(SD) ... 칩패턴
본 발명은 축소배율이 서로 다른 노광장치를 혼용하여 노광공정(믹스앤매치(mix-and-match)노광공정)을 행하는 경우에 사용되는 중첩노광시의 얼라인먼트방법에 관한 것이다. 또, 본 발명은 반도체디바이스제조공정에서 고정밀도의 노광을 행하는, 스텝앤리피트(step-and-repeat)방식 또는 스텝앤스캔(step-and-scan)방식의 노광장치를 이용하는 반도체노광방법에 관한 것이다. 또한, 본 발명은 상기 얼라인먼트공정 또는 반도체노광공정에 사용하는 레티클에도 관한 것이다.
반도체디바이스제조시의 노광공정에서는, 축소배율이 1 : 10∼1 : 5인 스텝앤리피트방식의 노광장치(이하, 고배율스테퍼라 칭함)와, 등배의 미러투영방식 또는 근접방식의 노광장치를 조합(믹스앤매치공정)하여 사용하는 경우가 있다. 이것은 고배율스테퍼보다도 등배노광장치쪽의 처리량이 많기 때문이다. 이것을 고려하여, 10이상의 반도체공정중에서, 해상력 또는 얼라인먼트의 정밀도가 완화된 공정에는 등배노광장치를 사용하고, 고해상도 또는 고정밀도가 요구되는 공정에는 고배율스테퍼를 사용한다. 그러한 믹스앤매치방법은 반도체제조비용을 저감시키는 데 효과적이다.
또, 최근, 제안되고 있는 노광장치는 축소배율이 1 : 2∼1 : 4이고, 전사상의 크기가 고배율스테퍼의 2배(면적으로는 4배)이상인 스테퍼(이하, 저배율스테퍼라 칭함)이다.
이하, 고배율스테퍼와 저배율스테퍼를 혼용하여 행하는 노광공정에 대해서 도면을 참조하여 설명한다.
제19도는 종래의 믹스앤매치방법에 있어서, 저배율스테퍼에 의한 글로발(global)얼라인먼트계측(웨이퍼상에서 선택한 수개의 샘플점에 의거한 얼라인먼트 계측)을 행하는 방법을 예시한 것이다. 이 경우, 제19도에 도시한 바와 같이, 웨이퍼(410)상의 고배율스테퍼에 의해 노광된 4회의 샷(shot)(430)분의 이들 영역은 저배율스테퍼에 의해 1회의 샷(420)으로서 노광된다. 제20도는 제19도의 저배율스테퍼에 의해 노광된 1회의 샷(420)분을 발췌하여 예시한 것이다. (440X)와 (440Y)는 각각 고배율스테퍼에 의해 1회의 샷(노광)시에 형성된 X방향계측얼라인먼트마크 및 Y방향계측얼라인먼트마크이다.
제19도의 주변의 8회의 샷을 계측하는 글로발얼라인먼트공정의 경우에 있어서, 계측하려는 얼라인먼트마크의 위치는 점선원(460)(X방향계측에 사용하는 마크)과 실선원(470)(Y방향계측에 사용하는 마크)으로 표시한 바와 같이, 저배율스테퍼에 의해 노광된 샷중심에 대해서 고정되어 있다. 이것에 의해, 웨이퍼의 휨 또는 레지스트도포의 불균일성의 영향이 작은 범위를 나타내는 가상원(450)(웨이퍼중심과 동일한 중심을 지님)외측에 위치한 마크를 검출할 필요가 생기거나, 그러한 외측의 마크를 계측하지 않는다면, 계측횟수가 감소되는 등의 바람직하지 못한 결과를 초래할지도 모른다.
한편, 통상 스테퍼에 이용되는 레티클(R)에는 1회의 샷에 의해 노광되는 복수칩에 상당하는 복수의 회로패턴(SA)∼ (SD)(제21도)이 있다. 또, 1회의 샷의 노광영역주위의 주변부(스크라이브부)에는, X방향 및 Y방향의 위치를 검출하기 위한 얼라인먼트마크(as) 및 (bs)가 배치되어 있다. 웨이퍼의 얼라인먼트방법으로서는 생산성 및 얼라인먼트정밀도의 균형의 관점으로부터, 웨이퍼내의 수회의 샷(샘플 샷)의 얼라인먼트마크(as) 및 (bs)의 계측치에 의거해서 웨이퍼내의 전 샷의 배열위치를 검출하고, 이와 같이 결정된 위치에 의해 웨이퍼내의 전 샷의 위치를 조정하는 글로발얼라인먼트방법을 이용해도 된다.
상술한 고배율스테퍼와 저배율스테퍼를 조합하여 사용하는 믹스앤매치방법에 있어서, 저배율스테퍼는 1회의 샷에 대한 화면크기가 더 크므로, 1개의 웨이퍼에 대한 노광횟수(노광동작)가 고배율스테퍼와 비교하여 적다. 이것은 웨이퍼상의 수개의 샘플점을 선택하여 얼라인먼트계측을 행하는 경우, 샘플점의 수가 감소하여 얼라인먼트정밀도가 저하될지도 모른다는 문제점을 초래한다. 또, 얼라인먼트마크간의 스팬(span)을 넓게 할 수 없으므로, 얼라인먼트정밀도가 저하될지도 모른다는 문제점도 있다.
또, 계측하려는 얼라인먼트마크의 위치는 저배율스테퍼에 의해 노광되는 샷 중심에 대하여 고정되어 있으므로, 약간의 얼라인먼트마크가 웨이퍼의 주변부에 위치할 가능성이 있으며 이는 웨이퍼의 휨 또는 레지스트의 막두께의 변화에 대한 고감도의 관점에서 바람직하지 못하다. 따라서 얼라인먼트정밀도가 저하될지도 모른다는 문제점이 있다.
이 점에 있어서, 본 발명의 목적은, 샘플점의 수가 많지 않은 경우 또는 얼라인먼트마크의 스팬이 넓지 않은 경우에도, 얼라인먼트정밀도를 저하시키지 않고 정확한 얼라인먼트공정이 보장되는 얼라인먼트방법을 제공하는 것이다.
또, 스테퍼의 각 샷의 노광크기의 대화면화도 진행된다. 그 결과, 웨이퍼 상에서의 스텝앤리피트동작횟수(통상 샷수에 상당함)가 매우 작아지게 된다. 이것은 샘플샷의 선택을 제약하여 얼라인먼트정밀도의 열화를 초래하는 요인이 된다.
제22도는 그러한 경우의 노광레이아웃을 도시한 것이다. 이것은 8인치직경의 웨이퍼(41)에 대해 제21도에 도시한 레티클(R)을 이용하여 노광크기를 50mm □로 한 경우의 레이아웃과 각 샷의 얼라인먼트마크(as) 및 (bs)의 위치를 도시한 예이다. 본 실시예에서는 동도에 도시한 바와 같이 웨이퍼(41)상에 16회의 샷만이 배열되어 있다. 또, 웨이퍼의 외주부에 있는 샷에서는, 레지스트의 막두께의 불균일성 또는 웨이퍼왜곡의 가능성이 높다는 것을 고려하면, 글로발얼라인먼트용 샘플샷으로서는 중심에 대해서 4회의 샷(1s)∼(4s)만을 선택해도 된다. 얼라인먼트마크간의 스팬은 약 50mm로 매우 짧고, 샘플샷의 수는 4개뿐이므로, 웨이퍼의 샷레이아웃의 회전 또는 배율에 대한 계측치의 정밀도는 저하된다.
또, 얼라인먼트마크의 스팬을 길게 하기 위해서는 샷(2s),(3s),(5s),(6s)을 샘플샷으로서 선택해도 된다. 하지만, 이 경우, 웨이퍼중심에 대한 마크위치는 대칭이 아니며, 이것이 오차요인이 되므로 바람직하지 못하다. 또, 다른 샷에서는 마크위치가 다르게 될지도 모른다. 하지만. 이 경우에는, 예를 들면, 노광광학계의 왜곡에 의해 계측오차가 발생할 지도 모른다. 그러한 오차는 얼라인먼트정밀도 저하의 직접적인 요인이 되므로 역시 바람직하지 못하다.
본 발명의 다른 목적은 정확한 얼라인먼트가 보장되는 반도체노광방법 및/ 또는 레티클을 제공하는 것이다.
본 발명의 1형태에 의하면, 제1축소배율을 지닌 제1스테퍼와 상기 제1축소배율보다 높은 제2축소배율을 지닌 제2스태퍼를 혼용하여 노광공정을 행하는 얼라인먼트방법은, 샷에 관하여 상기 제2스태퍼에 의해 형성된 얼라인먼트마크에 의거해서 상기 제1스테퍼에 의해 글로발얼라인먼트를 행할때, 계측하려는 상기 얼라인먼트마크의 위치는 상기 제1스테퍼의 1회의 샷마다 샷중심에 대해 가변적인 것을 특징으로 한다.
본 발명의 상기 얼라인먼트방법의 바람직한 형태에 있어서, 상기 제1스테퍼에 의한 글로발얼라인먼트는 상기 제2스테퍼에 의해 글로발얼라인먼트를 행할 때와 동일한 얼라인먼트마크를 계측하는 것을 특징으로 한다.
본 발명의 다른 형태에 의하면, 제1축소배율을 지닌 제1스테퍼와 상기 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용하여 노광공정을 행하는 얼라인먼트방법은, 제1스테퍼에 의해 형성된 얼라인먼트마크에 의거해서 제2스테퍼에 의해 글로발얼라인먼트를 행할 때 계측하려는 얼라인먼트마크의 위치는 상기 제2스테퍼의 1회의 샷마다 샷중심에 대해 가변적인 것을 특징으로 한다.
본 발명의 상기 얼라인먼트방법의 바람직한 형태에 있어서, 제1스테퍼에 의해 형성된 얼라인먼트마크는 상기 제1스테퍼의 샷중심에 대해서 대칭으로 배치되고, 상기 제2스테퍼에 의한 글로발얼라인먼트에서 사용하는 다른 샷에 대한 계측횟수는 상기 대칭으로 배치된 얼라인먼트마크와 동등한 것을 특징으로 한다.
본 발명의 상기 얼라인먼트방법의 바람직한 다른 형태에 있어서, 제1스테퍼의 1회의 샷의 얼라인먼트마크는 샷중심에 대해 계측방향으로 대칭으로 배치되고, 얼라인먼트마크의 계측횟수는 대칭쌍에 대해서 동등한 것을 특징으로 한다.
본 발명의 또 다른 형태에 의하면, 기판상에 얼라인먼트마크를 형성하고 제1축소배율을 지닌 제1스테퍼와 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용하여 노광공정을 행하는 얼라인먼트방법은, 샷의 얼라인먼트마크의 상높이에 의거해서 오프셋을 설정하고, 각 상높이에서의 얼라인먼트마크의 계측횟수에 따라서 상기 설정된 오프셋을 반영하는 것을 특징으로 한다.
간단히, 본 발명에 의하면, 제1축소배율을 지닌 제1스테퍼와 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용해도 되고, 그 샷에 관하여 제2스테퍼에 의해 형성된 얼라인먼트마크에 의거해서 제2스테퍼에 의해 글로발얼라인먼트를 행할 때, 계측하려는 상기 얼라인먼트마크의 위치는 상기 제1스테퍼의 1회의 샷마다 샷중심에 대해서 가변적인 것을 특징으로 한다. 이것에 의해 계측하려는 얼라인먼트마크는 웨이퍼의 휨 또는 레지스트막두께의 변화의 영향이 작은 위치에 배치되는 것이 가능하다.
상기 제1스테퍼에 의한 글로발얼라인먼트를 행할 때는 상기 제2스테퍼에 의한 글로발얼라인먼트에 사용된 것과 동일한 얼라인먼트마크를 계측해도 된다. 이것에 의해 얼라인먼트마크의 설정위치의 자유도가 증가하므로, 얼라인먼트마크 스팬이 넓어지게 되어 얼라인먼트정밀도의 저하를 방지하는 것이 효과적이다. 또, 축소배율이 보다 낮은 제1스테퍼에 의해 노광되는 샷수보다도 글로발얼라인먼트에서 계측되는 샷수를 증가시켜서 샘플샷수의 감소를 억제하는 것이 가능하다.
또, 제1스테퍼에 의해 형성된 얼라인먼트마크는 제1스테퍼의 샷중심에 대해 대칭으로 배치해도 되고, 또는, 계측방향에 관해서만 샷중심에 대해 대칭으로 해도 된다. 또, 제2스테퍼에 의한 글로발얼라인먼트에서 사용하는 다른 샷에 대한 계측횟수를 상기 대칭으로 배치된 얼라인먼트마크와 동등하게 하는 것에 의해 왜곡수차의 영향을 효과적으로 피할 수 있다.
1회의 샷의 얼라인먼트마크의 상높이에 의거해서 오프셋을 설정하여 각 상높이에서의 얼라인먼트마크계측횟수에 따라 상기 설정된 오프셋을 반영해도 된다. 그러한 경우에는 얼라인먼트마크마다의 상높이로부터의 일탈을 계산하여 그 결과를 오프셋으로서 취해도 된다. 이것을 왜곡수차영향을 감소시키는 데 효과적이다.
본 발명의 또다른 형태에 의하면, 기판의 다른 노광영역에 순차 노광을 행하는 노광방법에 사용되는 레티클에 있어서, 복수의 칩패턴 및 상기 각 칩패턴과 작동적으로 관련된 복수의 얼라인먼트마크형성패턴을 구비하고, 상기 각 얼라인먼트마크형성패턴은 인접한 칩패턴사이에 위치되어 있고, 대응하는 얼라인먼트마크형성패턴을 사용해서 기판상에 형성되는 적어도 1개의 얼라인먼트마크는 기판의 글로발얼라인먼트에 사용되는 것을 특징으로 한다.
본 발명의 상기 레티클의 바람직한 형태에 있어서, 대응하는 얼라인먼트마크형성패턴을 이용해서 기판상에 형성되는 얼라인먼트마크는, 기판에 대한 칩배율오차와 칩회전중 어느 한쪽을 결정하는데 사용되는 것을 특징으로 한다.
본 발명의 다른 형태에 의하면, 반도체기판상의 다른 노광영역에 순차 노광을 행하는 노광방법에 있어서, 복수의 칩패턴과 상기 각 칩패턴과 작동적으로 관련되어 인접한 칩패턴사이에 각각 위치되어 있는 얼라인먼트마크형성패턴을 구비한 레티클을 준비하는 공정, 상기 레티클을 이용해서 기판상의 노광영역에 순차 노광을 행하여, 상기 노광영역에 얼라인먼트마크를 형성하는 공정 및 상기 기판상에 형성된 적어도 1개의 얼라인먼트마크에 의거해서, 해당 기판에 행할 후속노광을 위해, 기판의 글로발얼라인먼트용의 계측을 행하는 공정을 구비한 것을 특징으로 한다.
본 발명의 상기 노광방법의 바람직한 형태에 있어서, 상기 적어도 1개의 얼라인먼트마크에 대한, 해당 노광영역의 위치에 기인한 계측오차를 미리 기억하는 공정과, 이 기억된 계측오차에 의거해서 상기 적어도 1개의 얼라인먼트마크의 계측치를 보정하는 공정을 또 구비한 것을 특징으로 한다.
본 발명의 상기 노광방법의 바람직한 다른 형태에 있어서, 상기 기판상에 형성된 적어도 1개의 얼라인먼트마크에 의거해서 기판에 대한 칩배율오차와 칩회전중 어느 한쪽을 결정하는 것을 특징으로 한다.
간단히, 본 발명의 이들 형태에서는 각 칩이 얼라인먼트마크패턴을 지니므로 1회의 샷영역이 큰 대화면노광의 경우에도 얼라인먼트마크선택의 자유도는 크다. 그러므로, 샷에 관해서만 얼라인먼트마크를 형성하는 종래의 방법에 비해, 글로발얼라인먼트에 대해 계측하려는 얼라인먼트마크간의 거리를 더 크게 부여하는 것이 가능하다. 또, 웨이퍼중심에 대해 대칭도가 보다 높은 얼라인먼트마크의 선택이 보장된다. 이와 같이 해서, 향상된 얼라인먼트정밀도가 제공된다. 상기 경우에서는 샷중심에 대한 샷영역의 얼라인먼트마크의 위치에 의해 위치계측오차가 발생할지도 모른다. 따라서, 그러한 오차는 미리 기억시키는 것이 바람직하며, 이것에 의거해서 샷중심에 대한 얼라인먼트마크위치의 계측치를 보정해도 된다. 이것은 또한 얼라인먼트정밀도의 더한층의 향상을 보장한다.
샷의 배율오차 또는 그러한 샷에서의 칩회전은 상기 샷의 복수칩에서의 얼라인먼트마크의 위치를 이용함으로써 계측해도 된다. 그러한 오차 또는 회전을 보정하는 것에 의해 보다 보정된 노광이 행해진다.
본 발명의 상기 및 이외의 목적, 특징과 이점은 첨부도면과 관련하여 취한 본 발명의 바람직한 실시예의 이하의 설명을 고려하면 보다 명백해질 것이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
먼저, 본 발명을 적용가능한, 스테퍼라 칭하는 스텝앤리피트방식(또는 스텝앤스캔방식)의 투영노광장치의 구조를 제18도를 참조하여 설명한다. 도면중, (100)은 레티클(101)상에 형성된 패턴(복수의 칩패턴포함)을 투영하여 웨이퍼(1)에 도포한 감광레지스트층으로 리소그래피에 의해 전사하는 노광광을 생성하는 조명광학계이다. (102)는 레티클(101)을 유지하기 위한 레티클스테이지이다. 조명광학계(100)로부터 레티클스테이지(102)에 의해 유지되는 레티클(101)로의 노광광의 투영에 응하여, 레티클(101)의 패턴은, 웨이퍼척(106)에 의해 유지되는 웨이퍼(1)상에 축소투영렌즈(103)를 통해 축소되어 투영된다. 본 명세서에 있어서, 고배율스테퍼라 함은 약 1 : 9∼1 : 10의 투영배율을 지닌 투영렌즈(103)를 지닌 스테퍼를 칭하고, 저배율스테퍼라 함은 1 : 1의 단위투영배율 또는 약 1 : 2∼1 : 4의 투영배율을 지닌 투영렌즈(103)를 지닌 스테퍼를 칭한다.
(104)는 공지구조의 자동포커싱시스템으로, 웨이퍼(1)의 표면에 광빔을 투영하고, 웨이퍼표면으로부터의 반사광을 광전검출하여 투영렌즈(103)의 포커싱면에 대해 광축(Z축)방향으로 웨이퍼표면의 위치를 검출하는 기능을 한다. 상기 자동포커싱시스템에 의한 검출에 의거해서, 웨이퍼척(106)은 웨이퍼(1)의 표면이 투영렌즈(103)의 포커싱면에 위치하도록 투영렌즈(103)의 광축방향으로 구동기구(도시되어 있지않음)에 의해 이동된다. (107)은 투영렌즈(103)의 광축방향에 수직인 면(XY면)을 따라 웨이퍼척(106)에 의해 유지된 웨이퍼(1)를 이동시키는 웨이퍼스테이지로, 특히, 웨이퍼(1)의 각 영역의 순차노광공정에 있어서 웨이퍼(1)의 스텝앤리피트동작을 행하는 기능을 한다.
(108)은 XY면을 따라 웨이퍼스테이지(107)와 함께 이동가능한 미러이고, (109)는 미러(108)와 조합해서 XY면상의 웨이퍼스테이지(107)의 위치를 계측하는 공지구조의 레이저간섭계 방식의 거리계측계이다. (110)은 투영노광장치전체를 제어하는 콘솔유닛이고, (111)은 웨이퍼(1)상에 형성된 얼라인먼트마크를 투영렌즈(103)에 의해 검출하고, XY면에 대해 웨이퍼(1)의 위치를 계측하는 공지구조의 얼라인먼트검출계이다. 콘솔유닛(110)은 한편으로는 투영노광장치전체를 제어하고, 다른편으로는 후술하는 샘플샷(계측하려는 얼라인먼트마크)을 결정·선택하는 기능을 한다. 이하의 설명에서는, 구체적으로 따로 언급하지 않는 한, 콘솔유닛(1)의 중앙처리유닛(CPU)에 의한 제어하에서 결정이 행해진다.
제1도는 본 발명의 얼라인먼트방법의 일실시예에 있어서 저배율스테퍼를 구비한 글로발얼라인먼트계측공정을 설명하는 개략도이다. 제1도에 도시한 바와 같이, 축소배율이 약 1 : 4∼1 : 10인 고배율스테퍼에 의해 노광된 4회의 샷(30)분의 이들 영역은 축소배율이 1 : 1∼1 : 4인 저배율스테퍼의 1회의 샷(20)에서 노광된다. 제2도는 제1도의 저배율스테퍼의 1회의 샷(20)분의 발췌부분에 해당한다.
본 실시예에서는, 저배율스테퍼에 의한 글로발얼라인먼트방법에 대해, 웨이퍼(10)상의 샷(30)마다 고배율스테퍼에 의한 노광공정에서 형성된 얼라인먼트마크(40X1∼40X4) 및 (40Y1∼40Y4)중에서 X방향 및 Y방향에 대해 각각 1개의 얼라인먼트마크를 저배율스테퍼에 의해 노광되는 샷(20)마다 선택하여, 계측대상으로서 사용하는 마크의 위치가 샷(20)의 중심에 대해 가변적으로 설정될 수 있도록 한다.
보다 구체적으로, 계측대상으로서 사용하는 마크의 위치는 제1도의 점선원(60)(X방향계측에 이용되는 마크)과 실선원(70)(Y방향계측에 이용되는 마크)에 의해 표시된다. 도면에 도시한 바와 같이, 웨이퍼(10)의 휨이나 레지스트도포의 불균일성의 영향이 작은 범위를 나타내는 가상원(50)의 내부에 위치함과 동시에 상기 범위내의 외측부분에 배치된 마크가 선택되고 있다. 선택 후, 웨이퍼스테이지(107)는 선택된 얼라인먼트마크가 얼라인먼트검출계(111)에 의해 마크를 검출하는 위치에 순차 배치되도록 콘솔유닛(110)으로부터의 신호에 의해 XY면을 따라 이동된다. 이와 같이 해서, 글로발얼라인먼트방법의 계측이 개시된다.
이것에 의해 특히 웨이퍼의 주변부에서의 레지스트도포의 불균일성이나 웨이퍼의 휨의 영향을 최소화하는 것이 가능하고, 또, 계측대상으로서 선택된 이들 얼라인먼트마크의 스팬을 최대한으로 하는 것이 가능하다. 그 결과, 양호한 얼라인먼트정밀도를 얻을 수 있다.
제3도는 본 발명의 얼라인먼트방법의 일실시예에 있어서, 고배율스테퍼에 의한 글로발얼라인먼트계측공정을 설명하는 개략도이다. 제4도는 저배율스테퍼의 1회의 샷(20)분에 상당하는 제3도의 발췌부분에 해당한다. 본 실시예에서는 선행실시예에 비해, 저배율스테퍼에 대한 샷레이아웃을 그 횡렬에서 1/2피치씩 상호시프트를 갖도록 되어 있다. 본 실시예에 있어서, 고배율스테퍼에 의한 글로발얼라인먼트방법은 그 샷에 관하여 저배율스테퍼에 의해 노광된 얼라인먼트마크를 사용하는 것에 의해 행해진다.
본 실시예에서는, 저배율스테퍼에 의해 노광되는 얼라인먼트마크를, 이들 얼라인먼트마크를 노광하는 샷이 노광이치에 배치되면, 축소투영렌즈(103)(제18도)의 광축중심(180)(샷중심)에 대해 대칭으로 위치한다. 또, 고배율스테퍼에 의한 글로발얼라인먼트방법에 사용되는 얼라인먼트마크에 관해서는, 동일한 계측횟수를 축소투영렌즈(103)의 광축중심(180)에 대해서 이들 마크에 설정한다. 제3도중, (110)은 웨이퍼이고, (120)은 저배율스테퍼에 의한 1회의 샷분의 영역이고, (130)은 고배율스테퍼의 1회의 샷분의 영역이다. 고배율스테퍼에 의한 글로발얼라인먼트방법에 사용되는 얼라인먼트마크의 위치는 점선원(160)(X방향계측)과 실선원(Y방향계측)으로 표시되어 있다.
1972년, 일본국, 쿄리쯔슛판발행, 요시야마쯔이 저 렌즈설계법에 의하면, 왜곡수차는 화면각의 3차에 비레한다(3차까지의 수차전개식에서). 즉, 제4도에 도시한 마크(140X1),(140X2),(140Y1),(140Y2)가 각각 축소투영렌즈(103)의 광축중심(180)에 대해 대칭으로 배치되는 경우 및 매샘플샷(120)내의 각 얼라인먼트마크위치에서의 설정된 계측횟수(계측횟수T)가 동등한 경우에는 왜곡수차의 영향이 상쇄된다. 본 실시예에 있어서, 매샘플샷(120)내의 각 얼라인먼트마크위치에서의 계측횟수T는 4이다.
제6도는 왜곡수차를 고려하지 않은 예에 해당한다. 제7도는 저배율스테퍼에 의한 1회의 샷분에 상당하는 제6도의 발췌부분을 예시한 것이다. 제8도는 제7도의 각 계측위치에서의 계측횟수를 예시한 것이다.
왜곡수차를 고려하지 않으면, 제8도에 도시한 바와 같이, 마크(240X1) 및 마크(240X2)에 대해 각각 3회(T=T3) 및 1회(T=T1)의 계측동작을 행하므로 계측횟수는 동등하지 않게 된다. 따라서, 왜곡수차의 영향으로 인해, 얼라인먼트정밀도가 감소할 수도 있다. 마크(240Y2) 및 (240Y3)에 대해서는, 4회 (T=T4)의 계측동작을 행하고, 마크(240X3) 및 (240X4)에 대해서는 2회(T=T2)의 계측동작을 행한다.
제5도의 예에서는, 분리된 마크(XY스플릿마크라 함)를 사용하여 X방향계측 및 Y방향계측을 행한다. 하지만, X방향계측 및 Y방향계측을 모두 달성가능한 마크를 이용해도 된다. XY스플릿 마크를 사용하는 경우, 마크에 설정된 계측횟수가 동등하면, 축소투영렌즈(103)의 중심(180)(제4도)에 대해 스플릿 마크를 꼭 대칭으로 배치할 필요는 없고, 근접한 대칭이면 충분하다.
제4도에 도시한 바와 같은 한쌍의 마크(140X3), (140X4)로서 예를 들면, 계측이 행해지는 방향에 대해서 대칭으로 배치되면 축외로 배치된 마크를 사용해도 된다. 또, 축소투영렌즈의 왜곡수차를 미리 계측해도 되고, 왜곡수차가 상쇄될 수 있는 위치에 얼라인먼트마크를 부여해도 된다.
웨이퍼상의 얼라인먼트마크의 위치가 축소투영렌즈의 왜곡수차에 의해 일탈하는 경우에 있어서, 마크가 있어야만 하는 상높이로부터의 각 얼라인먼트마크의 일탈량을 계측하여 그 오프셋정보가 이들 얼라인먼트마크에 대해 준비되도록 해도 된다. 그러한 오프셋정보는 축소투영렌즈의 왜곡수차의 계측치에 의거해서 결정해도 된다. 또는, 기준웨이퍼를 이용해도 된다. 즉, 글로발얼라인먼트방법을 예를 들면, 얼라인먼트마크(40Xi),(40Yj),(i=j, i=1∼4)와 조합하여 행해도 되고, 각 i 또는 j에 관하여 얼라인먼트오프셋을 검출해도 된다. 얼라인먼트오프셋은 마크를 사용한 횟수를 반영한 것이어도 된다. 상술한 얼라인먼트오프셋에 기초한 상높이의 사용에 관해서는, 저배율스테퍼에 의해 노광된 얼라인먼트마크를 이용해서 고배율스테퍼에 의해 글로발얼라인먼트방법을 행하는 경우뿐 아니라, 고배율스테퍼에 의해 노광된 얼라인먼트마크를 이용해서 저배율스테퍼에 의해 글로발얼라인먼트방법을 행하는 경우에도 사용가능 하다. 또, 얼라인먼트마크를 다른 상높이에 배치하여 저배율스테퍼에 의해 노광함과 동시에, 상기 다른 상높이에서의 얼라인먼트마크를 사용해서 저배율스테퍼에 의해 글로발얼라인먼트방법을 행하는 경우에 사용해도 된다.
제9도는 본 발명의 또 다른 실시예에 의한 믹스앤매치방법을 설명하는 개략도로, 여기에서는 저배율스테퍼의 1회의 샷의 크기가 고배율스테퍼보다도 n배(n은 정수)이하인 경우에, 고배율스테퍼에 의해 글로발얼라인먼트계측이 행해진다. 제10도는 고배율스테퍼의 1회의 샷분에 상당하는 제9도의 발췌부분을 도시한 것이고, 제11도는 저배율스테퍼의 1회의 샷분에 상당하는 제9도의 발췌부분을 도시한 것이다.
본 실시예에서는, 제9도에 도시한 바와 같이, 고배율스테퍼를 사용하여 기판층을 형성한 다음, 저배율스테퍼에 의해 얼라인먼트동작을 실행한다. 고배율스테퍼에는, 제10도에 도시한 바와 같이, 1회샷당 복수의 칩(제10도의 예에서는 6개의 칩)이 있고, 각 X방향 및 Y방향계측에 대해서는 1개의 얼라인먼트마크(340X1) 또는 (340Y1)가 있다. 각 크로스부는 고배율스테퍼의 샷중심을 나타낸다. 제9도에 도시한 바와 같이 저배율스테퍼의 1회의 샷의 크기가 고배율스테퍼보다 n배(n은 정수)이하인 경우에, 저배율스테퍼에 의한 노광공정용 레이아웃은 각 샷이 고배율스테퍼의 수회의 샷과 일부 겹치는 제9도에 도시한 바와 같이 될 것이다. 그전에 행해지는 글로발얼라인먼트방법에서는, 고배율스테퍼에 의해 결정되는 바와 같이 샷레이아웃에 관해서 얼라인먼트마크를 선택한다. 예를 들면, 이들 샷의 얼라인먼트마크가 2중원으로 표시되는 경우에는, 충분히 넓은 얼라인먼트마크스팬을 형성할 수 있고, 또, 마크의 수도 충분하다. 본 실시예에서의 얼라인먼트마크설정에 관해서 이 설정은 제9도에 도시한 것에 한정되지 않는다. 다만 필요한 것은 저배율스테퍼의 1회의 샷에 관해 적어도 1개의 마크를 설정하는 것이다.
제12도는 본 발명의 일실시예에 의한 저배율스테퍼에 사용되는 레티클의 평면도이다. 도면에 도시한 바와 같이, 상기 레티클에는 칩패턴(SA)∼(SD)이 형성되어 있고, 각 칩패턴에 대해서, 각 X방향 및 Y방향 계측을 행하는 얼라인먼트마크(a) 및 (b)가 있다. 제13도는 상기 레티클을 50mm□의 노광크기와 8인치직경의 웨이퍼에 사용한 경우의 레이아웃과 얼라인먼트마크(a) 및 (b)의 배치를 설명하는 평면도이다.
종래의 글로발얼라인먼트공정에서는 중심의 4회의 샷의 얼라인먼트마크밖에 사용할 수 없었다. 그러나, 본 실시예에서는, 제13도에 도시한 바와 같이, 샘플샷(샘플칩)으로서 칩(1)∼(8)의 얼라인먼트마크(a),(b)를 이용하여 계측을 행하는 것이 가능하다. 즉, 샷내의 얼라인먼트마크선택을 칩단위로 행할 수 있다. 그 결과, 샘플샷(샘플칩)의 수를 4∼8로 할 수 있다. 또, 얼라인먼트마크스팬도 보다 길게 할 수 있다. 샘플칩으로서는, 칩패턴은 웨이퍼의 외측주변부에 가려지더라도, 얼라인먼트마크(a),(b)가 노광되는 칩(9)∼(12)의 얼라인먼트마크로 계측이 행해지면 얼라인먼트마크스팬을 더 연장하는 것이 가능하므로 정밀도의 향상을 더욱 확보할 수 있다.
상기 실시예서는, 제13도에 도시한 바와 같이, 샷중심에 대해 다른 위치에 칩(1)∼(8)의 얼라인먼트마크(a),(b)가 배치되어 있다. 예를 들면, B열 I행의 샷(B-I)에서는, 칩(1)의 얼라인먼트마크(a),(b)가 중앙의 하부좌측에 있고, 샷(A-II)에서는 얼라인먼트마크(a),(b)가 중앙의 상부우측에 있다. 따라서, 노광광학계[투영렌즈(103)]의 왜곡으로 인해, 예를 들면, 샷중심에 대한 얼라인먼트마크위치(a) 또는 (b)는 샷마다 다를 수도 있으므로 얼라인먼트오차의 요인이 된다.
본 실시예에서는 얼라인먼트정밀도를 향상시키기 위해 이하의 방법으로 보정을 행한다. 즉, 노광광학계의 왜곡량을 미리 표에 기억시킨 다음, 계측한 마크위치x에 대해 그 위치에 대응하는 왜곡량a(%)를 상기 표에서 판독하여 보정량ax를 결정한다. 이 방법에서는, 샷내의 얼라인먼트마크위치에 관계없이, 샷중심을 정확하게 산출하는 것이 가능하므로 얼라인먼트정밀도를 향상시키는 것이 가능하다.
제14도는 본 발명의 또 다른 실시예에 의한 레티클의 평면도이다. 스테퍼를 사용해서 스탭앤리피트노광공정을 행하는 경우에는, 통상 노광광학계로 인한 배율오차(칩배율오차) 또는 제18도의 웨이퍼스테이지(107)등의 스테이지이동오차로 인한 회전(칩회전)이 발생한다. 대화면노광스테퍼에서는 이들 2개의 오차요인의 영향이 특히 현저해진다. 본 실시예에서는 이 점을 고려해서 14도에 도시한 바와 같이, 칩(SA)∼(SD)주위에 X방향위치검출얼라인먼트마크(a),(a') 및 Y방향위치검출얼라인먼트마크(b),(b')를 형성한다.
제15도는 상기 레티클을 사용해서 8인치웨이퍼를 노광한 경우의 레이아웃을 설명하는 평면도이다. 샷(B-II)에 있어서, 칩(SA),(SB)의 얼라인먼트마크(a) [또는 칩(SC),(SD)의 얼라인먼트마크(a')]의 위치뿐 아니라 칩(SB),(SC)의 얼라인먼트마크(b)[칩(SA),(SD)의 얼라인먼트마크(b')]도 계측한다. 이것에 의거해서, X방향 및 Y방향의 각각에 대한 칩배율을 산출하는 것이 가능하다. 한편, 칩(SA)의 얼라인먼트마크(b') 및 칩(SB)의 얼라인먼트마크(b)의 위치를 계측하는 것에 의해 칩회전을 산출하는 것이 가능하다.
칩배율오차는 노광광학계(103)의 일부를 조정하는 것에 의해 보정할 수 있고, 또, 산출결과를 의해, 웨이퍼스테이지(107)의 스텝앤리피트동작중에 웨이퍼를 회전시키는 것에 의해서도 보정할 수 있다. 이와 같이 해서, 대화면노광공정에서도, 얼라인먼트정밀도를 더욱 향상시키는 것이 가능하다.
제16도는 본 발명의 또 다른 실시예에 의한 레티클의 평면도이고, 제17도는 상기 레티클을 사용해서 노광공정을 행한 경우의 노광레이아웃을 설명하는 평면도이다. 본 실시예에서는, 얼라인먼트마크(a),(b),(a'),(b')가 노광영역의 대각선상의 칩패턴의 모서리부에 배치되어 있다. 칩배율 또는 칩회전의 계측에 있어서의 얼라인먼트마크간의 스팬은 제14도의 실시예에 비해 크다. 또 본 실시예에서는, 제14도의 실시예를 참조하여 설명했던 바와 같이, 얼라인먼트마크(a),(b),(a'),(b')를 사용한 계측에 의해 칩회전 또는 칩배율의 보정을 달성할 수 있다.
이상, 여기에 개시된 구조를 참조하여 본 발명을 설명해왔지만, 본 발명은 이제까지의 상세한 설명에 한정되는 것은 아니며, 본 출원은 이하의 특허청구의 범위 또는 개량의 목적안에 들어오는 변형예나 수정예도 커버하고자 한다.

Claims (11)

  1. 제1축소배율을 지닌 제1스테퍼와, 상기 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용하여 노광공정을 행하는 얼라인먼트방법에 있어서; 샷에 관하여 상기 제2스테퍼에 의해 형성된 얼라인먼트마크에 의거해서 상기 제1스테퍼에 의해 글로발얼라인먼트를 행할때, 계측하려는 상기 얼라인먼트마크의 위치는 상기 제1스테퍼의 1회의 샷마다 샷중심에 대해 가변적인 것을 특징으로 하는 얼라인먼트방법.
  2. 제1항에 있어서, 상기 제1스테퍼에 의한 글로발얼라인먼트는, 상기 제2스테퍼에 의해 글로발얼라인먼트를 행할 때와 동일한 얼라인먼트마크를 계측하는 것을 특징으로 하는 얼라인먼트방법.
  3. 제1축소배율을 지닌 제1스테퍼와, 상기 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용하여 노광공정을 행하는 얼라인먼트방법에 있어서; 상기 제1스테퍼에 의해 형성된 얼라인먼트마크에 의거해서 상기 제2스테퍼에 의한 글로발얼라인먼트를 행할때, 계측하려는 상기 얼라인먼트마크의 위치는 상기 제2스테퍼의 1회의 샷마다 샷중심에 대해 가변적인 것을 특징으로 하는 얼라인먼트방법.
  4. 제3항에 있어서, 상기 제1스테퍼에 의해 형성된 얼라인먼트마크는 상기 제1스테퍼의 샷중심에 대해 대칭으로 배치되고, 상기 제2스테퍼에 의한 글로발얼라인먼트에서 사용하는 다른 샷에 대한 계측횟수는 상기 대칭으로 배치된 얼라인먼트마크와 동등하게 한 것을 특징으로 하는 얼라인먼트방법.
  5. 제3항에 있어서, 상기 제1스테퍼의 1회의 샷의 얼라인먼트마크는 샷중심에 대해 계측방향으로 대칭으로 배치되고, 얼라인먼트마크의 계측횟수는 대칭쌍에 대해서 동등하게 한 것을 특징으로 하는 얼라인먼트방법.
  6. 기판상에 얼라인먼트마크를 형성하고, 제1축소배율을 지닌 제1스테퍼와, 상기 제1축소배율보다 높은 제2축소배율을 지닌 제2스테퍼를 혼용하여 노광공정을 행하는 얼라인먼트방법에 있어서; 1회의 샷이 얼라인먼트마크의 상높이에 의거해서 오프셋을 설정하고, 각 상높이에서의 얼라인먼트마크의 계측횟수에 따라서 상기 설정된 오프셋을 반영하는 것을 특징으로 하는 얼라인먼트방법.
  7. 기판의 다른 노광영역에 순차 노광을 행하는 노광방법에 사용되는 레티클에 있어서, 복수의 칩패턴; 및 상기 각 칩패턴과 작동적으로 관련된 복수의 얼라인먼트마크형성패턴을 구비하고, 상기 각 얼라인먼트마크형성패턴은 인접한 칩패턴사이에 위치되어 있고, 대응하는 얼라인먼트마크형성패턴을 사용해서 기판상에 형성되는 적어도 1개의 얼라인먼트마크는 기판의 글로발얼라인먼트에 사용되는 것을 특징으로 하는 레티클.
  8. 반도체기판상의 다른 노광영역에 순차 노광을 행하는 노광방법에 있어서, 복수의 칩패턴과 상기 각 칩패턴과 작동적으로 관련되어 인접한 칩패턴사이에 각각 위치되어 있는 얼라인먼트마크형성패턴을 구비한 레티클을 준비하는 공정; 상기 레티클을 이용해서 기판상의 노광영역에 순차 노광을 행하여, 상기 노광영역에 얼라인먼트마크를 형성하는 공정; 및 상기 기판상에 형성된 적어도 1개의 얼라인먼트마크에 의거해서, 해당 기판에 행할 후속노광을 위해, 기판의 글로발얼라인먼트용의 계측을 행하는 공정을 구비한 것을 특징으로 하는 노광방법.
  9. 제8항에 있어서, 상기 적어도 1개의 얼라인먼트마크에 대한, 해당 노광영역의 위치에 기인한 계측오차를 미리 기억하는 공정과, 이 기억된 계측오차에 의거해서 상기 적어도 1개의 얼라인먼트마크의 계측치를 보정하는 공정을 또 구비한 것을 특징으로 하는 노광방법.
  10. 제8항에 있어서, 상기 기판상에 형성된 적어도 1개의 얼라인먼트마크에 의거해서 기판에 대한 칩배율오차와 칩회전중 어느 한쪽을 결정하는 것을 특징으로 하는 노광방법.
  11. 제7항에 있어서, 대응하는 얼라인먼트형성패턴을 이용해서 기판상에 형성되는 얼라인먼트마크는, 기판에 대한 칩배율오차와 칩회전중 어느 한쪽을 결정하는데 사용되는 것을 특징으로 하는 레티클.
KR1019950044594A 1994-11-29 1995-11-29 얼라인먼트방법 및 반도체노광방법 KR0185453B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-294812 1994-11-29
JP29481294A JP3224182B2 (ja) 1994-11-29 1994-11-29 位置合わせ方法、露光方法及び半導体装置の製造方法
JP94-332884 1994-12-15
JP33288494A JP3372685B2 (ja) 1994-12-15 1994-12-15 半導体露光装置

Publications (2)

Publication Number Publication Date
KR960018774A KR960018774A (ko) 1996-06-17
KR0185453B1 true KR0185453B1 (ko) 1999-04-01

Family

ID=26560001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044594A KR0185453B1 (ko) 1994-11-29 1995-11-29 얼라인먼트방법 및 반도체노광방법

Country Status (4)

Country Link
US (1) US5695897A (ko)
EP (2) EP1091256A1 (ko)
KR (1) KR0185453B1 (ko)
DE (1) DE69521107T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500199B1 (ko) 1995-05-29 2005-11-01 가부시키가이샤 니콘 마스크패턴을겹쳐서노광하는노광방법
US6238851B1 (en) 1995-05-29 2001-05-29 Nikon Corporation Exposure method
JP2839081B2 (ja) * 1996-03-06 1998-12-16 日本電気株式会社 半導体装置の製造方法
US6559465B1 (en) 1996-08-02 2003-05-06 Canon Kabushiki Kaisha Surface position detecting method having a detection timing determination
JP3337921B2 (ja) 1996-08-23 2002-10-28 キヤノン株式会社 投影露光装置および位置合せ方法
JPH10199784A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp アライメント補正方法及び半導体装置
JPH10312961A (ja) * 1997-03-11 1998-11-24 Nikon Corp 移動シーケンスの決定方法および位置合わせ装置
US6885908B2 (en) 1997-02-14 2005-04-26 Nikon Corporation Method of determining movement sequence, alignment apparatus, method and apparatus of designing optical system, and medium in which program realizing the designing method
US6197481B1 (en) 1998-09-17 2001-03-06 Taiwan Semiconductor Manufacturing Company Wafer alignment marks protected by photoresist
JP3595707B2 (ja) 1998-10-23 2004-12-02 キヤノン株式会社 露光装置および露光方法
US6003223A (en) * 1998-11-19 1999-12-21 Headway Technologies, Inc. Common alignment target image field stitching method for step and repeat alignment in photoresist
US6330355B1 (en) 1999-04-01 2001-12-11 Taiwan Semiconductor Manufacturing Company Frame layout to monitor overlay performance of chip composed of multi-exposure images
GB2344899B (en) 1999-05-29 2000-11-22 Bookham Technology Ltd Production of an integrated optical device
US6071656A (en) * 1999-07-07 2000-06-06 United Microelectronics Corp. Photolithography technique utilizing alignment marks at scribe line intersections
US6342735B1 (en) 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
US6541283B1 (en) * 1999-10-21 2003-04-01 Koninklijke Philips Electronics N.V. Method for determining magnification error portion of total misalignment error in a stepper
US6639676B1 (en) * 1999-10-21 2003-10-28 Koninklijke Philips Electronics N.V. Method for determining rotational error portion of total misalignment error in a stepper
US7067931B1 (en) 2000-12-14 2006-06-27 Koninklijke Philips Electronics N.V. Self-compensating mark design for stepper alignment
JP2002252157A (ja) * 2001-02-22 2002-09-06 Sony Corp マスク作製用部材およびその製造方法ならびにマスクおよびその製造方法ならびに露光方法ならびに半導体装置の製造方法
JP2003017386A (ja) * 2001-06-29 2003-01-17 Canon Inc 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法
JP2003092248A (ja) * 2001-09-17 2003-03-28 Canon Inc 位置検出装置、位置決め装置及びそれらの方法並びに露光装置及びデバイスの製造方法
JP2004006527A (ja) * 2002-05-31 2004-01-08 Canon Inc 位置検出装置及び位置検出方法、露光装置、デバイス製造方法並びに基板
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
DE10248224B4 (de) * 2002-10-16 2005-08-04 Infineon Technologies Ag Verfahren zur Justage und zur Belichtung eines Halbleiterwafers
KR101031553B1 (ko) 2004-07-08 2011-04-27 삼성전자주식회사 자동색보정 기능을 구비한 촬영장치 및 그 방법
US7678288B2 (en) * 2004-12-03 2010-03-16 Miradia Inc. Method and structure for manufacturing bonded substrates using multiple photolithography tools
CN100383948C (zh) * 2005-08-19 2008-04-23 力晶半导体股份有限公司 晶片检测夹具
US20090042115A1 (en) * 2007-04-10 2009-02-12 Nikon Corporation Exposure apparatus, exposure method, and electronic device manufacturing method
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark
US10073354B2 (en) * 2014-10-29 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Exposure method of wafer substrate, manufacturing method of semiconductor device, and exposure tool
US9410902B1 (en) 2015-05-05 2016-08-09 United Microelectronics Corp. Overlay measurement method
US9659873B2 (en) 2015-08-26 2017-05-23 United Microelectronics Corp. Semiconductor structure with aligning mark and method of forming the same
JP7034771B2 (ja) * 2018-03-02 2022-03-14 キオクシア株式会社 露光装置、露光方法、及び半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475122A (en) * 1981-11-09 1984-10-02 Tre Semiconductor Equipment Corporation Automatic wafer alignment technique
GB2146427B (en) * 1983-08-01 1987-10-21 Canon Kk Semiconductor manufacture
US4734746A (en) * 1985-06-24 1988-03-29 Nippon Kogaku K. K. Exposure method and system for photolithography
US4886975A (en) * 1986-02-14 1989-12-12 Canon Kabushiki Kaisha Surface examining apparatus for detecting the presence of foreign particles on two or more surfaces
US4795911A (en) * 1986-02-14 1989-01-03 Canon Kabushiki Kaisha Surface examining apparatus for detecting the presence of foreign particles on the surface
JPS62208630A (ja) * 1986-03-10 1987-09-12 Canon Inc 露光装置
JPH01284793A (ja) * 1988-05-11 1989-11-16 Canon Inc 基板支持装置
EP0345097B1 (en) * 1988-06-03 2001-12-12 Canon Kabushiki Kaisha Exposure method and apparatus
DE68921687T2 (de) * 1988-09-02 1995-08-03 Canon Kk Belichtungseinrichtung.
JP2631395B2 (ja) * 1988-09-09 1997-07-16 キヤノン株式会社 露光装置の制御方法
JP2728898B2 (ja) * 1988-10-05 1998-03-18 キヤノン株式会社 露光装置
US5231291A (en) * 1989-08-01 1993-07-27 Canon Kabushiki Kaisha Wafer table and exposure apparatus with the same
EP0412756B1 (en) * 1989-08-07 1995-10-25 Canon Kabushiki Kaisha Exposure apparatus
JP2777915B2 (ja) * 1989-08-30 1998-07-23 キヤノン株式会社 位置合わせ機構
JP2731955B2 (ja) * 1989-09-07 1998-03-25 キヤノン株式会社 Ｘ線露光装置
US5285488A (en) * 1989-09-21 1994-02-08 Canon Kabushiki Kaisha Exposure apparatus
JP2829642B2 (ja) * 1989-09-29 1998-11-25 キヤノン株式会社 露光装置
EP0422814B1 (en) * 1989-10-02 1999-03-17 Canon Kabushiki Kaisha Exposure apparatus
JP2766935B2 (ja) * 1989-10-20 1998-06-18 キヤノン株式会社 Ｘ線露光装置
EP0440470B1 (en) * 1990-02-02 1996-12-18 Canon Kabushiki Kaisha Exposure method
EP0444937B1 (en) * 1990-03-02 1998-01-14 Canon Kabushiki Kaisha Exposure apparatus
JP2860578B2 (ja) * 1990-03-02 1999-02-24 キヤノン株式会社 露光装置
US5172402A (en) * 1990-03-09 1992-12-15 Canon Kabushiki Kaisha Exposure apparatus
JP3042639B2 (ja) * 1991-07-12 2000-05-15 日本電気株式会社 半導体装置製造用フォトレティクル
JP3336649B2 (ja) * 1992-12-25 2002-10-21 株式会社ニコン 露光装置、露光方法、及びその露光方法を含むデバイス製造方法、及びそのデバイス製造方法により製造されたデバイス
US5444538A (en) * 1994-03-10 1995-08-22 New Vision Systems, Inc. System and method for optimizing the grid and intrafield registration of wafer patterns

Also Published As

Publication number Publication date
KR960018774A (ko) 1996-06-17
EP0715215A1 (en) 1996-06-05
DE69521107T2 (de) 2001-10-31
EP1091256A1 (en) 2001-04-11
DE69521107D1 (de) 2001-07-05
EP0715215B1 (en) 2001-05-30
US5695897A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
KR0185453B1 (ko) 얼라인먼트방법 및 반도체노광방법
US4780617A (en) Method for successive alignment of chip patterns on a substrate
JP3376179B2 (ja) 面位置検出方法
KR100377887B1 (ko) 정렬방법
JP2661015B2 (ja) 位置合わせ方法
US4362385A (en) Process and arrangement for copying masks on a workpiece with arrangement for correction of alignment errors
US5742067A (en) Exposure method and apparatus therefor
KR100370680B1 (ko) 투영노광방법및투영노광장치
EP1195647B1 (en) Surface position detecting method and scanning exposure method using the same
JPH0447968B2 (ko)
KR0171453B1 (ko) 노광장치 및 노광방법
JP2610815B2 (ja) 露光方法
JP3531894B2 (ja) 投影露光装置
JPH07260472A (ja) ステージ装置の直交度測定方法
JP2000156336A (ja) アライメント方法及び露光装置
US20090168038A1 (en) Exposure apparatus, detection method, and method of manufacturing device
JPH06232028A (ja) 位置合わせ方法
JP3448826B2 (ja) 位置合わせ方法、露光方法、及びデバイス製造方法
JPH0927445A (ja) ショットマップ作成方法
JPH10284396A (ja) アライメント方法及び重ね合わせ精度計測方法
JP4078683B2 (ja) 投影露光装置及び投影露光方法並びに走査露光方法
JP3428825B2 (ja) 面位置検出方法および面位置検出装置
JPH0697046A (ja) 露光装置
JP2003100599A (ja) 露光装置の調整方法及び露光システム
JP3376219B2 (ja) 面位置検出装置および方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee