KR0121438B1 - 반도체 장치 - Google Patents

반도체 장치

Info

Publication number
KR0121438B1
KR0121438B1 KR1019940007050A KR19940007050A KR0121438B1 KR 0121438 B1 KR0121438 B1 KR 0121438B1 KR 1019940007050 A KR1019940007050 A KR 1019940007050A KR 19940007050 A KR19940007050 A KR 19940007050A KR 0121438 B1 KR0121438 B1 KR 0121438B1
Authority
KR
South Korea
Prior art keywords
power consumption
circuit board
semiconductor element
heat
semiconductor
Prior art date
Application number
KR1019940007050A
Other languages
English (en)
Inventor
나오히꼬 히라노
야스히로 야마지
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Application granted granted Critical
Publication of KR0121438B1 publication Critical patent/KR0121438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 목적은 소지 전력이 크고 발열성이 높은 반도체 소자(발열 소자)의 냉각체 등을 이용하여, 소비 전력이 그렇게 크지 않은 반도체 소자의 방열성을 향상시킨 반도체 장치를 제공하는 것이다.
본 발명의 구성은 회로 기판(15)에 탑재된 CPU와 같은 소비 전력이 큰 발열 소자(11)에 히트 싱크(13)를 부착시킨다. CPU 등의 발열 소자보다 소비 전력이 작은 메모리 등의 반도체 소자(12)에는 열 전도율이 높 은 부재로 구성된 역 전도 부조체(14)를 부착하고, 이 열전도 보조체(14)의 타단을 히트 싱크(13) 등에 접속 하여 그 방열성을 이용한다. 이 보조체(14)는 발열 소자(11)로부터 공기의 흐름(16)이 흘러가는 쪽에 있는 반도체 소자(12)이고, 발열 소자(11)의 주변에 배치된 방열 효율이 낮은 영역상의 반도체 소자에 부착하면 방열 효과가 향상하도록 되어 있다.

Description

반도체 장치
제1도는 본 발령의 제1실시예의 반도체 장치의 부분 단면도.
제2도는 제1실시예의 반도체 장치가 배치된 시스템의 평면도.
제3도는 제2실시예의 반도체 장치의 부분 단면도 예의 반도체 장치의 부분 단면도.
제4도는 제3실시예의 반도체 장치의 부분 단면도.
제5도는 제4실시예의 반도체 장치의 부분 단면도.
제6도는 제5실시예의 반도체 장치의 부분 단면도.
제7도는 제6실시예의 반도체 장치의 부분 단면도.
제8도는 본 발명의 반도체 장치가 배치된 시스템의 평면도.
제9도는 본 발명의 반도체 장치에 사용되는 발열 소자의 단면도.
제10도는 본 발명의 반도체 장치에 사용되는 발열 소자의 단면도.
제11도는 본 발명의 반도체 장치에 사용되는 발열 소자의 단면도.
제12도는 종래의 반도체 장치의 단면도.
제13도는 종래의 반도체 장치가 배치된 시스템의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1,5 : 반도체 칩 2, 6 : 패키지
3,9 : 본딩 와이어 4,41,8 : 리드
7 : 칩 탑재부 11 : 발열 소자
12 : 집적 회로 소자 13 : 냉각펀
14 : 열 전도 보조체 15 : 회로 기판
16 : 공기의 흐름(바람) 17 : 기판 지지체
20 : 냉각 장치
본 발명은,고집적화된 반도체 장치의 냉각구조에 관한 것으로, 특히.방열 효율이 낮은 반도체 소자의 냉각 구조에 관한 것이다.
종래, 프린트 배선 기판이나 세라믹 기판 등의 회로 기판 상에 탑재된 복수의 반도체 소자로 주로 구성 된 반도체 장치는, 소비 전력이 크고, 발열성이 높은 반도체 소자(이하, 발열 소자라 한다)와, 소띠 전력이 이 발열 소자보다는 작고, 발열성이 극히 높지 않는 반도체 소자(이하, 집적 회로 소자라 한다)가 혼재되어 있다. 이 발열 소자에는, 통상 전체 그 패키지에 냉각 핀 등의 히트 싱크를 부측하고 있다. 근래, 반도체 소자 자신의 집적도의 향상과 반도체 소자의 실장밀도의 향상에 의해 발열 밀도가 큰 폭으로 높게되어, 이와 같은 반도체 장치의 냉각이 큰 문제로 되고 있다.
종래의 냉각 구조를 갖는 반도체 장치에 대하여 그 하나의 예를 제13도의 평면도 및 제12도의 반도체 장치의 부분 단면도를 참조하여 설명한다. 반도체 장치는, 몇몇이 조합되어 소정의 기능을 갖는 하나의 시스템을 구성하고 있다. 그리고, 이 시스템에는 강제적으로 공기의 흐름을 만들어 내는 냉각 장치가 설치되 어 있어, 이 장치에 의해 시스템 내부에 바람이 도입되어 제13도에 나타내는 시스템 내의 소정의 위치에 반도체 장치로부터 발생한 열을 제거하고 있다.
프린트 배선 기판(PCB) 등으로 구성된 회로 기판(15)의 주변에는, Cu층 등의 배선 패턴이 형성되어 있다. 여기에 탑재되는 반도체 소자는, 이 배선 패턴에 접속된다. 회로 기판(15)에는, 발열 소자(11)가 공기의 흐름을 가장 유효하게 이용할 수 있는 위치에 배치되고, 그 외의 영역에 집적 회로 소자(12)나 부속 회로 (도시 생략)가 형성되어 있다. CPU 등의 열설계에 있어서 가장 유념해야 할 발열소자(11)는 그 패키지 표 면에 방열성이 높은 냉각 핀(13)톨 부착하고 있고, 이 냉각 핀(13)은, 상기 시스템에 부착된 냉각 장치(30) 로부터 발생하는 공기의 흐름(16)에 의해 발열소자(11)로부터의 열을 방열하고 있다. 발열성이 그다지 높지 않은 메모리 등의 집적 회로 소자(12)는 냉각 핀을 구비하고 있지 않는다.
제12도에 도시하는 바와 같이 집적 회로 소자(12)는, 반도체 칩(5)을 수지 모울드 한 패키지(6)로 피복 보호하고 있지만, 세라믹 패키지나 적충 새라믹 패키지를 사용해도 좋다. 반도체 칩(5)은, 리드 프레임으로 부터 성형한 칩 탑재부(7)에 고정되며, 본딩 와이어(9)가 이 반도체 칩(5)과 상기 리드 프레임을 성형한 리 드(8)를 접속하고 있다. 반도체 칩(5)을 비롯하여, 칩 탑재부(7), 본딩 와이어(9) 및 리드(8)의 일부는, 패키 지(6)로 피복되어 있다. 이 종래의 예에서는, 발열 소자(11)에는 적충 세라믹 패키지를 사용하고 있다.
적층 세라믹 패키지는, 적충된 쌔라믹 기판에 배선을 형성할 수 있으므로, 다충 배선이 가능하게 되어, 고집적화된 발열 소자를 탑재할 수 있다. 발열 소자(11)는, 냉각 핀(13)을 알루미나 등의 적층 새라믹 패키 지(2)의 위 방향을 향하고 있는 저면에 부착되어 있다. 패키지(2)는 적충된 세라믹으로 형성되며, 그 충간에 배선패턴(도시 생략)이 형성되어 있으므로, 반도체 소자가 고집적화 함에 따라 적층수가 많게 된다. 패키지 (2)의 중앙에는 반도체 칩(1)이 탑재되어 있다. 그리고, 반도체 칩(1)에 형성된 집적 회로와 괘키지(2)에 형 성되어 있는 적충 배선 패턴을 본딩 와이어(3)로 접속한다. 상기 배선 패턴의 외부 회로와 접속하는 수단으로서는, 패키지(2)의 회로 기판(15)과 서로 대향하는 표면에 수직으로 심어 설치한 핀 리드(PGA : Pin Grid Array)(4)를 사용한다. 핀 리드(4)는, 패키지(2)의 각 변의 연부에 따라 복수열이 배치된다. 이 핀 리드(4)의 선단을 회로 기판(15)상에 형성된 배선(도시생략)에 접속한다.
전술한 바와 같이 반도체 소자 자신의 집적도의 향상과 반도체 소자의 실장밀도의 향상에 의해 반도체 소자의 발열 밀도가 큰 폭으로 높게되면, 발열량이 작은 상기 집적 회로 소자라도 그의 발생하는 열을 처리할 필요가 생긴다 그 집적 회로 소자가 회로 기판의 방열 효율이 좋지 않은 영역에 있는 경우는, 그 열처리는 특히 중요하다. 예를들면, 제l2도 및 제13도에서는, 시스템의 냉각장치에서 발생한 바람(16)이 좌측 면으로부터 우측면으로 흐르고 있다. 회로 기판(15) 상의 발열 소자(11)를 통과한 바람은, 발열 소자의 열을 흡수하고 있으므로, 온도가 높게 되어 발열 소자로력터 우측에 있는 집작 회로 소자(12)의 열을 흡수하는 효율이 저하하고 있다. 따라서, 발열 소자(11)로부터 좌측에 있는 집적 최로 소자(12)의 발열을 충분히 홉수 되지만, 그 우측의 집적회로 소자(12)의 발열은 생각 같이 흡수되지 않아서 반도체 장치의 특성을 열화시키고 있다.
즉, 반도체 장치의 고속화 혹은 고 집적화에 따라, 소정의 소비 전력을 갖는 발열 소자보다 소비 전력이 작은 집적 회로 소자라도, 시스템의 신뢰성 향상을 도모하기 위해 효율좋게 냉각하지 않으면 않되는 경우가 생긴다. 특히, 식장밀도를 향상시키기 위해 SRAM과 같은 메모리는 CPU의 주변의 냉각 효율의 극히 낮은 위치에 배치되는 일이 많아지게 되는 경향이 있어서, 그 때문에 최근에는 난생하는 열의 처리가 필요 하나, 그 처리가 충분히 행해지고 있지 않는 것이 문제로 되고 있었다.
그러나, 복수의 반도체 소자의 각각에 히트 싱크를 부착하거나, 반도체 장치의 전 반도체 소자에 하나의 히트 싱크를 공통으로 부착하는 것은 비용의 상숭, 실장 밀도의 저하, 구조의 복잡화 등을 초래하기 때문에 현실적이지 못하다.
본 발명은, 이와 같은 사정에 의해 이루어진 것이며, 소정의 소비 전력을 갖는 반도체 소자(발열 소자) 등의 냉각체를 이용하여, 소비 전력이 극히 크지 않은 반도체 소자의 방열 특성을 향상시킨 반도체 장치의 제공을 목적으로 하고 있다.
본 발명은, 회로 기판에 탑재된 소정의 소비 전력의 발열 소자에 부착되어 있는 히트 싱크 등의 냉각체와 회로 기판에 탑재된 상기 발열 소자보다 소비 전력이 작은 집적 회로 소자를 열 전도율이 높은 재료로 구성된 열 전도 보조체로 접속하는 것을 특징으로 하고 있다. 즉, 본 발명의 반도체 장치는,회로기판과, 상기 회로 기판에 탑재되며. 적어도 하나의 소정의 소비 전력의 발열 소자와, 상기 소정의 소비 전력의 발열 소자에 부착된 히트 싱크와, 상기 회로 기판에 탑재되며, 상기 소정의 소비 전력의 발열 소자 보다 소비 전 력이 작은 집적 회로 소자와, 열 전도율이 높은 재료로 구성된 열 전도 보조체를 구비하며,상기 소비 전력이 작은 반도체 소자는, 상기 회로 기판에 복수개 탑재되어 있고, 상기 열 전도 보조체의 일단은, 상기 회로 기판의 방열 효율이 낮은 영역에 배치되어 있는 상기 소비 전력이 작은 반도체 소자에 부착되며, 그 타단은, 상기 히트 싱크에 접속되어 있는 것을 제1의 특징으로 하고 있다. 상기 열 전도 보조처가 부착되어 있는 상기 소비 전력이 작은 반도체 소자는, 상기 소정의 소비 전력의 반도체 소자의 주변에 배치시킬 수 있다. 상기 소정의 소비 전력의 발열 소자에 부착된 상기 히트 싱크는, 소정의 방향으로부터 흘러오는 공기에 의해 냉각되고, 상기 열 전도보조체는, 이 공기의 흐름에 대하여 상기 소정의 소비 전력의 발열 소자보다 아래에 배치되어 있는 상기 소비 전력이 작은 집적 회로 소자에 부착할 수 있다.
상기 소비 전력이 작은 집적 회로 소자는, 상기 소정의 소비 전력의 발열 소자에 부착되어 있는 상기 히 트 싱크의 아래에 배치될 수 있다. 상기 열 전도 보조체가 부착되어 있는 상기 소비 전력이 작은 집적 회로 소자를 상기 소정의 소비 전력의 발열 소자 위에 형성시킬 수 있다. 상기 열전도 보조체에는, 열 전도성이 높은 유기물을 사용할 수 있다. 또, 회로 기판과, 상기 회로 기판에 탑재된 적어도 하나의 소정의 소비 전력의 반도체 소자와, 상기 소정의 소비 전력의 반도체 소자에 부착된 히트 싱크와, 상기 회로 기판에 탑재되며, 상기 소정의 소비 전력의 반도체 소자보다 소비 전력이 작은 반도체 소자와, 열 전도율이 높은 부재로 구성된 열 전도 보조체를 구비하며, 상기 소비 전력이 작은 반도체 소자는, 상기 회로 기판에 복수개 탑재되어 있고, 상기 열 전도 보조체의 일단은, 상기 소정의 소비 전력의 반도체 소자로부터 소정의 거리만큼 이격되어 배치되어 있는 상기 소비 전력이 작은 반도체 소자에 부착되며, 그 타단은, 상기 회로 기판에 접속되어 있는 것을 제2의 특징으로 하고 있다.
또한, 회로 기판과, 상기 회로 기판을 지지하는 기판 지지체와, 상기 회로기판에 탑재된 적어도 하나의 소정의 소비 전력의 반도체 소자와, 상기 소정의 소비 전력의 반도체 소자에 부착된 히트 싱크와, 상기 회 로 기판에 탑재되며, 상기 소정의 소비 전력의 반도체 소자보다 소비 전력이 작은 반도체 소자와, 열전도율이 높은 부재로 구성된 열 전도 보조체를 구비하며, 상기 소비 전력이 작은 반도체 소자는, 상기 회로 기판에 복수개 탑재되어 있고, 상기 열전도 보조체의 일단은, 상기 소정의 소비 전력의 반도체 소자로부터 소정의 거리만큼 이격되어 배치되어 있는 상기 소비 전력이 작은 반도체 소자에 부착되며, 그 타단은, 상기 기판지지체에 접속되어 있는 것을 제3의 특징으로 하고 있다.
회로 기판 상의 집적 회로 소자를 필요에 따라 열 전도 보조체를 사용하여 회로 기판 상의 발열 소자에 형성된 히트 싱크 등의 냉각체에 접속하여, 그 방열 특성을 이용함으로써, 반도체 장치의 냉각 효율이 향상 하고, 회로 기판 상의 방열 효율이 좋지 않은 영역에서의 집적 회로 소자의 방열이 간단한 구조로 실시가 능하게 된다. 또 발열 소자로부터 소정의 거리이상 이격되어 있는 집적 회로 소자에 부착된 열 전도 보조 체는, 회로 기판이나 기판 지지체에 접속시켜 그 방열성을 이용한다.
이하, 본 발명의 실시예를 설명한다.
먼저, 제1도 및 제2도를 참조하여 제1실시예를 설명한다. 제2도는 시스템 중에 배치된 반도체 장치의 평면도이고, 제1도는 그 반도체 장치의 부분 단면도이다. 반도체 장치는, 몇몇이 조합되어 소정의 기능을 갖춘 하나의 시스템을 구성하고 있다. 그리고 제2도에 도시하는 바와 같이, 이 시스템에는 강제적므로 공기의 흐름(16)을 만들어내는 냉각장치(20)가 설치되어 있고, 이 장치에 의해 시스템 내부에 공기의 흐름이 형성 되어 반도체 장치로부터 발생된 열을 제거하고 있다. 프런트 배선 기판(PCB) 등으로 구성된 회로기판(15)의 주변에는, CU층 등의 배선 패턴(도시생략)이 형성되어 있다. 여기에 탑재되는 반도체 소자는, 이 배선 패턴에 접속된다. 회로 기판(15)애는, 발열 소자(11)가 공기의 흐름(16)을 유효하게 이용할 수 있는 위치에 배치되며, 그 외의 영역에 집적 회로 소자(12)나 부속 회로(도시 생략)가 형성되어 있다. CPU 등와 열 설계에 무엇보다도 유의해야 할 발열소자(11)는, 그 패키지 표면에 방열성이 높은 알루미늄 등으로 구성된 냉각 핀(13)을 부착하고 있고, 이 냉각 핀(13)은, 상기 시스템에 부착된 냉각 장치(20)로부터 발싱하는 공기의 흐름(16)에 의해 발열 소자(11)로부터의 열을 방열하고 있다.
방열성이 그렇게 높지 않은 메모리 등의 집적 회로 소자(12)는 냉각핀을 구비하고 있지 않다. 제2도의 평면도에 기재되어 있는 바와 같이, 발열 소자(11)의 좌측의 집적 회로 소자(12)는, 냉각성이 좋은 공기의 흐름(16)을 받지만, 그 우측의 집적 회로 소자(12)에는, 발열 소자(11)의 열을 흡수하여 온도가 상승한 공기 (16)가 존재함으로 방열 효율이 악화한다. 그래서, 이 실시예에서는, 회로기판(15)의 방열 효율이 좋지 않은 영역에 배치한 집적 회로 소자(12)에 열 전도 보조체(14)로 된다. 예를들면, 알루미늄 등의 리본을 부착하여, 이 선단 부분을 인접하는 발열 소자(11)의 냉각 핀(13)에 접속하고 있다. 이 결과, 이 영역의 집적 회로 소자(12)의 방열 효율이 향상한다. 제1도는. 이 회로 기판(15)의 발열 소자 주변의 단면도이다. 발열 소자(11)는, 냉각 핀(13)을 알루미나 등의 적층 새라믹 패턴(2)의 위 방향을 향하고 있는 저면에 부착되어 있다. 패키지(2)는, 적충된 세라믹으로 되어 있고, 그 충간에 배선 패턴(도시생략)이 형성되어 있으므로,반도체 소자가 고집적화 함에 따라 적층수가 많게 된다. 패키지(2)의 중앙에는 반도체 칩(1)이 탑재되어 있다.
그리고, 반도체 칩(1)에 형성된 집적 회로와 패키지(2)에 형성되어 있는 적층 배선 패턴을 본딩 와이어 (3)로 접속한다. 상기 배선 패턴의 외부 회로와 접속하는 수단으로서는, 패키지(2)의 회로 기판(15)과 서로 대향하는 표면에 수직으로 심어 설치한 핀 리드(PGA)(4)를 사용한다. 핀 리드(4)는, 패키지(2)의 각 변의 연부를 따라 복수열이 배치된다. 이 예는, 서로 대향하는 2변의 연부에만 배열시킬 수 있다. 이 핀 리드(4) 의 선단을 회로 기판(15) 상에 형성된 배선(도시생략)에 접속한다. 이 발열 소자(11)에 사용하는 패키지(2)는, 알루미나와 같은 세라믹 패키지를 사용할 수 있고, 수지 모울드 패키지라도 좋다. 발열 소자(11)에 근접 하여 SRAM과 같은 메모리 등의 소비 전력이 작은 집적 회로 소자(12)가 회로 기판(15)에 부착되어 있다. 집적 회로 소자(12)는, 그 반도체 칩(5)을 수지 모울드 패키지(6)로 피복 보호하고 있다. 이 반도체 칩(5)은, 예를들면, 리드 프레임에 탑재한다 리드 프레임의 칩 탑재부에 반도체 칩(5)을 부착하고, 또한, 반도체 칩 (5)과 리드 프레임의 리드(8)와 일단을 본딩 와이어(9)로 접속한다.
본딩 와이어나 리드의 일단 및 칩 탑재부 등도 수지 모울드로 피복 보호된다. 리드(8)의 타단은, 회로 기판(15)의 배선 패턴(도시 생략)에 접속되어 있다. 도면과 같이 집적 회로 소자(12)는, 리드 프레임에 부착된 반도체 칩(5)을 수지 모울드 한 패키지(6)를 사용하고 있지만, 새라믹 패키지나 적충 새라믹 패키지를 사용 해도 좋다. 또, 공기의 흐름(16)에 대하여 발열 소자(11)로부터 바람이 불어가는 쪽에 있는 방열 효율이 좋지 않게 되어 있는 영역의 집적 회로 소자(12)에 열 전도 보조체(14)가 부착된다.
열 전도 보조체에 사용하는 열 전도성이 좋은 부재에는, 무기물로서는 Cu나 Al 등의 금속, AIN 등의 질 화물등이 있다. 또, 은 입자를 분산시킨 에폭시 수지나 포팅 수지 등의 열 전도율이 높은 절연성의 유기물을 사용할 수도 있다. 또, 열 전도 보조체의 형상은 이 실시예와 같이 직선 형상의 리본에 한정되지 않고, 리본을 U자 형상 또는 V자 형상으로 해도 좋고, 판 용수철로 할 수도 있다. 이들 도면에 도시된 열 전도 보조체의 리본의 길이는 여러가지이나, 하나의 회로 기판의 리본와 길이를 하나로 통일할 수도 있다. 또, 그 리본의 길이가 지나치게 길면 제조 공정에서의 잡아돌림이 어렵게 되고, 또한, 반도체 장치의 취급도 충분한 주의가 필요하다.
이어서, 제3도를 참조하여 제2실시예를 설명한다. 제3도는, 반도체 장치의 단면도이다. 제2도에 평면도로 도시한 반도체 장치와 동일하게 회로 기판(15)에는 발열 소자(11)와 집적 회로 소자(12)가 혼재하고 있으나, 이 실시예에서는, 발열 소자의 패키지 위에 집적 회로 소자가 부착되어 있는 MCM(Mult1-Chip Module) 타이프의 반도체 소자를 사용하는 있는 점이 제2도의 것과는 차이가 있다.
물론, 집적 회로 소자중에는, 회로 기판(15)에 직접 부착되어 있는 것도 있다. 회로 기판(15)은, 예를들면, PC2로 구성되고, 이 주변에는, 예를들면 Cu충이 배선 패턴으로서 형성되어 있다. 반도체 소자는, 이 배선 패턴에 접속된다. CPU 등의 열 설계에서 가장 유의해야할 발열 소자(11)는, 그 패키지 표면에 방열성이 높 뜬 냉각 핀(13)을 부착하고 있다. 이 발열 소자(11)의 주변에 배치되어 있는 발열성이 그렇게 높지 않은 메모리 등의 집적 회로 소자(12)는, 발열 소자(11)의 패키지의 표면에 형성된 배선 패턴(도시 생략) 위에 부착 된다. 또, 회로 기판(15) 위에도 직접 형성된다. 알루미늄의 리본등의 열 전도성이 좋은 부재로 구성된 열 전도 보조체(14)는, 이 집적 회로 소자(la)의 패키지 위에 구착한다.
그리고 이 열 전도 보조체(14)를 냉각 핀(13)의 임의의 영역에 접속한다.
이와 같은 구성에 의해, 반도체 장치의 집적도가 크게 향상함과 동시에, 냉각효율이 극히 낮은 위치에 배치된 접적 회로 소자(12)의 냉각 효율을 훨씬 향상시킨다. 이 발열 소자(11)로부퍼 이격되어 있는 집적 회로 소자에는 열 전도 보조체를 부착하고 있지 않는다(제2도 참조). 이 실시예에는, 냉각 핀(13)은, 예를들면 알루미늄으로 제조되어 있다. 이와 같이 냉각 핀(13)과 열전도 보조체(14)가 동일한 재료로 형성되어 있는 경우는, 냉각 핀(13)을 형성할때에, 열전도 보조체(14)를 이것과 일체로 형성할 수 있다. 그리고 냉각 핀(13)의 핀 아래에 부착되어 있는 열 전도 보조체(14)의 아래, 그리고 발열 소자(11)의 패키지(3)의 위에 집적 회로 소자(12)를 삽입하여, 이것을 패키지(2)와 열 전도 보조체(14)의 각각에 접속한다. 이 열 전도 보조체(12)는 리본이 아니라 알루미늄판으로 형성한 U 또는 V자 형상의 스프링으로 구성될 수도 있다. 집적 회로 소자(12)는, 수지 모울드 패키지로 피복되어 있고, 전 실시예와 동일한 구성이다. 따라서, 이것은 패키지 만을 표시하고, 그 내부의 기재는 생략했다. 또, 발열 소자(11)도 전 실시예와 동일한 구성이다. 이 실시 예에서는, 발열 소자(11) 위에 집적 회로 소자(13)가 탑재되어 있으므로, 소형화된 고밀도의 반도체 장치에 적용하고 있다.
이어서, 제4를 참조하여 제3실시예를 설명한다. 제4도는, 반도페 장치의 단면도이다. 이 실시예에는, 제3실시예와 동일하게, 발열 소자의 적층 세라믹 패키지 위에 수지 모울드 된 집적 회로 소자가 부착되어 있 는 MCM 타이프의 반도체 소자를 사용하고 있다. 물론, 집적 회로 소자 중에는, 회로 기판(1S)에 직접 부착되어 있는 것도 있는 회로 기판(15)은, 예를들면, PCB로 구성되고, 이 주변에는. 예를들면, Cu충이 배선 패턴으로서 형성되어 있다. 집적 회로 소자는 이 배선 패턴에 접속된다. CPU 등의 발열 소자(11)는, 그 패 키지 표면에 발열성이 높은 냉각핀(13)을 부착하고 있다. 이 발열 소자(11)의 주변에 배치되어 있는 발열성이 그렇게 높지 않는 메모리 등의 집적 회로 소자(12)는, 발열 소자(11)의 패키지의 표면에 형성된 배선 패턴(도시 생략) 위에 부착된다. 또, 회로 기판(15) 위에도 직접 형성된다. 이 실시예에는, 이 열 전도 보조체(14)는, 유기물로 이루어지는 것에 특징이 있다. 이 집적 회로 소자(12)가 발열 소자(11) 위에 부착된 후, 예를들면 은분을 혼입한 절연선의 에폭시 수지를 주입하여 이것을 열 전도 보조체(14)로 한다. 이 에폭시 수지 대신에 포팅 수지를 사용해도 좋다. 고체의 열전도 보조체(14) 보다도 적은 공간에 적용할 수 있다. 또,부착이 고체 보다 용이하다.
이와 같은 구성에 의해, 반도체 장치의 고밀도화가 크게 향상함과 동시에, 냉각 효율이 극히 낮은 위치 에 배치된 집적 회로 소자(12)의 냉각 효율을 한층 향상시킬 수 있게 된다. 이 발열 소자(11)로부터 이격되어 있는 집적 회로 소자에는 열 전도 보조체를 부착하지 않고 있다.(제2도 참조).
이어서, 제5도를 참조하여 제4실시예를 설명한다. 제5도는, 반도체 장치의 단면도이다. 회로 기판(15)의 주면에는, Cu층이 배선 패턴(도시 생략)으로서 형성되어 있다. 반도체 소자(11,12)는, 이 배선 패턴에 접속 된다. CPU 등의 발열 소자(1)피는, 그 적충 세라믹 패키지 표면에 방열성이 높은 냉각 핀(13)을 부착하고 있다. 이 회로 기판(15)에도 시스템으로부터 바람(공기의 흐름)(16)이 보내져 은다. 바람은, 도면의 왼쪽으로 부터 오른쪽으로 흐르고 있고, 발열 소자(11)로부터 바람이 불어가는 쪽에는, 발열 소자로부터 발생한 열을 흡수하여 온도가 상승한 바람이 흐르고 있고, 방열 효율이 좋지 않은 영역으로 되고 있다.
그래서, 이 영역에 배치된 집적 회로 소자(12)에는, 열 전도 보조체(14)를 부착하여 이것을 통해 발생한 열을 다른쪽으로 배출하고 있다. 이 실시예에서는, 회로 기판(15)에, 열 전도성이 높은 PCB를 사용하여, 여기에 상기 열 전도 보조체(14)를 접속하고 있다. 이와 같이, 회로 기판에 부착함으로, 열 전도 보조체(14)를 너무 길게 할 필요는 없고, 또, 집적 회로 소자(12)의 바로 아래에 놓으므로, 공간을 크게 점하는 일은 없 다.
다음으로, 제6도를 참조하여 제5실시예를 설명한다. 제6도는, 반도체 장치의 단면도이다. 회로 기판(15)은, 예를들면 PCB로 구성되며, 이 주면에는, Cu층 등이 배선 패턴(도시 생략)으로서 형성되어 있다. 반도체 소자(11,12)는, 이 배선 패턴이 접속된다. 또, 회로 기판(15)은 금속등의 기판 지지체(17)를 그의 4 모서리에 부착하는 일이 있다. 또, 회로 기판(15)에는, 통상, 시스템으로부터의 바람(공기의 흐름)(16)이 일정한 방향으로 흐르고 있지만, 제2도의 반도체 장치를 포함하는 시스템의 평면도로 도시되어 있는 바와 같이, 그 흐름은, 회로기판(15)의 중앙에 집중하고 있다. 따라서, 기판 지지체(17)가 형성되는 회로기판(15)의 4 모서리 에는 바람이 적기 때문에, 그 부근은, 회로 기판(15)에서의 방열 효율이 좋지 않은 영역으로 된다. 또한, 반도체 장치의 고밀도화가 진행되면, 발열 소자(11)가 상당히 무리한 위치에 배치되게 된다. 그리고, 회로 기판(15)의 모서리에 부착된 기판이나 지지체(17)에 근접한 집적 회로 소자(12)가 그 발열 소자(11)의 바람이 불어가는 쪽에 해당되면, 그곳의 집적 회로 소자(12)는 대단히 방열 효율이 좋지 않은 영역에 배치되는 것 으로 된다. 이 실시예에서는, 집적 회로 소자(12)에 근접한 기판 지지체(17)에 이 집적 회로 소자(12)에 부착된 알루미늄 등의 리본의 열 전도 보조체(14)를 접속함으로써, 이 영역에서의 장애를 제거하고 있다. 무리하게 발열 소자(11)의 냉각 핀(13)에 열 전도 보조체(14)를 부착하지 않고도 흔히 있는 것을 이용하는 것에 의해, 반도체 장치의 소형화가 진행된다.
이어서, 제7도를 참조하여 제6실시예를 설명한다. 제6도는, 반도체 장치의 단면도이다. 제2도에 평면도로 도시하는 반도체 장치와 동일하게 회로 기판(15)에는 발열소자(11)와 집적 회로 소자(12)가 혼재하고 있으나, 이 실시예에서는, 발열 소자의 패키지 위의 냉각핀(13)의 표면적이 패키지 보다 넓은 발열 소자를 사용하는 것에 특징이 있다. 회로 기판(15)은, 예를들면, 알루미나 등의 세라믹 기판으로 구성되며, 이 주면에는, 예를들면 Cu층이 배선 패턴으로서 형성되어 있다. 반도체 소자(11,12)는, 이 배선 패턴(도시 생략)에 접속된다.
CPU 등의 발열 소자(11)의 주변에 배치되어 있는 발열성이 그다지 높지 않은 메모리등의 집적 회로 소자(12)는, 회로 기판(15)의 도시 생략한 배선, 패턴에 접속된다. 소비 전력이 크게됨에 따라 냉각핀(13)의 표면적이 크게 되고, 상술한 바와 같이 발열 소자(11) 자체보다 큰 경우도 있다. 이와 같은 경우,냉각 핀(1 3)의 아래는 공기의 흐름에 대향하지 못해, 발열 효율 좋지 않은 영역으로 되고 있다. 따라서, 핀의 아래에 배치된 집적 회소 소자(12)에는, 알루미늄의 리본 혹은 판 용수철을 사용한 열 전도 보조체(14)를 그 표면에 부착하고 그 선단을 바로 위에 있는 판에 접속한다. 냉각핀(13)이 커도 회로 기판(15)을 유효하게 이용할 수 있다.
이어서, 제8도를 참조하여, 본 발명의 반도체 장치를 탑재하고 있으나 상기 실시예에 이용한 구성과는 다른 시스템을 설명한다. 시스템은, 중앙에 경계가 형성되어 2개의 영역으로 분리되고, 각각에 본 발명의 반도체 장치를 포함하는 반도체 장치가 탑재되어 있다. 각 영역은, 각각 냉각 장치(20)에 의해 공기의 흐름 (16)을 형성하고 있다. 각 영역의 공기 흐름(16)은, 시스템을 형성하는 영역와 하나의 변의 냉각 장치(30)로 부터 공기를 넣고, 인접하는 변의 배기 장치로부터 배기하고 있다. 이와 같은 공기의 흐름(16)에 맞추어 반도체 장치를 구성하는 회로 기판(15)은, 시스탬의 소망의 위치에 설치된다. 회로 기판(15)에 탑재되는 발열 소자는. 효율 좋게 공기의 흐름(16)에 접하도록 소망의 위치를 설계한다.
이어서, 제9도 및 제10도를 참조하여, 본 발명의 반도체 장치에 사용되는 발열 소자에 부착되는 냉각 핀의 다른예에 대하여 설명한다. 제9도는, 핀 핀(pin fin)이라고 불리우는 것이며, 제9a도는, 정면도, 제9b도는 그 평면도이다.
냉각 핀(13)은, 핀(pin) 상체를 발열 소자(11)의 패키지 위에 종횡으로 정열해 부착한 것이고, 방열체가 핀 형상이므로 발열 소자는 어느 방향에서 바람이 불어 와도 충분히 방열할 수 있다. 제10도는, 구형 핀(fin)이라고 불리우는 것이며, 제10a도는, 정면도, 제10b도는 그 측면도이다. 냉각 핀(13)은, 구형의 판을 발열 소자(11)의 패키지 위에 정열하여 부착한 것이다. 방열체가 복수의 구형판이므로 발열 소자는 일정방향 으로부터의 바람에는 충분히 방열할 수 있지만, 바람이 구형판에 수직으로 부딪치면 공기의 흐름이 일정치 않게 되어 충분한 방열을 기대할 수 없다. 냉각 핀은 이외에도 임의의 형상의 것을 이용할 수 있다.
이어서, 제11도를 참조하여, 본 발명와 반도체 장치에 사용되는 발열 소자의 다른 예에 대하여 설명한다. 제11도에 도시하는 회로 기판(15)에는, 발전 소자(11)와 함께 본 발명에 관한 집적 회로 소자(12)(도시 생략)가 탑재되어 있다.
발열 소자(11)에는, 냉각핀(13)이 적층 세라믹 패키지(2)의 위 방향을 향하고 있는 저면에 부착되어 있다. 패키지(2)는 적층된 세라믹으로 구성되며, 그 층간에 배선 패턴(도시 생략)이 형성되어 있다. 패키지(3)의 중앙에는 반도체 칩(1)이 탑재되어 있다. 그리고, 반도체 칩(1)과 패키지(2)에 형성되어 있는 배선 패턴과 본딩 와이어(3)로 접속한다. 상기 배선 패턴의 외부 회로와 접속하는 수단으로서는, 패키지(3)에 평행하 게 도출된 리드(41)를 사용하여, 이 선단을 회로 기판(15)에 형성된 배선(도시 생략)과 평행하게 접속한다. 리드(41)는, 패키지(2)의 각 변의 연부에 따라 도출되게 배치되고 있다. 핀 리드(pin lead ; 4)를 사용하는 상기 실시예에서 회로 기판(15)에 점유하는 면적이 크게됨으로, 반도체 장치의 고밀도화를 기대한다면, 발열 소자(11)의 아래의 공간 등에 소비 전력이 작은 집적 회로 소자를 배치하도륵 연구하는 등 회로 기판(15)의 마진부를 유효하게 이용할 필요가 있다.
이상과 같이, 반도체 장치는 고밀도화가 진행됨에 따라, 회로 기판에서의 방열 효율이 좋지 않은 영역에도 반도체 소자를 배치하지 않으면 안되어, 그와 같은 경우에, 본 발명에서는, 열전도 보조체를 그 영역에 형성된 소비 전력이 작은 반도체 소자에 부착하여, 그것을 발열 소자와 같은 소비 전력이 큰 반도체 소자 에 부착된 히트 싱크에 접속하여 그 반도체 소자의 방열 효율을 향상할 수 있다.
특히, 발열 소자인 CPU 등에 인접하여 코프로세서를 배치하는 집적 회로에 있어서는 종래, 코프로세서에는 히트 싱트를 부착하고 있지 않았었으나, 인접하는 상기 CPU의 냉각 핀(fin)과 코프로세서를 열전도 보조체로 접속하면, 그 열 특성을 용이하게 개선할 수가 있다.
또한, 본원 청구 범위의 각 구성 요건에 병기한 도면 참조 부호는, 본원 발명의 위한 것이며, 본원 발명의 이해를 용이하게 하기 위한 것이며 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정하고자 하는 의미로써 병기한 것이 아니다.
이상, 본 발명은, 열 전도율이 좋은 부재로 이루어진 열 전도 보조체를 냉각 구조에 이용함으로써, 발열 소자에 부착된 히트 싱크의 구조를 특별히 변경하지 않고 이 발열 소자의 주변 등 회로 기판의 방열 효율이 좋지 않은 영역에 설치된 집적 회로 소자를 효과적으로 냉각할 수 있다.

Claims (8)

  1. 회로 기판(15)과, 상기 회로 기판(15)에 탑재되며, 적어도 하나의 소정의 소비 전력의 반도체 소자(11) 와, 상기 소정의 소비 전력의 반도체 소자(11)에 부착된 히트 싱크(13)와,상기 회로 기판(5)에 탑재되며, 상기 소정의 소비 전력의 반도체 소자(11) 보다 소비 전력이 작은 반도체 소자(12)와, 열 전도율이 높은 부재 로 구성된 열 전도 보조체(14)를 구비하며, 상기 소비 전력이 작은 반도체 소자(12)는 상기 회로 기판(15)에 복수개 탑재되어 있고, 상기 열전도 보조체(14)의 일단은 상기 회로 기판(15)의 방열 효율이 낮은 영역에 배치되어 있는 상기 소비 전력이 작은 반도체 소자(12)에 부착되며, 또한 그 타단은 상기 히트 싱크(13)에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 열 전도 보조체(14)가 부착되어 있는 상기 소비 전력이 작은 반도체 소자(12) 는 상기 소정의 소비 전력의 반도체 소자(11)의 주변에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 소정의 소비 전력의 반도체 소자(11)에 부착된 상기 히트 싱크(13)는 소정의 방향으로부터 흘러오는 공기에 의해 냉각되고, 상기 열 전도 보조체(14)는 이 공기의 흐름(16)에 대하여 상기 소정의 소비 전력의 반도체 소자(11)로부터 아래에 배치되어 있는 상기 소비 전력이 작은 반도체 소자(12) 에 부착되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 소비 전력이 작은 반도체 소자(12)는 상기 소정의 소비 전력의 반도체 소자(11) 에 부착되어 있는 상기 히트 싱크(13)의 아래에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 열 전도 보조체가 부착되어 있는 상기 소비 전력이 작은 반도체 소자(12)가 상기 소정의 소비 전력의 반도체 소자(11)의 위에 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 열 전도 보조체(14)는 열 전도성이 높은 유기물로 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 회로 기판(15)과, 상기 회로 기판(15)에 탑재된 적어도 하나의 소정의 소비 전력의 반도체 소자(11)와, 상기 소정의 소비 전력의 반도체 소자(11)에 부착된 히트 싱크(13)와, 상기 회로 기판(15)에 탑재되며, 상기 소정의 소비 전력의 반도체 소자(11) 보다 소비 전력이 작은 반도체 소자(12)와, 열 전도율이 높은 부재로 구성된 열 전도 보조체(14)를 구비하며, 상기 소비 전력이 작은 반도체 소자(12)는 상기 회로 기판(15)에 복수개 탑재되어 있고, 상기 열 전도 보조체(14)의 일단은 상기 소정의 소비 전력의 반도체 소자(11)로부터 소정의 거리만큼 이격되어 배치되어 있는 상기 소비 전력이 작은 반도체 소자(12)에 부착되며, 그 타단은 상기 회로 기판(15)에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  8. 회로 기판(15)과, 상기 회로 기판(15)을 지지하는 기판 지지체(17)와, 상기 회로 기판(15)에 탑재된 적어도 하나의 소정의 소비 전력의 반도체 소자(11)와, 상기 소정의 소비 전력의 반도체 소자(11)에 부착된 히트 싱크(13)와, 상기 회로 기판(15)에 탑재되며, 상기 소정의 소비 전력의 반도체 소자(11) 보다 소비 전력이 작 은 반도체 소자(12)와, 열 전도율이 높은 부재로 구성된 열 전도 보조체(14)를 구비하며,상기 소비 전력이 작 은 반도체 소자(12)는 상기 회로 기판(15)에 복수개 탑재되어 있고, 상기 열 전도 보조체의 일단은 상기 소정의 소비 전력의 반도체 소자로부터 소정의 거리만큼 이격되어 배치되어 있는 상기 소비 전력이 작은 반도체 소자(12)에 부착되고, 그 타단은 상기 기판 지지체(17)에 접속되어 있는 것을 특징으로 하는 반도체 장치.
KR1019940007050A 1993-04-05 1994-04-04 반도체 장치 KR0121438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5101911A JP2901835B2 (ja) 1993-04-05 1993-04-05 半導体装置
JP93-101911 1993-04-05

Publications (1)

Publication Number Publication Date
KR0121438B1 true KR0121438B1 (ko) 1997-11-15

Family

ID=14313099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007050A KR0121438B1 (ko) 1993-04-05 1994-04-04 반도체 장치

Country Status (5)

Country Link
US (2) US5567983A (ko)
EP (1) EP0619604B1 (ko)
JP (1) JP2901835B2 (ko)
KR (1) KR0121438B1 (ko)
DE (1) DE69323724T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016852A (en) * 1994-12-01 2000-01-25 Intel Corporation Leaded grid array IC package having coplanar bent leads for surface mount technology
JP2792473B2 (ja) * 1995-07-06 1998-09-03 日本電気株式会社 マルチチップモジュール
JP2914242B2 (ja) * 1995-09-18 1999-06-28 日本電気株式会社 マルチチップモジュール及びその製造方法
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US6043559A (en) 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US5986887A (en) * 1998-10-28 1999-11-16 Unisys Corporation Stacked circuit board assembly adapted for heat dissipation
US6501655B1 (en) 2000-11-20 2002-12-31 Intel Corporation High performance fin configuration for air cooled heat sinks
WO2002041396A2 (en) * 2000-11-20 2002-05-23 Intel Corporation High performance heat sink configurations for use in high density packaging applications
US6633484B1 (en) * 2000-11-20 2003-10-14 Intel Corporation Heat-dissipating devices, systems, and methods with small footprint
US6479895B1 (en) 2001-05-18 2002-11-12 Intel Corporation High performance air cooled heat sinks used in high density packaging applications
US6671172B2 (en) * 2001-09-10 2003-12-30 Intel Corporation Electronic assemblies with high capacity curved fin heat sinks
US6705144B2 (en) 2001-09-10 2004-03-16 Intel Corporation Manufacturing process for a radial fin heat sink
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
US7327028B2 (en) * 2004-02-24 2008-02-05 Intel Corporation Embedded heat spreader for folded stacked chip-scale package
TWI256707B (en) * 2004-10-21 2006-06-11 Advanced Semiconductor Eng Cavity-down multiple chip package
JP5032998B2 (ja) * 2005-02-17 2012-09-26 エヌエックスピー ビー ヴィ 移動体通信機器
DE102006001792B8 (de) * 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
TWI317996B (en) * 2006-09-06 2009-12-01 Advanced Semiconductor Eng Chip package structure and heat sink for chip package
US7532480B1 (en) * 2006-12-14 2009-05-12 Nvidia Corporation Power delivery for electronic assemblies
JP2008218669A (ja) 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP5278329B2 (ja) * 2007-11-12 2013-09-04 富士通株式会社 ヒートシンク
JP5667373B2 (ja) * 2010-03-30 2015-02-12 アイシン・エィ・ダブリュ株式会社 ナビゲーション装置におけるｃｐｕの冷却構造、ナビゲーション装置
CN102522380B (zh) * 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3955122A (en) * 1974-02-26 1976-05-04 Armor Elevator Company, Inc. Heat sink mounting for controlled rectifiers
US4415025A (en) * 1981-08-10 1983-11-15 International Business Machines Corporation Thermal conduction element for semiconductor devices
JPS607154A (ja) * 1983-06-24 1985-01-14 Mitsubishi Electric Corp 電子部品の冷却装置
JPS624349A (ja) * 1985-07-01 1987-01-10 Fujitsu Ltd 半導体部品の冷却方法
US4853828A (en) * 1985-08-22 1989-08-01 Dart Controls, Inc. Solid state device package mounting apparatus
JPH073843B2 (ja) * 1985-12-26 1995-01-18 日本電信電話株式会社 熱伝達用治具及びこれを用いた放熱方法
US4811166A (en) * 1986-07-02 1989-03-07 Texas Instruments Incorporated Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member
FR2639764B1 (fr) * 1988-11-25 1994-06-10 Nec Corp Structure pour refroidir des composants generateurs de chaleur
JPH02162754A (ja) * 1988-12-16 1990-06-22 Nippon Telegr & Teleph Corp <Ntt> ネットワーク熱輸送装置
JP2735306B2 (ja) * 1989-08-17 1998-04-02 株式会社東芝 基板冷却装置
JPH06103727B2 (ja) * 1990-05-24 1994-12-14 富士通株式会社 半導体チップの実装構造及びその実装方法
US5003429A (en) * 1990-07-09 1991-03-26 International Business Machines Corporation Electronic assembly with enhanced heat sinking
JPH04155853A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置
JP2934493B2 (ja) * 1990-10-24 1999-08-16 株式会社日立製作所 電子機器の冷却装置
US5168348A (en) * 1991-07-15 1992-12-01 International Business Machines Corporation Impingment cooled compliant heat sink
JPH05102685A (ja) * 1991-10-04 1993-04-23 Fujitsu Ltd 回路モジユール構造
JP3081326B2 (ja) * 1991-12-04 2000-08-28 株式会社日立製作所 半導体モジュール装置
US5272599A (en) * 1993-03-19 1993-12-21 Compaq Computer Corporation Microprocessor heat dissipation apparatus for a printed circuit board
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications

Also Published As

Publication number Publication date
JP2901835B2 (ja) 1999-06-07
EP0619604B1 (en) 1999-03-03
DE69323724T2 (de) 1999-07-22
DE69323724D1 (de) 1999-04-08
US5548161A (en) 1996-08-20
EP0619604A2 (en) 1994-10-12
US5567983A (en) 1996-10-22
JPH06291225A (ja) 1994-10-18
EP0619604A3 (en) 1995-03-22

Similar Documents

Publication Publication Date Title
KR0121438B1 (ko) 반도체 장치
US6114761A (en) Thermally-enhanced flip chip IC package with extruded heatspreader
US6521990B2 (en) Ball grid array package comprising a heat sink
US7772692B2 (en) Semiconductor device with cooling member
EP0054539B1 (en) A semiconductor integrated circuit device with an improved heat sink
US5309321A (en) Thermally conductive screen mesh for encapsulated integrated circuit packages
CA2166925A1 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US6933602B1 (en) Semiconductor package having a thermally and electrically connected heatspreader
KR960000222B1 (ko) 히트-싱크를 갖춘 반도체 패키지
KR100236671B1 (ko) 인쇄회로기판과 방열판을 구비하는 수직실장형 반도체 칩패키지 및 그를 포함하는 패키지 모듈
US7327028B2 (en) Embedded heat spreader for folded stacked chip-scale package
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
US20060197219A1 (en) Heat sink and package structure
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
US20040165351A1 (en) [package structure compatible with cooling system]
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지
JP3874888B2 (ja) メモリモジュールおよびメモリシステム
JP2718203B2 (ja) ヒートシンク付セラミックパッケージ
WO2007143668A2 (en) Thermally enhanced memory module
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JPH04269855A (ja) ヒートシンク付半導体パッケージ
JPH04267547A (ja) ヒートシンク付半導体パッケージ
KR101049508B1 (ko) 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지
JP2718136B2 (ja) 樹脂封止型半導体装置
JPH07131129A (ja) 両面実装形マルチチップモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee