KR101049508B1 - 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지 - Google Patents

비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지 Download PDF

Info

Publication number
KR101049508B1
KR101049508B1 KR1020040115981A KR20040115981A KR101049508B1 KR 101049508 B1 KR101049508 B1 KR 101049508B1 KR 1020040115981 A KR1020040115981 A KR 1020040115981A KR 20040115981 A KR20040115981 A KR 20040115981A KR 101049508 B1 KR101049508 B1 KR 101049508B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
bga package
heat
substrate
bar
Prior art date
Application number
KR1020040115981A
Other languages
English (en)
Other versions
KR20060077182A (ko
Inventor
김윤호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040115981A priority Critical patent/KR101049508B1/ko
Publication of KR20060077182A publication Critical patent/KR20060077182A/ko
Application granted granted Critical
Publication of KR101049508B1 publication Critical patent/KR101049508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 패키지의 열 발산 방법 및 열 발산 막대를 포함하는 BGA 패키지에 관한 것이고, 구체적으로 패키지 상면의 몰딩 사이에 열발산 막대를 설치하여 열을 발산시키는 방법 및 상기 열발산 막대가 설치된 BGA 패키지에 관한 것이다. 본 발명에 따른 열 발산 방법은 BGA 패키지의 기판 위에 적어도 하나의 기둥 형태로 만들어진 열 발산 막대를 설치하고, 상기 열 발산 막대는 아래쪽 부분 및 위쪽 부분의 단면적이 중간 부분에 해당하는 기둥 부분의 단면적보다 더 크고, 그리고 상기 열 발산 막대의 소재의 열전도율은 BGA 패키지의 다른 부분의 열도율보다 더 커서 BGA 패키지의 기판 또는 볼에서 발생한 열이 상기 열 발산 막대를 통하여 외부로 배출되는 것을 특징으로 한다. 본 발명에 따른 BGA 패키지의 열 방출 방법은 간단한 구조로서 효율적으로 패키지 내부에서 발생한 열을 외부로 방출시킬 수 있도록 한다. 또한 BGA 패키지의 적용 분야에 따라 열 발산 막대의 개수를 적절하게 조절함으로서 효율적인 열발산이 가능하도록 할 뿐만 아니라 간단한 구조로 인하여 BGA 패키지의 경량화 및 소형화에 미치는 영향을 최소화할 수 있다.
열 발산 막대, BGA 패키지, 히트 슬러그, 히트 싱크

Description

비지에이 패키지의 열발산 방법 및 열 발산 막대를 포함하는 비지에이 패키지{A Method for Dispersing Heat in the BGA Package and a BGA Package with a Heat Emitting Rod}
도 1의 (가)은 BGA 패키지를 도시한 것이며, (나)는 상기 BGA 패키지에 히트 슬러그를 설치한 것을, 그리고 (다)는 히트 싱크를 설치한 것을 도시한 것이다.
도 2의 (가)는 열 발산 막대의 실시 예, 그리고 도 2의 (나)는 열 발산 막대의 다른 실시 예를 도시한 것이다.
도 3은 본 발명에 따른 열발산 막대(2)가 설치된 BGA 패키지를 도시한 것이다.
도 4는 본 발명에 따른 BGA 패키지의 다른 실시 예를 도시한 것이다.
<주요 도면 부호의 설명>
10 : PCB 기판 11 : BGA 볼 12 : 몰딩
13 : 히트 슬러그 14 : 히트 싱크
2 : 열 발산 막대 20 : 연결부 21 : 접촉부
22 : 기둥 23 : 스프링 24 : 결합 실린더
30 : 반도체 칩 31 : 본딩 와이어
32 : 기판 40 : 히트 싱크
본 발명은 BGA 패키지의 열 발산 방법 및 열 발산 막대를 포함하는 BGA 패키지에 관한 것이고, 구체적으로 패키지 상면의 몰딩 사이에 열발산 막대를 설치하여열을 발산시키는 방법 및 상기 열발산 막대가 설치된 BGA 패키지에 관한 것이다.
반도체 패키지는 응용분야의 확대에 따라서 다양한 종류로 개발되었으며, 그 중에서도 반도체 패키지 분야에서 보편적으로 사용되는 것은 BGA(Ball Grid Array) 패키지, CSP(Chip Scale Package) 패키지, 플립 칩(Flip Chip) 패키지 등이 다. BGA 패키지는 멀티 칩 모듈 유형으로 구성할 수 있는 전자 모듈의 제조를 위해 인쇄 회로 기판(PCB)의 적층체를 기판으로 사용하고, 상기 모듈에는 마더 보드, 백 플레인, 응용 보드 등과의 전기적 접속을 위한 여러 개의 전도성 패드가 설치된다. PCB 위에서 전기적 접속은 볼 그리드 어레이로 명해지는 솔더 합금의 작은 볼을 이용한다. 일반적으로 상기 모듈은 유기 재료로 제조된 PCB 적층체를 사용하므로 플라스틱 볼 그리드 어레이(Plastic Ball Grid Arrays)로 명해진다. 다른 한편으로 PCB 적층체는 세라믹이 될 수 있다.
이와 같은 종래의 세라믹 또는 플라스틱 볼 그리드 어레이 패키지는 패키지 상면에 반도체 소자 및 본딩 와이어를 보호하기 위하여 고분자 물질로 몰딩을 형성 하여 커버로서 덮는 구조를 가진다. 상기 몰딩은 내부 소자와 와이어를 보호할 수 있지만 낮은 열전도율을 가질 수 있고, 이로 인하여 내부에서 많은 열이 발생할 경우 몰딩 내부의 온도가 기준 이상으로 상승하여 반도체 칩이 이상 동작하거나 손상되는 조건을 만들 수 있다. 이와 같은 문제를 해결하기 위하여 도 1에 제시된 것과 같은 패키지 상부에 히트 싱크를 설치하거나 또는 몰딩 내부에 히트슬러그를 부착하는 방법이 제안되었다.
도 1은 (가)은 BGA 패키지를 도시한 것이며, (나)는 상기 BGA 패키지에 히트 슬러그, (다)는 히트 싱크를 설치한 것을 도시한 것이다.
도 1의 (가) 및 (나)의 아래쪽에 도시된 것은 (가) 및 (나)의 정면도를 도시한 것이다.
단일칩을 가지는 BGA 패키지는 PCB 기판(10) 위에 몰딩(12)이 설치된다. 몰딩(12)의 내부에는 반도체 칩(도시되지 않음)이 설치되어 몰딩(12)에 의하여 보호되고, 기판(10)의 아래 면에는 볼(11)이 설치되어 있다. 도 1의 (나)는 도 1의 (가)의 BGA 패키지에서 열 방출을 위하여 히트 슬러그(13)를 설치한 형태, 그리고 (다)는 히트 싱크(14)를 설치한 형태를 도시한 것이다. 이와 같이 히트 슬러그(13) 또는 히트 싱크(14)는 몰딩(12) 내부에서 발생하는 열을 발산하는 구조를 가진다. 그러나 이와 같은 구조들은 제작 과정이 복잡하여 패키지 제작을 위한 제조 비용이 증가하고 몰딩 자체의 낮은 열전도율로 인하여 발열효과가 낮다는 단점을 가진다.
효율적인 열 방출을 위하여 제안된 공지된 발명으로 출원번호 제10-2003- 0032433호 “반도체 패키지”가 있다. 상기 발명은 부재의 상면에 형성된 솔더 마스크 층의 일부를 절개하여 열전도성 수지로 몰딩하고, 상기 열전도성 수지에 히트 스트레더를 부착하여 열을 효율적으로 방출하는 방법을 제안한다. 상기 히트 스프레더는 PCB 부재의 칩 설치 영역 외부의 솔더 마스크층의 일부를 전도성 패턴이 노출되도록 절개하고, 상기 절개된 부분에 설치된다. 그리고 히트 스프레더의 설치는 하단을 열전도성 수지로서 부착한다. 히트 스프레더를 이용하여 열을 방출하도록 하는 상기 발명은 제조 공정이 복잡해진다는 단점을 가진다. 뿐만 아니라 히트 스프레더 자체로 인하여 전체적인 패키지의 크기가 증가한다는 문제점을 가진다. 그러므로 BGA 패키지에서는 열을 효율적으로 방출하면서 제조 공정이 복잡하지 않은 열 방출 구조가 요구된다. 특히 열 발생량이 많은 다중 칩 BGA 패키지에 대해서 효율적으로 열을 방출할 수 있으면서 동시에 구조가 간단하여 제조 공정이 복잡하지 않은 열 방출 구조가 필요하다.
본 발명은 위와 같은 공지 발명이 가진 열 방출 구조의 문제점을 해결하기 위한 것이다. 그러므로 본 발명은 아래와 같은 목적은 가진다.
본 발명의 목적은 열 발산 막대를 설치하여 BGA 패키지의 작동 시 발생할 수 열을 효율적으로 발산시킬 수 있는 방법을 제공하고, BGA 패키지 내부에서 발생하는 열을 효율적으로 방출하기 위하여 열 발산 막대를 구비한 BGA 패키지를 제공하는 것이다.
제시된 목적을 이루기 위한 본 발명의 적절한 실시 형태에 따르면, BGA 패키지의 기판 위에 적어도 하나의 기둥 형태로 만들어진 열 발산 막대를 설치하고, 상기 열 발산 막대는 아래쪽 부분 및 위쪽 부분의 단면적이 중간 부부에 해당하는 기둥 부분의 단면적보다 더 크고, 그리고 상기 열 발산 막대의 소재의 열전도율은 BGA 패키지의 다른 부분의 열도율보다 더 커서 BGA 패키지의 기판 또는 볼에서 발생한 열이 상기 열 발산 막대를 통하여 외부로 배출될 수 있다.
본 발명의 다른 적절한 실시 형태에 따르면, 상기 열 발산 막대는 금속 소재가 되거나, 또는 상기 열 발산 막대의 위쪽에는 넓은 표면적을 가지도록 다수 개의 홈을 형성된 히트 싱크가 설치될 수 있다.
본 발명의 또 다른 적절한 실시 형태에 따르면, 기판, 상기 기판 위에 설치되는 반도체 칩 및 상기 기판의 아래쪽에 설치되는 볼을 포함하는 BGA 패키지는 상기 기판 위에 설치된 적어도 하나의 열발산 막대를 포함하고, 상기 열 발산 막대는 원 또는 사각 기둥 형태로서 상기 기판에 결합되는 아래쪽 부분 및 위쪽 부분의 단면적이 기둥 부분의 단면적보다 더 클 수 있다.
본 발명의 또 다른 적절한 실시 형태에 따르면, 상기 열 발산 막대의 위쪽 부분은 아래쪽으로 연장된 실린더 형태를 포함하고, 상기 위쪽 부분은 한쪽 끝이 열 발산 막대의 아래쪽에 고정된 스프링을 이용하여 상하로 이동될 수 있거나, 또는 상기 열 발산 막대는 금속 소재로 이루어질 수 있다.
본 발명의 또 다른 적절한 실시 형태에 따르면, 상기 열 발산 막대의 위쪽에 설치되는 히트 싱크를 더 포함하고, 상기 히트 싱크는 다수 개의 팬 또는 핀이 형성될 수 있거나, 또는 상기 열 발산 막대는 상기 기판 상면에 넓게 분포시킨 접지 면에 설치될 수 있다.
아래에서 본 발명은 실시 예로서 첨부된 도면을 이용하여 상세하게 설명되지만, 제시된 실시 예는 예시적인 것으로서 본 발명의 범위를 제한하기 위한 것은 아니다.
도 2는 본 발명에 따른 열 발산 막대(2)를 도시한 것으로서, 도 2의 (가)는 열 발산 막대의 실시 예, 그리고 도 2의 (나)는 열 발산 막대의 다른 실시 예를 도시한 것이다.
도 2의 (가)에 도시된 것처럼, 본 발명에 따른 열 발산 막대(2)는 위쪽 연결부(20), 아래쪽 접촉부(21) 및 기둥(22)을 포함한다. 연결부(20)는 외부 열 방출 수단(도 4 참조)과 연결되는 부분이며 접촉부(21)는 기판(도 3 참조)과 결합되는 부분이다. 그리고 기둥(22)은 기판으로부터 발생한 열을 외부로 전달하는 부분으로서 원형, 사각형 또는 필요한 임의의 형태를 가질 수 있다. 그러나 일반적으로 열은 단면적이 넓을수록 전도율이 높다는 점을 고려하면 단면적이 원형이 되는 것이 바람직하다. 또한 기둥(22)의 내부가 비어있는 형태로 제작될 수도 있지만 열전달 효율을 고려할 때 완전히 채워져 있는 형태가 바람직하다. 그러나 필요에 따라 아래에서 설명하는 것처럼 다른 장치를 설치하는 경우에는 해당하는 장치가 작동할 수 있도록 속이 빈 형태가 될 수도 있다. 열 발산 막대(2)를 기판에 설치하 고, 그리고 기판에서 발생한 열을 외부로 전달할 수 있도록 하는 접촉부(21)의 단면적은 가능한 넓은 것이 유리하다. 상기 넓은 단면적은 열발산 막대(2)가 단단하게 기판에 고정될 수 있도록 함과 동시에 기판으로부터 발생하는 열을 보다 빠르게 흡수할 수 있도록 한다. 접촉부(21)와 기판의 결합은 이 분야에서 공지된 임의의 방법으로 이루어질 수 있다. 그리고 연결부(20)는 몰딩 또는 다른 열전달 장치와 결합하기 위한 것으로서 접촉부(21)와 마찬가지로 기둥(22)에 비하여 넓은 단면적을 가질 수 있다. 본 발명에 따른 열 발산 막대(2)는 열을 효율적으로 전달할 수 있는 소재, 예를 들어 금속으로 만들어지는 것이 유리하다. 또한 전체가 일체로서 제작되는 것이 유리하다. 그러나 필요에 따라 도 2의 (나)에 도시된 것처럼 결합부(20)가 상하로 이동될 있도록 제작될 수도 있다. 도 2의 (나)에 도시된 열발산 막대(2)의 경우 접촉부(21)는 도 2의 (가)에서 도시된 것과 유사한 방법으로 만들어진다. 그러나 기둥(22)의 내부 또는 외부의 적당한 위치에는 스프링(23)이 설치된다. 스프링(23)은 한쪽 끝이 접촉부(21)에 고정되어 상하로 수축이 되도록 설치된다. 도 2의 (나)에 도시된 것처럼 결합부(20)는 기둥(22)과 분리될 수 있도록 설치되며 아래쪽으로 연장된 결합 실린더(24)를 포함한다. 결합부(20)는 결합 실린더(24)를 이용하여 기둥과 결합되어 스프링(23)의 탄성을 이용하여 상하로 이동이 가능하다. 도 2의 (나)에 도시된 것과 같은 형태의 열 전달 막대(2)는 외부에서 가해지는 높은 압력에 대하여 스프링(23)을 이용하여 지지력을 보충할 수 있도록 한다. 도 2의 (가) 또는 (나)에서 제시된 본 발명에 따른 열발산 막대(2)는 다수 개가 BGA 패키지에 설치될 수 있다. 열발산 막대(2)가 설치된 BGA 패키지가 도 3에 도시되어 있다.
도 3은 본 발명에 따른 열발산 막대(2)가 설치된 BGA 패키지를 도시한 것이다.
도 3에 도시된 것처럼 PCB 기판(32) 위에 다수 개의 반도체 칩(30)이 설치되어 와이어(31)에 의하여 볼(33)과 전기적으로 연결된다. 그리고 PCB 기판(32) 위에는 적당한 위치에 다수 개의 열발산 막대(2)가 설치된다. 하나의 패키지에 설치될 수 있는 열발산 막대(2)의 개수는 열발산 막대(2)의 열전달 효율 및 BGA 패키지에서 최대로 발생할 수 있는 열량을 고려하여 결정될 수 있다. 열발산 막대(2)는 BGA 패키지 전체의 무게를 증가시키고 또한 제조 공정을 복잡하게 만든다. 그러므로 하나의 BGA 패키지에는 가능한 적은 수의 열발산 막대(2)가 설치되는 것이 유리하다. 또한 기판(32) 위에서 열발산 막대(2)는 최적의 위치에 설치되는 것이 유리하다. 이러한 위치는 BGA 패키지의 설계에 따라 결정될 수 있지만 일반적으로 볼(33)에서 가장 많은 열이 발생하므로 두 개의 반도체 칩(30) 사이에 설치되는 것이 바람직하다. 또한 2개 이상의 열발산 막대(2)가 하나의 기판(32) 위에 설치되는 경우에는 열발산 막대(2) 상호 간의 위치가 고려되어야 한다. 도 3에 도시된 것처럼 일반적으로는 2개의 반도체 칩(30) 사이에 설치되고 서로 다른 2개의 열발산 막대(2)들 사이에 최소 거리가 가장 크게 되는 위치에 설치되는 것이 유리하다.
기판(32) 위에 설치되는 다수 개의 열발산 막대(2)의 전부 또는 일부는 도 2의 (나)에서 도시된 것과 같이 열발산 막대의 위쪽 부분이 상하로 이동될 수 있는 형태가 될 수 있다. 이와 같이 하나의 BGA 패키지에 설치되는 열발산 막대의 개 수, 위치 또는 형태 등은 BGA 패키지의 설계 형태 및 용도 등에 따라 이 분야에서 통상의 지식을 가진 자가 필요에 따라 적당하게 채택할 수 있다. 도 3의 아래쪽에 도시된 것은 위쪽 부분에 도시된 실시 예의 단면도를 도시한 것이다. 본 발명에 따른 열발산 막대(2)는 도 4에 도시된 것처럼 히트 싱크와 함께 설치될 수 있다.
도 4는 본 발명에 따른 BGA 패키지의 다른 실시 예를 도시한 것이다.
도 4에 도시된 것처럼, 본 발명에 열발산 막대(2)는 히트 싱크(40)와 함께 설치될 수 있다. 도 3에 도시된 실시 예와 마찬가지로 열 발산 막대(2)는 기판(32) 위에서 열 발산을 위하여 가장 효율적인 위치에 설치될 수 있다. 또한 열 발산 막대(2)의 수는 BGA 패키지에서 열 발산의 정도를 고려하여 적절하게 설치될 수 있다. 이와 같이 열 발산 막대(2)가 기판(32) 위의 적절한 위치에서 적절한 수로 설치된 후 히트 싱크(40)는 열 발산 막대(2) 위에 설치된다. 히트 싱크(40)는 도 4에 도시된 것처럼 열 발산 면적을 넓히기 위하여 다수 개의 발열 팬 또는 핀이 형성될 수 있다. 위와 같이 히트 싱크(40)가 설치되면 반도체 칩(30)에서 발생한 열은 기판(32)을 통하여 또는 직접 열 발산 막대(2)를 통하여 히트 싱크(40)로 전달되어 외부로 방출된다. 히트 싱크(40)는 열 발산 막대(2)와 동일한 소재로 제작될 수 있다. 열발산 막대(2)가 설치되고 다시 그 위에 히트 싱크(40)가 설치되는 경우에는 BGA 패키지 전체의 중량 및 부피가 커질 수 있다. 그러므로 BGA 패키지의 적용 분야를 고려하여 히트 싱크(40)의 설치 여부가 결정되어야 한다. 또한 열발산 막대(2)의 열전달 효율과 히트 싱크(40)의 열 방출 능력을 고려하여 열 발산 막대(2)의 개수가 결정될 필요가 있다. 일반적으로 히트 싱크(40)는 열 발산 막대 (2)에 비하여 넓은 표면적을 가지고 있으므로 히트 싱크(40)를 설치하는 경우에는 열 발산 막대(2)는 주로 볼(33) 또는 기판(32)으로부터 발생하는 열을 전달하는 역할을 하다. BGA 패키지 전체의 중량이 문제가 되지 않는다면 열 발산 막대(2)의 개수는 많을수록 유리하다.
위에서 상세하게 설명한 것처럼 본 발명에 따른 BGA 패키지의 열 발산 방법은 열발산 막대를 기판에 설치하는 방법으로 이루어진다. 상기 열발산 막대의 구조는 높은 열 전도성 물질, 예를 들어 금속으로 만들어 질 수 있고 또한 원형 또는 사각 기둥 모양을 할 수 있다. 또한 열 발산 막대의 아래쪽 끝과 위쪽 끝 부분의 단면적은 기둥 부분의 단면적보다 넓게 만들어지는 것이 바람직하고, 몰딩 제조 과정이나 패키지 완성 후 위쪽에서 가해지는 압력에 대비하여 내부에 스프링을 구비할 수 있다. 본 발명에 따른 열 발산 막대는 기판 위에 단독으로 설치되거나 또는 히트 싱크와 함께 설치될 수 있다. 또한 본 발명에 따른 열 발산 막대는 패키지 기판 위에 넓게 분포시킨 접지면 즉 전위 0인 전극에 배치함으로서 소자로부터 발생한 열을 효율적으로 발산시킬 수 있다.
위에서 본 발명에 따른 BGA 패키지의 열 발산 방법 및 열 발산 막대를 포함하는 BGA 패키지에 대하여 실시 예로서 상세하게 설명하였다. 제시된 실시 예는 예시적인 것으로서 이 분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상을 벗어나지 않고 상기 실시 예에 대한 다양한 변형 및 수정 발명을 만들 수 있다는 것은 자명하다. 그러므로 본 발명의 범위는 이와 같은 변형 및 수정 발명에 의하여 제한되지 않으며 다만 아래에서 첨부된 특허청구범위에 의해서만 제한된다.
본 발명에 따른 BGA 패키지의 열 방출 방법은 간단한 구조로서 효율적으로 패키지 내부에서 발생한 열을 외부로 방출시킬 수 있도록 한다. 또한 BGA 패키지의 적용 분야에 따라 열 발산 막대의 개수를 적절하게 조절함으로서 효율적인 열발산이 가능하도록 할 뿐만 아니라 간단한 구조로 인하여 BGA 패키지의 경량화 및 소형화에 미치는 영향을 최소화할 수 있다.

Claims (9)

  1. BGA 패키지의 열 발산 방법에 있어서,
    BGA 패키지의 기판 위에 적어도 하나의 기둥 형태로 만들어진 열 발산 막대를 설치하고, 상기 열 발산 막대는 아래쪽 부분 및 위쪽 부분의 단면적이 중간 부분에 해당하는 기둥 부분의 단면적보다 더 크고, 그리고 상기 열 발산 막대의 소재의 열전도율은 BGA 패키지의 다른 부분의 열도율보다 더 커서 BGA 패키지의 기판 또는 볼에서 발생한 열이 상기 열 발산 막대를 통하여 외부로 배출되는 것을 특징으로 하는 열 발산 방법.
  2. 청구항 1에 있어서, 상기 열 발산 막대는 금속 소재가 되는 것을 특징으로 하는 열 발산 방법.
  3. 청구항 1에 있어서, 상기 열 발산 막대의 위쪽에는 넓은 표면적을 가지도록 다수 개의 팬 또는 핀이 형성된 히트 싱크가 설치되는 것을 특징으로 하는 열 발산 방법.
  4. 청구항 1에 있어서, 상기 열 발산 막대는 BGA 패키지 기판 상면에 분포시킨 접지 면에 설치되는 것을 특징으로 하는 열 발산 방법.
  5. 기판, 상기 기판 위에 설치되는 반도체 칩 및 상기 기판의 아래쪽에 설치되는 볼을 포함하는 BGA 패키지에 있어서,
    상기 기판 위에는 설치되는 적어도 하나의 열발산 막대를 포함하고, 상기 열 발산 막대는 원 또는 사각 기둥 형태로서 상기 기판에 결합되는 아래쪽 부분 및 위쪽 부분의 단면적이 기둥 부분의 단면적보다 더 큰 것을 특징으로 하는 BGA 패키지.
  6. 청구항 5에 있어서, 상기 열 발산 막대의 위쪽 부분은 아래쪽으로 연장된 실린더 형태를 포함하고, 상기 위쪽 부분은 한쪽 끝이 열 발산 막대의 아래쪽에 고정된 스프링을 이용하여 상하로 이동될 수 있는 것을 특징으로 하는 BGA 패키지.
  7. 청구항 5에 있어서, 상기 열 발산 막대는 금속 소재로 이루어진 것을 특징으로 하는 BGA 패키지.
  8. 청구항 5에 있어서, 상기 열 발산 막대의 위쪽에 설치되는 히트 싱크를 더 포함하고, 상기 히트 싱크는 다수 개의 팬 또는 핀이 형성된 것을 특징으로 하는 BGA 패키지.
  9. 청구항 5에 있어서, 상기 열 발산 막대는 상기 기판 상면에 분포시킨 접지 면에 설치되는 것을 특징으로 하는 BGA 패키지.
KR1020040115981A 2004-12-30 2004-12-30 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지 KR101049508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115981A KR101049508B1 (ko) 2004-12-30 2004-12-30 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115981A KR101049508B1 (ko) 2004-12-30 2004-12-30 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지

Publications (2)

Publication Number Publication Date
KR20060077182A KR20060077182A (ko) 2006-07-05
KR101049508B1 true KR101049508B1 (ko) 2011-07-15

Family

ID=37169294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115981A KR101049508B1 (ko) 2004-12-30 2004-12-30 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지

Country Status (1)

Country Link
KR (1) KR101049508B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006160A (ko) * 1996-06-27 1998-03-30 김주용 열 방출수단을 구비한 반도체 패캐이지 및 그 제조방법
US20020113308A1 (en) 2001-02-22 2002-08-22 Siliconware Precision Industries Co. Ltd. Semiconductor package with heat dissipating structure
KR100778913B1 (ko) 2001-05-21 2007-11-22 앰코 테크놀로지 코리아 주식회사 냉매를 방열재로 사용한 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006160A (ko) * 1996-06-27 1998-03-30 김주용 열 방출수단을 구비한 반도체 패캐이지 및 그 제조방법
US20020113308A1 (en) 2001-02-22 2002-08-22 Siliconware Precision Industries Co. Ltd. Semiconductor package with heat dissipating structure
KR100778913B1 (ko) 2001-05-21 2007-11-22 앰코 테크놀로지 코리아 주식회사 냉매를 방열재로 사용한 반도체 패키지

Also Published As

Publication number Publication date
KR20060077182A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
US6521990B2 (en) Ball grid array package comprising a heat sink
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
EP3051584B1 (en) Heat spreader with down set leg attachment feature
EP0054539B1 (en) A semiconductor integrated circuit device with an improved heat sink
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
US20060060952A1 (en) Heat spreader for non-uniform power dissipation
WO2008003223A1 (en) Semiconductor package system and method of improving heat dissipation of a semiconductor package
JP2009105297A (ja) 樹脂封止型半導体装置
US7388286B2 (en) Semiconductor package having enhanced heat dissipation and method of fabricating the same
US7554194B2 (en) Thermally enhanced semiconductor package
US7723843B2 (en) Multi-package module and electronic device using the same
US7327028B2 (en) Embedded heat spreader for folded stacked chip-scale package
US20050161806A1 (en) Area array packages with overmolded pin-fin heat sinks
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
KR101049508B1 (ko) 비지에이 패키지의 열발산 방법 및 열 발산 막대를포함하는 비지에이 패키지
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
US7606034B2 (en) Thermally enhanced memory module
US7521780B2 (en) Integrated circuit package system with heat dissipation enclosure
CN218957731U (zh) 用于集成电路的封装
TW469615B (en) BGA-type semiconductor device package
US20060103016A1 (en) Heat sinking structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee