JPWO2023135844A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2023135844A5
JPWO2023135844A5 JP2023573827A JP2023573827A JPWO2023135844A5 JP WO2023135844 A5 JPWO2023135844 A5 JP WO2023135844A5 JP 2023573827 A JP2023573827 A JP 2023573827A JP 2023573827 A JP2023573827 A JP 2023573827A JP WO2023135844 A5 JPWO2023135844 A5 JP WO2023135844A5
Authority
JP
Japan
Prior art keywords
bonding
layer
manufacturing
substrate
piezoelectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023573827A
Other languages
English (en)
Japanese (ja)
Other versions
JP7678902B2 (ja
JPWO2023135844A1 (https=
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2022/030156 external-priority patent/WO2023135844A1/ja
Publication of JPWO2023135844A1 publication Critical patent/JPWO2023135844A1/ja
Publication of JPWO2023135844A5 publication Critical patent/JPWO2023135844A5/ja
Application granted granted Critical
Publication of JP7678902B2 publication Critical patent/JP7678902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2023573827A 2022-01-17 2022-08-05 複合基板の製造方法 Active JP7678902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022005286 2022-01-17
JP2022005286 2022-01-17
PCT/JP2022/030156 WO2023135844A1 (ja) 2022-01-17 2022-08-05 複合基板の製造方法

Publications (3)

Publication Number Publication Date
JPWO2023135844A1 JPWO2023135844A1 (https=) 2023-07-20
JPWO2023135844A5 true JPWO2023135844A5 (https=) 2024-08-01
JP7678902B2 JP7678902B2 (ja) 2025-05-16

Family

ID=87278749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023573827A Active JP7678902B2 (ja) 2022-01-17 2022-08-05 複合基板の製造方法

Country Status (6)

Country Link
US (2) US20250035006A1 (https=)
JP (1) JP7678902B2 (https=)
KR (1) KR102916188B1 (https=)
CN (1) CN118476156A (https=)
DE (1) DE112022005215T5 (https=)
WO (1) WO2023135844A1 (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026048189A1 (ja) * 2024-08-27 2026-03-05 日本碍子株式会社 複合基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6023089Y2 (ja) 1979-09-22 1985-07-09 宇部興産株式会社 竪型射出装置
JP4170617B2 (ja) * 2001-11-29 2008-10-22 信越化学工業株式会社 酸化物単結晶ウエーハ及びその製造方法並びに評価方法
DE102006003850B4 (de) * 2006-01-26 2015-02-05 Epcos Ag Elektroakustisches Bauelement
CN203014754U (zh) 2010-06-15 2013-06-19 日本碍子株式会社 复合基板
JP5650553B2 (ja) 2011-02-04 2015-01-07 太陽誘電株式会社 弾性波デバイスの製造方法
JP6247054B2 (ja) * 2013-09-02 2017-12-13 日本碍子株式会社 弾性波デバイス及びその製法
JP6166170B2 (ja) 2013-12-16 2017-07-19 日本碍子株式会社 複合基板及びその製法
US10523178B2 (en) 2015-08-25 2019-12-31 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
JP2020057952A (ja) * 2018-10-03 2020-04-09 新日本無線株式会社 弾性表面波装置およびその製造方法
JP7075529B1 (ja) 2021-06-11 2022-05-25 日本碍子株式会社 複合基板および複合基板の製造方法

Similar Documents

Publication Publication Date Title
JP4839818B2 (ja) 貼り合わせ基板の製造方法
CN104658927B (zh) 半导体晶片的键合减薄优化方法
JP2009260295A5 (ja) 半導体基板の作製方法
JP2005340423A5 (https=)
JP2022120112A5 (https=)
JP7012454B2 (ja) 静電吸着チャックの製造方法並びに半導体装置の製造方法
TWI456637B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法
CN116072533B (zh) 一种晶圆及其晶圆减薄制程加工工艺
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
JPWO2023135844A5 (https=)
CN115403000B (zh) 一种高温绝缘真空腔体及其制备方法
JPH0963912A (ja) 貼り合わせ基板製造方法
TW202123321A (zh) Soi襯底的製造方法
JP7797188B2 (ja) 半導体装置、及び半導体装置の製造方法
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
JPH08107092A (ja) Ｓｏｉ基板の製造方法
JPH0897111A (ja) Ｓｏｉ基板の製造方法
CN114496774A (zh) 晶圆背面减薄方法
JP2010109356A5 (https=)
JP7615874B2 (ja) ウェーハの製造方法
JP4492054B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JPWO2024157663A5 (https=)
JP4465760B2 (ja) 縦型半導体装置の製造方法
JP2011071283A (ja) 貼合せｓｏｉウェーハ及びその製造方法
JP2021073709A5 (https=)