JP2025504526A5 - - Google Patents

Info

Publication number
JP2025504526A5
JP2025504526A5 JP2024543909A JP2024543909A JP2025504526A5 JP 2025504526 A5 JP2025504526 A5 JP 2025504526A5 JP 2024543909 A JP2024543909 A JP 2024543909A JP 2024543909 A JP2024543909 A JP 2024543909A JP 2025504526 A5 JP2025504526 A5 JP 2025504526A5
Authority
JP
Japan
Prior art keywords
donor substrate
substrate
layer
electrical insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024543909A
Other languages
English (en)
Japanese (ja)
Other versions
JP2025504526A (ja
Filing date
Publication date
Priority claimed from FR2200850A external-priority patent/FR3132383A1/fr
Application filed filed Critical
Publication of JP2025504526A publication Critical patent/JP2025504526A/ja
Publication of JP2025504526A5 publication Critical patent/JP2025504526A5/ja
Pending legal-status Critical Current

Links

JP2024543909A 2022-01-31 2023-01-30 二重半導体オンインシュレータ構造を作製するためのプロセス Pending JP2025504526A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2200850 2022-01-31
FR2200850A FR3132383A1 (fr) 2022-01-31 2022-01-31 Procédé de fabrication d’une structure de type double semi-conducteur sur isolant
PCT/FR2023/050115 WO2023144495A1 (fr) 2022-01-31 2023-01-30 Procede de fabrication d'une structure de type double semi-conducteur sur isolant

Publications (2)

Publication Number Publication Date
JP2025504526A JP2025504526A (ja) 2025-02-12
JP2025504526A5 true JP2025504526A5 (https=) 2025-12-08

Family

ID=80999171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024543909A Pending JP2025504526A (ja) 2022-01-31 2023-01-30 二重半導体オンインシュレータ構造を作製するためのプロセス

Country Status (8)

Country Link
US (1) US20250140600A1 (https=)
EP (1) EP4473559B1 (https=)
JP (1) JP2025504526A (https=)
KR (1) KR20240140161A (https=)
CN (1) CN118613903A (https=)
FR (1) FR3132383A1 (https=)
TW (1) TW202347608A (https=)
WO (1) WO2023144495A1 (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117594522A (zh) * 2023-12-25 2024-02-23 中国科学院微电子研究所 一种新型绝缘体上硅晶圆及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
JP3975634B2 (ja) 半導体ウェハの製作法
JP4674844B2 (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
JP2006191029A5 (https=)
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
CN100411094C (zh) 在键合两个晶片之前的热处理
JP2009111362A5 (https=)
CN105190835B (zh) 混合基板的制造方法和混合基板
CN106711027A (zh) 晶圆键合方法及异质衬底制备方法
JP2008311621A5 (https=)
CN101730925A (zh) Soi晶片的硅氧化膜形成方法
CN112768354B (zh) 一种退火方法、复合薄膜及电子元件
JP2025504526A5 (https=)
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP5591949B2 (ja) 多層結晶構造体の製造方法
JP2013516767A5 (https=)
JP2025504525A5 (https=)
JPWO2022101969A5 (https=)
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
JP2007073768A (ja) 貼り合わせｓｏｉウェーハの製造方法
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
JP2025504526A (ja) 二重半導体オンインシュレータ構造を作製するためのプロセス
JPH05109678A (ja) Ｓｏｉ基板の製造方法
JPS63111652A (ja) ウエハ接着方法