JPWO2020213254A1 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JPWO2020213254A1
JPWO2020213254A1 JP2021514809A JP2021514809A JPWO2020213254A1 JP WO2020213254 A1 JPWO2020213254 A1 JP WO2020213254A1 JP 2021514809 A JP2021514809 A JP 2021514809A JP 2021514809 A JP2021514809 A JP 2021514809A JP WO2020213254 A1 JPWO2020213254 A1 JP WO2020213254A1
Authority
JP
Japan
Prior art keywords
region
contact
trench
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021514809A
Other languages
English (en)
Other versions
JP7095802B2 (ja
Inventor
崇一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020213254A1 publication Critical patent/JPWO2020213254A1/ja
Priority to JP2022096433A priority Critical patent/JP7405186B2/ja
Application granted granted Critical
Publication of JP7095802B2 publication Critical patent/JP7095802B2/ja
Priority to JP2023209291A priority patent/JP2024023631A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体基板と、半導体基板の上面の上方に設けられたエミッタ電極とを備え、半導体基板は、第１導電型のドリフト領域と、ドリフト領域と半導体基板の上面との間に設けられた、第２導電型のベース領域と、ベース領域と半導体基板の上面との間に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、エミッタ電極に接続され、且つ、コンタクト領域を貫通して設けられた、導電材料のトレンチコンタクトと、トレンチコンタクトの底部と接して設けられた、コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度プラグ領域とを有する半導体装置を提供する。

Description

本発明は、半導体装置および製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタが設けられた半導体装置が知られている（例えば、特許文献１−３参照）。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１０−１４７３８１号公報
特許文献２ 特開２０１２−１５６５６４号公報
特許文献３ 特開２０１０−１４７３８０号公報
 解決しようとする課題
半導体装置は、損失が小さいことが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を備えてよい。半導体基板は、第１導電型のドリフト領域を有してよい。半導体基板は、ドリフト領域と半導体基板の上面との間に設けられた、第２導電型のベース領域を有してよい。半導体基板は、ベース領域と半導体基板の上面との間に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を有してよい。半導体基板は、エミッタ電極に接続され、且つ、コンタクト領域を貫通して設けられた、導電材料のトレンチコンタクトを有してよい。半導体基板は、トレンチコンタクトの底部と接して設けられた、コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度プラグ領域を有してよい。
半導体基板の深さ方向において、高濃度プラグ領域の厚みは、コンタクト領域の厚みより小さくてよい。
高濃度プラグ領域の下端は、ベース領域の下端よりも上側に配置されていてよい。
半導体基板は、ベース領域と半導体基板の上面との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有してよい。コンタクト領域は、エミッタ領域よりも深い位置まで設けられていてよい。
半導体基板は、半導体基板の上面からドリフト領域まで設けられた複数のトレンチ部を有してよい。半導体基板は、２つのトレンチ部に挟まれたメサ部を有してよい。半導体装置は、トランジスタ部およびダイオード部を有してよい。トランジスタ部は、ダイオード部と接する境界部を有してよい。境界部のメサ部に、トレンチコンタクトおよび高濃度プラグ領域が設けられていてよい。
トレンチコンタクトおよび高濃度プラグ領域は、境界部以外のトランジスタ部にも設けられていてよい。
トレンチコンタクトおよび高濃度プラグ領域は、ダイオード部にも設けられていてよい。
トレンチ部は、導電部と、導電部およびエミッタ電極の間に設けられた層間絶縁膜とを有してよい。エミッタ電極は、メサ部の上面に接触していてよい。
本発明の第２の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置の製造方法を提供する。製造方法は、ドリフト領域と半導体基板の上面との間に設けられた、第２導電型のベース領域と、ベース領域と半導体基板の上面との間に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域とを形成する段階を備えてよい。製造方法は、半導体基板の上面においてコンタクト領域を貫通するコンタクト用トレンチを形成する段階を備えてよい。製造方法は、コンタクト用トレンチの底部と接し、コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度プラグ領域を形成する段階を備えてよい。製造方法は、コンタクト用トレンチの内部に導電材料を設けて、トレンチコンタクトを形成する段階を備えてよい。
製造方法は、コンタクト用トレンチの内部と、半導体基板の上面に層間絶縁膜を形成し、且つ、半導体基板の上面の層間絶縁膜をエッチバックする段階を備えてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ａの拡大図である。 上面視におけるカソード領域８２の他の配置例を示す図である。 図２Ａおよび図２Ｂにおけるｂ−ｂ断面の一例を示す図である。 メサ部６０の構造例を示す斜視断面図である。 メサ部６０の構造例を示す断面図である。 メサ部６１の構造例を示す斜視断面図である。 メサ部６１の他の構造例を示す斜視断面図である。 Ｘ軸方向における活性部１２０の端部の構造例を示す断面図である。 半導体装置１００が有するメサ部６２の一例を示すＸＺ断面図である。 半導体装置１００の製造方法における一部の工程を説明する図である。 図２Ａおよび図２Ｂにおけるｂ−ｂ断面の他の例を示す図である。 実施例に係る半導体装置１００と、比較例に係る半導体装置の特性を比較した図である。 実施例および比較例のダイオード部８０における、深さ方向のホール密度分布例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ−型またはＮ−型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドーピング濃度とする場合がある。当該濃度差は、電圧−容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドーピング濃度としてよい。また、ドーピング濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドーピング濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドーピング濃度がほぼ均一な場合等においては、ドーピング濃度の平均値を当該領域におけるドーピング濃度としてよい。また、本明細書においてドーパントの濃度とは、ドナーおよびアクセプタのそれぞれの濃度を指す。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１２０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が更に設けられていてもよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、所定の配列方向（図１ではＸ軸方向）に沿って並んで配置されている。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１２０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１２０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１２０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、金属配線であってよい。
活性側ゲート配線１３１は、活性部１２０に設けられている。活性部１２０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１２０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１２０を横切るように、Ｘ軸方向に延伸して設けられている。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１２０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、外周ゲート配線１３０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図２Ａは、図１における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体基板１０には、半導体基板１０の上面に接するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５が設けられている。また、本例の半導体基板１０には、半導体基板１０の下面に接するカソード領域８２およびコレクタ領域２２が設けられている。
また、半導体基板１０の上方には、エミッタ電極５２および活性側ゲート配線１３１が設けられている。エミッタ電極５２は、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、ダミートレンチ部３０のダミー導電部と接続される。エミッタ電極５２と、半導体基板１０との間には、層間絶縁膜が設けられていてもよい。層間絶縁膜には、エミッタ電極５２と半導体基板１０とを接続するためのコンタクトホールが設けられてよい。
活性側ゲート配線１３１と半導体基板１０との間には、熱酸化膜等の絶縁膜が設けられる。活性側ゲート配線１３１は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。ゲートトレンチ部４０は、活性側ゲート配線１３１等のゲート配線の下方までＸ軸方向に延伸して設けられている。ゲートトレンチ部４０のゲート導電部は、ゲート配線と接続される。
活性側ゲート配線１３１の下方には、ウェル領域１１が設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度が高く、半導体基板１０の上面に接して形成されており、且つ、ベース領域１４の底部よりも深い位置まで形成されている領域である。ウェル領域１１のＹ軸方向の幅は、活性側ゲート配線１３１のＹ軸方向の幅よりも大きくてよい。
トランジスタ部７０には、ゲートトレンチ部４０が設けられる。ダイオード部８０には、ダミートレンチ部３０が設けられる。トランジスタ部７０には、ダミートレンチ部３０も設けられてよい。ゲートトレンチ部４０は、トランジスタ部７０において、ゲート電位が印加されるゲート電極として機能する。ダミートレンチ部３０には、エミッタ電位が印加される。
ゲートトレンチ部４０およびダミートレンチ部３０は、上面視において、Ｙ軸方向に長手を有している。つまりゲートトレンチ部４０およびダミートレンチ部３０は、Ｙ軸方向に延伸して設けられている。ゲートトレンチ部４０およびダミートレンチ部３０は、Ｙ軸方向と平行な直線部分を有してよい。
ゲートトレンチ部４０およびダミートレンチ部３０の各トレンチ部は、Ｘ軸方向において所定の間隔で配置されている。なおゲートトレンチ部４０およびダミートレンチ部３０の配列パターンは、図２Ａの例に限定されない。１つ以上のゲートトレンチ部４０を含むグループと、１つ以上のダミートレンチ部３０を含むグループとが、Ｘ軸方向に沿って交互に配置されていてよい。
少なくとも一つのトレンチ部は、２つの直線部分の先端が曲線状の先端部分で接続されていてよい。図２Ａの例では、ゲートトレンチ部４０が、２つの直線部分３９と、１つの先端部分４１とを有している。また、ダミートレンチ部３０も同様に、２つの直線部分２９と、１つの先端部分３１とを有していてよい。ダミートレンチ部３０は、直線部分だけを有していてもよい。それぞれのトレンチ部のＹ軸方向における先端は、ウェル領域１１の内部に配置されてよい。これにより、トレンチ部の先端における電界集中を緩和できる。
本明細書では、Ｘ軸方向において、トレンチ部の２つの直線部分に挟まれた半導体基板１０の領域をメサ部と称する場合がある。トランジスタ部７０にはメサ部６０が設けられており、ダイオード部８０にはメサ部６１が設けられている。メサ部とは、トレンチ部に挟まれた半導体基板１０の部分において、トレンチ部の最も深い底部よりも上面側の領域である。
各メサ部には、Ｐ−型のベース領域１４が設けられる。ベース領域１４はメサ部の上面の一部に露出している。トランジスタ部７０のベース領域１４の上面には、コンタクト領域１５と、エミッタ領域１２が設けられる。本例のコンタクト領域１５は、ベース領域１４よりもドーピング濃度の高いＰ＋型である。本例のエミッタ領域１２は、後述するドリフト領域よりもドーピング濃度の高いＮ＋型である。
エミッタ領域１２は、半導体基板１０の上面においてゲートトレンチ部４０と接して設けられている。本例のエミッタ領域１２およびコンタクト領域１５は、メサ部６０を挟む一方のトレンチ部から、他方のトレンチ部まで設けられる。本例のメサ部６０の上面には、コンタクト領域１５およびエミッタ領域１２が、Ｙ軸方向に沿って交互に配置されている。
他の例においては、メサ部６０には、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。メサ部６０の上面には、コンタクト領域１５およびエミッタ領域１２が設けられた領域をＹ軸方向において挟むベース領域１４が配置されていてよい。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていなくてよい。本例のメサ部６１の上面には、ベース領域１４が設けられている。ベース領域１４は、メサ部６１の上面の半分以上の面積を占めていてよい。メサ部６１の上面には、コンタクト領域１５が配置されていてよい。メサ部６１のコンタクト領域１５は、トレンチコンタクト５４のＹ軸方向における端部と重なる位置に設けられてよい。メサ部６１の上面には、コンタクト領域１５をＹ軸方向に挟むベース領域１４が設けられてよい。
それぞれのメサ部６０およびメサ部６１には、トレンチコンタクト５４が設けられている。トレンチコンタクト５４は、半導体基板１０の上面から、半導体基板１０の内部まで形成されたコンタクト用トレンチ（溝部）と、トレンチ内に充填された導電部とを含む。導電部は、エミッタ電極５２と同一の材料で、エミッタ電極５２と連続して形成されていてよく、エミッタ電極５２と異なる材料で形成されていてもよい。
トレンチコンタクト５４は、深さ方向（Ｚ軸方向）においてコンタクト領域１５を貫通している。つまり、トレンチコンタクト５４を設けることで、コンタクト領域１５の体積が低減する。これにより、トランジスタ部７０のゲートがオフ状態となりダイオード動作する場合に、コンタクト領域１５からのホール注入を抑制できる。このため、ダイオード部８０における逆回復損失を低減できる。
また、トレンチコンタクト５４を設けることで、導電部と半導体基板１０との接触面積を増大できる。このため、メサ部６０およびメサ部６１のＸ軸方向の幅を微細化しても、エミッタ電極５２と半導体基板１０との間の接触抵抗の増大を抑制できる。
トレンチコンタクト５４のＸ軸方向の幅は、各メサ部のＸ軸方向の幅よりも小さい。トレンチコンタクト５４のＹ軸方向における両端は、各メサ部のコンタクト領域１５のうち、Ｙ軸方向の両端に配置されたコンタクト領域１５に設けられてよい。
メサ部６０に設けられたトレンチコンタクト５４と、メサ部６１に設けられたトレンチコンタクト５４とは、Ｙ軸方向における長さが同一であってよく、異なっていてもよい。メサ部６０において、トレンチコンタクト５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。コンタクト領域１５およびエミッタ領域１２は、トレンチコンタクト５４が設けられている範囲に配置されてよい。本例のトレンチコンタクト５４は、メサ部６０のベース領域１４およびウェル領域１１に対応する領域には設けられていない。メサ部６１において、トレンチコンタクト５４は、コンタクト領域１５およびベース領域１４の上方に設けられる。ただし、トレンチコンタクト５４は、メサ部６１においてコンタクト領域１５とウェル領域１１に挟まれたベース領域１４の上方には設けられていない。
ダイオード部８０において、半導体基板１０の下面と接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面と接する領域においてカソード領域８２が設けられていない領域には、コレクタ領域２２が設けられている。Ｙ軸方向において、カソード領域８２は、ウェル領域１１から離れて配置されている。カソード領域８２と、ウェル領域１１の間には、上面視において、ベース領域１４およびコンタクト領域１５の少なくとも一方が配置されていてよい。本例において、カソード領域８２と、ウェル領域１１とのＹ軸方向における距離は、トレンチコンタクト５４と、ウェル領域１１とのＹ軸方向における距離よりも大きい。
図２Ｂは、上面視におけるカソード領域８２の他の配置例を示す図である。本例のカソード領域８２は、Ｙ軸方向における端部の位置が、トレンチコンタクト５４の端部の位置と一致している。トレンチコンタクト５４を設けることで、キャリアの引き抜きが容易になるので、カソード領域８２をウェル領域１１に近づけても、耐圧を確保しやすくなる。
カソード領域８２のＹ軸方向の端部の位置は、トレンチコンタクト５４の端部の位置と一致していなくてもよい。カソード領域８２のＹ軸方向の端部は、コンタクト領域１５と重なる位置に設けられてよい。カソード領域８２のＹ軸方向の端部は、トレンチコンタクト５４と、ウェル領域１１との間に配置されていてもよい。
図３は、図２Ａおよび図２Ｂにおけるｂ−ｂ断面の一例を示す図である。ｂ−ｂ断面は、コンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、エミッタ電極５２およびコレクタ電極２４を有する。
エミッタ電極５２は、各メサ部において半導体基板１０の上面２１に接していてよい。つまり各メサ部と、エミッタ電極５２との間には、絶縁膜が設けられていない。絶縁膜は、各メサ部の直上に延伸していず、トレンチ部に埋め込まれている。エミッタ電極５２は、複数のメサ部および複数のトレンチ部を含む範囲において、上面２１と接していてよい。このような構成により、メサ部のＸ軸方向の幅を微細化しても、メサ部とエミッタ電極５２との接触面積を確保できる。
コレクタ電極２４は、半導体基板１０の下面２３全体に設けられてよい。コレクタ電極２４およびエミッタ電極５２は、アルミニウム等の金属材料で形成されてよい。
当該断面の半導体基板１０の上面２１側には、Ｐ−型のベース領域１４が設けられる。当該断面において、トランジスタ部７０における半導体基板１０の上面２１側には、Ｐ＋型のコンタクト領域１５およびＰ−型のベース領域１４が半導体基板１０の上面２１から順番に設けられる。当該断面において、ダイオード部８０における半導体基板１０の上面２１側には、Ｐ−型のベース領域１４が設けられている。
各メサ部において、ベース領域１４とドリフト領域１８との間には、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の蓄積領域１６が設けられていてよい。蓄積領域１６は、メサ部６１には設けられていなくてもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果、Ｉｎｊｅｃｔｉｏｎ‐Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ）を高めて、トランジスタ部７０におけるオン電圧を低減できる。
トランジスタ部７０およびダイオード部８０において、ベース領域１４の下にはＮ−型のドリフト領域１８が設けられる。トランジスタ部７０およびダイオード部８０において、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられる。
バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面から広がる空乏層が、コレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下にはカソード領域８２が設けられる。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達するように設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０の上面２１側に設けられたゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチ部４０の内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。ゲート導電部４４は、層間絶縁膜３８により、エミッタ電極５２と絶縁されている。層間絶縁膜３８は、例えばＰＳＧまたはＰＢＳＧ等のシリケートガラスである。層間絶縁膜３８の少なくとも一部分は、ゲートトレンチの内部に設けられてよい。層間絶縁膜３８の少なくとも一部分は、半導体基板１０の上面２１の上に設けられてもよい。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。当該断面においてダミー導電部３４は、層間絶縁膜３８により、エミッタ電極５２と絶縁されてよい。ダミー導電部３４は、図３とは異なる断面において層間絶縁膜３８に設けられたコンタクトホール等により、エミッタ電極５２と接続されてよい。層間絶縁膜３８の少なくとも一部分は、ダミートレンチの内部に設けられてよい。層間絶縁膜３８の少なくとも一部分は、半導体基板１０の上面２１の上に設けられてもよい。
少なくとも一つのメサ部には、導電材料のトレンチコンタクト５４が設けられている。トレンチコンタクト５４は、エミッタ電極５２と同一材料で形成されてよく、タングステン等の材料で形成されてもよい。タングステンを含む材料でトレンチコンタクト５４を形成することで、微細なトレンチコンタクト５４を容易に形成できる。トレンチコンタクト５４は、エミッタ電極５２と接続されている。
トレンチコンタクト５４は、コンタクト領域１５を貫通して設けられている。つまりトレンチコンタクト５４は、半導体基板１０の上面２１から、ベース領域１４に達する位置まで設けられている。トレンチコンタクト５４の下端は、ベース領域１４の下端と同一の位置であってよく、ベース領域１４の下端よりも下方に配置されていてもよい。トレンチコンタクト５４は、図３とは異なる断面において、エミッタ領域１２を貫通していてよい。
上述したように、トレンチコンタクト５４がコンタクト領域１５を貫通しているので、コンタクト領域１５が小さくなる。このため、コンタクト領域１５からドリフト領域１８側へのホール注入を抑制できる。
トレンチコンタクト５４の底部と接する領域には、コンタクト領域１５よりもドーピング濃度の高いＰ＋＋型の高濃度プラグ領域５５が設けられている。高濃度プラグ領域５５は、トレンチコンタクト５４の底面全体を覆っていてよい。高濃度プラグ領域５５のドーピング濃度は、コンタクト領域１５のドーピング濃度の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。高濃度プラグ領域５５を設けることで、トレンチコンタクト５４と半導体基板１０との接触抵抗を低減できる。また、高濃度プラグ領域５５およびトレンチコンタクト５４により、半導体基板１０からホールを引き抜きやすくなる。このため、逆回復損失を更に低減できる。高濃度プラグ領域５５の深さ方向における厚みは、コンタクト領域１５の深さ方向における厚みよりも小さいことが好ましい。
トランジスタ部７０は、ダイオード部８０と接する境界部７２を有してよい。境界部７２は、１つ以上のメサ部６０を含む。境界部７２におけるメサ部６０は、境界部７２以外におけるメサ部６０と同一の構成を有してよい。
トレンチコンタクト５４および高濃度プラグ領域５５は、境界部７２のメサ部６０に設けられてよい。これにより、境界部７２のコンタクト領域１５からダイオード部８０に流れるホールを低減できる。トレンチコンタクト５４および高濃度プラグ領域５５は、境界部７２だけに設けられていてよく、境界部７２以外にも設けられていてよい。
トレンチコンタクト５４および高濃度プラグ領域５５は、境界部７２以外のメサ部６０にも設けられてよい。トレンチコンタクト５４および高濃度プラグ領域５５は、トランジスタ部７０の全てのメサ部６０に設けられてよい。トレンチコンタクト５４および高濃度プラグ領域５５は、コンタクト領域１５およびエミッタ領域１２を有する全てのメサ部６０に設けられていてもよい。これにより、トランジスタ部７０全体からダイオード部８０に流れるホールを低減できる。
トレンチコンタクト５４および高濃度プラグ領域５５は、ダイオード部８０にも設けられてよい。トレンチコンタクト５４および高濃度プラグ領域５５は、ダイオード部８０の全てのメサ部６１に設けられてよい。メサ部６１に設けられたトレンチコンタクト５４は、メサ部６０に設けられたトレンチコンタクト５４と同一の深さまで形成されてよく、異なる深さまで形成されてもよい。メサ部６１においても、トレンチコンタクト５４は、コンタクト領域１５を貫通していてよい。
図４は、メサ部６０の構造例を示す斜視断面図である。図４においては、トレンチコンタクト５４のうち、コンタクト用トレンチ５７を示しており、コンタクト用トレンチ５７に充填される導電材料は省略している。
本例においてコンタクト領域１５は、エミッタ領域１２よりも深い位置まで設けられている。図４に示すように、コンタクト用トレンチ５７は、コンタクト領域１５およびエミッタ領域１２を貫通して設けられている。エミッタ領域１２がコンタクト領域１５よりも深い位置まで設けられている場合、コンタクト用トレンチ５７は、エミッタ領域１２の下端よりも深い位置まで設けられてよく、エミッタ領域１２の下端よりも浅い位置まで設けられてもよい。
コンタクト用トレンチ５７の底部には、Ｐ＋＋型の高濃度プラグ領域５５が設けられている。コンタクト用トレンチ５７の側面には、コンタクト領域１５、エミッタ領域１２およびベース領域１４が露出していてよい。コンタクト用トレンチ５７の底面には、高濃度プラグ領域５５が露出していてよい。トレンチコンタクト５４は、コンタクト領域１５、エミッタ領域１２、ベース領域１４および高濃度プラグ領域５５と接触していてよい。
図５は、メサ部６０の構造例を示す断面図である。本例では、半導体基板１０の深さ方向において、高濃度プラグ領域５５の厚みをＴ１、コンタクト領域１５の厚みをＴ２、コンタクト領域１５の下端よりも下方に飛び出しているコンタクト用トレンチ５７の突出長をＴ３、高濃度プラグ領域５５の下方におけるベース領域１４の厚みをＴ４とする。各部材の厚みまたは長さは、各部材の厚みまたは長さの最大値を用いてよい。
本例では、高濃度プラグ領域５５の厚みＴ１は、コンタクト領域１５の厚みＴ２より小さい。厚みＴ１は、厚みＴ２の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。これにより、高濃度プラグ領域５５からのホールの注入を抑制できる。高濃度プラグ領域５５における厚みＴ１とドーピング濃度との積は、コンタクト領域１５における厚みＴ２とドーピング濃度との積よりも小さくてよい。
なお、高濃度プラグ領域５５の下端は、ベース領域１４の下端よりも上側に設けられている。つまり、高濃度プラグ領域５５は、ベース領域１４内に配置されており、且つ、蓄積領域１６またはドリフト領域１８には接していない。これにより、トレンチコンタクト５４が、高濃度プラグ領域５５を介してＮ型の領域に接続されることを防げる。
コンタクト用トレンチ５７の突出長Ｔ３は、ベース領域１４の厚みＴ４よりも小さい。突出長Ｔ３が大きくなると、高濃度プラグ領域５５とドリフト領域１８（または蓄積領域１６）との距離が近くなり、耐圧が低下してしまう。突出長Ｔ３は、厚みＴ４の半分以下であってよく、１／４以下であってもよい。
また、高濃度プラグ領域５５の厚みＴ１が大きいと、高濃度プラグ領域５５とドリフト領域１８（または蓄積領域１６）との距離が近くなり、耐圧が低下してしまう。厚みＴ１は、厚みＴ４の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。
また、コンタクト用トレンチ５７のＸ軸方向の幅（すなわち、トレンチコンタクト５４の幅）をＷ１とし、ゲートトレンチ部４０とコンタクト用トレンチ５７とのＸ軸方向の距離をＷ２とする。つまり、幅Ｗ２は、コンタクト領域１５の幅である。幅Ｗ１は、幅Ｗ２の半分以上であってよく、１倍以上であってもよい。幅Ｗ１を大きくすることで、コンタクト領域１５からのホール注入を抑制できる。
高濃度プラグ領域５５は、半導体基板１０の上面２１の上方から、コンタクト用トレンチ５７に向かってＰ型の不純物を注入することで形成してよい。この場合、コンタクト領域１５およびエミッタ領域１２のうち、コンタクト用トレンチ５７の側面に露出している領域にも、Ｐ型の不純物が注入される。コンタクト領域１５は、コンタクト用トレンチ５７に接する境界部５８の不純物濃度が、ゲートトレンチ部４０に接する領域の不純物濃度よりも高くてよい。このような構成により、トレンチコンタクト５４とコンタクト領域１５との接触抵抗を更に低減できる。また、エミッタ領域１２は、コンタクト用トレンチ５７に接する領域のＰ型不純物濃度が、ゲートトレンチ部４０に接する領域のＰ型不純物濃度よりも高くてよい。エミッタ領域１２は、コンタクト用トレンチ５７に接する領域がＰ型に反転していてもよい。
なお、幅Ｗ２は、コンタクト用トレンチ５７からエミッタ領域１２に注入されたＰ型不純物が、ゲートトレンチ部４０まで到達しない程度の厚みを有することが好ましい。幅Ｗ２は、０．２μｍ以上であってよく、０．５μｍ以上であってもよい。
高濃度プラグ領域５５を形成する工程は、エミッタ領域１２、ベース領域１４、蓄積領域１６、コンタクト領域１５、各トレンチ部を形成する工程よりも後の工程であることが好ましい。これにより、高濃度プラグ領域５５および境界部５８に対する熱履歴を小さくできる。従って、高濃度プラグ領域５５の厚みＴ１を小さくでき、また、境界部５８に注入されたＰ型不純物がゲートトレンチ部４０まで到達することを抑制できる。
図６は、メサ部６１の構造例を示す斜視断面図である。図６においては、トレンチコンタクト５４のうち、コンタクト用トレンチ５７を示しており、コンタクト用トレンチ５７に充填される導電材料は省略している。
図６に示すように、コンタクト用トレンチ５７は、半導体基板１０の上面２１から、ベース領域１４の内部まで設けられている。コンタクト用トレンチ５７は、コンタクト領域１５を貫通していてよい。コンタクト用トレンチ５７の底部には、Ｐ＋＋型の高濃度プラグ領域５５が設けられている。コンタクト用トレンチ５７の側面には、コンタクト領域１５およびベース領域１４が露出していてよい。コンタクト用トレンチ５７の底面には、高濃度プラグ領域５５が露出していてよい。トレンチコンタクト５４は、コンタクト領域１５、ベース領域１４および高濃度プラグ領域５５と接触していてよい。
図７は、メサ部６１の他の構造例を示す斜視断面図である。本例のメサ部６１は、半導体基板１０の上面２１において、メサ部６０と同一の構造を有している。つまり本例のメサ部６１は、Ｙ軸方向に沿ってコンタクト領域１５およびエミッタ領域１２が交互に配置されている。この場合においても、コンタクト用トレンチ５７は、半導体基板１０の上面２１から、コンタクト領域１５およびエミッタ領域１２を貫通して、ベース領域１４まで設けられてよい。
図８は、Ｘ軸方向における活性部１２０の端部の構造例を示す断面図である。図８の断面は、ＸＺ断面である。本例の活性部１２０は、上面視においてウェル領域１１に囲まれている。ウェル領域１１の上方には、外周ゲート配線１３０が設けられているが、図８では省略している。
本例の活性部１２０は、Ｘ軸方向において最も端に配置されたトランジスタ部７０（またはダイオード部８０）と、ウェル領域１１との間に、端部領域７８を有する。端部領域７８には、ゲートトレンチ部４０およびダミートレンチ部３０が配置されていない。端部領域７８における半導体基板１０の上面２１には、ベース領域１４が露出していてよい。
端部領域７８には、１組以上のトレンチコンタクト５４および高濃度プラグ領域５５が設けられてよい。本例の端部領域７８には、複数組のトレンチコンタクト５４および高濃度プラグ領域５５が、Ｘ軸方向に沿って等間隔に配置されている。端部領域７８におけるトレンチコンタクト５４および高濃度プラグ領域５５は、トランジスタ部７０におけるトレンチコンタクト５４および高濃度プラグ領域５５と同一の構造を有してよい。端部領域７８を設けることで、活性部１２０よりも外側の領域から、活性部１２０に流れるホール等のキャリアを引き抜くことができる。これにより、活性部１２０の端に配置されたメサ部にキャリアが集中することを抑制できる。
図９は、半導体装置１００が有するメサ部６２の一例を示すＸＺ断面図である。メサ部６２は、トランジスタ部７０またはダイオード部８０に設けられてよい。メサ部６２は、層間絶縁膜３８によりエミッタ電極５２と電気的に絶縁された、フローティングメサである。メサ部６２を設けることで、キャリアがエミッタ電極５２に引き抜かれることを抑制して、ＩＥ効果を更に高めることができる。メサ部６２には、トレンチコンタクト５４は設けられていない。
図１０は、半導体装置１００の製造方法における一部の工程を説明する図である。図１０においては、トレンチコンタクトを形成する工程を示している。図１０においては、蓄積領域１６を省略している。トレンチコンタクトを形成する前に、半導体基板１０に、コンタクト領域１５、エミッタ領域１２、ベース領域１４、ゲートトレンチ部４０およびダミートレンチ部３０を形成する。本例では、ゲートトレンチ部４０のゲート導電部４４の上端と、ダミートレンチ部３０のダミー導電部３４の上端は、半導体基板１０の上面２１よりも下方に配置されている。
Ｓ１０００において、各トレンチ部の導電部の上方と、半導体基板１０の上面２１とに層間絶縁膜３８を形成する。上述したように、各トレンチ部の導電部は、半導体基板１０の上面２１よりも下方に配置されているので、層間絶縁膜３８の一部は、各トレンチ部内において、導電部の上にも形成されている。
Ｓ１００２において、半導体基板１０の上面２１よりも上方の層間絶縁膜３８をエッチバックして除去する。これにより、各トレンチ部の内部における層間絶縁膜３８が残留し、且つ、メサ部６０およびメサ部６１の上面が露出する。
Ｓ１００４において、半導体基板１０の上面２１にマスクパターン２０２を形成して、半導体基板１０の上面２１をエッチングすることでコンタクト用トレンチ５７を形成する。コンタクト用トレンチ５７は、コンタクト領域１５を貫通している。
Ｓ１００６において、コンタクト用トレンチ５７の底部に接する高濃度プラグ領域５５を形成する。高濃度プラグ領域５５は、コンタクト領域１５と同一のＰ型不純物を注入して形成してよい。また、Ｓ１００６における、不純物イオンの加速エネルギーは、コンタクト領域１５に不純物イオンを注入するときの加速エネルギーより小さくてよい。また、Ｓ１００６における熱処理温度は、コンタクト領域１５を形成するときの熱処理温度より低くてよい。また、Ｓ１００６における熱処理時間は、コンタクト領域１５を形成するときの熱処理時間より短くてよい。また、Ｓ１００６において、熱処理は実施しなくともよい。
一例としてＰ型不純物は、ボロンである。一例として、コンタクト領域１５を形成するときの、不純物イオンの加速電圧は、１００ｋｅＶ以上１４０ｋｅＶ以下であってよい。不純物イオンの注入量は、１×１０１５（／ｃｍ２）以上５×１０１５（／ｃｍ２）以下であってよい。熱処理温度は、９５０℃以上１１００℃以下であってよい。熱処理時間は、２０分以上４０分以下であってよい。
一例として、高濃度プラグ領域５５を形成するときの、不純物イオンの加速電圧は、２０ｋｅＶ以上８０ｋｅＶ以下であってよい。不純物イオンの注入量は、１×１０１５（／ｃｍ２）以上５×１０１５（／ｃｍ２）以下であってよい。高濃度プラグ領域５５を形成するときの不純物イオンの注入量は、コンタクト領域１５を形成するときの不純物イオンの注入量より少なくてよい。ただし、高濃度プラグ領域５５は厚みが小さいので、単位体積当たりのドーピング濃度は高くなる。熱処理温度は、８００℃以上９００℃以下であってよい。高濃度プラグ領域５５を形成するときの熱処理時間は、コンタクト領域１５を形成するときの熱処理時間の１０分の１以下の時間であってよい。高濃度プラグ領域５５を形成するときの熱処理時間は、５秒以上１分以下であってよい。
Ｓ１００８において、コンタクト用トレンチ５７の内部に導電材料を形成する。本例では、マスクパターン２０２の上方にも導電材料２０４を形成している。コンタクト用トレンチ５７の内部に形成された導電材料が、トレンチコンタクト５４になる。
Ｓ１０１０において、マスクパターン２０２を除去する。これにより、トレンチコンタクト５４が形成できる。トレンチコンタクト５４を形成した後、半導体基板１０の上面２１にエミッタ電極５２を形成する。トレンチコンタクト５４を、エミッタ電極５２と同一の材料で形成する場合、Ｓ１００８において、マスクパターン２０２を除去してから、導電材料を堆積させてよい。
なお、高濃度プラグ領域５５を形成した後は、高濃度プラグ領域５５を形成したときの熱処理温度よりも高温のプロセスが無いことが好ましい。これにより、高濃度プラグ領域５５の厚みを精度よく制御できる。
図１１は、図２Ａおよび図２Ｂにおけるｂ−ｂ断面の他の例を示す図である。本例の半導体装置１００は、層間絶縁膜３８の構造が、図３に示した例とは相違する。他の構造は、図３に示した例と同様である。
本例においては、層間絶縁膜３８は、半導体基板１０の上面２１の上に設けられている。層間絶縁膜３８は、各トレンチ部を覆うように設けられている。つまり、層間絶縁膜３８のＸ軸方向の幅は、トレンチ部の幅よりも大きい。各トレンチ部の内部には、層間絶縁膜３８が設けられてよく、設けられていなくてもよい。
それぞれのメサ部６０およびメサ部６１は、層間絶縁膜３８に覆われていない部分を有する。層間絶縁膜３８には、メサ部６０およびメサ部６１を露出させるコンタクトホール５６が設けられてよい。コンタクトホール５６は、各メサ部６０の長手方向（Ｙ軸方向）に長手を有して設けられてよい。
本例のトレンチコンタクト５４は、コンタクトホール５６により露出したメサ部６０およびメサ部６１の上面に設けられている。トレンチコンタクト５４は、コンタクトホール５６が設けられた層間絶縁膜３８をマスクとして、半導体基板１０の上面をエッチングすることで形成されてよい。この場合、半導体基板１０の上面２１において、コンタクトホール５６の開口部分の位置と、トレンチコンタクト５４の位置が一致している。他の例では、コンタクトホール５６の開口部分の位置と、トレンチコンタクト５４の位置は異なっていてもよい。
図１２は、実施例に係る半導体装置１００と、比較例に係る半導体装置の特性を比較した図である。図１２では、トランジスタ部７０をターンオフさせたときのダイオード部８０における順方向電流Ｉｆと、ダイオード部８０のアノードカソード間電圧Ｖｒの波形を示している。比較例の半導体装置の構造は、トレンチコンタクト５４を有さない点以外は、半導体装置１００と同様である。
図１２に示すように、実施例に係る半導体装置１００は、比較例に比べて、逆回復時のピーク電流Ｉｒｐが、比較例におけるピーク電流よりも小さくなっている。このため、半導体装置１００は、逆回復損失を低減できる。これは、トレンチコンタクト５４を設けたことにより、コンタクト領域１５からのキャリア注入が抑制されたためと考えられる。
図１３は、実施例および比較例のダイオード部８０における、深さ方向のホール密度分布例を示す図である。図１３においては、ダイオード部８０のうち、トランジスタ部７０に隣接する領域のホール密度を示している。図１３に示すように、トレンチコンタクト５４を設けたことで、特に上面（アノード）側において、実施例のホール密度が低下していることがわかる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・トレンチコンタクト、５５・・・高濃度プラグ領域、５６・・・コンタクトホール、５７・・・コンタクト用トレンチ、５８・・・境界部、６０、６１、６２・・・メサ部、７０・・・トランジスタ部、７２・・・境界部、７８・・・端部領域、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１２０・・・活性部、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、２０２・・・マスクパターン、２０４・・・導電材料
活性側ゲート配線１３１と半導体基板１０との間には、熱酸化膜等の絶縁膜が設けられる。活性側ゲート配線１３１は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。ゲートトレンチ部４０は、活性側ゲート配線１３１等のゲート配線の下方までＹ軸方向に延伸して設けられている。ゲートトレンチ部４０のゲート導電部は、ゲート配線と接続される。

Claims (10)

  1. 半導体基板と、
    前記半導体基板の上面の上方に設けられたエミッタ電極と
    を備え、
    前記半導体基板は、
    第１導電型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の上面との間に設けられた、第２導電型のベース領域と、
    前記ベース領域と前記半導体基板の上面との間に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
    前記エミッタ電極に接続され、且つ、前記コンタクト領域を貫通して設けられた、導電材料のトレンチコンタクトと、
    前記トレンチコンタクトの底部と接して設けられた、前記コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度プラグ領域と
    を有する半導体装置。
  2. 前記半導体基板の深さ方向において、前記高濃度プラグ領域の厚みは、前記コンタクト領域の厚みより小さい
    請求項１に記載の半導体装置。
  3. 前記高濃度プラグ領域の下端は、前記ベース領域の下端よりも上側に配置されている
    請求項２に記載の半導体装置。
  4. 前記半導体基板は、前記ベース領域と前記半導体基板の上面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を更に有し、
    前記コンタクト領域は、前記エミッタ領域よりも深い位置まで設けられている
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記半導体基板は、
    前記半導体基板の上面から前記ドリフト領域まで設けられた複数のトレンチ部と、
    前記複数のトレンチ部のうちの２つのトレンチ部に挟まれたメサ部と
    を有し、
    前記半導体装置は、トランジスタ部およびダイオード部を有し、
    前記トランジスタ部は、前記ダイオード部と接する境界部を有し、
    前記境界部の前記メサ部に、前記トレンチコンタクトおよび前記高濃度プラグ領域が設けられている
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記トレンチコンタクトおよび前記高濃度プラグ領域は、前記境界部以外の前記トランジスタ部にも設けられている
    請求項５に記載の半導体装置。
  7. 前記トレンチコンタクトおよび前記高濃度プラグ領域は、前記ダイオード部にも設けられている
    請求項５または６に記載の半導体装置。
  8. 前記トレンチ部は、
    導電部と、
    前記導電部および前記エミッタ電極の間に設けられた層間絶縁膜と
    を有し、
    前記エミッタ電極は、前記メサ部の上面に接触している
    請求項５から７のいずれか一項に記載の半導体装置。
  9. 第１導電型のドリフト領域を有する半導体基板を備える半導体装置の製造方法であって、
    前記ドリフト領域と前記半導体基板の上面との間に設けられた、第２導電型のベース領域と、前記ベース領域と前記半導体基板の上面との間に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域とを形成する段階と、
    前記半導体基板の上面において前記コンタクト領域を貫通するコンタクト用トレンチを形成する段階と、
    前記コンタクト用トレンチの底部と接し、前記コンタクト領域よりもドーピング濃度の高い第２導電型の高濃度プラグ領域を形成する段階と、
    前記コンタクト用トレンチの内部に導電材料を設けて、トレンチコンタクトを形成する段階と
    を備える製造方法。
  10. 前記コンタクト用トレンチの内部と、前記半導体基板の上面に層間絶縁膜を形成し、且つ、前記半導体基板の上面の前記層間絶縁膜をエッチバックする段階と
    を備える請求項９に記載の製造方法。
JP2021514809A 2019-04-16 2020-02-20 半導体装置および製造方法 Active JP7095802B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022096433A JP7405186B2 (ja) 2019-04-16 2022-06-15 半導体装置
JP2023209291A JP2024023631A (ja) 2019-04-16 2023-12-12 半導体装置および製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019077535 2019-04-16
JP2019077535 2019-04-16
PCT/JP2020/006938 WO2020213254A1 (ja) 2019-04-16 2020-02-20 半導体装置および製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022096433A Division JP7405186B2 (ja) 2019-04-16 2022-06-15 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020213254A1 true JPWO2020213254A1 (ja) 2021-10-14
JP7095802B2 JP7095802B2 (ja) 2022-07-05

Family

ID=72838195

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021514809A Active JP7095802B2 (ja) 2019-04-16 2020-02-20 半導体装置および製造方法
JP2022096433A Active JP7405186B2 (ja) 2019-04-16 2022-06-15 半導体装置
JP2023209291A Pending JP2024023631A (ja) 2019-04-16 2023-12-12 半導体装置および製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022096433A Active JP7405186B2 (ja) 2019-04-16 2022-06-15 半導体装置
JP2023209291A Pending JP2024023631A (ja) 2019-04-16 2023-12-12 半導体装置および製造方法

Country Status (6)

Country Link
US (2) US11955540B2 (ja)
EP (1) EP3843132A4 (ja)
JP (3) JP7095802B2 (ja)
KR (1) KR102510937B1 (ja)
CN (1) CN112823414A (ja)
WO (1) WO2020213254A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116348995A (zh) 2021-05-19 2023-06-27 富士电机株式会社 半导体装置及制造方法
WO2022264697A1 (ja) * 2021-06-18 2022-12-22 富士電機株式会社 半導体装置
CN117099215A (zh) * 2021-10-15 2023-11-21 富士电机株式会社 半导体装置
JP2023136874A (ja) * 2022-03-17 2023-09-29 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079894A (ja) * 2013-10-17 2015-04-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2016115886A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
JP2017045911A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017079251A (ja) * 2015-10-20 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018060984A (ja) * 2016-10-07 2018-04-12 トヨタ自動車株式会社 半導体装置
JP2018133579A (ja) * 2018-04-18 2018-08-23 ローム株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581179B2 (ja) 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4829473B2 (ja) 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
US7629634B2 (en) * 2008-02-23 2009-12-08 Force Mos Technology Co., Ltd. Trenched MOSFET with trenched source contact
JP2010147380A (ja) 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
JP2010147381A (ja) 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
JP5637175B2 (ja) 2008-12-24 2014-12-10 株式会社デンソー 半導体装置
JP2010267863A (ja) 2009-05-15 2010-11-25 Denso Corp 半導体装置
JP5537359B2 (ja) 2010-09-15 2014-07-02 株式会社東芝 半導体装置
WO2016125490A1 (ja) 2015-02-03 2016-08-11 富士電機株式会社 半導体装置及びその製造方法
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP6885101B2 (ja) 2016-03-11 2021-06-09 富士電機株式会社 半導体装置
US10205012B2 (en) 2016-03-11 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108780809B (zh) 2016-09-14 2021-08-31 富士电机株式会社 Rc-igbt及其制造方法
WO2018056233A1 (ja) * 2016-09-20 2018-03-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP7251914B2 (ja) 2016-10-17 2023-04-04 富士電機株式会社 半導体装置
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP2018182254A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10600897B2 (en) * 2017-11-08 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device
JP7056163B2 (ja) * 2018-01-17 2022-04-19 富士電機株式会社 半導体装置
JP7263715B2 (ja) * 2018-08-30 2023-04-25 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2023096841A (ja) * 2021-12-27 2023-07-07 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079894A (ja) * 2013-10-17 2015-04-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP2016115886A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
JP2017045911A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017079251A (ja) * 2015-10-20 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018060984A (ja) * 2016-10-07 2018-04-12 トヨタ自動車株式会社 半導体装置
JP2018133579A (ja) * 2018-04-18 2018-08-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP3843132A1 (en) 2021-06-30
JP7095802B2 (ja) 2022-07-05
US20210234027A1 (en) 2021-07-29
JP2024023631A (ja) 2024-02-21
KR20210046773A (ko) 2021-04-28
JP2022123036A (ja) 2022-08-23
EP3843132A4 (en) 2021-11-24
US11955540B2 (en) 2024-04-09
JP7405186B2 (ja) 2023-12-26
CN112823414A (zh) 2021-05-18
KR102510937B1 (ko) 2023-03-15
US20240128360A1 (en) 2024-04-18
WO2020213254A1 (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
JP7095802B2 (ja) 半導体装置および製造方法
JP6477885B2 (ja) 半導体装置および半導体装置の製造方法
JP2020074396A (ja) 半導体装置
JP6561611B2 (ja) 半導体装置
KR20180062379A (ko) 반도체 장치, rc-igbt 및 반도체 장치의 제조 방법
JP7456520B2 (ja) 半導体装置
CN112349766A (zh) 半导体装置
JP7211516B2 (ja) 半導体装置
JP7346889B2 (ja) 半導体装置
JP6984749B2 (ja) 半導体装置の製造方法および半導体装置
JP6996621B2 (ja) 半導体装置
JP2020205408A (ja) 半導体装置
WO2018154963A1 (ja) 半導体装置
JP7395844B2 (ja) 半導体装置および製造方法
CN109037320B (zh) 半导体器件及其制造方法
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
WO2022044542A1 (ja) 半導体装置および半導体装置の製造方法
WO2021145079A1 (ja) 半導体装置
WO2021049351A1 (ja) 半導体装置
JP2023158315A (ja) 半導体装置
JPWO2020174799A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7095802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150