CN117099215A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117099215A
CN117099215A CN202280024548.2A CN202280024548A CN117099215A CN 117099215 A CN117099215 A CN 117099215A CN 202280024548 A CN202280024548 A CN 202280024548A CN 117099215 A CN117099215 A CN 117099215A
Authority
CN
China
Prior art keywords
region
trench
contact
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280024548.2A
Other languages
English (en)
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117099215A publication Critical patent/CN117099215A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，晶体管部和二极管部分别具有从半导体基板的上表面沿半导体基板的深度方向设置的一个以上的沟槽接触部，晶体管部具有与任一沟槽接触部的底部相接地设置的第二导电型的第一底部区，二极管部具有与任一沟槽接触部的底部相接地设置的第二导电型的第二底部区，第一底部区的延伸方向上的长度比第二底部区的延伸方向上的长度大。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，在IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等半导体装置中，已知有如下结构：设置有将半导体基板上方的电极与半导体基板连接的接触沟槽(例如参照专利文献1、2)。
现有技术文献
专利文献
专利文献1：WO2018/52099号
专利文献2：日本特开2018-195798号公报
发明内容
技术问题
在半导体装置中，优选防止闩锁并提高其它特性。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种半导体装置。半导体装置可以具备半导体基板，该半导体基板具有上表面和下表面，并且设置有第一导电型的漂移区。半导体装置可以具备设置在半导体基板的晶体管部。半导体装置可以具备设置在半导体基板的二极管部。晶体管部和二极管部可以分别具有从半导体基板的上表面沿半导体基板的深度方向设置的一个以上的沟槽接触部。晶体管部可以具有与任一沟槽接触部的底部相接地设置的第二导电型的第一底部区。二极管部可以具有与任一沟槽接触部的底部相接地设置的第二导电型的第二底部区。第一底部区的延伸方向上的长度可以比第二底部区的延伸方向上的长度大。
在二极管部中，多个第二底部区可以沿着延伸方向分散地配置。
半导体装置可以具备边界部，所述边界部设置在晶体管部与二极管部之间，并且包含一个以上的沟槽接触部。边界部可以具有与任一沟槽接触部的底部相接地设置的第二导电型的第三底部区。第一底部区的延伸方向上的长度可以比第三底部区的延伸方向上的长度大。
第二底部区的延伸方向上的长度与第三底部区的延伸方向上的长度可以相同。
晶体管部可以具有第一导电型的发射区，所述第一导电型的发射区与半导体基板的上表面相接地设置，并且掺杂浓度比漂移区的掺杂浓度高。晶体管部可以具有设置在发射区与漂移区之间的第二导电型的基区。晶体管部可以具有第二导电型的接触区，所述第二导电型的接触区与半导体基板的上表面相接地设置，并与基区连接，而且第二导电型的接触区的掺杂浓度比基区的掺杂浓度高。晶体管部可以具有栅极沟槽部，所述栅极沟槽部与发射区和基区相接，并且从上表面朝向下表面设置。延伸方向可以是栅极沟槽部延伸的长度方向。
接触区可以在延伸方向上与发射区交替地配置。第一底部区可以将在延伸方向上分离地配置的两个接触区连接。
第一底部区的一部分区域可以设置在比接触区的下端更靠半导体基板的上表面侧的位置。
第一底部区的掺杂浓度可以比接触区的掺杂浓度高。
第一底部区可以具有掺杂浓度的深度方向上的第一浓度峰。接触区可以具有掺杂浓度的深度方向上的第二浓度峰。第一浓度峰的半峰半宽可以比第二浓度峰的半峰半宽小。
沟槽接触部的下端可以配置于比发射区的下端更靠半导体基板的上表面侧的位置。
二极管部的沟槽接触部可以设置到比晶体管部的沟槽接触部更靠下方的位置。
二极管部的沟槽接触部的在半导体基板的上表面的宽度可以比晶体管部的沟槽接触部的在半导体基板的上表面的宽度小。
边界部的沟槽接触部可以设置到比二极管部的沟槽接触部和晶体管部的沟槽接触部中的任一者都更靠下方的位置。
边界部的沟槽接触部的在半导体基板的上表面的宽度可以比二极管部的沟槽接触部和晶体管部的沟槽接触部中的任一者的在半导体基板的上表面的宽度都小。
二极管部可以具有设置在漂移区与半导体基板的上表面之间的第二导电型的阳极区。阳极区的掺杂浓度可以比基区的掺杂浓度低。
晶体管部可以具有蓄积区，所述蓄积区在基区与漂移区之间沿深度方向设置有多个，并且所述蓄积区的掺杂浓度比漂移区的掺杂浓度高。
在本发明的第二方式中，提供一种半导体装置。半导体装置可以具备半导体基板，该半导体基板具有上表面和下表面，并且设置有第一导电型的漂移区。半导体装置可以具备设置在半导体基板的晶体管部。晶体管部可以具有一个以上的沟槽接触部，所述一个以上的沟槽接触部从半导体基板的上表面沿半导体基板的深度方向设置。晶体管部可以具有第二导电型的第一底部区，所述第二导电型的第一底部区与任一沟槽接触部的底部相接地设置。晶体管部可以具有第一导电型的发射区，所述第一导电型的发射区与半导体基板的上表面相接地设置，并且第一导电型的发射区的掺杂浓度比漂移区的掺杂浓度高。晶体管部可以具有第二导电型的基区，所述第二导电型的基区设置在发射区与漂移区之间。晶体管部可以具有第二导电型的接触区，所述第二导电型的接触区与半导体基板的上表面相接地设置，所述第二导电型的接触区与基区连接，而且第二导电型的接触区的掺杂浓度比基区的掺杂浓度高。第一底部区的掺杂浓度可以比接触区的掺杂浓度高。
第一底部区可以具有掺杂浓度的深度方向上的第一浓度峰。接触区可以具有掺杂浓度的深度方向上的第二浓度峰。第一浓度峰的半峰半宽可以比第二浓度峰的半峰半宽小。
应予说明，上述发明内容并未列举出本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。
图2是图1中的区域D的放大图。
图3A是示出图2中的e-e截面的一例的图。
图3B是示出e-e截面的另一例的图。
图4A是示出晶体管部70的台面部60的一例的立体截面图。
图4B是示出晶体管部70的台面部60-1的另一例的立体截面图。
图5是示出二极管部80的台面部61的一例的立体截面图。
图6是示出边界部72的台面部62的一例的立体截面图。
图7A示出图3A所示的a-a线处的YZ截面的一例。
图7B示出图3A所示的a-a线处的YZ截面的另一例。
图8示出图3A所示的b-b线处的YZ截面的一例。
图9示出图3A所示的c-c线处的YZ截面的一例。
图10A示出台面部60的沟槽接触部55的附近的XZ截面。
图10B示出台面部60的沟槽接触部55的附近的XZ截面的另一例。
图11是示出晶体管部70的台面部60的另一例的图。
图12是示出台面部60-2的YZ截面的图。
图13是示出图7的f-f线处的掺杂浓度分布的一例的图。
图14是示出各台面部中的沟槽接触部55的构成例的图。
图15是示出各台面部中的沟槽接触部55的构成例的图。
图16A是示出晶体管部70的台面部60的另一例的图。
图16B是示出台面部60-3的另一例的图。
图17是示出二极管部80的台面部61的另一例的图。
图18是示出二极管部80的台面部61的另一例的图。
图19是示出半导体装置100中的台面部的组合的一例的图。
图20是示出半导体装置100中的台面部的组合的另一例的图。
图21是示出半导体装置100中的台面部的组合的另一例的图。
图22是示出半导体装置100中的台面部的组合的另一例的图。
图23是示出半导体装置100中的台面部的组合的另一例的图。
图24是示出半导体装置100中的台面部的组合的另一例的图。
图25是示出半导体装置100中的台面部的组合的另一例的图。
图26是示出半导体装置100的另一构成例的e-e截面。
图27是示出半导体装置100的另一构成例的e-e截面。
图28是示出半导体装置100的另一构成例的俯视图。
图29是示出半导体装置100的另一构成例的俯视图。
图30是示出半导体装置100的另一构成例的俯视图。
图31是示出半导体装置100的另一构成例的俯视图。
图32是示出半导体装置100的另一构成例的俯视图。
图33是示出半导体装置100的另一构成例的图。
图34是示出图33中的e-e截面的一例的图。
图35A是示出半导体装置100的另一构成例的图。
图35B是示出图35A中的a-a截面和a’-a’截面的掺杂浓度分布的一例的图。
图36示出了在图7A所示的台面部60的结构中追加了沟槽底部区260的例子。
图37示出了在图8所示的台面部61的结构中追加了沟槽底部区260的例子。
图38示出了在图9所示的台面部62的结构中增加了沟槽底部区260的例子。
图39是示出半导体装置100的另一构成例的图。
符号说明
10…半导体基板，11…阱区，12…发射区，14…基区，15…接触区，16…蓄积区，17…阳极区，18…漂移区，19…下端，20…缓冲区，21…上表面，22…集电区，23…下表面，24…集电电极，25…下端，27…下端，29…直线部分，30…虚设沟槽部，31…前端部，32…虚设绝缘膜，34…虚设导电部，38…层间绝缘膜，39…直线部分，40…栅极沟槽部，41…前端部，42…栅极绝缘膜，44…栅极导电部，52…发射电极，54…接触孔，55…沟槽接触部，56…插塞，58…上表面，60、61、62、63…台面部，70…晶体管部，72…边界部，80…二极管部，81…延长区，82…阴极区，90…边缘终端结构部，100…半导体装置，130…外周栅极布线，131…有源侧栅极布线，160…有源部，162…端边，164…栅极焊盘，201…第一底部区，202…第二底部区，203…第三底部区，204…底部区，210…底面，220…部分，251…第一浓度峰，252…第二浓度峰，260…沟槽底部区，261、262…峰。
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心起到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心起到半导体基板的下表面为止的区域称为下表面侧。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有由制造偏差等而引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂了杂质的掺杂区域的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主而形成为示出N型的导电型的半导体或示出P型的导电型的半导体
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度设为正离子的浓度并将受主浓度设为负离子的浓度而包含电荷的极性相加所得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合所得的VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，半导体基板整体地分布有N型的体施主。体施主是在制造作为半导体基板的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂而形成的施主。本例的体施主是除氢以外的元素。虽然体施主的掺杂剂例如为磷、锑、砷、硒或硫，但是不限于此。本例的体施主是磷。体施主也包含在P型的区域。半导体基板可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以利用直拉法(CZ法)、磁场直拉法(MCZ法)、悬浮区熔法(FZ法)中的任一者来制造。本例中的晶锭利用MCZ法来制造的。利用MCZ法制造出的基板所包含的氧浓度是1×1017/cm3～7×1017/cm3。利用FZ法制造出的基板中所含的氧浓度是1×1015/cm3～5×1016/cm3。氧浓度高的情况会有容易生成氢施主的倾向。体施主浓度可以使用分布在整个半导体基板的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。另外，半导体基板也可以使用不包含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度(D0)为例如1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(D0)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(D0)优选为5×1012/cm3以下。应予说明，本发明中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。除非另有说明，否则本说明书中的单位制是SI单位制。虽然有时以cm来表示长度的单位，但是各计算可以换算为米(m)之后而进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而计测的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，在每单位体积的浓度表示中使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法计测的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子迁移率低于结晶状态的载流子迁移率的值的情况。由于晶格缺陷等引起的晶体结构的紊乱(无序)而使载流子散乱，从而产生载流子迁移率的下降。
根据通过CV法或SR法计测的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。在图1中，示出了将各部件投影到半导体基板10的上表面而得的位置。在图1中，仅示出半导体装置100的一部分的部件，省略另一部分的部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板。半导体基板10在俯视时具有端边162。在本说明书中简称为俯视的情况下，是指从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视时彼此对置的两组端边162。在图1中，X轴和Y轴与某一个端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下主电流沿深度方向在半导体基板10的上表面与下表面之间流通的区域。在有源部160的上方设置有发射电极，但是在图1中省略。有源部160可以指在俯视时与发射电极重叠的区域。另外，在俯视时被有源部160夹持的区域也可以包含于有源部160。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70。在有源部160还可以设置有包括续流二极管(FWD)等二极管元件的二极管部80。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。本例的半导体装置100是反向导通型IGBT(RC-IGBT)。
在图1中，对配置有晶体管部70的区域标注符号“I”，对配置有二极管部80的区域标注符号“F”。在本说明书中，有时将俯视时与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向可以与各沟槽部的长度方向相同。
二极管部80在与半导体基板10的下表面相接的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除了阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时在二极管部80也包括使二极管部80沿Y轴方向延长到后述的栅极布线的延长区81。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面相接的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置于端边162的附近。端边162的附近是指俯视时的端边162与发射电极之间的区域。在实际安装半导体装置100时，各焊盘可以经由导线等布线与外部的电路连接。
在栅极焊盘164施加栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图1中，在栅极布线标注斜线的阴影线。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域作为有源部160。另外，在栅极布线的下方形成有阱区。阱区是指浓度比后述的基区的浓度高的P型区域，从半导体基板10的上表面形成到比基区深的位置。也可以将在俯视时被阱区域包围的区域作为有源部160。
外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置于半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置在有源部160。通过在有源部160设置有源侧栅极布线131，对于半导体基板10的各区域而言，能够减少距栅极焊盘164的布线长度的偏差。
外周栅极布线130和有源侧栅极布线131与有源部160的栅极沟槽部连接。外周栅极布线130和有源侧栅极布线131配置于半导体基板10的上方。外周栅极布线130和有源侧栅极布线131可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131以在Y轴方向上的大致中央从夹持有源部160的一侧的外周栅极布线130到另一侧的外周栅极布线130为止将有源部160横切的方式，沿X轴方向延伸而设置。在利用有源侧栅极布线131分割有源部160的情况下，在各分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100可以具备：未图示的温度感测部，其是由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部160的晶体管部的动作。
在俯视时，本例的半导体装置100在有源部160与端边162之间具备边缘终端结构部90。本例的边缘终端结构部90配置于外周栅极布线130与端边162之间。边缘终端结构部90缓解半导体基板10的上表面侧的电场集中。边缘终端结构部90可以具备包围有源部160而设置为环状的保护环、场板和降低表面电场部中的至少一个。
图2是图1中的区域D的放大图。区域D是包括晶体管部70、二极管部80和有源侧栅极布线131的区域。如图2所示，可以在晶体管部70与二极管部80之间设置有边界部72。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置在半导体基板10的上表面的上方的发射电极52和有源侧栅极布线131。发射电极52和有源侧栅极布线131彼此分离地设置。
在发射电极52与半导体基板10的上表面之间、以及有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但是在图2中进行省略。在本例的层间绝缘膜以贯通该层间绝缘膜的方式设置有接触孔。在接触孔的内部可以设置有发射电极52等导电部件。
在本例的半导体基板10的上表面设置有沟槽接触部55。沟槽接触部55是在从半导体基板10的上表面起设置到预定的深度为止的槽状的结构中填充有导电材料的部件。在沟槽接触部55的槽的内部填充有例如钨等导电部件。在沟槽接触部55的槽的内部，在该导电部件与半导体基板10之间，可以设置有包含钛膜和氮化钛膜中的至少一者的阻挡金属。沟槽接触部55沿着延伸方向(Y轴方向)延伸而设置。沟槽接触部55配置于上述层间绝缘膜的接触孔的下方。发射电极52可以经由层间绝缘膜的接触孔和沟槽接触部55而与半导体基板10连接。在图2中，对各沟槽接触部55标注斜线的阴影线。
发射电极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射电极52通过接触孔和沟槽接触部55而与半导体基板10的上表面的阱区11、发射区12、接触区15、阳极区17和基区14的至少一部分相接。另外，发射电极52通过设置在层间绝缘膜的接触孔与虚设沟槽部30内的虚设导电部连接。发射电极52可以在虚设沟槽部30的Y轴方向上的前端与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置在层间绝缘膜的接触孔与栅极沟槽部40连接。有源侧栅极布线131可以在Y轴方向上的栅极沟槽部40的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射电极52由包含金属的材料形成。在图2中，示出设置发射电极52的范围。例如，发射电极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射电极52可以在由铝等形成的区域的下层具有由钛或钛化合物等形成的阻挡金属。进一步地，在接触孔内，也可以具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11在不与有源侧栅极布线131重叠的范围也以预定的宽度延伸地设置。本例的阱区11从接触孔的Y轴方向的端部向有源侧栅极布线131侧分离地设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14为P型，阱区11为P+型。
晶体管部70、边界部72和二极管部80各自具有沿排列方向排列的一个以上的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40和一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80未设置栅极沟槽部40。在本例的边界部72，沿排列方向设置有一个以上的虚设沟槽部30。在边界部72还可以设置有栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向延伸的两条直线部分39(沿延伸方向为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图2中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视时被设置为曲线状。通过前端部41将两个直线部分39的Y轴方向上的端部彼此连接，从而能够缓和直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视时设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。在半导体基板10的上表面，本例的台面部沿着沟槽在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61，在边界部72设置有台面部62和台面部63。台面部62是边界部72中最靠近晶体管部70的台面部的台面部，台面部63是在边界部72中最靠近二极管部80的台面部的台面部。在台面部62与台面部63之间还可以设置有一个以上的台面部62。在台面部62与台面部63之间还可以设置有一个以上的台面部63。在本说明书中简称为台面部的情况下，分别指台面部60、台面部61、台面部62和台面部63。
在各台面部设置有基区14。在台面部中，将在半导体基板10的上表面露出的基区14中的配置得最靠近有源侧栅极布线131的区域设为基区14-e。在图2中，示出了配置于各台面部的延伸方向上的一侧的端部的基区14-e，但是在各个台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视时被基区14-e夹持的区域可以设置有第一导电型的发射区12、第二导电型的接触区15和第二导电型的阳极区17中的至少任一者。本例的发射区12为N+型，接触区15为P+型，阳极区17为P型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。阳极区17可以设置在与基区14相同的深度范围。阳极区17的掺杂浓度可以与基区14的掺杂浓度相同，阳极区17的掺杂浓度也可以比基区14的掺杂浓度低。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40相接地设置。在与栅极沟槽部40相接的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在另一例中，台面部60的接触区15和发射区12可以沿着沟槽部的延伸方向(Y轴方向)设置成条纹状。例如，在与沟槽部接触的区域设置有发射区12，在被发射区12夹持的区域设置有接触区15。
在二极管部80的台面部61未设置发射区12。在台面部61的上表面可以设置有基区14、阳极区17和接触区15。在台面部61的上表面，在被基区14-e夹持的区域，可以与各个基区14-e相接地设置有接触区15。在台面部61的上表面，在被接触区15夹持的区域可以设置有阳极区17。阳极区17可以配置于被接触区15夹持的整个区域。
在边界部72的台面部62的上表面可以设置有接触区15。在本例中，在台面部61的上表面被基区14-e夹持的整个区域为接触区15。
在边界部72的台面部63未设置发射区12。在台面部63的上表面可以设置有基区14、阳极区17和接触区15。在台面部63的上表面，在被基区14-e夹持的区域，可以与各基区14-e相接地设置有接触区15。在台面部63的上表面，在被接触区15夹持的区域可以设置有阳极区17。阳极区17可以配置于被接触区15夹持的整个区域。在图2的例子中，台面部61和台面部63的结构相同。在另一例中，台面部63可以具有与台面部61不同的结构。
在各个台面部设置有沟槽接触部55。在沟槽接触部55的上方的层间绝缘膜设置有接触孔。沟槽接触部55配置于被基区14-e夹持的区域。本例的沟槽接触部55设置在接触区15、基区14、阳极区17和发射区12的各区域的上方。沟槽接触部55不设置在与基区14-e和阱区11对应的区域。沟槽接触部55可以配置于各个台面部的排列方向(X轴方向)上的中央。
在二极管部80中，在与半导体基板10的下表面相接的区域设置有N+型的阴极区82。在半导体基板10的下表面，在未设置阴极区82的区域可以设置有P+型的集电区22。在晶体管部70和边界部72中，在与半导体基板10的下表面接触的区域设置有集电区22。在图2中，用虚线表示阴极区82与集电区22之间的边界。
阴极区82在Y轴方向上与阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成到深的位置的P型的区域(阱区11)与阴极区82之间的距离，从而提高耐压。本例的阴极区82的Y轴方向上的端部比沟槽接触部55的Y轴方向上的端部更远离阱区11地配置。在另一例中，阴极区82的Y轴方向上的端部也可以配置于阱区11与沟槽接触部55之间。
图3A是示出图2中的e-e截面的一例的图。e-e截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包含添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射电极52设置在层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54与半导体基板10连接。在接触孔54的内部，可以填充与层间绝缘膜38的上方的发射电极52相同的导电材料，也可以填充与发射电极52不同的导电材料。集电电极24设置在半导体基板10的下表面23。发射电极52和集电电极24由铝等金属材料形成。在接触孔54的内部可以填充钨等。在本说明书中，将连结发射电极52和集电电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置在晶体管部70、边界部72和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置于基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40相接地设置。发射区12可以与台面部60的两侧的沟槽部相接。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置在发射区12的下方。本例的基区14与发射区12相接地设置。基区14可以与台面部60的两侧的沟槽部相接。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。即，蓄积区16的施主浓度比漂移区18的施主浓度高。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效果(IE效果)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在台面部60，在深度方向上可以设置有两个以上的蓄积区16。各个蓄积区16在深度方向上具有掺杂浓度的峰。在两个蓄积区16之间，在深度方向上具有掺杂浓度的谷部。即，台面部60从基区14朝向漂移区18可以具有两个以上的掺杂浓度峰。在蓄积区16与基区14之间可以设置有漂移区18，蓄积区16与基区14可以相接。在边界部72和二极管部80可以设置有蓄积区16，也可以不设置蓄积区16。在本例中，在边界部72和二极管部80均未设置蓄积区16。
在二极管部80的台面部61，与半导体基板10的上表面21相接地设置有P型的阳极区17。在阳极区17的下方设置有漂移区18。应予说明，在本说明书中说明的任一台面部61的结构中，阳极区17可以具有与基区14相同的掺杂浓度，也可以具有比基区14低的掺杂浓度。通过使阳极区17浓度变低，从而能够抑制台面部61的空穴注入，降低反向恢复损耗。
在边界部72的台面部62，与半导体基板10的上表面21相接地设置有P+型的接触区15。在接触区15与漂移区18之间可以设置有基区14或阳极区17，接触区15与漂移区18可以相接。
在边界部72的台面部63，与半导体基板10的上表面21相接地设置有P型的阳极区17。在阳极区17的下方设置有漂移区18。
在晶体管部70、边界部72和二极管部80中，均可以在漂移区18之下设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰。浓度峰的掺杂浓度是指浓度峰的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。
缓冲区20在半导体基板10的深度方向(Z轴方向)上可以具有两个以上的浓度峰。缓冲区20的浓度峰可以设置在例如与氢(质子)或磷的化学浓度峰相同的深度位置。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70和边界部72中，在缓冲区20之下设置有P+型的集电区22。集电区22的掺杂浓度比基区14的掺杂浓度高。集电区22可以包含与基区14相同的受主，也可以包含不同的受主。集电区22的受主例如是硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的掺杂浓度比漂移区18的掺杂浓度高。阴极区域82的施主例如为氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述例。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电电极24连接。集电电极24可以与半导体基板10的整个下表面23接触。发射电极52和集电电极24由铝等金属材料形成。应予说明，在二极管部80中，可以将阴极区82的一部分置换为P型的区域。该P型区域被阴极区域82夹持而配置。该P型区域可以在Y轴方向上被阴极区域82夹持。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21贯通基区14而设置到基区14的下方。在设置有发射区12、接触区15和蓄积区16中的至少任一者的区域中，各沟槽部还贯通这些掺杂区。沟槽部贯通掺杂区并不限定于以在形成掺杂区之后形成沟槽部的顺序进行制造。在形成沟槽部后，在沟槽部之间形成掺杂区的情况也包含在沟槽部贯通掺杂区的情况之中。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在边界部72设置有虚设沟槽部30。在边界部72可以进一步设置有栅极沟槽部40。在二极管部80设置有虚设沟槽部30，未设置有栅极沟槽部40。
应予说明，可以将集电区22与阴极区82之间的边界设为边界部72与二极管部80在X轴方向上的边界。在未设置边界部72的情况下，可以将集电区22与阴极区82之间的边界作为晶体管部70与二极管部80在X轴方向上的边界。另外，可以将与发射区12相接的沟槽部中的最靠近二极管部80的沟槽部作为晶体管部70与边界部72之间的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14更长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40相接的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射电极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
在晶体管部70的至少一个台面部60设置有沟槽接触部55和第二导电型的第一底部区201。可以在所有台面部60设置沟槽接触部55和第一底部区201。在图3A所示的截面中，沟槽接触部55从半导体基板10的上表面21起朝向下表面23沿深度方向设置。本例的沟槽接触部55形成在比发射区12的下端更浅的位置。另一例的沟槽接触部55可以设置到与发射区12的下端相同的深度为止，也可以形成到比发射区12的下端深的位置。
可以在沟槽接触部55埋入由钨等金属形成的插塞56。在沟槽接触部55埋入有插塞56的情况下，可以将插塞56的上表面58作为沟槽接触部55的上表面58。插塞56的上表面58可以位于比半导体基板10的上表面21更靠发射电极52侧(即上侧)的位置。在插塞56的上表面58位于比上表面21更靠发射电极52侧的位置的情况下，沟槽接触部55可以从插塞56的上表面58设置到比半导体基板10的上表面21更靠下表面23侧的位置。即，沟槽接触部55的上表面58可以位于比层间绝缘膜38的上表面更靠上表面21侧的位置，也可以位于比上表面21更靠发射电极52侧的位置。或者，沟槽接触部55的上表面58可以设置到与层间绝缘膜38的上表面相同的深度位置。
本例的第一底部区201是掺杂浓度比基区14的掺杂浓度高的P+型的区域。第一底部区201与沟槽接触部55的底部相接地设置。第一底部区201与基区14连接。第一底部区201的至少一部分区域设置在比发射区12更靠下方的位置。第一底部区201沿着沟槽接触部55在Y轴方向上延伸地设置。第一底部区201与图2所示的接触区15连接。根据本例，在晶体管部70关断时，能够使从下表面23侧朝向发射区12的空穴经由第一底部区201流动到接触区15或沟槽接触部55。由此，能够降低空穴通过的路径的电阻，能够抑制闩锁。
在二极管部80的至少一个台面部61设置有沟槽接触部55和第二导电型的第二底部区202。可以在所有的台面部61设置沟槽接触部55和第二底部区202。二极管部80的沟槽接触部55可以具有与晶体管部70的沟槽接触部55相同的结构。二极管部80的沟槽接触部55的下端可以配置于阳极区17的内部。
本例的第二底部区202是掺杂浓度比阳极区17以及基区14的掺杂浓度高的P+型的区域。第二底部区202与沟槽接触部55的底部相接地设置。第二底部区202可以设置在阳极区17的内部。即，第二底部区202可以不与漂移区18相接。第二底部区202沿着沟槽接触部55在Y轴方向上延伸地设置。通过设置第二底部区202，从而能够降低发射电极52与半导体基板10之间的接触电阻。
应予说明，第一底部区201的Y轴方向上的长度比第二底部区202的Y轴方向上的长度大。通过缩小第二底部区202，能够减少台面部61中来自上表面21侧的空穴的注入量。因此，能够缩短二极管部80的反向恢复时间，降低反向恢复损耗。
在边界部72的台面部62设置有沟槽接触部55。在边界部72中，边界部72的台面部62可以设置在最靠近晶体管部70侧的位置。台面部62的沟槽接触部55可以具有与晶体管部70的沟槽接触部55相同的结构。台面部62的沟槽接触部55的下端配置于接触区15的内部。在台面部62的沟槽接触部55的下端，未设置掺杂浓度比接触区15的掺杂浓度高的P型的底部区。在另一例中，可以在台面部62的沟槽接触部55的下端设置掺杂浓度比接触区15的掺杂浓度高的P型的底部区204。在图3A中，用虚线示出设置有底部区204的情况下的位置。接触区15的掺杂浓度可以使用台面部62中的上表面21处的掺杂浓度。
在边界部72的台面部63设置有沟槽接触部55和第二导电型的第三底部区203。边界部72的台面部63可以设置在比边界部72的台面部62更靠二极管部80侧的位置。可以在所有台面部63设置有沟槽接触部55和第三底部区203。台面部63的沟槽接触部55可以具有与晶体管部70的沟槽接触部55相同的结构。台面部63的沟槽接触部55的下端可以配置于阳极区17的内部。
本例的第三底部区203是掺杂浓度比阳极区17和基区14的掺杂浓度高的P+型的区域。第三底部区203与沟槽接触部55的底部相接地设置。第三底部区203可以设置在阳极区17的内部。即，第三底部区203可以不与漂移区18相接。第三底部区203沿着沟槽接触部55在Y轴方向上延伸地设置。通过设置第三底部区203，能够降低发射电极52与半导体基板10之间的接触电阻。
应予说明，第一底部区201的Y轴方向上的长度比第三底部区203的Y轴方向上的长度大。通过缩小第三底部区203，从而能够降低配置于二极管部80的附近的台面部63中的来自上表面21侧的空穴的注入量。因此，能够缩短二极管部80的反向恢复时间，降低反向恢复损耗。第三底部区203的掺杂浓度、区域的大小、形状和Y轴上的位置可以与第二底部区202的掺杂浓度、区域的大小、形状和Y轴上的位置相同。
在图3A等中，边界部72具有一个台面部62和一个台面部63。在另一例中，边界部72可以在台面部62与二极管部80之间具有多个台面部63。另外，边界部72可以在台面部63与晶体管部70之间具有多个台面部62。通过设置边界部72，能够确保晶体管部70与二极管部80之间的距离，例如能够在台面部60与阴极区82之间流通电流。
图3B是示出e-e截面的另一例的图。在本例中，沟槽接触部55形成到比图3A的例子深的位置。其他结构可以与图3A中示出的半导体装置100的结构相同。
在台面部60中，沟槽接触部55形成到比发射区12深的位置。即，沟槽接触部55贯通发射区12，沟槽接触部55的下端配置于比发射区12的下端更靠下方的位置。台面部60的沟槽接触部55的下端可以配置于与基区14相同的深度。
其他台面部的沟槽接触部55也可以具有与台面部60相同的结构。在该情况下，台面部61的沟槽接触部55的下端可以配置于与阳极区17相同的深度。台面部62的沟槽接触部55的下端可以配置于与接触区15相同的深度，也可以配置于与接触区15之下的基区14相同的深度。台面部63的沟槽接触部55的下端可以配置于与阳极区17相同的深度。
另外，另一台面部的沟槽接触部55可以具有如图3A所示的结构。即，另一台面部的沟槽接触部55可以形成在比台面部60的沟槽接触部55更浅的位置。
与图3A的例子相同，可以在各个沟槽接触部55的底部形成底部区(201、202、203或204)。底部区201可以与发射区12分离，也可以与发射区12相接。底部区201的下端可以配置于与基区14相同的深度。底部区202和底部区203的下端可以配置于与阳极区17相同的深度。底部区204的下端可以配置于与接触区15相同的深度，也可以配置于与基区14相同的深度。
图4A是示出晶体管部70的台面部60的一例的立体截面图。有时将图4A所示的台面部60称为台面部60-1。图4A示出台面部60-1的XZ截面和上表面(XY面)以及沟槽部的侧面(XY面)。
XZ截面中的台面部60-1的结构与图3A所示的台面部60相同。上表面的台面部60-1的结构与图2所示的台面部60的结构相同。在台面部60-1的上表面，发射区12和接触区15沿着Y轴方向交替地配置。另外，在台面部60-1的X轴方向的中央设置有沟槽接触部55。应予说明，在图4A中，省略沟槽接触部55的内部的金属并示出沟槽接触部55的槽结构。
如上所述，第一底部区201沿着沟槽接触部55的底面在Y轴方向上延伸地设置。在图4A中，对第一底部区201标注斜线的阴影线。第一底部区201的Y轴方向上的长度L1可以与沟槽接触部55的Y轴方向上的长度相同。第一底部区201的长度L1是沿着Y轴方向连续而设置的第一底部区201的长度。
第一底部区201可以在形成沟槽接触部55的槽结构之后，通过从该槽结构注入受主离子并对半导体基板10进行热处理而形成。由于受主离子通过热处理而扩散，所以第一底部区201的长度L1也可以比沟槽接触部55的Y轴方向上的长度稍长。长度L1与沟槽接触部55的长度之差可以为10μm以下，也可以为5μm以下。应予说明，长度L1也可以比沟槽接触部55的长度小。通过将接触孔54的槽结构的一部分或者沟槽接触部55的槽结构的另一部分遮蔽而注入受主离子，从而能够形成比沟槽接触部55更短的第一底部区201。
第一底部区201的长度L1可以比配置得最近的沟槽部(栅极沟槽部40或虚设沟槽部30)的Y轴方向上的长度小。第一底部区201可以与图2所示的阱区11分离。
第一底部区201的X轴方向上的宽度可以与沟槽接触部55的底面的宽度相同，也可以比沟槽接触部55的底面的宽度大。沟槽接触部55的底面可以是沟槽接触部55中的形成于最靠下表面23侧的面。本例的第一底部区201的X轴方向上的宽度比沟槽接触部55的底面的宽度大。第一底部区201的X轴方向上的宽度比台面部60的X轴方向上的宽度小。第一底部区201与沟槽部分离地设置。
第一底部区201可以在沟槽接触部55的整个底面露出。第一底部区201也可以在沟槽接触部55的槽结构的侧面的一部分露出。
图4B是示出晶体管部70的台面部60-1的另一例的立体截面图。本例的XZ截面处的台面部60-1的结构与图3B所示的台面部60相同。上表面处的台面部60-1的结构与图2所示的台面部60相同。即，对于本例的台面部60-1而言，与图4A所示的台面部60-1之间的不同点在于，沟槽接触部55贯通发射区12。随着沟槽接触部55形成得深，底部区201也设置在比图4A的例子更深的位置。其他结构与图4A的例子相同。
图5是示出二极管部80的台面部61的一例的立体截面图。有时将图5所示的台面部61称为台面部61-1。图5示出台面部61-1的XZ截面和上表面(XY面)和沟槽部的侧面(XY面)。
XZ截面处的台面部61-1的结构与图3A所示的台面部61相同。上表面处的台面部61-1的结构与图2所示的台面部61相同。在台面部61-1的上表面配置有阳极区17和沟槽接触部55。沟槽接触部55的结构与图4A的沟槽接触部55相同。
如上所述，第二底部区202在沟槽接触部55的底面露出。第二底部区202也可以在沟槽接触部55的槽结构的侧面的一部分露出。在图5中，对第二底部区202标注斜线的阴影线。第二底部区202的Y轴方向上的长度L2比沟槽接触部55的Y轴方向上的长度小。在本例的台面部61-1中，多个第二底部区202沿着Y轴方向分散地配置。多个第二底部区202可以在Y轴方向上以恒定的间隔进行配置。第二底部区202的长度L2是沿着Y轴方向连续设置的一个第二底部区202的长度。台面部61-1的沟槽接触部55可以与图4B所示的沟槽接触部55同样地形成到更深的位置。
图4A或图4B所示的第一底部区201的长度L1比第二底部区202的长度L2大。由此，能够在晶体管部70中抑制闩锁，并且抑制二极管部80中的空穴的注入。另外，通过在二极管部80设置第二底部区202，从而能够提高二极管部80中的发射电极52与阳极区17之间的接触性。
长度L1可以为长度L2的2倍以上，也可以为5倍以上，还可以为10倍以上。一个台面部60中的一个以上的第一底部区201的长度L1的总和(称为第一总和)比一个台面部61中的多个第二底部区202的长度L2的总和(称为第二总和)大。第一总和可以为第二总和的1.5倍以上，也可以为2倍以上，还可以为3倍以上。一个台面部60中的一个以上的第一底部区201的俯视时的总面积(第一总面积)比一个台面部61中的多个第二底部区202的俯视时的总面积(称为第二总面积)大。第一总面积可以为第二总面积的1.5倍以上，也可以为2倍以上，还可以为3倍以上。
第二底部区202可以用与第一底部区201同样的方法形成。但是，在形成第二底部区202的情况下，针对沟槽接触部55选择性地注入受主离子。第二底部区202可以与图2所示的阱区11分离。
第二底部区202的X轴方向上的宽度可以与沟槽接触部55的宽度相同，也可以比沟槽接触部55的宽度大。第二底部区202的X轴方向上的宽度比台面部61的X轴方向上的宽度小。第二底部区202与沟槽部分离地设置。
第二底部区202的X轴方向上的宽度可以与第一底部区201的X轴方向上的宽度相同，也可以不同。第二底部区202的X轴方向上的宽度可以比第一底部区201的X轴方向上的宽度小。在该情况下，能够进一步抑制二极管部80中的空穴注入。
第二底部区202的掺杂浓度可以与第一底部区201的掺杂浓度相同，也可以不同。第二底部区202的掺杂浓度可以比第一底部区201的掺杂浓度低。在该情况下，能够进一步抑制二极管部80中的空穴注入。
应予说明，边界部72的台面部63可以具有与二极管部80的台面部61相同的结构。例如台面部63具有第三底部区203来代替台面部61中的第二底部区202。其他结构与台面部61相同。
第三底部区203的形状、大小和配置可以与第二底部区202的形状、大小和配置相同。即，第一底部区201的Y轴方向上的长度L1比第三底部区203的Y轴延伸方向上的长度大。另外，第二底部区202的Y轴方向上的长度L2可以与第三底部区203的Y轴方向上的长度相同。在另一例中，第二底部区202可以比第三底部区203更长，第二底部区202也可以比第三底部区203更短。第三底部区203的掺杂浓度可以与第二底部区202的掺杂浓度相同，也可以不同。
另外，可以在至少一个台面部62不设置第三底部区203。例如在最靠近二极管部80的台面部62可以不设置第三底部区203。由于在台面部62的下方未设置阴极区82而不作为二极管部80发挥功能，所以台面部62与发射电极52之间的接触性可以低。另外，通过省略第三底部区203，从而能够抑制二极管部80的附近的空穴注入量。
图6是示出边界部72的台面部62的一例的立体截面图。图6示出台面部62的XZ截面和上表面(XY面)以及沟槽部的侧面(XY面)。XZ截面中的台面部62的结构与图3A所示的台面部62的结构相同。上表面的台面部62的结构与图2所示的台面部62相同。在台面部62的上表面配置有接触区15和沟槽接触部55。沟槽接触部55的结构与图4A的沟槽接触部55相同。在台面部62的沟槽接触部55的底面和侧面露出有接触区15。在台面部62的沟槽接触部55的底面设置有底部区204的情况下，底部区204在台面部62的沟槽接触部55的底面和侧面露出。台面部62的沟槽接触部55可以与图4B所示的沟槽接触部55同样地形成到更深的位置。
图7A示出图3A所示的a-a线处的YZ截面的一例。图7A示出晶体管部70的台面部60的截面。该截面通过沟槽接触部55。在图7A中，用虚线表示投影到该截面的发射区12和接触区15。
接触区15和发射区12在Y轴方向上交替地配置。接触区15和发射区12从半导体基板10的上表面21形成到预定的深度。接触区15可以形成到比发射区12更靠下方的位置。
第一底部区201将在Y轴方向上分离的配置的两个接触区15连接。第一底部区201可以与设置在该台面部60的所有接触区15连接。
作为半导体装置100的制造方法的一例，可以在半导体基板10的上表面21形成发射区12和接触区15之后形成沟槽接触部55的槽结构。在形成槽结构的情况下，发射区12和接触区15的一部分被去除。槽结构优选形成在比接触区15的下端更浅的位置。即，在槽结构的下方残留有接触区15。槽结构可以形成在比发射区12的下端更浅的位置，也可以形成在比发射区12的下端更深的位置。在图7A的例子中，沟槽接触部55的槽结构比发射区12的下端更浅。即，在槽结构的底面210的下方残留有发射区12。
接着，从该槽结构的底面210注入受主离子而形成第一底部区201。此时，以能够将底面210的下方的发射区12反转为P型的区域的剂量注入受主离子。在图7A中用虚线表示的发射区12的底部相当于注入受主离子之前的发射区12的底部。也可以向形成有接触区15的区域注入受主离子。即，第一底部区201可以与接触区15重叠地形成。由于各个区域的掺杂浓度重叠，所以第一底部区201与接触区15重叠的部分的掺杂浓度变得比原来的接触区15的掺杂浓度高。在本说明书中，将接触区15与第一底部区201重叠的部分也设为第一底部区201。对于第一底部区201而言，掺杂浓度比较高的部分和掺杂浓度比较低的部分可以沿着Y轴方向交替地配置。在本例的第一底部区201中，与接触区15重叠的部分的掺杂浓度比与发射区12重叠的部分的掺杂浓度高。
第一底部区201可以具有形成于比发射区12更深的位置的部分。第一底部区201的至少一部分设置在比接触区15的下端19更靠上表面21侧的位置。在图7A的例子中，第一底部区201的整体配置于比接触区15的下端19更靠上方的位置。通过使接触区15向下方突出，从而容易经由接触区15抽出被吸引到发射区12的空穴。
根据本例，能够使从漂移区18朝向发射区12的空穴载流子经由第一底部区201流动到接触区15或沟槽接触部55。因此，能够抑制晶体管部70的闩锁。
图7B示出图3A所示的a-a线处的YZ截面的另一例。对于本例的台面部60-1而言，与图7A所示的台面部60-1的不同点在于，沟槽接触部55贯通发射区12。即，沟槽接触部55的底面210形成到比发射区12的下端更深的位置。随着沟槽接触部55形成得深，底部区201也设置在比图7A的例子更深的位置。其他结构与图7A的例子相同。本例的底部区201也将在Y轴方向上相邻的两个接触区15连接。底部区201在Z轴方向上可以与发射区12分离，也可以与发射区12接触。
图8示出图3A所示的b-b线处的YZ截面的一例。图8示出二极管部80的台面部61的截面。该截面通过沟槽接触部55。在图8中，用虚线表示投影到该截面的阳极区17。
第二底部区202沿着Y轴方向分散地配置。第二底部区202从沟槽接触部55的底面210形成到预定的深度。第二底部区202可以形成在比阳极区17的下端更浅的位置。
作为半导体装置100的制造方法的一例，可以在半导体基板10的上表面21形成阳极区17之后形成沟槽接触部55的槽结构。接着，从该槽结构的底面210注入受主离子而形成第二底部区202。第一底部区201和第二底部区202可以通过同一工序形成。第一底部区201和第二底部区202的单位面积的剂量可以相同。
根据本例，能够确保发射电极52与阳极区17之间的接触性，并且抑制来自第二底部区202的空穴注入。由此，能够降低二极管部80的反向恢复损耗。台面部61的沟槽接触部55可以与图7B所示的沟槽接触部55同样地形成到更深的位置。
图9示出图3A所示的c-c线处的YZ截面的一例。图9示出边界部72的台面部62的截面。该截面通过沟槽接触部55。在图9中，用虚线表示投影到该截面的接触区15。如上所述，在台面部62中，在沟槽接触部55的底部未形成浓度比接触区15的浓度高的底部区。应予说明，关于在台面部62的沟槽接触部55的底面设置底部区204的情况，用虚线表示底部区204。台面部62的沟槽接触部55可以与图7B所示的沟槽接触部55同样地形成到更深的位置。
图10A示出台面部60的沟槽接触部55的附近的XZ截面。在图10A中，省略沟槽接触部55的内部的导电材料而示出槽结构。
沟槽接触部55的下端(底面210)可以配置于比发射区12的下端25更靠半导体基板10的上表面21侧的位置。在另一例中，沟槽接触部55的底面210可以配置于与发射区12的下端25相同的深度位置，也可以配置于比下端25更靠下表面23侧的位置。
第一底部区201的下端27配置于比发射区12的下端25更靠下表面23侧的位置。第一底部区201的下端27可以配置于基区14的内部。第一底部区201可以具有配置于比沟槽接触部55的底面210更靠上表面21侧的部分220。
图10B示出台面部60的沟槽接触部55的附近的XZ截面的另一例。对于本例的台面部60而言，与图10A所示的台面部60的不同点在于，沟槽接触部55贯通发射区12。即，沟槽接触部55的底面210形成在比发射区12的下端25更深的位置。随着沟槽接触部55形成得深，底部区201也设置在比图10A的例子更深的位置。其他结构与图10A的例子相同。底部区201在Z轴方向上可以与发射区12分离，也可以与发射区12相接。
图11是示出晶体管部70的台面部60的另一例的图。将图11所示的台面部60称为台面部60-2。本例的台面部60-2的第一底部区201的结构与台面部60-1不同。其他结构与台面部60-1相同。
台面部60-2具有沿着Y轴方向分散地配置的多个第一底部区201。本例的第一底部区201可以配置于在Y轴方向上相邻的两个接触区15之间。接触区15可以在沟槽接触部55的底面在相邻的两个第一底部区201之间露出。台面部60-2的沟槽接触部55可以与图4B所示的沟槽接触部55同样地贯通发射区12。
图12是示出台面部60-2的YZ截面的图。本例的第一底部区201将在Y轴方向上相邻的两个接触区15连接。第一底部区201可以具有与接触区15重叠的部分，也可以不具有与接触区15重叠的部分。台面部60-2的沟槽接触部55可以与图7B所示的沟槽接触部55同样地贯通发射区12。
图13是示出图7A的f-f线处的掺杂浓度分布的一例的图。f-f线是通过台面部60-1的接触区15和第一底部区201的线。将半导体基板10的上表面21的深度方向上的位置设为Z21，将沟槽接触部55的底面210的深度方向上的位置设为Z210。在图13中，示出了投影到图7A的截面而得的接触区15的从上表面21的位置Z21到位置Z210为止的掺杂浓度分布。在图13中，比位置Z210更深的位置处的掺杂浓度分布是沟槽接触部55的下方的分布。
第一底部区201的掺杂浓度D1(/cm3)可以比接触区15的掺杂浓度D2(/cm3)高。第一底部区201的掺杂浓度D1可以使用从位置Z210到N型区域(例如蓄积区16或漂移区18)之间的P型区域中的掺杂浓度的最大值。也可以将位置Z210处的掺杂浓度设为第一底部区201的掺杂浓度D1。
可以将从位置Z21到位置Z210为止的P型区域中的掺杂浓度的最大值设为接触区15的掺杂浓度D2。可以将位置Z21处的掺杂浓度设为接触区15的掺杂浓度D2。掺杂浓度D1可以为掺杂浓度D2的2倍以上，也可以为5倍以上，还可以为10倍以上。通过增大掺杂浓度D1，容易抑制闩锁效应。
第一底部区201可以具有掺杂浓度的深度方向上的第一浓度峰251。应予说明，在第一浓度峰251的顶点配置于位置Z210的情况下，第一浓度峰251具有从顶点朝向下表面23侧的斜率，不具有从顶点朝向上表面21侧的斜率。
接触区15可以具有掺杂浓度的深度方向上的第二浓度峰252。应予说明，在第二浓度峰252的顶点配置于位置Z21的情况下，第二浓度峰252具有从顶点朝向下表面23侧的斜率，不具有从顶点朝向上表面21侧的斜率。
第一浓度峰251的半峰半宽HWHM1可以比第二浓度峰252的半峰半宽HWHM2小。半峰半宽HWHM1可以为半峰半宽HWHM2的一半以下，也可以为1/4以下，还可以为1/10以下。由此，能够在不增加用于形成第一底部区201的受主离子的剂量的情况下提高第一浓度峰251的掺杂浓度D1。第一浓度峰251的半峰半宽HWHM1能够通过热处理的温度或时间进行控制，所述热处理在为了形成第一底部区201而注入受主离子之后进行。在图13中说明了第一底部区201的掺杂浓度分布，但是第二底部区202和第三底部区203也可以具有与第一底部区201相同的掺杂浓度分布。
图14是示出各台面部中的沟槽接触部55的构成例的图。在本例中，台面部60的沟槽接触部55-1、台面部61的沟槽接触部55-2和台面部63的沟槽接触部55-3各自的深度不同。台面部62中的沟槽接触部55可以具有与台面部61中的沟槽接触部55-2相同的结构。
将台面部60的沟槽接触部55-1的X轴方向的宽度设为W1，将Z轴方向的深度设为Z1。将台面部61的沟槽接触部55-2的X轴方向的宽度设为W2，将台面部61的沟槽接触部55-2的Z轴方向的深度设为Z2。将台面部63的沟槽接触部55-3的X轴方向上的宽度设为W3，将台面部63的沟槽接触部55-3的Z轴方向上的深度设为Z3。在本例中，宽度W1、宽度W2和宽度W3相同。另一方面，深度Z2比深度Z1大。即，沟槽接触部55-2设置到比接触部55-1更靠下方的位置。通过使深度Z2比深度Z1大，从而能够使沟槽接触部55-2的底面210-2的宽度比沟槽接触部55-1的底面210-1的宽度小。因此，使设置在沟槽接触部55-2的底部的第二底部区202的X轴方向上的宽度比设置在沟槽接触部55-1的底部的第一底部区201的X轴方向上的宽度小，能够抑制台面部61中的空穴的注入。
另外，深度Z3可以比深度Z2大。即，沟槽接触部55-3设置到比接触部55-2更靠下方的位置。通过使深度Z3比深度Z2大，从而能够使沟槽接触部55-3的底面210-3的X轴方向上的宽度比沟槽接触部55-2的底面210-2的X轴方向的宽度小。因此，使设置在沟槽接触部55-3的底部的第三底部区203比设置在沟槽接触部55-2的底部的第二底部区202小，能够抑制台面部63中的空穴的注入。深度Z3可以为深度Z2的1.1倍以上，也可以为1.2倍以上，还可以为1.5倍以上。深度Z2可以为深度Z1的1.1倍以上，也可以为1.2倍以上，还可以为1.5倍以上。台面部60的沟槽接触部55可以与图4B所示的沟槽接触部55同样地贯通发射区12。
图15是示出各台面部的沟槽接触部55的构成例的图。在本例中，台面部60的沟槽接触部55-1、台面部61的沟槽接触部55-2和台面部63的沟槽接触部55-3各自的X轴方向的宽度不同。台面部62中的沟槽接触部55可以具有与台面部61中的沟槽接触部55-2相同的结构。
将台面部60的沟槽接触部55-1的X轴方向上的宽度设为W1，将台面部61的沟槽接触部55-2的X轴方向上的宽度设为W2，将台面部63的沟槽接触部55-3的X轴方向上的宽度设为W3。各个沟槽接触部55-1的宽度是半导体基板10的上表面21处的宽度。应予说明，各个沟槽接触部55的深度可以相同。各个沟槽接触部55的深度也可以不同。各个沟槽接触部55也可以具有图14所示的深度。
宽度W2比宽度W1小。通过使宽度W2比宽度W1小，从而能够使沟槽接触部55-2的底面210-2的宽度比沟槽接触部55-1的底面210-1的宽度小。因此，使设置在沟槽接触部55-2的底部的第二底部区202的X轴方向上的宽度比设置在沟槽接触部55-1的底部的第一底部区201的X轴方向上的宽度小，能够抑制台面部61中的空穴的注入。
另外，宽度W3可以比宽度W2小。通过使宽度W3比宽度W2小，从而能够使沟槽接触部55-3的底面210-3的宽度比沟槽接触部55-2的底面210-2的宽度小。因此，使设置在沟槽接触部55-3的底部的第三底部区203的X轴方向上的宽度比设置在沟槽接触部55-2的底部的第二底部区202的X轴方向上的宽度小，能够抑制台面部63的空穴的注入。宽度W1可以为宽度W2的1.1倍以上，也可以为1.2倍以上，还可以为1.5倍以上。宽度W2可以为宽度W3的1.1倍以上，也可以为1.2倍以上，还可以为1.5倍以上。台面部60的沟槽接触部55可以与图4B所示的沟槽接触部55同样地贯通发射区12。
图16A是示出晶体管部70的台面部60的另一例的图。将图16A所示的台面部60称为台面部60-3。对于本例的台面部60-3而言，与图4A所示的台面部60-1的不同之处在于，具有基区14来代替接触区15。其他结构与图4A所示的台面部60-1相同。根据本例，也能够经由第一底部区201和沟槽接触部55抽出空穴，因此能够抑制晶体管部70的闩锁。
图16B是示出台面部60-3的另一例的图。对于本例的台面部60-3而言，与图4B所示的台面部60-1的不同之处在于，具有基区14来代替接触区15。其他结构与图4B所示的台面部60-1相同。根据本例，也能够经由第一底部区201和沟槽接触部55抽出空穴，因此能够抑制晶体管部70的闩锁。
图17是示出二极管部80的台面部61的另一例的图。将图17所示的台面部61称为台面部61-2。对于本例的台面部61-2而言，与台面部61-1的不同之处在于，具有一个连续形成的第二底部区202。其他结构与台面部61-1相同。第二底部区202的长度L2可以比第一底部区201的长度L1短。在另一例中，第二底部区202的长度L2也可以与第一底部区201的长度L1相同。
另外，第二底部区202的掺杂浓度可以比第一底部区201的掺杂浓度低。此时，即使长度L2与长度L1相同，也能够抑制台面部61-2的空穴注入量。在另一例中，第二底部区202的掺杂浓度可以与第一底部区201的掺杂浓度相同。台面部61-2的沟槽接触部55可以与图4B所示的沟槽接触部55同样地形成到更深的位置。
图18是示出二极管部80的台面部61的另一例的图。将图18所示的台面部61称为台面部61-3。对于本例的台面部61-3而言，与台面部61-1或台面部61-2的不同之处在于，发射区12和阳极区17在上表面21沿着Y轴方向交替地露出。其他结构与台面部61-1或台面部61-2相同。
晶体管部70可以具有在图1至图18中说明的任一结构的台面部60。二极管部80可以具有在图1至图18中说明的任一结构的台面部61。晶体管部70和二极管部80可以具有上述台面部60和上述台面部61的任意的组合。台面部61-3的沟槽接触部55可以与图4B所示的沟槽接触部55同样地形成到更深的位置。
图19是示出半导体装置100中的台面部的组合的一例的图。本例的晶体管部70具有台面部60-1。二极管部80具有台面部61-1。台面部63的结构与台面部61-1相同。
图20是示出半导体装置100中的台面部的组合的另一例的图。本例的晶体管部70具有台面部60-2。二极管部80具有台面部61-1。台面部63的结构与台面部61-1相同。
图21是示出半导体装置100中的台面部的组合的另一例的图。本例的晶体管部70具有台面部60-1。二极管部80具有台面部61-2。台面部63的结构与台面部61-2相同。
图22是示出半导体装置100中的台面部的组合的另一例的图。本例的晶体管部70具有台面部60-3。二极管部80具有台面部61-2。台面部63的结构与台面部61-2相同。
图23是示出半导体装置100中的台面部的组合的另一例的图。本例的晶体管部70具有台面部60-3。二极管部80具有台面部61-3。台面部63的结构与台面部61-3相同。
图24是示出半导体装置100中的台面部的组合的另一例的图。本例的晶体管部70具有台面部60-3。二极管部80具有台面部61-3。台面部63的结构与台面部61-2相同。
图25是示出半导体装置100中的台面部的组合的另一例的图。本例的晶体管部70具有台面部60-3。二极管部80具有台面部61-2。台面部63的结构与台面部61-3相同。应予说明，半导体装置100中的台面部的组合不限于图19至图25的例子。
图26是示出半导体装置100的另一构成例的e-e截面。本例的半导体装置100的边界部72和二极管部80的结构与图1至图25中说明的半导体装置100不同。其他结构与图1至图25中说明的任一半导体装置100相同。
本例的二极管部80不具有沟槽接触部55和第二底部区202。其他结构与在图1至图25中说明的任一个二极管部80相同。本例的边界部72不具有沟槽接触部55和第三底部区203。其他结构与在图1至图25中说明的任一边界部72相同。本例的沟槽接触部55可以与图3B所示的沟槽接触部55同样地形成到更深的位置。
图27是示出半导体装置100的另一构成例的e-e截面。本例的半导体装置100不具备边界部72和二极管部80。其他结构与图1至图25中说明的任一半导体装置100相同。本例的沟槽接触部55可以与图3B所示的沟槽接触部55同样地形成到更深的位置。
图26和图27的例子中的晶体管部70具有在图13中说明的掺杂浓度分布。通过设置浓度比接触区15的浓度高的第一底部区201，从而容易抑制闩锁。第一浓度峰251的半峰半宽HWHM1可以比第二浓度峰252的半峰半宽HWHM2小。
图28是示出半导体装置100的另一构成例的俯视图。在本例的各台面部未设置沟槽接触部55和底部区。其他结构与图1至图27中说明的任一例相同。
在图28的例子中，台面部60在上表面21沿着Y轴方向交替地配置有发射区12和接触区15。台面部61和台面部63在上表面21设置有阳极区17。阳极区17的掺杂浓度可以比基区14的掺杂浓度低，也可以与基区14的掺杂浓度相同。台面部63在上表面21设置有接触区15。
图29是示出半导体装置100的另一构成例的俯视图。在本例中，台面部61和台面部63的结构与图28的例子不同。其他结构与图28的例子相同。在台面部61和台面部63，沿着Y轴方向交替地配置有发射区12和接触区15。
图30是示出半导体装置100的另一构成例的俯视图。在本例中，台面部61的结构与图28的例子不同。其他结构与图28的例子相同。在台面部61，沿着Y轴方向交替地配置有发射区12和接触区15。
图31是示出半导体装置100的另一构成例的俯视图。在本例中，台面部61和台面部63的结构与图28的例子不同。其他结构与图28的例子相同。在台面部61和台面部63，沿着Y轴方向交替地配置有阳极区17和接触区15。
图32是示出半导体装置100的另一构成例的俯视图。在本例中，台面部61的结构与图28的例子不同。其他结构与图28的例子相同。在台面部61，沿着Y轴方向交替地配置有阳极区17和接触区15。
图33是示出半导体装置100的另一构成例的图。图1至图32中说明的半导体装置100具有台面部62，但是本例的半导体装置100不具有台面部62。本例的半导体装置100可以具有台面部63来代替台面部62。边界部72可以在晶体管部70与二极管部80之间连续地具有一个以上的台面部63。除了不具有台面部62这一点以外，本例的半导体装置100的结构与图1至图32中说明的任一方式的半导体装置100相同。在图33中，作为一例，示出了在图2所示的结构中不具有台面部62的例子。
图34是示出图33中的e-e截面的一例的图。本例的半导体装置100与图4A所示的半导体装置100的不同之处在于，具有台面部63来代替台面部62。其他结构与图4A所示的半导体装置100相同。
图35A是示出半导体装置100的其他构成例的图。本例的半导体装置100相对于图1至图34中说明的任一半导体装置100的构成，还具备沟槽底部区260。沟槽底部区260可以应用于图1至图34中说明的任一方式的半导体装置100。在图35A中，示出了在图3A所示的半导体装置100的构成中追加了沟槽底部区260的例子。
沟槽底部区260是与沟槽部的下端相接地设置的P型的区域。沟槽底部区260的掺杂浓度可以为基区14的掺杂浓度以下。本例的沟槽底部区260的掺杂浓度比基区14的掺杂浓度低。
沟槽底部区260以在X轴方向上与两个以上的沟槽部的下端相接的方式连续地设置。即，沟槽底部区260以覆盖沟槽部之间的台面部的方式设置。沟槽底部区260可以覆盖多个台面部。
沟槽底部区260可以在各个晶体管部70中与两个以上的沟槽部的下端相接。另外，沟槽底部区260可以在各个晶体管部70中与两个以上的栅极沟槽部40的下端相接。沟槽底部区260可以在至少一个晶体管部70中与所有沟槽部的下端相接。另外，沟槽底部区260也可以在至少一个晶体管部70中与全部栅极沟槽部40的下端相接。
沟槽底部区260可以在各个二极管部80中与两个以上的沟槽部的下端相接。沟槽底部区260可以在至少一个二极管部80中与所有沟槽部的下端相接。
沟槽底部区260可以在边界部72与两个以上的沟槽部的下端相接。沟槽底部区260可以与边界部72的所有沟槽部的下端相接。在图35A的例子中，沟槽底部区260设置在半导体装置100的所有台面部。
沟槽底部区260配置于上表面侧P型区域(即，基区14、阳极区17或接触区15)与漂移区18之间，所述上表面侧P型区域配置于半导体基板10的上表面21侧。沟槽底部区260可以与上表面侧P型区域分离地配置。在沟槽底部区260与上表面侧P型区域之间设置有N型的区域(在本例中为蓄积区16和漂移区18中的至少一方)。
沟槽底部区260沿Y轴方向延伸而设置。沟槽底部区260的Y轴方向上的长度比沟槽部的Y轴方向上的长度短。另外，沟槽底部区260的Y轴方向上的长度可以为沟槽部的Y轴方向上的长度的50％以上，也可以为70％以上，还可以为90％以上。
通过设置沟槽底部区260，能够抑制半导体装置100导通时的沟槽部的下端附近的电位上升。因此，能够减小导通时的发射极-集电极之间电压的波形的斜率(dv/dt)，能够降低开关时的电压或电流波形的噪声。
应予说明，沟槽底部区260的电位与发射电极52的电位不同。如上所述，沟槽底部区260和与发射电极52连接的基区14在Z轴方向上分离地配置。另外，沟槽底部区260在俯视时与连接于发射电极52的阱区11分离地配置。在阱区11与沟槽底部区260之间，可以设置漂移区18等N型的区域。本例的沟槽底部区260是掺杂浓度比阱区11的掺杂浓度低的P型的区域。
图35B是示出图35A中的a-a截面和a'-a'截面的掺杂浓度分布的一例的图。图35B中的横轴表示以半导体基板10的上表面21为基准位置(0μm)的Z轴方向上的位置。在图35B中，用实线表示a-a截面的掺杂浓度分布，用虚线表示a'-a'截面的掺杂浓度分布。在a-a截面的沟槽接触部55的底面附近设置有第一底部区201和基区14。在a'-a'截面的半导体基板10的上表面21附近设置有发射区12和基区14。本例的蓄积区16的掺杂浓度分布具有两个峰261。沟槽底部区260的掺杂浓度分布可以具有峰262。沟槽底部区260的掺杂浓度的峰值P2可以比蓄积区16的掺杂浓度的两个峰值中的最小值P1小。沟槽底部区260的掺杂浓度的峰值P2可以比蓄积区16的掺杂浓度的两个峰间的极小值M1小。或者，本例的蓄积区16在掺杂浓度分布的两个峰261和峰262之间可以具有扭结形状而不具有极小值M1。
图36表示在图7A所示的台面部60的结构中追加了沟槽底部区260的例子。沟槽底部区260沿Y轴方向延伸。沟槽底部区260在Y轴方向上可以设置在比第一底部区201宽的范围，也可以设置在与第一底部区201相同的范围，还可以设置在比第一底部区201窄的范围。
图37示出在图8所示的台面部61的结构中追加了沟槽底部区260的例子。沟槽底部区260沿Y轴方向延伸。台面部61中的沟槽底部区260可以具有与台面部60中的沟槽底部区260相同的结构。在另一例中，沟槽底部区260也可以与第一底部区201同样地在Y轴方向上分散地配置。沟槽底部区260的至少一部分在俯视时可以与第一底部区201重叠。沟槽底部区260的至少一部分在俯视时也可以不与第一底部区201重叠。
图38示出在图9所示的台面部62的结构中追加了沟槽底部区260的例子。沟槽底部区260沿Y轴方向延伸。台面部62中的沟槽底部区260可以具有与台面部60中的沟槽底部区260相同的结构。
图39是示出半导体装置100的另一构成例的图。本例的半导体装置100相对于图35A所示的半导体装置100来说，设置有沟槽底部区260的范围不同。其他结构与图35A的例子相同。本例的沟槽底部区260也可以应用于图1至图34中说明的任意方式的半导体装置100。
本例的沟槽底部区260设置在晶体管部70的至少一部分区域。在图39的例子中，沟槽底部区260在X轴方向上遍及晶体管部70的整体而设置。
沟槽底部区260可以设置在边界部72的至少一部分。本例的沟槽底部区260设置在边界部72的台面部中的最靠近晶体管部70的台面部的至少一部分。沟槽底部区260可以从晶体管部70延伸到边界部72的中间位置。
沟槽底部区260可以设置在二极管部80的至少一部分，也可以不设置在二极管部80的至少一部分。在本例中，在二极管部80未设置沟槽底部区260。图39中的a-a截面与图36所示的例子相同。图39中的b-b截面和c-c截面与在图1至图34中说明的任一例相同。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“先于”、“早于”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接着”等进行了说明，也并不意味着必须以这一顺序来实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；
晶体管部，其设置在所述半导体基板；以及
二极管部，其设置在所述半导体基板，
所述晶体管部和所述二极管部分别具有一个以上的沟槽接触部，所述沟槽接触部从所述半导体基板的所述上表面沿所述半导体基板的深度方向设置，并且在所述半导体基板的所述上表面沿延伸方向延伸，
所述晶体管部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第一底部区，
所述二极管部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第二底部区，
所述第一底部区的所述延伸方向上的长度比所述第二底部区的所述延伸方向上的长度大。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述二极管部中，多个所述第二底部区沿所述延伸方向离散地配置。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体装置还具备边界部，所述边界部设置在所述晶体管部与所述二极管部之间，并且包含一个以上的所述沟槽接触部，
所述边界部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第三底部区，
所述第一底部区的所述延伸方向上的长度比所述第三底部区的所述延伸方向上的长度大。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第二底部区的所述延伸方向上的长度与所述第三底部区的所述延伸方向上的长度相同。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述晶体管部具备：
第一导电型的发射区，其与所述半导体基板的所述上表面相接地设置，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其设置在所述发射区与所述漂移区之间；
第二导电型的接触区，其与所述半导体基板的所述上表面相接地设置，并且与所述基区连接，而且第二导电型的接触区的掺杂浓度比所述基区的掺杂浓度高；以及
栅极沟槽部，其与所述发射区以及所述基区相接，并且从所述上表面朝向所述下表面设置，
所述延伸方向是所述栅极沟槽部延伸的长度方向。
6.根据权利要求5所述的半导体装置，其特征在于，
所述接触区在所述延伸方向上与所述发射区交替地配置，
所述第一底部区将在所述延伸方向上分离地配置的两个所述接触区连接。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一底部区的一部分的区域设置在比所述接触区的下端更靠所述半导体基板的所述上表面侧的位置。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第一底部区的掺杂浓度比所述接触区的掺杂浓度高。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一底部区具有掺杂浓度的深度方向上的第一浓度峰，
所述接触区具有掺杂浓度的深度方向上的第二浓度峰，
所述第一浓度峰的半峰半宽比所述第二浓度峰的半峰半宽小。
10.根据权利要求5至9中任一项所述的半导体装置，其特征在于，
所述沟槽接触部的下端配置于比所述发射区的下端更靠所述半导体基板的所述上表面侧的位置。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述二极管部的所述沟槽接触部设置到比所述晶体管部的所述沟槽接触部更靠下方的位置。
12.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述二极管部的所述沟槽接触部的在所述半导体基板的所述上表面的宽度比所述晶体管部的所述沟槽接触部的在所述半导体基板的所述上表面的宽度小。
13.根据权利要求3或4所述的半导体装置，其特征在于，
所述边界部的所述沟槽接触部设置到比所述二极管部的所述沟槽接触部和所述晶体管部的所述沟槽接触部中的任一者都更靠下方的位置。
14.根据权利要求3或4所述的半导体装置，其特征在于，
所述边界部的所述沟槽接触部的在所述半导体基板的所述上表面的宽度比所述二极管部的所述沟槽接触部和所述晶体管部的所述沟槽接触部中的任一者的在所述半导体基板的所述上表面的宽度都小。
15.根据权利要求5至10中任一项所述的半导体装置，其特征在于，
所述二极管部具有设置在所述漂移区与所述半导体基板的所述上表面之间的第二导电型的阳极区，
所述阳极区的掺杂浓度比所述基区的掺杂浓度低。
16.根据权利要求5至10中任一项所述的半导体装置，其特征在于，
所述晶体管部还具有蓄积区，所述蓄积区在所述基区与所述漂移区之间沿所述深度方向设置有多个，并且所述蓄积区的掺杂浓度比所述漂移区的掺杂浓度高。
17.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；以及
晶体管部，其设置在所述半导体基板；
所述晶体管部具有：
一个以上的沟槽接触部，其从所述半导体基板的所述上表面沿所述半导体基板的深度方向设置；
第二导电型的第一底部区，其与任一所述沟槽接触部的底部相接地设置；
第一导电型的发射区，其与所述半导体基板的所述上表面相接地设置，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其设置在所述发射区与所述漂移区之间；以及
第二导电型的接触区，其与所述半导体基板的所述上表面相接地设置，并与所述基区连接，并且所述第二导电型的接触区的掺杂浓度比所述基区的掺杂浓度高，
所述第一底部区的掺杂浓度比所述接触区的掺杂浓度高。
18.根据权利要求17所述的半导体装置，其特征在于，
所述第一底部区具有掺杂浓度的深度方向上的第一浓度峰，
所述接触区具有掺杂浓度的深度方向上的第二浓度峰，
所述第一浓度峰的半峰半宽比所述第二浓度峰的半峰半宽小。
19.(追加)根据权利要求17或18所述的半导体装置，其特征在于，
所述沟槽接触部在所述半导体基板的所述上表面沿延伸方向延伸，
多个所述第一底部区沿着所述延伸方向分散地配置。
20.(追加)根据权利要求17或18所述的半导体装置，其特征在于，
所述沟槽接触部的所述底部配置于比所述发射区的下端和所述接触区的下端中的任一者都更靠所述半导体基板的所述上表面侧的位置。
21.(追加)根据权利要求17或18所述的半导体装置，其特征在于，
所述沟槽接触部的所述底部配置于比所述发射区的下端更靠所述半导体基板的所述上表面侧的位置，
所述第一底部区的下端配置于比所述发射区的所述下端更靠所述半导体基板的所述下表面侧的位置。
22.(追加)根据权利要求17或18所述的半导体装置，其特征在于，
所述沟槽接触部在所述半导体基板的所述上表面沿延伸方向延伸，
所述第一底部区的所述延伸方向上的长度比所述沟槽接触部的延伸方向上的长度小。
23.(追加)根据权利要求17或18所述的半导体装置，其特征在于，
所述半导体装置还具备设置在所述半导体基板的二极管部，
所述晶体管部和所述二极管部分别具有一个以上的沟槽接触部，所述沟槽接触部从所述半导体基板的所述上表面沿所述半导体基板的深度方向设置，并且在所述半导体基板的所述上表面沿延伸方向延伸，
所述二极管部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第二底部区，
所述第一底部区的所述延伸方向上的长度比所述第二底部区的所述延伸方向上的长度小。

Claims (18)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；
晶体管部，其设置在所述半导体基板；以及
二极管部，其设置在所述半导体基板，
所述晶体管部和所述二极管部分别具有一个以上的沟槽接触部，所述沟槽接触部从所述半导体基板的所述上表面沿所述半导体基板的深度方向设置，并且在所述半导体基板的所述上表面沿延伸方向延伸，
所述晶体管部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第一底部区，
所述二极管部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第二底部区，
所述第一底部区的所述延伸方向上的长度比所述第二底部区的所述延伸方向上的长度大。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述二极管部中，多个所述第二底部区沿所述延伸方向分散地配置。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体装置还具备边界部，所述边界部设置在所述晶体管部与所述二极管部之间，并且包含一个以上的所述沟槽接触部，
所述边界部具有与任一所述沟槽接触部的底部相接地设置的第二导电型的第三底部区，
所述第一底部区的所述延伸方向上的长度比所述第三底部区的所述延伸方向上的长度大。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第二底部区的所述延伸方向上的长度与所述第三底部区的所述延伸方向上的长度相同。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述晶体管部具备：
第一导电型的发射区，其与所述半导体基板的所述上表面相接地设置，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其设置在所述发射区与所述漂移区之间；
第二导电型的接触区，其与所述半导体基板的所述上表面相接地设置，并且与所述基区连接，而且第二导电型的接触区的掺杂浓度比所述基区的掺杂浓度高；以及
栅极沟槽部，其与所述发射区以及所述基区相接，并且从所述上表面朝向所述下表面设置，
所述延伸方向是所述栅极沟槽部延伸的长度方向。
6.根据权利要求5所述的半导体装置，其特征在于，
所述接触区在所述延伸方向上与所述发射区交替地配置，
所述第一底部区将在所述延伸方向上分离地配置的两个所述接触区连接。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一底部区的一部分的区域设置在比所述接触区的下端更靠所述半导体基板的所述上表面侧的位置。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第一底部区的掺杂浓度比所述接触区的掺杂浓度高。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第一底部区具有掺杂浓度的深度方向上的第一浓度峰，
所述接触区具有掺杂浓度的深度方向上的第二浓度峰，
所述第一浓度峰的半峰半宽比所述第二浓度峰的半峰半宽小。
10.根据权利要求5至9中任一项所述的半导体装置，其特征在于，
所述沟槽接触部的下端配置于比所述发射区的下端更靠所述半导体基板的所述上表面侧的位置。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述二极管部的所述沟槽接触部设置到比所述晶体管部的所述沟槽接触部更靠下方的位置。
12.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述二极管部的所述沟槽接触部的在所述半导体基板的所述上表面的宽度比所述晶体管部的所述沟槽接触部的在所述半导体基板的所述上表面的宽度小。
13.根据权利要求3或4所述的半导体装置，其特征在于，
所述边界部的所述沟槽接触部设置到比所述二极管部的所述沟槽接触部和所述晶体管部的所述沟槽接触部中的任一者都更靠下方的位置。
14.根据权利要求3或4所述的半导体装置，其特征在于，
所述边界部的所述沟槽接触部的在所述半导体基板的所述上表面的宽度比所述二极管部的所述沟槽接触部和所述晶体管部的所述沟槽接触部中的任一者的在所述半导体基板的所述上表面的宽度都小。
15.根据权利要求5至10中任一项所述的半导体装置，其特征在于，
所述二极管部具有设置在所述漂移区与所述半导体基板的所述上表面之间的第二导电型的阳极区，
所述阳极区的掺杂浓度比所述基区的掺杂浓度低。
16.根据权利要求5至10中任一项所述的半导体装置，其特征在于，
所述晶体管部还具有蓄积区，所述蓄积区在所述基区与所述漂移区之间沿所述深度方向设置有多个，并且所述蓄积区的掺杂浓度比所述漂移区的掺杂浓度高。
17.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；以及
晶体管部，其设置在所述半导体基板；
所述晶体管部具有：
一个以上的沟槽接触部，其从所述半导体基板的所述上表面沿所述半导体基板的深度方向设置；
第二导电型的第一底部区，其与任一所述沟槽接触部的底部相接地设置；
第一导电型的发射区，其与所述半导体基板的所述上表面相接地设置，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其设置在所述发射区与所述漂移区之间；以及
第二导电型的接触区，其与所述半导体基板的所述上表面相接地设置，并与所述基区连接，并且所述第二导电型的接触区的掺杂浓度比所述基区的掺杂浓度高，
所述第一底部区的掺杂浓度比所述接触区的掺杂浓度高。
18.根据权利要求17所述的半导体装置，其特征在于，
所述第一底部区具有掺杂浓度的深度方向上的第一浓度峰，
所述接触区具有掺杂浓度的深度方向上的第二浓度峰，所述第一浓度峰的半峰半宽比所述第二浓度峰的半峰半宽小。
CN202280024548.2A 2021-10-15 2022-10-14 半导体装置 Pending CN117099215A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-169659 2021-10-15
JP2021169659 2021-10-15
PCT/JP2022/038340 WO2023063411A1 (ja) 2021-10-15 2022-10-14 半導体装置

Publications (1)

Publication Number Publication Date
CN117099215A true CN117099215A (zh) 2023-11-21

Family

ID=85988334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280024548.2A Pending CN117099215A (zh) 2021-10-15 2022-10-14 半导体装置

Country Status (4)

Country Link
US (1) US20240006520A1 (zh)
JP (1) JPWO2023063411A1 (zh)
CN (1) CN117099215A (zh)
WO (1) WO2023063411A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JP4760023B2 (ja) * 2005-01-24 2011-08-31 株式会社デンソー 半導体装置
JP6881463B2 (ja) * 2016-09-14 2021-06-02 富士電機株式会社 Ｒｃ−ｉｇｂｔおよびその製造方法
JP6958011B2 (ja) * 2017-06-15 2021-11-02 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102510937B1 (ko) * 2019-04-16 2023-03-15 후지 덴키 가부시키가이샤 반도체 장치 및 제조 방법

Also Published As

Publication number Publication date
WO2023063411A1 (ja) 2023-04-20
JPWO2023063411A1 (zh) 2023-04-20
US20240006520A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
CN115699331A (zh) 半导体装置
WO2022239285A1 (ja) 半導体装置
US20230124922A1 (en) Semiconductor device
US20220149191A1 (en) Semiconductor device
WO2022239284A1 (ja) 半導体装置
CN117099215A (zh) 半导体装置
CN113140616A (zh) 半导体装置
WO2023224059A1 (ja) 半導体装置
WO2023140254A1 (ja) 半導体装置
US20240055483A1 (en) Semiconductor device
WO2023199932A1 (ja) 半導体装置および製造方法
JP7231064B2 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20240079481A1 (en) Semiconductor device
JP7468786B2 (ja) 半導体装置および製造方法
EP4350776A1 (en) Semiconductor device
JP2024034141A (ja) 半導体装置および半導体装置の製造方法
JP2023170200A (ja) 半導体装置
CN117995902A (zh) 半导体装置
CN116705842A (zh) 半导体装置
JP2023120081A (ja) 半導体装置
CN116457944A (zh) 半导体装置
JP2022161688A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination