JPWO2020026959A1 - 樹脂基板、および樹脂基板の製造方法 - Google Patents

樹脂基板、および樹脂基板の製造方法 Download PDF

Info

Publication number
JPWO2020026959A1
JPWO2020026959A1 JP2020533481A JP2020533481A JPWO2020026959A1 JP WO2020026959 A1 JPWO2020026959 A1 JP WO2020026959A1 JP 2020533481 A JP2020533481 A JP 2020533481A JP 2020533481 A JP2020533481 A JP 2020533481A JP WO2020026959 A1 JPWO2020026959 A1 JP WO2020026959A1
Authority
JP
Japan
Prior art keywords
resin substrate
resist film
main surface
base material
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020533481A
Other languages
English (en)
Other versions
JP6874910B2 (ja
Inventor
伸一 荒木
伸一 荒木
邦宏 駒木
邦宏 駒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020026959A1 publication Critical patent/JPWO2020026959A1/ja
Application granted granted Critical
Publication of JP6874910B2 publication Critical patent/JP6874910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • H05K1/0281Reinforcement details thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

樹脂基板(101)は、第1主面(VS1)を有する樹脂基材(10)と、第1主面(VS1)に形成される電極パッド(P1,P2)、回路用導体パターン(31,32)、レジスト膜(21)、カバーレイフィルム(1)を備える。レジスト膜(21)は、頂点を有する先細り形状の複数の突出部(PR1,PR2)を外周に有する。回路用導体パターン(31,32)の一部はレジスト膜(21)に覆われ、カバーレイフィルム(1)は、レジスト膜(21)の突出部(PR1,PR2)を含む一部と、回路用導体パターンの露出部(ECP1,ECP2)とを覆う。突出部(PR1,PR2)は、回路用導体パターン(31,32)の露出部(ECP1,ECP2)を挟む位置に配置される。

Description

本発明は、樹脂基板と、その製造方法に関し、特に、樹脂基材の表面にレジスト膜およびカバーレイフィルムを備える樹脂基板と、その製造方法に関する。
従来、樹脂基材の表面に形成される導体パターン(電極パッドや回路用の導体パターン等)を保護するため、可撓性のある樹脂基材の表面にカバーレイフィルムを貼り付けることが一般的に行われている(特許文献1)。そして、伸縮性の高いカバーレイフィルムを用いることにより、樹脂基材の可撓性が損なわれることなく、可撓性を確保した樹脂基板を実現できる。しかし、伸縮性を有するカバーレイフィルムは、樹脂基材の表面に貼り付ける際に変形やズレが生じやすく、パターニングの精度が低い。
一方、フォトリソグラフィによってパターニングされるレジスト膜は、パターニングの精度は高いが、伸縮性は低い。そのため、このようなレジスト膜を樹脂基材の表面に形成した場合、樹脂基板の可撓性が低下してしまう。
特開2005−340382号公報
上述した樹脂基板の可撓性の低下を解消するため、樹脂基材の表面に形成された電極パッドの周辺(樹脂基材のうち曲げない部分)にのみレジスト膜を形成し、レジスト膜の一部を覆うように、それ以外の部分の樹脂基材の表面にカバーレイフィルムを貼り付けることが考えられる。
しかし、レジスト膜の一部をカバーレイフィルムで覆う場合、レジスト膜の外周とカバーレイフィルムとの境界に沿って微小な隙間が形成されやすく、外部からの水分(例えば、電極パッドへのめっき処理のためのめっき液等)が上記隙間に浸入することがある。そして、浸入した水分により、樹脂基材の表面に配置された回路用の導体パターンの腐食等が発生し、樹脂基板の電気的特性に変化が生じる虞がある。
本発明の目的は、樹脂基材上のレジスト膜の一部を、カバーレイフィルムで覆う構成において、レジスト膜とカバーレイフィルムとの隙間への水分の浸入を抑制することにより、上記水分の浸入に起因する電気的特性の変化を抑制した樹脂基板を提供することにある。
本発明の樹脂基板は、
主面を有する樹脂基材と、
前記主面に形成される電極パッドと、
前記主面に沿って突出する複数の突出部を外周に有し、前記主面に形成され、前記電極パッドの外周全体を覆うように配置されるレジスト膜と、
前記主面に形成され、一部が前記レジスト膜に覆われる回路用導体パターンと、
前記主面に形成され、前記レジスト膜の前記複数の突出部を含む一部と、前記回路用導体パターンのうち前記レジスト膜から露出する露出部の一部とを覆うカバーレイフィルムと、
を備え、
前記複数の突出部は、頂点を有する先細り形状であり、
前記複数の突出部の少なくとも2つは、前記回路用導体パターンの前記露出部を挟む位置に配置されることを特徴とする。
先細り形状である突出部の頂点付近では、レジスト膜の外周に沿って(追従させて)カバーレイフィルムを貼り付けやすい。そのため、先細り形状である突出部の頂点付近では、樹脂基材とレジスト膜の外周とカバーレイフィルムとの境界における隙間が生じ難い。そして、回路用導体パターンのうちレジスト膜から露出する露出部を複数の突出部で挟むことにより、上記隙間に浸入した水分が回路用導体パターンにまで達することが抑制される。したがって、この構成により、浸入した水分に起因する回路用導体パターンの腐食等が抑制され、樹脂基板の特性変化を抑制することができる。
本発明の樹脂基板の製造方法は、
主面に電極パッドおよび回路用導体パターンが形成された、樹脂基材を形成する基材形成工程と、
前記基材形成工程の後に、前記主面に沿って突出する複数の突出部を外周に有し、前記電極パッドの外周全体、および前記回路用導体パターンの一部を覆うように配置されるレジスト膜を、前記主面に形成するレジスト膜形成工程と、
前記レジスト膜形成工程の後に、前記レジスト膜の前記複数の突出部を含む一部と、前記回路用導体パターンのうち前記レジスト膜から露出する露出部の一部とを覆うカバーレイフィルムを、前記主面に形成する、フィルム形成工程と、
を備え、
前記複数の突出部は、頂点を有する先細り形状であり、
前記複数の突出部の少なくとも2つは、前記回路用導体パターンの前記露出部を挟む位置に配置されることを特徴とする。
上記製造方法によれば、レジスト膜の外周とカバーレイフィルムとの隙間に水分が浸入することに起因する特性変化を抑制した、樹脂基板を容易に得ることができる。
本発明によれば、樹脂基材上のレジスト膜の一部を、カバーレイフィルムで覆う構成において、レジスト膜とカバーレイフィルムとの隙間への水分の浸入を抑制することにより、上記水分の浸入に起因する電気的特性の変化を抑制した樹脂基板を実現できる。
図1(A)は第1の実施形態に係る樹脂基板101の第1端部の拡大平面図であり、図1(B)はカバーレイフィルム1を取り除いた状態の樹脂基板101の第1端部を示す拡大平面図である。 図2(A)は図1(A)におけるA−A断面図であり、図2(B)は図1(A)におけるB−B断面図である。 図3(A)は比較例である樹脂基板100の第1端部を示す拡大平面図であり、図3(B)は図3(A)におけるC−C断面図である。 図4(A)は第2の実施形態に係る樹脂基板102の第1端部の拡大平面図であり、図4(B)はカバーレイフィルム1を取り除いた状態の樹脂基板102の第1端部を示す拡大平面図である。 図5は、第3の実施形態に係る樹脂基板103Aの突出部PR10Aを示した拡大平面図である。 図6(A)は第3の実施形態に係る別の樹脂基板103Bの突出部PR10Bを示した拡大平面図であり、図6(B)は第3の実施形態に係る別の樹脂基板103Cの突出部PR10Cを示した拡大平面図である。 図7は、第4の実施形態に係る樹脂基板104の第1端部の拡大平面図である。 図8(A)は第5の実施形態に係る樹脂基板105の第1端部の拡大平面図であり、図8(B)はカバーレイフィルム1を取り除いた状態の樹脂基板105の第1端部を示す拡大平面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1(A)は第1の実施形態に係る樹脂基板101の第1端部の拡大平面図であり、図1(B)はカバーレイフィルム1を取り除いた状態の樹脂基板101の第1端部を示す拡大平面図である。図2(A)は図1(A)におけるA−A断面図であり、図2(B)は図1(A)におけるB−B断面図である。図1(A)では、構造を分かりやすくするため、カバーレイフィルム1をドットパターンで示している。また、図1(B)では、回路用導体パターン31,32の露出部をハッチングで示しており、突出部PR1,PR2をクロスハッチングで示している。なお、図示省略するが、樹脂基板101の第2端部も第1端部と同様の構造である。
樹脂基板101は、樹脂基材10、電極パッドP1,P2、回路用導体パターン31,32、レジスト膜21、カバーレイフィルム1等を備える。
樹脂基材10は、熱可塑性樹脂を主材料とし、長手方向がX軸方向に一致する略矩形の平板である。図示省略するが、樹脂基材10は、複数の絶縁基材層を積層して形成されてなる。樹脂基材10は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)を主材料とする平板である。
樹脂基材10は、第1領域F1および第2領域F2を有する。第2領域F2の樹脂基材10の厚み(Z軸方向の厚み)は、第1領域F1の樹脂基材10の厚みよりも少ない。そのため、樹脂基材10の第2領域F2は、第1領域F1よりも曲がり易く、可撓性を有する。第2領域F2は、樹脂基板101を他の回路基板等に接続する際に、可撓性を利用して折り曲げられる部分(フレキシブル部)であり、第1領域F1は折り曲げない部分(リジッド部)である。
また、樹脂基材10は、互いに対向する第1主面VS1と第2主面VS2A,VS2Bとを有する。図2(A)および図2(B)に示すように、第1主面VS1は、第1領域F1と第2領域F2とに亘って形成される面である。第2主面VS2Aは、第1領域F1に形成される面であり、第2主面VS2Bは、第2領域F2に形成される面である。
電極パッドP1,P2は、第1主面VS1に形成される矩形の導体パターンである。電極パッドP1,P2はいずれも第1領域F1に配置されている。回路用導体パターン31,32は、樹脂基材10の第1主面VS1に形成される線状の導体パターンである。回路用導体パターン31,32は、第1方向(X軸方向)に延伸し、互いに並走している。図1(B)等に示すように、回路用導体パターン31の一端は電極パッドP1に接続され、回路用導体パターン32の一端は電極パッドP2に接続されている。電極パッドP1,P2および回路用導体パターン31,32は、例えばCu等の導体パターンである。本実施形態に係る回路用導体パターン31,32は信号線である。
レジスト膜21は、第1主面VS1に形成される略矩形の保護膜である。レジスト膜21は、第1領域F1に配置され、電極パッドP1,P2の外周全体、および回路用導体パターン31,32の一部(第1領域F1に位置する部分)を覆うように配置されている。レジスト膜21は、例えばエポキシ樹脂膜である。
図1(B)および図2(A)等に示すように、レジスト膜21は、第1主面VS1に沿って突出する複数の突出部PR1,PR2を外周に有する。複数の突出部PR1,PR2は、1つの頂点を有する先細り形状であり、導体パターンの平面形状とは異なる形状であって、いずれも同じ形状をしている。より具体的には、複数の突出部PR1,PR2は、第1方向(+X方向)に延伸する、頂点が鋭角の線形テーパーである。2つの突出部PR1,PR2は、略矩形であるレジスト膜21の第1辺(図1(A)および図1(B)におけるレジスト膜21の右辺)側に配置されている。本実施形態では、2つの突出部PR1,PR2が、保護したい回路用導体パターン31,32の露出部ECP1,ECP2の近傍に配置され、且つ、回路用導体パターン31,32の露出部ECP1,ECP2の形成領域の中心線を基準にして、Y軸方向に略対称配置されている。
カバーレイフィルム1は、可撓性を有し、第1主面VS1の略全体に形成されている(貼り付けられている)矩形の保護フィルムである。カバーレイフィルム1は、レジスト膜21の複数の突出部PR1,PR2を含む一部と、回路用導体パターン31,32のうちレジスト膜21から露出する露出部ECP1,ECP2(図1(B)を参照)とを覆っている。なお、カバーレイフィルム1は、電極パッドP1,P2が配置された位置に応じた矩形の開口R1を有する。そのため、図1(A)および図2(B)等に示すように、カバーレイフィルム1が第1主面VS1の略全面を覆うように形成されたとしても、レジスト膜21の一部および電極パッドP1,P2の一部が外部に露出する。カバーレイフィルム1は、例えばポリイミド(PI)製フィルムである。
図1(B)に示すように、複数の突出部PR1,PR2の2つは、回路用導体パターン31,32の露出部ECP1,ECP2を挟む位置に配置されている。また、図1(A)に示すように、カバーレイフィルム1は、レジスト膜21の外周全体を覆っている。
次に、2つの突出部PR1,PR2を、回路用導体パターン31,32の露出部ECP1,ECP2を挟む位置に配置することによる利点について、比較例を挙げて説明する。図3(A)は比較例である樹脂基板100の第1端部を示す拡大平面図であり、図3(B)は図3(A)におけるC−C断面図である。なお、図3(A)では、構造を分かりやすくするため、カバーレイフィルム1を取り除いた状態で示している。
図3(A)に示すように、樹脂基板100が備えるレジスト膜20は、突出部を外周に有していない。樹脂基板100のそれ以外の構成については、樹脂基板101と同じである。
本発明のように、第1主面VS1に形成されたレジスト膜の外周の少なくとも一部を、カバーレイフィルム1で覆う場合には、レジスト膜の外周とカバーレイフィルム1との境界(図2(A)および図3(B)の境界E1を参照)に沿って微小な隙間が形成されやすく、この隙間に沿って外部からの水分(例えば、電極パッドP1,P2へのめっき処理に使用されるめっき液等)が浸入することがある(図3(A)中の矢印を参照)。そして、浸入した水分が回路用導体パターン31,32にまで達すると、回路用導体パターン31,32の腐食等が発生して、特性変化(例えば、複数の回路用導体パターンが異なる電位を有する場合には複数の回路用導体パターン同士の短絡や容量変化、回路用導体パターンの腐食材と他の導体との間に容量を形成したりする等)が生じる虞がある。
これに対して、本実施形態に係る樹脂基板101では、先細り形状の複数の突出部PR1,PR2を外周に有するレジスト膜21を備える。先細り形状である突出部PR1,PR2の頂点付近では、レジスト膜21の外周に沿って(追従させて)カバーレイフィルム1を貼り付けやすい。そのため、先細り形状である突出部PR1,PR2の頂点付近では、樹脂基材10とレジスト膜21の外周とカバーレイフィルム1との境界における隙間が生じ難い。
そして、2つの突出部PR1,PR2を、回路用導体パターン31,32の露出部ECP1,ECP2を挟む位置に配置することにより、上記隙間に浸入した水分が、回路用導体パターン31,32の露出部ECP1,ECP2にまで達することが抑制される。したがって、この構成により、浸入した水分に起因する回路用導体パターン31,32の腐食等が抑制され、樹脂基板の特性変化を抑制することができる。
なお、本実施形態では、突出部PR1,PR2が、1つの頂点を有する先細り形状である例を示したが、突出部の平面形状はこれに限定されるものではない。後に詳述するように、突出部の平面形状は、例えば、台形のように複数の頂点を有する先細り形状でもよい。但し、本実施形態のように、突出部が1つの頂点を有する先細り形状である方が、複数の頂点を有する先細り形状の突出部よりも、頂点(先端部)付近の密着度(樹脂基材10とレジスト膜21とカバーレイフィルム1との密着度)が強まるため、上記境界に隙間を生じにくくできる。したがって、突出部は、複数の頂点を有する先細り形状よりも、1つの頂点を有する先細り形状の方が好ましい。
なお、本実施形態のように複数の回路用導体パターン31,32の露出部ECP1,ECP2が近接して配置されている場合には、複数の回路用導体パターン31,32を挟むように2つの突出部が配置されていることが好ましい。これにより、少ない突出部(2つの突出部)で水分の浸入に起因する樹脂基板の特性変化を抑制できる。
また、本実施形態では、カバーレイフィルム1がレジスト膜21の外周全体を覆っている。この構成によれば、カバーレイフィルムがレジスト膜21の外周全体を覆っていない場合に比べて、樹脂基材10とレジスト膜21の外周とカバーレイフィルム1との境界における隙間に、外部の水分が浸入することを抑制できる。
さらに、本実施形態では、突出部PR1,PR2を除くレジスト膜21が、リジッド部である第1領域F1にのみ形成されている。この構成により、フレキシブル部である第2領域F2の可撓性を確保した樹脂基板を得ることができる。なお、突出部は第2領域F2に配置されることが好ましい。具体的に説明すると、フレキシブル部である第2領域F2は屈曲性(可撓性)を持たせるため、カバーレイフィルム1を設けることが好ましい。しかし、可撓性を有する第2領域F2においては、樹脂基材10とレジスト膜21の外周とカバーレイフィルム1との境界に隙間が生じやすい。そのため、突出部は第2領域F2に配置されていることが好ましい。
本実施形態に係る樹脂基板101は、例えば次の工程で製造される。
まず、樹脂基材10の第1主面VS1に、電極パッドP1,P2および回路用導体パターン31,32を形成する。具体的には、樹脂基材10の第1主面VS1に、金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターニングすることで、樹脂基材10の第1主面VS1に電極パッドP1,P2および回路用導体パターン31,32を形成する。樹脂基材10は、例えば液晶ポリマー(LCP)またはポリエーテルエーテルケトン(PEEK)を主材料とする平板である。
第1主面VS1に電極パッドP1,P2および回路用導体パターン31,32が形成された樹脂基材10を形成するこの工程が、本発明の「基材形成工程」の一例である。
なお、樹脂基材10は複数の絶縁基材層の積層体でもよい。その場合には、後に第1主面VS1となる絶縁基材層の表面に電極パッドP1,P2および回路用導体パターン31,32を形成した後、複数の絶縁基材層を積層し、積層した複数の絶縁基材層を加熱プレスすることにより、樹脂基材10を形成できる。
次に、樹脂基材10の第1主面VS1にレジスト膜21を形成する。具体的には、樹脂基材10の第1主面VS1に熱硬化性樹脂を塗布し、その樹脂をフォトリソグラフィでパターニングすることで、所望の形状のレジスト膜を形成する。レジスト膜21は、第1主面VS1に沿って突出する複数の突出部PR1,PR2を外周に有し、電極パッドP1,P2の外周全体、および回路用導体パターン31,32の一部を覆うように配置される。なお、複数の突出部PR1,PR2は頂点を有する先細り形状である。また、複数の突出部PR1,PR2の2つは、回路用導体パターン31,32のうちレジスト膜21から露出する露出部を挟む位置に配置される。レジスト膜21は、例えばエポキシ樹脂膜である。
「基材形成工程」の後に、レジスト膜21を第1主面VS1に形成するこの工程が、本発明の「レジスト膜形成工程」の一例である。
次に、樹脂基材10のカバーレイフィルム1を第1主面VS1に形成する。具体的には、樹脂基材10の第1主面VS1の略全面に、接着材付きの保護フィルムを貼り付ける。カバーレイフィルム1は、レジスト膜21の複数の突出部PR1,PR2を含む一部と、回路用導体パターン31,32の露出部を覆うように配置される。カバーレイフィルム1は、電極パッドP1,P2が配置された位置に応じた開口R1を有する。そのため、カバーレイフィルム1が第1主面VS1の略全面を覆うように形成されたとしても、レジスト膜21の一部および電極パッドP1,P2の一部が外部に露出する。カバーレイフィルム1は、例えばポリイミド(PI)製フィルムである。
「レジスト膜形成工程」の後に、カバーレイフィルム1を第1主面VS1に形成するこの工程が、本発明の「フィルム形成工程」の一例である。
上記製造方法によれば、レジスト膜21の外周とカバーレイフィルム1との隙間に水分が浸入することに起因する特性変化を抑制した、樹脂基板101を容易に得ることができる。
《第2の実施形態》
第2の実施形態では、突出部の形状が、第1の実施形態で示した突出部PR1,PR2とは異なる例を示す。
図4(A)は第2の実施形態に係る樹脂基板102の第1端部の拡大平面図であり、図4(B)はカバーレイフィルム1を取り除いた状態の樹脂基板102の第1端部を示す拡大平面図である。図4(A)では、構造を分かりやすくするため、カバーレイフィルム1をドットパターンで示している。また、図4(B)では、回路用導体パターン31,32の露出部をハッチングで示しており、突出部PR1A,PR2Aをクロスハッチングで示している。図示省略するが、樹脂基板102の第2端部も第1端部と同様の構造である。
樹脂基板102は、複数の突出部PR1A,PR2Aを外周に有するレジスト膜22を備える点で、第1の実施形態に係る樹脂基板101と異なる。樹脂基板102のその他の構成は、樹脂基板101と同じである。
図4に示すように、複数の突出部PR1A,PR2Aは、複数の頂点を有する先細り形状であり、いずれも同じ形状をしている。より具体的には、複数の突出部PR1A,PR2Aは、先細りの台形である。
このような構成でも、第1の実施形態に係る樹脂基板101と同様の作用・効果を奏する。
《第3の実施形態》
第3の実施形態では、突出部の形状が、第1の実施形態で示した突出部PR1,PR2と異なる例を示す。
図5は、第3の実施形態に係る樹脂基板103Aの突出部PR10Aを示した拡大平面図である。図6(A)は第3の実施形態に係る別の樹脂基板103Bの突出部PR10Bを示した拡大平面図であり、図6(B)は第3の実施形態に係る別の樹脂基板103Cの突出部PR10Cを示した拡大平面図である。
樹脂基板103Aは、突出部PR10Aを外周に有するレジスト膜23Aを備える点で、第1の実施形態に係る樹脂基板101と異なる。樹脂基板103Aのその他の構成は、樹脂基板101と同じである。
図5に示すように、突出部PR10Aは、頂点が鋭角の指数関数のような形状のテーパー(指数関数テーパー)である。図示省略するが、突出部PR10A以外の突出部も同じ形状をしている。
樹脂基板103Bは、突出部PR10Bを外周に有するレジスト膜23Bを備える点で、第1の実施形態に係る樹脂基板101と異なる。樹脂基板103Bのその他の構成は、樹脂基板101と同じである。
図6(A)に示すように、突出部PR10Bは、頂点が鋭角で二段階に折れ曲がる先細り形状である。図示省略するが、突出部PR10B以外の突出部も同じ形状をしている。
樹脂基板103Bは、突出部PR10Cを外周に有するレジスト膜23Cを備える点で、第1の実施形態に係る樹脂基板101と異なる。樹脂基板103Cのその他の構成は、樹脂基板101と同じである。
図6(B)に示すように、突出部PR10Cは、頂点が鋭角で三段階に折れ曲がる先細り形状である。図示省略するが、突出部PR10C以外の突出部も同じ形状をしている。
図6(A)および図6(B)に示す突出部PR10B,PR10Cのように、突出部が二段階以上に折れ曲がっていてもよい。但し、突出部が二段階以上に折れ曲がる形状の場合、頂点に向かってより尖るように曲がる形状を、本発明における「先細り形状」と言う。具体的には、突出部の頂点が鋭角であり、且つ、突出部の頂点から延びる線分と交わる線分とのなす角αが180°未満である形状を言う。
《第4の実施形態》
第4の実施形態では、3つ以上の突出部を有する樹脂基板の例を示す。
図7は、第4の実施形態に係る樹脂基板104の第1端部の拡大平面図である。図7では、構造を分かりやすくするため、カバーレイフィルム1Aをドットパターンで示している。なお、図示省略するが、樹脂基板104の第2端部も第1端部と同様の構造である。
樹脂基板104は、第1主面に沿って突出する3つの突出部PR1,PR2,PR3を外周に有するレジスト膜24を備える点で、第1の実施形態に係る樹脂基板101と異なる。また、樹脂基板104では、カバーレイフィルム1Aがレジスト膜24の外周全体を覆っていない点で、第1の実施形態に係る樹脂基板101と異なる。樹脂基板104のその他の構成は、樹脂基板101と同じである。
以下、第1の実施形態に係る樹脂基板101と異なる部分について説明する。
図7に示すように、突出部PR3は、突出部PR1,PR2と同様、頂点が鋭角の線形テーパーである。突出部PR1,PR2,PR3は、いずれも同じ形状をしている。突出部PR3は、突出部PR1と突出部PR2との間に配置されており、回路用導体パターン31の露出部と回路用導体パターン32の露出部との間に配置されている。
図7に示すように、カバーレイフィルム1Aは、レジスト膜24の外周全体を覆ってはいない。
本実施形態で示したように、カバーレイフィルム1Aは、レジスト膜24の外周全体を覆っていなくてもよい。但し、外部からの水分の浸入を抑制するという点では、カバーレイフィルムがレジスト膜の外周全体を覆っている構成が好ましい。
本実施形態で示したように、樹脂基板は3以上の突出部を有していてもよい。また、複数の突出部のうち少なくとも2つが、回路用導体パターンの露出部を挟む位置に配置されるのであれば、他の突出部の配置は任意である。但し、本実施形態のように突出部PR3を、回路用導体パターン31の露出部と回路用導体パターン32の露出部との間に配置することにより、回路用導体パターン31,32とが異なる電位を有する場合に、外部からの水分の浸入に起因する回路用導体パターン31,32間での短絡の発生がさらに抑制される。
なお、回路用導体パターン31の露出部と回路用導体パターン32の露出部との間に意図しない隙間が生じると、特性変化が発生する虞がある。例えば、上記隙間の発生により、回路用導体パターン31,32との間の誘電率に変化が生じ、回路用導体パターン31,32間の容量が変動してしまう。そして、このことは回路用導体パターンが高周波用である場合に特に顕著となる。そのため、意図しない隙間の発生を抑制するという点で、突出部を、複数の回路用導体パターンの間または回路用導体パターン上に配置することが好ましい。
《第5の実施形態》
第5の実施形態では、突出部の延伸方向が、以上に示した樹脂基板とは異なる例を示す。
図8(A)は第5の実施形態に係る樹脂基板105の第1端部の拡大平面図であり、図8(B)はカバーレイフィルム1を取り除いた状態の樹脂基板105の第1端部を示す拡大平面図である。図8(A)では、構造を分かりやすくするため、カバーレイフィルム1をドットパターンで示している。また、図8(B)では、回路用導体パターン31,32の露出部をハッチングで示しており、突出部PR1B,PR2Bをクロスハッチングで示している。なお、図示省略するが、樹脂基板105の第2端部も第1端部と同様の構造である。
樹脂基板105は、突出部PR1B,PR2Bを外周に有するレジスト膜25を備える点で、第1の実施形態に係る樹脂基板101と異なる。樹脂基板105のその他の構成は、樹脂基板101と同じである。
複数の突出部PR1B,PR2Bは、いずれも1つの頂点を有する先細り形状である。より具体的には、突出部PR1Bは、+Y方向(第1方向に直交する第2方向)に延伸する頂点が鋭角の線形テーパーであり、略矩形であるレジスト膜25の第2辺(図8(A)および図8(B)におけるレジスト膜25の上辺)側に配置されている。また、突出部PR2Bは、−Y方向(第2方向)に延伸する頂点が鋭角の線形テーパーであり、レジスト膜25の第3辺(図8(A)および図8(B)におけるレジスト膜25の下辺)側に配置されている。本実施形態では、2つの突出部PR1B,PR2Bが、保護したい回路用導体パターン31,32の露出部ECP1,ECP2の形成領域の中心線を基準にして、Y軸方向に略対称配置されている。
図8(A)および図8(B)に示すように、複数の突出部PR1B,PR2Bの二つは、回路用導体パターン31,32の露出部ECP1,ECP2を挟む位置に配置されている。
上述したように、第1主面VS1に形成されたレジスト膜の外周をカバーレイフィルム1で覆う場合には、レジスト膜の外周とカバーレイフィルム1との境界に水分が浸入することがある。そして、浸入した水分がレジスト膜の外周とカバーレイフィルムとの境界に沿って回り込んで回路用導体パターン31,32まで達すると(図8中の矢印を参照)、回路用導体パターン31,32が腐食する虞がある。これに対して、本実施形態のように、(樹脂基材10とレジスト膜25とカバーレイフィルム1との境界に隙間を生じにくい)突出部PR1B,PR2Bを、浸入した上記水分の回り込み経路の途中に配置することにより、浸入した水分に起因する回路用導体パターン31,32の腐食等が抑制される。
本実施形態に示すように、2つの突出部PR1B,PR2Bが第2方向(回路用導体パターン31,32が延伸する第1方向に直交する方向)に延伸する構成でも、上記2つの突出部が回路用導体パターン31,32の露出部ECP1,ECP2を挟む位置に配置されていれば、第1の実施形態に係る樹脂基板101と同様の作用・効果を奏する。
《その他の実施形態》
以上に示した各実施形態では、樹脂基材10が、長手方向がX軸方向に一致する略矩形の平板である例を示したが、樹脂基材10の形状は本発明の作用・効果を奏する範囲において適宜変更可能である。樹脂基材は、例えば平面形状が多角形、円形、楕円形、円弧状、L字形、U字形、Y字形、T字形、クランク形等であってもよい。
以上に示した各実施形態では、樹脂基材10が、熱可塑性樹脂を主材料とする平板の例を示したが、この構成に限定されるものではない。樹脂基材10は熱硬化性樹脂を主材料とする平板でもよい。また、樹脂基材10は、複数の樹脂の複合積層体であってもよく、例えばガラス/エポキシ基板等の熱硬化性樹脂シートと、熱可塑性樹脂シートとが積層されて形成される構成でもよい。また、樹脂基材10は、複数の基材層を加熱プレス(一括プレス)してその表面同士を融着するものに限らず、各基材層間に接着材層を有する構成でもよい。
また、以上の示した各実施形態では、樹脂基材10が複数の基材層の積層体である例を示したが、この構成に限定されるものではない。樹脂基材10は単層の平板でもよい。
以上に示した各実施形態では、略矩形のレジスト膜を備える樹脂基板の例を示したが、レジスト膜の平面形状はこれに限定されるものではない。レジスト膜の平面形状は、本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形、円弧状、L字形、U字形、Y字形、T字形、クランク形等であってもよい。
以上に示した各実施形態では、カバーレイフィルム1,1Aが、第1主面VS1の略全体に形成されている(貼り付けられている)矩形のフィルムである例を示したが、この構成に限定されるものではない。カバーレイフィルムは、第1主面VS1の略全体に形成される必要はなく、第1主面VS1の一部のみに形成される構成でもよい。また、カバーレイフィルムの平面形状は矩形に限定されるものではなく、例えば多角形、円形、楕円形、円弧状、リング状、L字形、U字形、Y字形、クランク形であってもよい。
以上に示した各実施形態では、樹脂基材10の第1主面VS1のみに、レジスト膜およびカバーレイフィルムが形成される例を示したが、この構成に限定されるものではない。レジスト膜およびカバーレイフィルムは樹脂基材10の第2主面に形成されていてもよい。
樹脂基板の回路構成は、以上に示した各実施形態で説明した回路に限定されるものではない。樹脂基板には、例えば、各種伝送線路(例えば、ストリップライン、マイクロストリップライン、コプレーナライン等)が構成されていてもよい。また、樹脂基板には、例えば、インダクタ、キャパシタや各種フィルタ(ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ)等の周波数フィルタが導体パターンで形成されていてもよい。また、樹脂基板には、チップ部品等の各種部品が主面に実装または埋設されていてもよい。
なお、以上に示した各実施形態では、矩形の2つの電極パッドP1,P2を備える樹脂基板の例を示したが、この構成に限定されるものではない。電極パッドP1,P2の個数、形状、配置は、樹脂基板の回路構成に応じて適宜変更可能である。電極パッドP1,P2の平面形状は、例えば、多角形、円形、楕円形、円弧状、リング状、L字形、U字形、Y字形、クランク形であってもよい。
さらに、以上に示した各実施形態では、電極パッドP1,P2が、信号用の電極である例を示したが、本発明の「電極パッド」の用途はこれに限定されるものではない。電極パッドは、例えばグランドに接続するためのグランド電極でもよく、他の部材に対する位置決め用の補助電極でもよい。
以上に示した各実施形態では、回路用導体パターン31,32が信号線である例を示したが、回路用導体パターン31,32はこれに限定されるものではない。回路用導体パターンは、例えばコイルを形成する導体パターンであってもよく、キャパシタを形成するキャパシタ電極であってもよい。
また、以上に示した各実施形態では、樹脂基材10の第1主面VS1にのみ導体パターンが形成される樹脂基板の例を示したが、この構成に限定されるものではない。樹脂基材10の第2主面や内部に導体パターンが形成されていてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
E1…境界
ECP1,ECP2…回路用導体パターンの露出部
F1…樹脂基材の第1領域
F2…樹脂基材の第2領域
P1,P2…電極パッド
PR1,PR1A,PR1B,PR2,PR2A,PR2B,PR3,PR10A,PR10B,PR10C…突出部
R1…カバーレイフィルムの開口
VS1…樹脂基材の第1主面
VS2A,VS2B…樹脂基材の第2主面
1,1A…カバーレイフィルム
10…樹脂基材
20,21,22,23A,23B,23C,24…レジスト膜
31,32…回路用導体パターン
100,101,102,103A,103B,103C,104,105…樹脂基板

Claims (12)

  1. 主面を有する樹脂基材と、
    前記主面に形成される電極パッドと、
    前記主面に沿って突出する複数の突出部を外周に有し、前記主面に形成され、前記電極パッドの外周全体を覆うように配置されるレジスト膜と、
    前記主面に形成され、一部が前記レジスト膜に覆われる回路用導体パターンと、
    前記主面に形成され、前記レジスト膜の前記複数の突出部を含む一部と、前記回路用導体パターンのうち前記レジスト膜から露出する露出部の一部とを覆うカバーレイフィルムと、
    を備え、
    前記複数の突出部は、頂点を有する先細り形状であり、
    前記複数の突出部の少なくとも2つは、前記回路用導体パターンの前記露出部を挟む位置に配置される、樹脂基板。
  2. 前記複数の突出部は、それぞれ複数の前記頂点を有する先細り形状である、請求項1に記載の樹脂基板。
  3. 前記回路用導体パターンは、第1方向に延伸し、
    前記複数の突出部のうち少なくとも2つは、前記第1方向に直交する第2方向に延伸する、請求項1または2に記載の樹脂基板。
  4. 前記先細り形状は線形テーパーである、請求項1から3のいずれかに記載の樹脂基板。
  5. 前記先細り形状は指数関数テーパーである、請求項1から3のいずれかに記載の樹脂基板。
  6. 前記複数の突出部の前記先細り形状は、いずれも同じ形状である、請求項1から5のいずれかに記載の樹脂基板。
  7. 前記複数の突出部の数は3以上である、請求項1から6のいずれかに記載の樹脂基板。
  8. 前記カバーレイフィルムは、前記レジスト膜の外周全体を覆う、請求項1から7のいずれかに記載の樹脂基板。
  9. 主面に電極パッドおよび回路用導体パターンが形成された、樹脂基材を形成する基材形成工程と、
    前記基材形成工程の後に、前記主面に沿って突出する複数の突出部を外周に有し、前記電極パッドの外周全体、および前記回路用導体パターンの一部を覆うように配置されるレジスト膜を、前記主面に形成するレジスト膜形成工程と、
    前記レジスト膜形成工程の後に、前記レジスト膜の前記複数の突出部を含む一部と、前記回路用導体パターンのうち前記レジスト膜から露出する露出部の一部とを覆うカバーレイフィルムを、前記主面に形成する、フィルム形成工程と、
    を備え、
    前記複数の突出部は、頂点を有する先細り形状であり、
    前記複数の突出部の少なくとも2つは、前記回路用導体パターンの前記露出部を挟む位置に配置される、樹脂基板の製造方法。
  10. 前記複数の突出部は、それぞれ複数の前記頂点を有する先細り形状である、請求項9に記載の樹脂基板の製造方法。
  11. 前記回路用導体パターンは、第1方向に延伸し、
    前記複数の突出部のうち少なくとも2つは、前記第1方向に直交する第2方向に延伸する、請求項9または10に記載の樹脂基板の製造方法。
  12. 前記カバーレイフィルムは、前記レジスト膜の外周全体を覆う、請求項9から11のいずれかに記載の樹脂基板の製造方法。
JP2020533481A 2018-07-31 2019-07-26 樹脂基板、および樹脂基板の製造方法 Active JP6874910B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018143163 2018-07-31
JP2018143163 2018-07-31
PCT/JP2019/029328 WO2020026959A1 (ja) 2018-07-31 2019-07-26 樹脂基板、および樹脂基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020026959A1 true JPWO2020026959A1 (ja) 2021-03-25
JP6874910B2 JP6874910B2 (ja) 2021-05-19

Family

ID=69232458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020533481A Active JP6874910B2 (ja) 2018-07-31 2019-07-26 樹脂基板、および樹脂基板の製造方法

Country Status (4)

Country Link
US (1) US11277919B2 (ja)
JP (1) JP6874910B2 (ja)
CN (1) CN215453444U (ja)
WO (1) WO2020026959A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200315030A1 (en) * 2019-03-27 2020-10-01 Delphi Technologies Ip Limited Conformal coating blockage by surface-mount technology solder features
CN220233165U (zh) * 2020-09-17 2023-12-22 株式会社村田制作所 电子部件
US20240121891A1 (en) * 2021-06-09 2024-04-11 Mitsubishi Electric Corporation Flexible printed board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425269U (ja) * 1990-06-21 1992-02-28
JP2005175185A (ja) * 2003-12-11 2005-06-30 Maruwa Seisakusho:Kk フレキシブル配線基板
WO2013069763A1 (ja) * 2011-11-10 2013-05-16 株式会社村田製作所 高周波信号線路及びこれを備えた電子機器
WO2018037871A1 (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
US7084353B1 (en) * 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
JP2005340382A (ja) 2004-05-25 2005-12-08 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線板及びそのフレキシブルプリント配線板の製造方法
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
JP4740765B2 (ja) * 2006-02-24 2011-08-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
JP4308862B2 (ja) * 2007-03-05 2009-08-05 日東電工株式会社 配線回路基板およびその製造方法
JP5018155B2 (ja) * 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
US7727781B2 (en) * 2008-07-22 2010-06-01 Agere Systems Inc. Manufacture of devices including solder bumps
US20120012376A1 (en) * 2010-07-14 2012-01-19 Research In Motion Limited Assembly, and associated method, for forming a solder connection
KR101143530B1 (ko) * 2010-08-09 2012-05-09 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
KR101991892B1 (ko) * 2013-02-18 2019-06-24 삼성디스플레이 주식회사 테이프 패키지 및 이를 구비한 평판 표시 장치
US20170280569A1 (en) * 2016-03-28 2017-09-28 Alcatel-Lucent Canada, Inc. Extended pads to ease rework for btc and bga type technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425269U (ja) * 1990-06-21 1992-02-28
JP2005175185A (ja) * 2003-12-11 2005-06-30 Maruwa Seisakusho:Kk フレキシブル配線基板
WO2013069763A1 (ja) * 2011-11-10 2013-05-16 株式会社村田製作所 高周波信号線路及びこれを備えた電子機器
WO2018037871A1 (ja) * 2016-08-26 2018-03-01 株式会社村田製作所 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法

Also Published As

Publication number Publication date
WO2020026959A1 (ja) 2020-02-06
JP6874910B2 (ja) 2021-05-19
US20210120678A1 (en) 2021-04-22
US11277919B2 (en) 2022-03-15
CN215453444U (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
JP6874910B2 (ja) 樹脂基板、および樹脂基板の製造方法
US9173289B2 (en) Multilayer substrate
KR102517144B1 (ko) 다층 플렉시블 프린트 배선판 및 그 제조방법
JP5424417B2 (ja) 印刷回路基板
TWI492673B (zh) Circuit board
US11540393B2 (en) Multilayer substrate, multilayer substrate mounting structure, method of manufacturing multilayer substrate, and method of manufacturing electronic device
JP2008091635A (ja) 配線回路基板
US20140374147A1 (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
JPWO2020130010A1 (ja) 伝送線路部材
JP2007281000A (ja) 配線回路基板およびその製造方法
US10993329B2 (en) Board joint structure
JP6973667B2 (ja) 回路基板及び電子機器
JP7001154B2 (ja) 伝送線路及びその実装構造
US8071885B2 (en) Printed circuit board
JP2009182228A (ja) 配線回路基板およびその製造方法
JP6048719B2 (ja) プリント配線板及び該プリント配線板の製造方法
JP6460280B2 (ja) 部品実装基板
JP5170198B2 (ja) 配線基板付ケーブルアセンブリ
JP7036213B2 (ja) フレキシブル基板及びその製造方法、並びに電子機器
WO2020196131A1 (ja) 電子部品モジュール
JP7287462B2 (ja) 樹脂多層基板
JP4603065B2 (ja) 配線基板付ケーブルアセンブリ
JP4596955B2 (ja) 配線基板
TWM557958U (zh) 軟硬複合線路板
JP2010073807A (ja) フレキシブル基板のシールド構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R150 Certificate of patent or registration of utility model

Ref document number: 6874910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150