JPWO2020012284A5 - 二次電池の保護回路 - Google Patents

Claims (7)

1. 二次電池と電気的に接続される第１の記憶回路と、
   前記第１の記憶回路と電気的に接続される比較回路と、
   前記比較回路と電気的に接続される第２の記憶回路と、
   前記第２の記憶回路と電気的に接続される電源遮断スイッチと、を有し、
   前記電源遮断スイッチは、前記二次電池と電気的に接続され、
   前記第１の記憶回路は、酸化物半導体膜にチャネル形成領域を有する第１のトランジスタを少なくとも有し、前記二次電池の電圧値をアナログ方式で保持する二次電池の保護回路。
2. 請求項１において、
   前記第２の記憶回路は、酸化物半導体膜にチャネル形成領域を有する第２のトランジスタを少なくとも有し、前記電源遮断スイッチのデータ保持を行う二次電池の保護回路。
3. 請求項１または請求項２において、
   前記比較回路は、前記二次電池と電気的に接続され、前記二次電池の電圧降下が生じた場合に前記比較回路の出力信号が反転し、異常を検知し、前記電源遮断スイッチをオフ状態とする二次電池の保護回路。
4. 請求項１乃至３のいずれか一において、
   前記第１の記憶回路は、期間Δｔごとに書き込みを行い、
   前記比較回路で前記二次電池の電圧値と前記第１の記憶回路に保持された値を比較する二次電池の保護回路。
5. 第１の記憶回路と電気的に接続される第１の比較回路と、
   前記二次電池と電気的に接続される第２の記憶回路と、
   前記第２の記憶回路と電気的に接続される第２の比較回路と、
   前記第１の比較回路の出力と、前記第２の比較回路の出力がそれぞれ入力されるＯＲ回路と、を有し、
   前記第１の記憶回路は、酸化物半導体膜にチャネル形成領域を有する第１のトランジスタを少なくとも有し、前記二次電池の電圧値をアナログ方式で保持し、
   前記第２の記憶回路は、酸化物半導体膜にチャネル形成領域を有する第２のトランジスタを少なくとも有し、前記第１の記憶回路と異なるタイミングで前記二次電池の電圧値をアナログ方式で保持する二次電池の保護回路。
6. 請求項１乃至５のいずれか一において、
   前記第１の記憶回路は、オフセットされた二次電池の電圧値を保持する二次電池の保護回路。
7. 請求項１乃至６のいずれか一において、
   前記酸化物半導体膜は、インジウム、ガリウム、亜鉛のいずれか一を含む二次電池の保護回路。