JPWO2019211697A5 - - Google Patents

Claims (7)

1. 記憶装置と、制御回路と、を有し、
   前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、
   前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であって、
   前記第１記憶回路は、第１容量素子と、前記第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
   前記第２記憶回路は、第２トランジスタと、前記第２トランジスタのゲートに電気的に接続された第２容量素子と、前記第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、
   を有し、
   前記第１トランジスタおよび前記第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、
   前記制御回路は、
   前記第１トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
   前記第３トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有する、
   半導体装置。
2. 請求項１において、
   前記制御回路は、温度検知回路を有し、
   前記温度検知回路は、前記記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、
   前記制御回路は、前記第１トランジスタ及び前記第３トランジスタのそれぞれの前記第２ゲートに印加する電圧を、前記補正電圧に応じて、変動させる機能を有する、
   半導体装置。
3. 記憶装置と、制御回路と、を有し、
   前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、
   前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であって、
   前記第１記憶回路は、第１容量素子と、前記第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
   前記第２記憶回路は、第２トランジスタと、前記第２トランジスタのゲートに電気的に接続された第２容量素子と、前記第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、
   を有し、
   前記第１トランジスタおよび前記第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、
   前記制御回路は、
   前記第１トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
   前記第３トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有し、
   前記制御回路は、制御部と、複数の電圧生成回路と、切り替え回路と、を有し、
   前記記憶装置は、前記制御部に対して、前記記憶装置の記憶容量の使用状況を有する信号を出力する機能を有し、
   前記制御部は、前記信号に応じて、複数の前記電圧生成回路のいずれか一から出力される電圧が前記第１トランジスタおよび前記第３トランジスタの前記第２ゲートに印加されるように、前記切り替え回路を制御する機能を有する、
   半導体装置。
4. 請求項３において、
   前記制御回路は、温度検知回路を有し、
   前記温度検知回路は、前記記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、
   前記制御回路は、前記第１トランジスタ及び前記第３トランジスタのそれぞれの前記第２ゲートに印加する電圧を、前記補正電圧に応じて、変動させる機能を有する、
   半導体装置。
5. 記憶装置と、制御回路と、を有し、
   前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、
   前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であって、
   前記第１記憶回路は、第１容量素子と、前記第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
   前記第２記憶回路は、第２トランジスタと、前記第２トランジスタのゲートに電気的に接続された第２容量素子と、前記第２容量素子に保持される電荷を保持する機能を有する第３トランジスタと、
   を有し、
   前記第１トランジスタおよび前記第３トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、第２ゲートと、を有し、
   前記制御回路は、
   前記第１トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
   前記第３トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有し、
   前記制御回路は、制御部と、複数の電圧生成回路と、切り替え回路と、を有し、
   前記記憶装置は、前記制御部に対して、前記記憶装置の記憶容量の使用状況を有する信号を出力する機能を有し、
   前記制御部は、前記信号に応じて、複数の前記電圧生成回路のいずれか一から出力される電圧が前記第１トランジスタおよび前記第３トランジスタの前記第２ゲートに印加されるように、前記切り替え回路を制御する機能を有し、
   前記第１記憶回路は、前記第２記憶回路と重畳する領域を有する、
   半導体装置。
6. 請求項５において、
   前記制御回路は、温度検知回路を有し、
   前記温度検知回路は、前記記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、
   前記制御回路は、前記第１トランジスタ及び前記第３トランジスタのそれぞれの前記第２ゲートに印加する電圧を、前記補正電圧に応じて、変動させる機能を有する、
   半導体装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記酸化物半導体は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛から一又は複数選ばれる材料を有する、
   半導体装置。