JPWO2019073801A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2019073801A1
JPWO2019073801A1 JP2019548107A JP2019548107A JPWO2019073801A1 JP WO2019073801 A1 JPWO2019073801 A1 JP WO2019073801A1 JP 2019548107 A JP2019548107 A JP 2019548107A JP 2019548107 A JP2019548107 A JP 2019548107A JP WO2019073801 A1 JPWO2019073801 A1 JP WO2019073801A1
Authority
JP
Japan
Prior art keywords
glass substrate
semiconductor device
wiring layer
electronic component
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019548107A
Other languages
English (en)
Other versions
JP7191842B2 (ja
Inventor
俊 御手洗
俊 御手洗
周作 柳川
周作 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019073801A1 publication Critical patent/JPWO2019073801A1/ja
Application granted granted Critical
Publication of JP7191842B2 publication Critical patent/JP7191842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Abstract

本技術は、配線層を形成するガラス基板の信頼性を向上させることができるようにする半導体装置およびその製造方法に関する。半導体装置は、表面または表裏面に１層以上の配線を含む配線層が形成されたガラス基板と、ガラス基板に形成されたガラス開口部の内側に配置された電子部品と、ガラス基板の配線と電子部品とを接続する再配線とを備える。本技術は、例えば、高周波フロントエンドモジュール等に適用できる。

Description

本技術は、半導体装置およびその製造方法に関し、特に、配線層を形成するガラス基板の信頼性を向上させることができるようにした半導体装置およびその製造方法に関する。
モバイル機器に代表される近年の電子機器では、機器内に搭載される電子部品の継続的な小型・薄型化要求に加え、使用される素子の高性能化、多機能化、通信速度・容量の増大に伴う信号周波数の上昇などにも対応することが求められている。
これらの要求に応えるため、様々な実装・パッケージング技術が進展している。その中でも注目すべき技術に、例えば、非特許文献１に開示されるような、FO-WLP(Fan-out Wafer Level Package)がある。これは、ベアチップ上に形成された再配線(RDL: Redistribution Layer)がチップ外形より外側に拡張された、いわゆるFan-out型パッケージの一種である。FO-WLPは、従来のウェハプロセスで用いられる薄膜配線プロセスを、再配線工程に適用することで、微細化を実現している。FO-WLPによって、複数のチップ間を高密度な配線で接続したマルチチップモジュールの実現や、従来パッケージからの大幅な小型・薄型化が期待される。
FO-WLPの形成方法には、非特許文献１に開示された、ベアチップをモールド樹脂に埋め込んだ疑似ウェハを形成し、そこに再配線を形成する、Chip-first方式と、先に形成した再配線上にベアチップをフリップチップ実装する、いわゆるRDL-first方式とがあるが、Chip-first方式が主流である。特に、高速かつ高周波の信号を扱うパッケージでは、Chip-first方式の、ベアチップと再配線の接続部にバンプやワイヤを介さない構造が、接続部の寄生インダクタンスや信号のリターンロスの抑制に有効である。
しかし、このChip-first方式では、ベアチップが良品であっても、再配線の部分に不良個所があると、パッケージとしては不良となってしまう。再配線の形成不良の原因の一つとして、モールド樹脂で形成した疑似ウェハの反りや、モールド硬化時の収縮によるベアチップ位置ずれが挙げられる。特に複数のベアチップを接続するマルチチップモジュールでは、ウェハ内での位置ずれに加え、パッケージ領域内でのチップ間の位置ずれも複合的に発生する。
このような状況に対し、パッケージの剛性を維持する絶縁基材に少なくとも１層の配線を形成し、その後、配線を形成した絶縁基材に貫通孔を開口してベアチップを埋め込んでから、再配線を形成する、いわばChip-middle方式ともいうべき技術が提案されている（特許文献１参照）。
特開２０１６−２１３４６６号公報
M. Brunnbauer et al. ,"Embedded wafer level ball grid array (eWLB)", 2006, EPTC '06. 8th
特許文献１では、パッケージの剛性を維持する絶縁基材の例として、熱硬化性樹脂、熱可塑性樹脂、ガラス、セラミック、プラスチックなどが開示されているが、絶縁基材としてガラスを用いる場合には、脆性材料であるガラスに貫通孔を開口する際に、ダメージが発生しやすかった。
本技術は、このような状況に鑑みてなされたものであり、配線層を形成するガラス基板の信頼性を向上させることができるようにするものである。
本技術の第１の側面の半導体装置は、表面または表裏面に１層以上の配線を含む配線層が形成されたガラス基板と、前記ガラス基板に形成された開口部の内側に配置された電子部品と、前記ガラス基板の前記配線と前記電子部品とを接続する再配線とを備える。
本技術の第１の側面においては、表面または表裏面に１層以上の配線を含む配線層が形成されたガラス基板と、前記ガラス基板に形成された開口部の内側に配置された電子部品と、前記ガラス基板の前記配線と前記電子部品とを接続する再配線とが設けられる。
本技術の第２の側面の半導体装置の製造方法は、ガラス基板の表面または表裏面に、１層以上の配線を含む配線層を形成し、前記ガラス基板に開口部を形成して、前記開口部の内側に電子部品を配置し、前記ガラス基板の前記配線と前記電子部品とを接続する再配線を形成する。
本技術の第２の側面においては、ガラス基板の表面または表裏面に、１層以上の配線を含む配線層が形成され、前記ガラス基板に開口部が形成されて、前記開口部の内側に電子部品が配置され、前記ガラス基板の前記配線と前記電子部品とを接続する再配線が形成される。
半導体装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１および第２の側面によれば、配線層を形成するガラス基板の信頼性を向上させることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した半導体装置の第１実施の形態の構成例を示す断面図である。 図１の半導体装置の利点を説明する図である。 図１の半導体装置の製造方法を説明する図である。 図１の半導体装置の製造方法を説明する図である。 放熱伝導材の形成方法を説明する図である。 第１実施の形態の第１変形例を示す断面図である。 第１実施の形態の第２変形例を示す断面図である。 本技術を適用した半導体装置の第２実施の形態の構成例を示す断面図である。 本技術を適用した半導体装置の第３実施の形態の構成例を示す断面図である。 本技術を適用した半導体装置の第４実施の形態の構成例を示す断面図である。 本技術を適用した半導体装置の第５実施の形態の構成例を示す断面図である。 本技術を適用した半導体装置の第６実施の形態の構成例を示す断面図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．半導体装置の第１の実施の形態
１．１ 半導体装置の断面図
１．２ 半導体装置の製造方法
２．第１実施の形態の変形例
２．１ 第１変形例
２．２ 第２変形例
３．半導体装置の第２の実施の形態
４．半導体装置の第３の実施の形態
５．半導体装置の第４の実施の形態
６．半導体装置の第５及び第６実施の形態
７．応用例
＜１．半導体装置の第１の実施の形態＞
＜１．１ 半導体装置の断面図＞
図１は、本技術を適用した半導体装置の第１実施の形態の構成例を示す断面図である。
図１の半導体装置１は、コア基板となるガラス基板１１の下面及び上面のそれぞれに、１層以上の配線１２と絶縁層（層間絶縁膜）１３とを含む配線層１４Aおよび１４Bを有する。図１において、ガラス基板１１の下面がガラス基板１１の表面であり、ガラス基板１１の上面がガラス基板１１の裏面である。ガラス基板１１の所定の領域には、貫通孔１５が１つ以上形成されており、貫通孔１５の内周に形成された貫通ビア（貫通電極）１６によって、上面の配線層１４Aの配線１２と、下面の配線層１４Bの配線１２とが電気的に接続されている。以下において、配線層１４Aおよび１４Bを特に区別しない場合には、配線層１４とも称する。
また、半導体装置１は、平面方向略中央部において、ガラス基板１１および配線層１４Aおよび１４Bが開口されたキャビティ部１７を装置内に備える。キャビティ部１７には、電子部品１８が配置され、キャビティ部１７内の電子部品１８以外の空間には、放熱伝導材１９および樹脂２０が充填されている。より具体的には、電子部品１８上方に充填された樹脂２０を深さ方向に貫通する貫通孔１９Aが複数形成され、各貫通孔１９Aの内部に、放熱伝導材１９が埋め込まれている。電子部品１８は、例えば、アンテナ、フィルタ、パワーアンプ、スイッチ、低ノイズアンプ、フェーズシフタ、ミキサ、PLL、受動素子などの部品である。
半導体装置１の上側となる配線層１４Aの上面には、TIM(thermal interface material)等の熱伝導性の接着剤３０により、放熱板（ヒートスプレッダー）３１が接着されている。これにより、放熱伝導材１９によって電子部品１８の上側に逃がした熱を拡散して、放熱させることができる。
一方、半導体装置１の下側となる配線層１４Bの下面には、再配線２２および絶縁層２３が形成されており、再配線２２は、ビア２４を介して、電子部品１８の端子部２５と接続されたり、配線層１４Bの配線１２と接続されている。再配線２２は、電子部品１８の端子部２５と、配線層１４Bの配線１２とを電気的に接続する。電子部品１８に供給される信号や電源電圧は、外部端子２６から再配線２２を介して電子部品１８に入力されるとともに、電子部品１８の出力信号が再配線２２を介して外部端子２６から出力される。外部端子２６は、例えば、はんだバンプであり、外部端子２６が配置される再配線２２の表面には、UBM（Under Bump Metal）としてのNi/AuまたはNi/Pd/Auメッキ（不図示）が形成されている。
なお、半導体装置１は、外部端子２６を省略した形態とすることもできる。この場合、例えば、半導体装置１を主基板にマウントする際に、半導体装置１の再配線２２と主基板が、はんだバンプ等により接続される。
以上のように構成される半導体装置１において、キャビティ部１７に配置された電子部品１８の上面と接する形で放熱伝導材１９が配置され、放熱伝導材１９は、熱伝導性の接着剤３０を介して、放熱板３１と接続されている。
電子部品１８の放熱パスを、熱伝導性の低いガラス基板１１を経由するのではなく、高熱伝導率材料を用いた放熱伝導材１９を、電子部品１８の上面と接する形で配置することで、放熱効率を向上させることができる。また、半導体装置１の上面に放熱板３１を配置し、熱伝導性の接着剤３０を介して放熱伝導材１９と接続する構造とすることで、より高い容量の放熱構造を実現することができる。
また、半導体装置１では、キャビティ部１７において、ガラス基板１１の上下の配線層１４が形成されていない領域である配線層未形成領域２１の開口幅が、ガラス基板１１の開口部であるガラス開口部３２の幅よりも広く構成されている。
半導体装置１においては、再配線２２を含む絶縁層２３の上に、熱膨張係数の異なる電子部品１８、樹脂２０、および、配線層１４Bが、平面方向に領域を分けて形成されている。
仮に、図２のAに示されるように、配線層１４Aおよび１４Bの端面と、ガラス基板１１の端面が同一平面となっていた場合、応力の特異点となる、樹脂２０と配線層１４Bとの境界３５、および、樹脂２０と電子部品１８との境界３６には、サーマルサイクル（Thermal Cycle）などによる伸縮により、樹脂２０の厚みに応じた応力負荷がかかり、電子部品１８、樹脂２０、および、配線層１４Bを跨るように形成された再配線２２の信頼性低下の要因となる。
これに対して、半導体装置１では、図２のBに示されるように、ガラス基板１１の端面が配線層１４Aおよび１４Bの端面に対してオフセットされており、樹脂２０と配線層１４Bとの境界３５にかかる応力は、配線層１４Aまたは１４Bの厚みに応じた応力となるので、図２のAにおける場合と比較して、応力負荷が軽減される。これにより、下面全面にわたって形成された再配線２２の信頼性を向上させることができる。
＜１．２ 半導体装置の製造方法＞
次に、図３および図４を参照して、図１に示した半導体装置１の製造方法について説明する。
初めに、図３のAに示されるように、ガラス基板１１の上面及び下面に、配線層１４Aおよび配線層１４Bが形成される。配線層１４Aおよび配線層１４Bは、ガラス開口部３２（図１）の幅よりも広い開口幅の配線層未形成領域２１を確保して形成される。以下の説明では、配線層１４Aおよび配線層１４Bが形成されたガラス基板１１を、まとめて、ガラス配線基板とも称する。
ガラス基板１１の材料としては、内蔵される電子部品１８との線膨張係数の整合、および、配線信頼性の観点から、アルカリ金属を含まない無アルカリガラスまたは低アルカリガラスが望ましい。例えば、ガラス基板１１の材料には、AN100（旭硝子株式会社）、Eagle-XG（コーニング社）、OA-10G（日本電気硝子株式会社）、などを用いることができる。
配線層１４Aおよび配線層１４B内の配線１２は、例えば、金属材料としてCuを用いて、セミアディティブ法により形成することができるが、配線１２の材料および形成方法は、これに限定されない。絶縁層１３の材料についても同様のことが言えるが、配線層未形成領域２１を形成し、かつ多層の配線１２が必要な場合には、配線１２の形成領域と配線層未形成領域２１との段差を抑え、かつ配線層未形成領域２１の残渣抑制の観点から、絶縁層１３の材料として、薄膜のPID材料（Photo Imageable Dielectric Material）を用いるのが、より好適である。
次に、図３のBに示されるように、ガラス基板１１の上面及び下面に形成された配線層１４Aおよび配線層１４Bを覆うようにレジスト４１を形成した後、レジスト４１が形成されていない領域のガラス基板１１が除去される。これにより、図３のCに示されるように、ガラス基板１１が開口される。配線層１４Aおよび１４B上面に形成されるレジスト４１は、例えば、HF等の等方性ウェットエッチングに対応した耐HFレジストなどされる。
ガラス基板１１を開口するプロセスは、レーザによるアブレーションやステルスダイシング、サンドブラスト、ウェットエッチング、等、ガラス材料を実用的な速度で加工できる方法であれば、特に限定されない。例えば、レーザアブレーション加工により開口した後、加工後の端面のマイクロクラックや残留応力層をHF等の等方性ウェットエッチングで除去する方法など、粗めの第１の加工と微細な第２の加工の２段階で加工する方法を採用することができる。この場合、加工方法によっても異なるが、粗めの第１の加工において、ガラス基板１１の端面から5乃至50um程度の深さにダメージ層が形成されるので、配線層１４Aおよび１４Bの端面から、第２の加工前のガラス基板１１の端面までのオフセット量が、そのダメージ層よりも広い幅となるように、例えば、70乃至100um程度とされる。なお、ガラス基板１１の開口は、２段階による加工を行わずに、等方性ウェットエッチングのみ、など、１つの加工方法のみで行ってもよい。ガラス基板１１のガラス開口部３２は、等方性ウェットエッチングにより、レジスト４１の未形成領域４２よりも広く形成される。その結果、ガラス開口部３２の端面から配線層１４の端面までの平面方向の距離ｄ１は、レジスト４１の端面から配線層１４の端面までの平面方向の距離ｄ２よりも短くなる。
ガラス基板１１にガラス開口部３２が形成された後、図３のDに示されるように、配線層１４Aおよび１４B上面に形成されたレジスト４１が除去される。これにより、配線層未形成領域２１とガラス開口部３２がオフセットを有するキャビティ部１７が形成される。
続いて、図３のEに示されるように、支持基板４３が、TB（Temporary-Bonding）材４４を用いて、配線層１４Bの下面に仮接合される。TB材４４には、Chip-first方式のFO-WLPで一般的に用いられる材料が用いられる。TB材４４には、例えば、熱剥離タイプ、紫外線剥離タイプ、薬液溶解タイプ等がある。また、支持基板４３は、貼り付け後の基板反り抑制の観点から、熱膨張係数が、ガラス配線基板に用いる材料と同一または近いものを用いることが望ましい。なお、ガラス配線基板に対するガラス開口部３２の開口面積比率が高い場合は、ガラス開口部３２を形成した後のガラス配線基板の剛性が低下して破損しやすくなる。そのため、先に支持基板４３をガラス配線基板を貼り付け、その後で、ガラス開口部３２を形成してもよい。すなわち、ガラス開口部３２を形成するタイミングは、支持基板４３を貼り合わせる前でも後でも良い。
次に、図３のFに示されるように、キャビティ部１７のTB材４４上に、電子部品１８が、Face-downでマウントされる。マウントには、電子部品１８の種類に応じて、チップマウンターやフリップチップボンダーなどを用いることができ、アライメント精度向上のため、ガラス配線基板に形成しておいたアライメントマークを基準に搭載精度を確保して、電子部品１８を配置することが可能である。
次に、図４のAに示されるように、ガラス配線基板に形成されたキャビティ部１７の電子部品１８以外の領域に、樹脂２０が充填される。樹脂２０の充填方法は、充填材料の形態や特性によって、適切に選択される。例えば、フィルム形状のPID材料（ポリイミド、PBO、等）やABF（Ajinomoto Build-up Film）であれば真空ラミネート、高粘度の樹脂であれば真空スクリーン印刷、モールドコンパウンドであればコンプレッションモールド、等が選択される。なお、塗布やラミネートによって、充填した樹脂２０がガラス配線基板の裏面側に残存する場合は、そのまま残して配線絶縁層としてもよいし、研磨、サーフェスプレーナー等による除去および平坦化を行ってもよい。
次に、図４のBに示されるように、使用したTB材４４の種類に応じた剥離方法を用いて、支持基板４３が剥離される。その際、剥離面である電子部品１８の端子部２５やガラス基板１１の下面の配線１２の接続パッド表面に残渣がある場合は、必要に応じてプラズマクリーニングなどのデスミア処理を行ってもよい。
次に、図４のCに示されるように、ガラス配線基板の配線層１４B側に、再配線２２および絶縁層２３が形成される。配線層１４B内の配線１２と再配線２２は、ビア２４により所定の箇所で電気的に接続される。配線層１４Bの絶縁層１３の上に、直接、再配線２２を形成してもよいが、本実施の形態のように、絶縁層２３を形成してから、再配線２２を形成する方が好適である。これは、電子部品１８、樹脂２０、および、ガラス配線基板の間を再配線２２がまたぐ際の段差吸収層として、また、電子部品１８との接続部の応力バッファ層として、さらには、電子部品１８の埋め込み界面に沿ったイオンマイグレーションの抑制として、の効果を絶縁層２３がもたらすためである。
次に、図４のDに示されるように、樹脂２０を充填したキャビティ部１７内の電子部品１８上面に、貫通孔１９Aを形成し、その内部に放熱伝導材１９が埋め込まれる。
放熱伝導材１９を埋め込む貫通孔１９Aの形成方法としては、樹脂２０の材料に応じて最適な手法が選択される。例えば、樹脂２０の材料が、PID材料であれば、露光および現像によって樹脂２０の材料を除去して貫通孔１９Aを形成することができる。
また例えば、樹脂２０の材料が、モールド樹脂等であれば、図５のAに示されるように、電子部品１８の上面に、メタル層５１を予め形成しておき、これをストッパーとして、図５のBに示されるように、TMV（Through Mold Via）の形成と同様に、CO2レーザ等で貫通孔１９Aを開口し、図５のCに示されるように、放熱伝導材１９を埋め込めばよい。放熱伝導材１９には、Cuめっき、導電性ペーストなどとすることができるが、Cuなどの高熱伝導率を持つ金属材料が、より好適である。放熱伝導材１９は、図５のCのように、貫通孔１９Aの内部全体に埋め込んでもよいが、図５のDのように、貫通孔１９Aの内周面と、メタル層５１の上面を埋め込む形として、貫通孔１９A内部全体が放熱伝導材１９で埋められなくてもよい。また、貫通孔１９Aの平面形状は、円形でも多角形でもよい。
次に、図４のEに示されるように、配線層１４Aの上面に、TIM等の熱伝導性の接着剤３０を用いて、放熱板３１が接着される。放熱板３１には、例えば、銅箔やグラファイトシート等、平面方向に高い熱伝導率を持つ導電性材料が用いられる。
最後に、図４のFに示されるように、半導体装置１下側の配線層１４Bの下面に、はんだバンプ等の外部端子２６が形成される。
以上で、図１の半導体装置１が完成する。
図３および図４では、図１に示した１個の半導体装置１に相当する部分を図示したが、ガラス基板１１として、液晶パネルの製造で用いられるような大型ガラス基板を用いて、１枚のガラス基板１１で、多数の半導体装置１を同時に製造することが可能である。また、ガラス基板１１のサイズは、ウエハサイズであってもよい。
半導体装置１のガラス基板１１は、補強板（スティフナ）として機能し、パッケージとしての半導体装置１自体の反りは勿論、製造時のパネルの反りと、電子部品１８の位置ずれをも抑制することができる。
先に形成した再配線上にベアチップ（電子部品１８）をフリップチップ実装する、いわゆるRDL-first方式によるFO-WLP構造では、ガラス配線基板に対してフリップチップ接続されているチップからの放熱パスは、チップ裏面側から逃がすか、フリップチップ接続部とガラス貫通電極を介してガラス基板裏面に逃がすか、のいずれかが考えられる。
チップ裏面側から逃がす方式では、再配線近傍に放熱板を配置することになり、放熱板の多くは導電性材料であるため、再配線のインピーダンスずれを引き起こし、特に高周波回路に対して致命的な影響を及ぼす。
一方、フリップチップ接続部とガラス貫通電極を介してガラス基板裏面に逃がす方式では、ガラス貫通電極の熱抵抗を下げようとすると、ガラス貫通孔の径が大きくなり微細化に不利となり、径が小さいままでは熱抵抗が高くなる。また、径の異なる貫通孔を同時に開口するガラス加工技術は、実用的にはまだ存在しない。
図１の半導体装置１の構造によれば、微細配線としての貫通ビア１６についてはガラス配線基板に形成し、放熱のための貫通孔はガラス基板１１より加工しやすい樹脂２０に形成するため、それぞれ最適なサイズの貫通孔を形成することができる。
＜２．第１実施の形態の変形例＞
＜２．１ 第１変形例＞
図６は、第１実施の形態の第１変形例を示す断面図である。
図６以降に示す変形例およびその他の実施の形態おいては、図１で示した第１実施の形態と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
図１で示した第１実施の形態では、電子部品１８上方の樹脂２０に複数の貫通孔１９Aが形成され、各貫通孔１９Aの内部に、放熱伝導材１９が埋め込まれていた。
これに対して、図６の第１変形例では、電子部品１８上方の樹脂２０内に、ブロック（直方体）形状の放熱伝導材７１が埋め込まれている。放熱伝導材７１は、放熱伝導材１９と同様、Cuめっき、導電性ペーストなどとすることができるが、Cuなどの高熱伝導率を持つ金属材料が好適である。このように、電子部品１８上方に放熱伝導材で形成される放熱パスの構造は、貫通孔に限られない。
なお、図６に示したようなブロック形状の放熱伝導材７１とする場合、図３のFで示した電子部品１８をマウントする工程において、ブロック形状の放熱伝導材７１が上面（裏面）に貼り付けられた電子部品１８を、TB材４４上にマウントすればよい。ブロック形状の放熱伝導材７１と電子部品１８を合わせた高さが、ガラス基板１１と配線層１４Aおよび１４Bとを合わせた高さと同じになるように、ブロック形状の放熱伝導材７１の高さが設定され、樹脂２０が、ブロック形状の放熱伝導材７１の上面と同一平面を形成するように、放熱伝導材７１の周囲に充填される。
＜２．２ 第２変形例＞
図７は、第１実施の形態の第２変形例を示す断面図である。
図７の第２変形例は、電子部品１８上方に形成された複数の放熱伝導材１９が、グランド端子を兼ねる場合の構成例を示している。
具体的には、キャビティ部１７の放熱伝導材１９および樹脂２０と配線層１４Aの上面に、絶縁層８１を介して再配線８２が形成され、再配線８２は、複数の放熱伝導材１９それぞれと、ビア８３で電気的に接続されている。再配線８２は、例えば、Cu,Al,Wなどの金属材料で構成される。
このように、図１の放熱板３１として、複数の放熱伝導材１９と接続する再配線８２を半導体装置１の上面に形成し、再配線８２に、図１の放熱板３１としての機能と、グランド端子としての機能を持たせることができる。
＜３．半導体装置の第２の実施の形態＞
図８は、本技術を適用した半導体装置の第２実施の形態の構成例を示す断面図である。
図８の第２実施の形態に係る半導体装置１は、ガラス基板１１の上面に、配線層１４Aと、熱伝導性の接着剤３０で接続された放熱板３１が省略されている点で、図１で示した第１実施の形態に係る半導体装置１と異なる。図１の第１実施の形態では、放熱伝導材１９および樹脂２０が、ガラス基板１１上面に形成された配線層１４Aに到達する高さまで充填されていたが、図８の第２実施の形態では、ガラス基板１１の上面（裏面）に到達する高さまで充填されている。第２実施の形態のその他の構成は、第１実施の形態と同様である。
このように、半導体装置１に形成される配線層１４は、ガラス基板１１の上面または下面のいずれか一方のみに形成されてもよい。配線層１４が、ガラス基板１１の上面または下面のいずれか一方のみに形成される場合、図８に示されるように、電子部品１８の信号入出力部である端子部２５や、半導体装置１の信号入出力部である外部端子２６が形成された、ガラス基板１１の表面側に、配線層１４が形成される。
図８の例では、ガラス基板１１の上面の配線層１４Aとともに、放熱板３１も省略したが、放熱板３１は、ガラス基板１１上面に接着剤３０で貼り付ける形で追加してもよい。
第２実施の形態においても、キャビティ部１７において、ガラス基板１１の下面の配線層１４Bが形成されていない配線層未形成領域２１の開口幅は、ガラス基板１１のガラス開口部３２の幅よりも広く開口されている。これにより、図２を参照して説明したように、下面全面に形成された再配線２２の信頼性を向上させることができる。
また、電子部品１８を覆う樹脂２０の一部に複数の貫通孔１９Aを形成し、高熱伝導率材料を用いた放熱伝導材１９を、電子部品１８の上面から樹脂２０の最上面まで配置したことで、放熱効率を向上させることができる。
＜４．半導体装置の第３の実施の形態＞
図９は、本技術を適用した半導体装置の第３実施の形態の構成例を示す断面図である。
図９の第３実施の形態に係る半導体装置１を、図１の第１実施の形態と比較すると、第１実施の形態においてガラス基板１１上面に配置されていた放熱板３１が省略されている。そして、放熱板３１に代えて、チップコンデンサ等のディスクリート部品１０１が搭載されている。ディスクリート部品１０１は、図示せぬ所定の箇所において、配線層１４Aの配線１２と電気的に接続されている。第２実施の形態のその他の構成は、第１実施の形態と同様である。
ガラス基板１１上面に形成された配線層１４Aを使って、抵抗やインダクタ等のIPD（Integrated Passive Device）をガラス配線基板に組み込むことも可能であるが、それでは足りない、またはフットプリントが大きくなりすぎる素子については、第３実施の形態のように、ディスクリート部品１０１を配線層１４A上に縦積みにして、パッケージのフットプリントを縮小することができる。
第３実施の形態においても、キャビティ部１７において、ガラス基板１１に対して配線層１４が形成されていない配線層未形成領域２１の開口幅は、ガラス基板１１のガラス開口部３２の幅よりも広く開口されている。これにより、図２を参照して説明したように、下面全面に形成された再配線２２の信頼性を向上させることができる。
また、電子部品１８を覆う樹脂２０の一部に複数の貫通孔１９Aを形成し、高熱伝導率材料を用いた放熱伝導材１９を、電子部品１８の上面から樹脂２０の最上面まで配置したことで、放熱効率を向上させることができる。
＜５．半導体装置の第４の実施の形態＞
図１０は、本技術を適用した半導体装置の第４実施の形態の構成例を示す断面図である。
図１０の第４実施の形態に係る半導体装置１は、図９の第３実施の形態におけるディスクリート部品１０１が、半導体素子１０２に置き換えられた構成であり、いわゆるPoP（Package on Package）構造となっている。また、図１０の半導体装置１は、図９の半導体装置１と比較すると、ガラス配線基板の上下が反転されており、放熱伝導材１９による放熱パスが下向きとなっている。外部端子２６は、配線層１４Aの配線１２と接続されており、半導体素子１０２は、再配線２２と、はんだバンプ１０３によって接続されている。第４実施の形態のその他の構成は、第１実施の形態と同様である。
第４実施の形態の半導体装置１によれば、ガラス基板１１の熱膨張係数が、シリコンと整合していることを活かして、パッケージ間のバンプ接続の微細化と高信頼性を実現することができる。
第４実施の形態においても、キャビティ部１７において、ガラス基板１１に対して配線層１４が形成されていない配線層未形成領域２１の開口幅は、ガラス基板１１のガラス開口部３２の幅よりも広く開口されている。これにより、図２を参照して説明したように、下面全面に形成された再配線２２の信頼性を向上させることができる。
また、電子部品１８を覆う樹脂２０の一部に複数の貫通孔１９Aを形成し、高熱伝導率材料を用いた放熱伝導材１９を、電子部品１８の上面から樹脂２０の最上面まで配置したことで、放熱効率を向上させることができる。
なお、図８乃至図１０に示した第２乃至第４実施の形態においても、外部端子２６を省略した形態をとり得る。
＜６．半導体装置の第５及び第６実施の形態＞
図１１および図１２は、本技術を適用した半導体装置の第５及び第６実施の形態の構成例を示す断面図である。
図１１および図１２は、半導体装置１を、複数の部品から成る機能モジュールとして構成した例である。具体的には、図１１および図１２は、半導体装置１を高周波フロントエンドモジュールとして構成した例を示している。
図１１の高周波フロントエンドモジュールとしての半導体装置１は、回路ブロック１２１とアンテナブロック１２２を備える。
回路ブロック１２１には、上述した第１実施の形態と同様に、ガラス基板１１の上面及び下面のそれぞれに配線層１４Aおよび１４Bが形成されるとともに、ガラス基板１１の所定の領域に、キャビティ部１７が１つ以上設けられ、キャビティ部１７内に電子部品１８が配置されている。回路ブロック１２１内の複数の電子部品１８は、例えば、パワーアンプなどである。各電子部品１８に対しては、上面に配置された放熱伝導材１９および放熱板３１により放熱パスが形成されている。また、各キャビティ部１７において、配線層未形成領域２１の開口幅が、ガラス開口部３２の幅よりも広く開口されている。回路ブロック１２１内の複数の電子部品１８は、再配線２２により最短経路で接続されている。
一方、アンテナブロック１２２では、ガラス基板１１の上面に形成された配線層１４Aの配線１２によって、アンテナ回路が構成されている。配線層１４Aには、アンテナ回路以外に、フィルタ回路、受動素子などを、配線１２を用いて形成してもよい。
アンテナ自体は、搭載機器によって様々に方式が変わる可能性がある。そのため、図１２に示されるように、アンテナブロック１２２にもキャビティ部１７を設け、回路ブロック１２１の電子部品１８と同様に、アンテナチップ１３１をキャビティ部１７内に配置する構成とすることも可能である。
近年の携帯機器の通信高速化および大容量化や、エッジコンピューティングの進展に伴う低遅延の高速通信機能の要求などから、いわゆる5G通信モジュールの開発が各社で進められている。この5G用フロントエンドモジュールで扱う信号周波数は、30GHz付近が有力と言われており、これまでの数GHzとは比較にならない損失への配慮が必要になる。
本技術によれば、ガラス基板１１上の高精度の配線１２および再配線２２を用いて、電子部品１８間を、最短かつインピーダンスのずれを最小化して接続することができ、最低限の損失で信号を送受できる高周波フロントエンドモジュールが実現できる。さらに、高周波フロントエンドモジュールで電子部品１８として使われるパワーアンプは、発熱量が非常に大きいことから、放熱パスの形成が不可欠であり、放熱伝導材１９および放熱板３１による放熱パスが効果的に機能する。
＜７．応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１３に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１３では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。
駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図１４は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１４には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０〜７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図１３に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（Long Term Evolution）若しくはＬＴＥ−Ａ（LTE−Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ−Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。
専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図１３に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
以上説明した車両制御システム７０００において、上述した各実施形態に係る半導体装置１は、図１３に示した応用例の統合制御ユニット７６００に適用することができる。例えば、図１１および図１２に示した半導体装置１の構成を、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、ビーコン受信部７６５０、または、車内機器Ｉ／Ｆ７６６０の少なくとも１つに採用することができる。例えば、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、ビーコン受信部７６５０、または、車内機器Ｉ／Ｆ７６６０に含まれる高周波フロントエンドモジュールとして、図１１および図１２に示した半導体装置１の構成を採用することにより、低遅延の高速通信機能を実現しつつ、高い放熱性を備えることができる。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
表面または表裏面に１層以上の配線を含む配線層が形成されたガラス基板と、
前記ガラス基板に形成された開口部の内側に配置された電子部品と、
前記ガラス基板の前記配線と前記電子部品とを接続する再配線と
を備える半導体装置。
（２）
前記ガラス基板の表面または表裏面において前記配線層が形成されていない領域である配線層未形成領域の開口幅は、前記ガラス基板に形成された前記開口部の開口幅よりも広く構成された
前記（１）に記載の半導体装置。
（３）
前記ガラス基板に形成された前記開口部の前記電子部品以外の領域には、少なくとも樹脂が充填されるように構成された
前記（１）または（２）に記載の半導体装置。
（４）
前記再配線に接続する端子部が形成された面と反対側である前記電子部品の裏面側に、放熱伝導材が充填されるように構成された
前記（１）乃至（３）のいずれかに記載の半導体装置。
（５）
前記配線層は、前記ガラス基板の表面のみに形成され、
前記放熱伝導材は、前記ガラス基板の裏面に到達する高さまで充填されるように構成された
前記（４）に記載の半導体装置。
（６）
前記配線層は、前記ガラス基板の表裏面に形成され、
前記放熱伝導材は、前記ガラス基板の裏面の前記配線層に到達する高さまで充填されるように構成された
前記（４）に記載の半導体装置。
（７）
前記ガラス基板の裏面側に、放熱板をさらに備える
前記（１）乃至（６）のいずれかに記載の半導体装置。
（８）
前記放熱板は、導電性材料で形成され、グランド端子としても機能する
前記（７）に記載の半導体装置。
（９）
前記ガラス基板には、前記開口部が複数形成されており、
複数の前記開口部それぞれの内側に、前記電子部品が配置されている
前記（１）乃至（８）のいずれかに記載の半導体装置。
（１０）
前記配線層の前記配線を用いて、アンテナ回路、フィルタ回路、受動素子の少なくとも１つが形成されている
前記（１）乃至（９）のいずれかに記載の半導体装置。
（１１）
前記電子部品は、アンテナ、フィルタ、パワーアンプ、スイッチ、低ノイズアンプ、フェーズシフタ、ミキサ、PLL、または、受動素子のいずれかを少なくとも含む部品である
前記（１）乃至（１０）のいずれかに記載の半導体装置。
（１２）
前記配線層は、前記ガラス基板の表面側のみに形成され、
前記ガラス基板の裏面側に、ディスクリート部品をさらに備える
前記（１）乃至（１１）のいずれかに記載の半導体装置。
（１３）
前記配線層は、前記ガラス基板の表裏面の両方に形成され、
前記ガラス基板の裏面側の前記配線層の上に、半導体素子をさらに備える
前記（１）乃至（１１）のいずれかに記載の半導体装置。
（１４）
ガラス基板の表面または表裏面に、１層以上の配線を含む配線層を形成し、
前記ガラス基板に開口部を形成して、前記開口部の内側に電子部品を配置し、
前記ガラス基板の前記配線と前記電子部品とを接続する再配線を形成する
半導体装置の製造方法。
（１５）
前記ガラス基板の表面または表裏面の前記配線層を覆うレジストを形成し、
前記レジストが形成されていない領域の前記ガラス基板を除去して、前記ガラス基板に前記開口部を形成し、
前記ガラス基板に形成された前記開口部の開口幅は、前記レジストの未形成領域の開口幅よりも広く形成される
前記（１４）に記載の半導体装置の製造方法。
（１６）
前記開口部の端面から前記配線層の端面までの平面方向の距離は、前記レジストの端面から前記配線層の端面までの平面方向の距離よりも短い
前記（１５）に記載の半導体装置の製造方法。
（１７）
前記開口部の内側に前記電子部品を配置した後、前記電子部品の裏面に樹脂を充填し、さらに、前記樹脂の一部を除去して、放熱伝導材を充填する
前記（１４）乃至（１６）のいずれかに記載の半導体装置の製造方法。
（１８）
前記開口部の内側に前記電子部品を配置する際、ブロック形状の放熱伝導材を前記電子部品の裏面に貼り付けた前記電子部品を前記開口部の内側に配置し、前記ブロック形状の放熱伝導材の周囲に樹脂を充填する
前記（１４）乃至（１６）のいずれかに記載の半導体装置の製造方法。
１ 半導体装置， １１ ガラス基板， ３ 画素アレイ部， １２ 配線， １３ 絶縁層， １４（１４A，１４B） 配線層， １５ 貫通孔， １６ 貫通ビア， １７ キャビティ部， １８ 電子部品， １９A 貫通孔， １９ 放熱伝導材， ２０ 樹脂， ２１ 配線層未形成領域， ２２ 再配線， ２３ 絶縁層， ２５ 端子部， ２６ 外部端子， ３１ 放熱板， ３２ ガラス開口部， ４２ 未形成領域， ７１ 放熱伝導材， ８２ 再配線， １０１ ディスクリート部品， １０２ 半導体素子

Claims (18)

  1. 表面または表裏面に１層以上の配線を含む配線層が形成されたガラス基板と、
    前記ガラス基板に形成された開口部の内側に配置された電子部品と、
    前記ガラス基板の前記配線と前記電子部品とを接続する再配線と
    を備える半導体装置。
  2. 前記ガラス基板の表面または表裏面において前記配線層が形成されていない領域である配線層未形成領域の開口幅は、前記ガラス基板に形成された前記開口部の幅よりも広く構成された
    請求項１に記載の半導体装置。
  3. 前記ガラス基板に形成された前記開口部の前記電子部品以外の領域には、少なくとも樹脂が充填されるように構成された
    請求項１に記載の半導体装置。
  4. 前記再配線に接続する端子部が形成された面と反対側である前記電子部品の裏面側に、放熱伝導材が充填されるように構成された
    請求項１に記載の半導体装置。
  5. 前記配線層は、前記ガラス基板の表面のみに形成され、
    前記放熱伝導材は、前記ガラス基板の裏面に到達する高さまで充填されるように構成された
    請求項４に記載の半導体装置。
  6. 前記配線層は、前記ガラス基板の表裏面に形成され、
    前記放熱伝導材は、前記ガラス基板の裏面の前記配線層に到達する高さまで充填されるように構成された
    請求項４に記載の半導体装置。
  7. 前記ガラス基板の裏面側に、放熱板をさらに備える
    請求項１に記載の半導体装置。
  8. 前記放熱板は、導電性材料で形成され、グランド端子としても機能する
    請求項７に記載の半導体装置。
  9. 前記ガラス基板には、前記開口部が複数形成されており、
    複数の前記開口部それぞれの内側に、前記電子部品が配置されている
    請求項１に記載の半導体装置。
  10. 前記配線層の前記配線を用いて、アンテナ回路、フィルタ回路、受動素子の少なくとも１つが形成されている
    請求項１に記載の半導体装置。
  11. 前記電子部品は、アンテナ、フィルタ、パワーアンプ、スイッチ、低ノイズアンプ、フェーズシフタ、ミキサ、PLL、または、受動素子のいずれかを少なくとも含む部品である
    請求項１に記載の半導体装置。
  12. 前記配線層は、前記ガラス基板の表面側のみに形成され、
    前記ガラス基板の裏面側に、ディスクリート部品をさらに備える
    請求項１に記載の半導体装置。
  13. 前記配線層は、前記ガラス基板の表裏面の両方に形成され、
    前記ガラス基板の裏面側の前記配線層の上に、半導体素子をさらに備える
    請求項１に記載の半導体装置。
  14. ガラス基板の表面または表裏面に、１層以上の配線を含む配線層を形成し、
    前記ガラス基板に開口部を形成して、前記開口部の内側に電子部品を配置し、
    前記ガラス基板の前記配線と前記電子部品とを接続する再配線を形成する
    半導体装置の製造方法。
  15. 前記ガラス基板の表面または表裏面の前記配線層を覆うレジストを形成し、
    前記レジストが形成されていない領域の前記ガラス基板を除去して、前記ガラス基板に前記開口部を形成し、
    前記ガラス基板に形成された前記開口部の開口幅は、前記レジストの未形成領域の開口幅よりも広く形成される
    請求項１４に記載の半導体装置の製造方法。
  16. 前記開口部の端面から前記配線層の端面までの平面方向の距離は、前記レジストの端面から前記配線層の端面までの平面方向の距離よりも短い
    請求項１５に記載の半導体装置の製造方法。
  17. 前記開口部の内側に前記電子部品を配置した後、前記電子部品の裏面に樹脂を充填し、さらに、前記樹脂の一部を除去して、放熱伝導材を充填する
    請求項１４に記載の半導体装置の製造方法。
  18. 前記開口部の内側に前記電子部品を配置する際、ブロック形状の放熱伝導材を前記電子部品の裏面に貼り付けた前記電子部品を前記開口部の内側に配置し、前記ブロック形状の放熱伝導材の周囲に樹脂を充填する
    請求項１４に記載の半導体装置の製造方法。
JP2019548107A 2017-10-11 2018-09-27 半導体装置およびその製造方法 Active JP7191842B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017197727 2017-10-11
JP2017197727 2017-10-11
PCT/JP2018/035840 WO2019073801A1 (ja) 2017-10-11 2018-09-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019073801A1 true JPWO2019073801A1 (ja) 2020-10-22
JP7191842B2 JP7191842B2 (ja) 2022-12-19

Family

ID=66100624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019548107A Active JP7191842B2 (ja) 2017-10-11 2018-09-27 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US11355465B2 (ja)
JP (1) JP7191842B2 (ja)
CN (1) CN111149199A (ja)
DE (1) DE112018004499T5 (ja)
WO (1) WO2019073801A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MA47548B1 (fr) * 2017-06-09 2021-05-31 Saint Gobain Vitrage feuilleté à transpondeur de données intégré
US11886258B2 (en) * 2020-02-06 2024-01-30 Baidu Usa Llc Hybrid heat sink for electronics cooling
CN115298813A (zh) * 2020-03-31 2022-11-04 索尼半导体解决方案公司 半导体装置
KR20220001311A (ko) * 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
CN114495736A (zh) * 2020-11-12 2022-05-13 深圳市奥拓电子股份有限公司 一种微led显示面板、显示模组以及led显示屏
US10993014B1 (en) * 2020-12-21 2021-04-27 Airtouch (Shanghai) Intelligent Technology Co.,Ltd Integrated circuit packages in headphones and method for forming and operating the same
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
KR102613002B1 (ko) * 2021-09-30 2023-12-13 한국전자기술연구원 반도체 패키지 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2011216635A (ja) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法
WO2013047520A1 (ja) * 2011-09-30 2013-04-04 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2015050457A (ja) * 2013-08-29 2015-03-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板及びその製造方法
JP2016076510A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール
JP2016213466A (ja) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法
US20170263522A1 (en) * 2016-03-10 2017-09-14 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US7135357B2 (en) * 2003-10-06 2006-11-14 E. I. Du Pont De Nemours And Company Process for making an organic electronic device having a roughened surface heat sink
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
EP2259668A4 (en) * 2008-03-27 2011-12-14 Ibiden Co Ltd METHOD FOR PRODUCING A MULTILAYER CONDUCTOR PLATE
JP2009246144A (ja) * 2008-03-31 2009-10-22 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2010147267A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2011077075A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd 発熱性電子素子内蔵のモジュール基板及びその製造方法
JP2015231009A (ja) * 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP6428164B2 (ja) * 2014-10-31 2018-11-28 日立化成株式会社 半導体装置及びその製造方法
US9984979B2 (en) 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2011216635A (ja) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法
WO2013047520A1 (ja) * 2011-09-30 2013-04-04 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2015050457A (ja) * 2013-08-29 2015-03-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵基板及びその製造方法
JP2016076510A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール
JP2016213466A (ja) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法
US20170263522A1 (en) * 2016-03-10 2017-09-14 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Also Published As

Publication number Publication date
CN111149199A (zh) 2020-05-12
WO2019073801A1 (ja) 2019-04-18
US20200321301A1 (en) 2020-10-08
JP7191842B2 (ja) 2022-12-19
DE112018004499T5 (de) 2020-06-10
US11355465B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
JP7191842B2 (ja) 半導体装置およびその製造方法
JP7379425B2 (ja) 固体撮像装置、および電子装置
CN111886855B (zh) 摄像装置和电子设备
WO2022044553A1 (ja) 半導体装置、および、半導体装置の製造方法
WO2021014732A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
US20210043672A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
WO2022097390A1 (ja) 半導体レーザ駆動装置、半導体レーザ駆動装置を備えたｌｉｄａｒ及び半導体レーザ駆動装置を備えた車両
US11605662B2 (en) Imaging element, imaging device, electronic device, and method of manufacturing imaging element
US20220246665A1 (en) Semiconductor package
WO2023188831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024024794A1 (ja) 電子デバイス
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
US20220084921A1 (en) Semiconductor package and manufacturing method of semiconductor package
WO2023248974A1 (ja) 光検出素子および光検出素子の製造方法
WO2022230243A1 (ja) 半導体装置
JPWO2019059033A1 (ja) 半導体装置
US20240055450A1 (en) Semiconductor device
JP2019161046A (ja) 半導体装置、撮像装置、および電子機器
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法
WO2023176522A1 (ja) 半導体装置
WO2022270110A1 (ja) 撮像装置および電子機器
JP2019080017A (ja) 撮像素子および撮像素子の製造方法、並びに、電子機器
WO2022249734A1 (ja) 撮像装置および電子機器
WO2023058327A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221207

R150 Certificate of patent or registration of utility model

Ref document number: 7191842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150