CN111149199A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111149199A
CN111149199A CN201880063811.2A CN201880063811A CN111149199A CN 111149199 A CN111149199 A CN 111149199A CN 201880063811 A CN201880063811 A CN 201880063811A CN 111149199 A CN111149199 A CN 111149199A
Authority
CN
China
Prior art keywords
glass substrate
semiconductor device
wiring layer
electronic component
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880063811.2A
Other languages
English (en)
Inventor
御手洗俊
柳川周作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111149199A publication Critical patent/CN111149199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本技术涉及：一种半导体装置，可以被改善，使得可以提高形成有布线层的玻璃衬底的可靠性；以及用于生产该半导体装置的方法。半导体装置设置有：具有一个或多个布线层的玻璃衬底，布线层包括在其前表面或前表面和后表面上形成的布线；电子组件，布置在形成于玻璃衬底中的玻璃开口内；以及重布线线路，将玻璃衬底的布线线路和电子组件彼此连接。本技术可应用于例如高频前端模块等。

Description

半导体装置及其制造方法
技术领域
本技术涉及一种半导体装置及其制造方法，并且特别涉及一种能够提高其上形成有布线层的玻璃衬底的可靠性的半导体装置及其制造方法。
背景技术
在以移动装置为代表的最新电子装置中，除了不断要求安装在装置中的电子组件更小更薄之外，还需要应对伴随所使用元件的更高性能、更高功能以及通信速度和容量的增加而引起的信号频率的增加。
为了满足这些要求，已经开发了各种安装和封装技术。在这些技术中，例如，存在非专利文献1中公开的扇出晶片级封装(FO-WLP)。这是一种所谓的扇出型封装，其中，在裸芯片上形成的再分布层(RDL)延伸到芯片的外形之外。FO-WLP通过将常规晶片工艺中使用的薄膜布线工艺应用于再分布层工艺来实现小型化。期望FO-WLP实现其中多个芯片通过高密度布线连接的多芯片模块，并且与传统封装相比实现尺寸和厚度的显著减小。
形成FO-WLP的方法包括非专利文献1中公开的芯片优先系统，在该系统中，形成了其中裸芯片嵌入在模制树脂中的伪晶片并且在伪晶片上形成再分布层，和其中裸芯片倒装安装在先前形成的再分布层上的所谓的RDL优先系统；芯片优先系统占主导地位。特别地，对于处理高速和高频信号的封装，在裸芯片和再分布层之间的连接中没有凸块或导线的芯片优先系统结构对于抑制连接处的寄生电感和信号回波损耗是有效的。
然而，在该芯片优先系统中，即使裸芯片是优良产品，如果再分布层中存在缺陷部分，封装也会变得有缺陷。不良的再分布层形成的原因是通过使用模制树脂形成的伪晶片的翘曲，以及由于模制固化期间的收缩而导致的裸芯片位置偏移。特别地，在其中多个裸芯片相连接的多芯片模块中，除了晶片中的位置偏移之外，封装区域中的芯片之间的位置偏移也以复杂的方式发生。
对于这种情况，提出了一种所谓的芯片中间系统的技术，在保持封装的刚性的绝缘基材上形成至少一层布线，然后在形成有布线的绝缘基材上开通通孔以埋入裸芯片，并形成再分布层(参考专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2016-213466号公报
非专利文献
非专利文献1：M.Brunnbauer et al.，“Embedded wafer level ball grid array(eWLB)”，2006，EPTC’06.8th
发明内容
本发明要解决的问题
专利文献1公开了热固性树脂、热塑性树脂、玻璃、陶瓷、塑料等作为维持封装的刚性的绝缘基材的实例。但是，在使用玻璃作为绝缘基材的情况下，在作为脆性材料的玻璃上开通通孔时，容易发生破损。
考虑到这种情况来实现本技术，并且本技术的目的是提高其上形成有布线层的玻璃衬底的可靠性。
问题的解决方案
根据本技术的第一方面的半导体装置设置有：玻璃衬底，在玻璃衬底的前表面上或前表面和后表面上形成有包含一层或多层布线的布线层；电子组件，布置在形成于玻璃衬底上的开口内；以及连接玻璃衬底的布线和电子组件的再分布层。
在本技术的第一方面，设置了：玻璃衬底，在玻璃衬底的前表面上或前表面和后表面上形成有包含一层或多层布线的布线层；电子组件，布置在形成于玻璃衬底上的开口内；以及连接玻璃衬底的布线和电子组件的再分布层。
根据本技术的第二方面的一种制造半导体装置的方法，包括：在玻璃衬底的前表面上或前表面和后表面上形成包括一层或多层布线的布线层；在玻璃衬底上形成开口，并将电子组件布置在开口内；以及形成将玻璃衬底的布线连接到电子组件的再分布层。
在本技术的第二方面，在玻璃衬底的前表面上或前表面和后表面上形成包括一层或多层布线的布线层；在玻璃衬底上形成开口，并将电子组件布置在开口内；以及形成将玻璃衬底的布线连接到电子组件的再分布层。
半导体装置可以是独立的装置，或者可以是结合在另一装置中的模块。
本发明的效果
根据本技术的第一方面和第二方面，可提高其上形成有布线层的玻璃衬底的可靠性。
注意，效果不一定限于本文描述的效果，并且可以是本公开中描述的效果。
附图说明
图1是示出应用了本技术的半导体装置的第一实施方式的配置实例的截面图。
图2是说明图1中的半导体装置的优点的视图。
图3是说明图1的半导体装置的制造方法的图。
图4是说明图1的半导体装置的制造方法的图。
图5是说明热辐射传导材料的形成方法的图。
图6是示出第一实施方式的第一变形例的截面图。
图7是示出第一实施方式的第二变形例的截面图。
图8是示出应用了本技术的半导体装置的第二实施方式的配置实例的截面图。
图9是示出应用了本技术的半导体装置的第三实施方式的配置实例的截面图。
图10是示出应用了本技术的半导体装置的第四实施方式的配置实例的截面图。
图11是示出应用了本技术的半导体装置的第五实施方式的配置实例的截面图。
图12是示出应用了本技术的半导体装置的第六实施方式的配置实例的截面图。
图13是示出车辆控制系统的示意性配置的实例的框图。
图14是示出了车辆外部信息检测部和成像单元的安装位置的实例的说明图。
具体实施方式
在下文中描述用于执行本技术的模式(在下文中，称为实施方式)。注意，按照以下顺序给出描述。
1.半导体装置的第一实施方式
1.1半导体装置的截面图
1.2半导体装置的制造方法
2.第一实施方式的变形例
2.1第一变形例
2.2第二变形例
3.半导体装置的第二实施方式
4.半导体装置的第三实施方式
5.半导体装置的第四实施方式
6.半导体装置的第五和第六实施方式
7.应用实例
<1.半导体装置的第一实施方式>
<1.1半导体装置的截面图>
图1是示出应用了本技术的半导体装置的第一实施方式的配置实例的截面图。
图1中的半导体装置1包括布线层14A和14B，每个布线层包括一层或多层布线12以及分别在用作核心衬底的玻璃衬底11的上表面和下表面上的绝缘层(层间绝缘膜)13。在图1中，玻璃衬底11的下表面是玻璃衬底11的前表面，玻璃衬底11的上表面是玻璃衬底11的后表面。在玻璃衬底11的预定区域中形成一个或多个通孔15，并且形成在通孔15的内周上的通孔(贯通电极)16将上表面的布线层14A的布线12与下表面上的布线层14B的布线12电连接。在下文中，在没有特别区分彼此的情况下，布线层14A和14B也被称为布线层14。
此外，半导体装置1设置有：通过在装置中的平面方向上的大致中央部分对玻璃衬底11以及布线层14A、14B形成开口而得到的空腔17。电子组件18布置在空腔17中，并且空腔17中除电子组件18之外的空间填充有热辐射传导材料19和树脂20。更具体地，形成多个通孔19A，多个通孔19A在深度方向上穿透填充在电子组件18上方的树脂20，并且在每个通孔19A中埋入热辐射传导材料19。电子组件18例如是诸如天线、滤波器、功率放大器、开关、低噪声放大器、移相器、混频器、PLL和无源元件的组件。
散热器(热扩散器)31通过诸如热界面材料(TIM)的导热粘合剂30粘附到作为半导体装置1的上侧的布线层14A的上表面。因此，由热辐射传导材料19释放在电子组件18上方的热量可扩散并辐射。
相反，在作为半导体装置1的下侧的布线层14B的下表面上形成有再分布层22和绝缘层23，并且再分布层22通过导通孔24连接到电子组件18的端子25，或连接到布线层14B的布线12。再分布层22将电子组件18的端子25电连接至布线层14B的布线12。提供给电子组件18的信号和电源电压通过再分布层22从外部端子26输入到电子组件18，并且电子组件18的输出信号通过再分布层22从外部端子26输出。外部端子26例如是焊料凸点，并且在布置了外部端子26的再分布层22的表面上形成作为下凸点金属(UBM)的Ni/Au或N/Pd/Au镀层(未示出)。
注意，可在没有外部端子26的情况下形成半导体装置1。在这种情况下，例如，当半导体装置1被安装在主衬底上时，半导体装置1的再分布层22和主衬底通过焊料凸点等彼此连接。
在以上述方式配置的半导体装置1中，热辐射传导材料19被布置为与布置在空腔17中的电子组件18的上表面接触，并且热辐射传导材料19通过导热粘合剂30连接到散热器31。
通过使用高导热率的材料布置热辐射传导材料19以与电子组件18的上表面接触来形成电子组件18的热辐射路径、而不是穿过低导热率的玻璃衬底11，可提高热辐射效率。此外，通过将散热器31布置在半导体装置1的上表面上并且通过导热粘合剂30将散热器31连接至热辐射传导材料19，可以实现更高容量的热辐射结构。
此外，在半导体装置1中，在空腔17中，使布线层未形成区域21的开口宽度比作为玻璃衬底11的开口的玻璃开口32的宽度宽，布线层未形成区域是未形成玻璃衬底11的上下布线层14的区域。
在半导体装置1中，在平面方向上分离的区域中，在包括再分布层22的绝缘层23上，形成具有不同的热膨胀系数的电子组件18、树脂20和布线层14B。
如图2的A所示，在布线层14A和14B的端面与玻璃衬底11的端面彼此齐平的情况下，与树脂20的厚度相对应的应力负荷被施加到树脂20和布线层14B之间的边界35以及树脂20和电子组件18之间的边界36，这些边界是由于热循环等引起的膨胀和收缩而导致的应力的奇点，从而导致形成为横跨电子组件18、树脂20和布线层14B的再分布层22可靠性的降低。
相反，在半导体装置1中，如图2的B所示，玻璃衬底11的端面相对于布线层14A和14B的端面偏移，并且施加到树脂20和布线层14B之间的边界35上的应力是与布线层14A或14B的厚度相对应的应力，使得与图2的A的情况相比，应力负荷减小。因此，可改善在整个下表面上形成的再分布层22的可靠性。
<1.2制造半导体装置的方法>
接下来，参照图3和图4说明图1所示的半导体装置1的制造方法。
首先，如图3的A所示，在玻璃衬底11的上表面和下表面分别形成布线层14A和14B。布线层14A和14B形成有布线层未形成区域21，该布线层未形成区域21的开口宽度比固定的玻璃开口32(图1)的宽度宽。在下面的描述中，其上形成有布线层14A和14B的玻璃衬底11也被统称为玻璃布线衬底。
从使线性膨胀系数与埋入玻璃衬底11中的电子组件18匹配以及布线可靠性的观点来看，玻璃衬底11的材料期望是不包含碱金属或低碱玻璃的非碱玻璃。例如，作为玻璃衬底11的材料，可使用AN100(Asahi玻璃有限公司)、Eagle-XG(Corning公司)、OA-10G(日本电气玻璃有限公司)等。
布线层14A和14B中的布线12例如可通过使用Cu作为金属材料的半添加法来形成，但是布线12的材料及其形成方法不限于此。绝缘层13的材料也是相似的；在形成布线层未形成区域21并且需要多层布线12的情况下，从抑制布线12的形成区域与布线层未形成区域21之间的台阶、并且抑制布线层未形成区域21中的残留的观点来看，更优选使用薄膜光成像电介质(PID)材料作为绝缘层13的材料。
接下来，如图3的B所示，形成抗蚀剂41以分别覆盖形成在玻璃衬底11的上表面和下表面上的布线层14A和14B，并然后去除其中未形成抗蚀剂41的区域中的玻璃衬底11。因此，如图3的C所示，玻璃衬底11形成开口。形成在布线层14A和14B的上表面上的抗蚀剂41例如是支持HF各向同性湿法蚀刻等的抗HF抗蚀剂等。
对玻璃衬底11形成开口的工艺没有特别限制，只要这是能够以诸如激光烧蚀、隐形切割、喷砂、湿法蚀刻等的实际速度处理玻璃材料的方法即可。例如，可采用以第一粗处理和第二精处理的两个阶段进行处理的方法，例如通过激光烧蚀处理然后通过HF各向同性湿法蚀刻等去除处理端面上的微裂纹和残留应力层的形成开口的方法。在这种情况下，尽管取决于处理方法，但是在第一粗处理中，从玻璃衬底11的端面到约5至50μ0的深度形成损伤层，使得在第二处理之前，从布线层14A和14B的端面到玻璃衬底11的端面的偏移量被设置为大于损伤层的宽度，例如，约为70至100μ0。注意，玻璃衬底11可通过诸如仅各向同性湿蚀刻的仅一种处理方法来形成开口，而不需要分两阶段进行处理。通过各向同性湿法蚀刻，玻璃衬底11的玻璃开口32形成为比抗蚀剂41的未形成区域42宽。结果，从玻璃开口32的端面到布线层14的端面的平面方向上的距离d1比从抗蚀剂41的端面到布线层14的端面的平面方向上的距离d2短。
在玻璃衬底11上形成玻璃开口32之后，如图3的D所示，去除形成在布线层14A和14B的上表面上的抗蚀剂41。因此，形成其中布线层未形成区域21与玻璃开口32之间存在偏移的空腔17。
随后，如图3的E所示，使用临时接合(TB)材料44将支撑衬底43临时接合至布线层14B的下表面。作为TB材料44，使用通常用于芯片优先系统FO-WLP的材料。TB材料44的实例包括例如热剥离型、紫外线剥离型和化学溶液溶解型等。此外，从抑制接合后的衬底翘曲的观点出发，期望使用热膨胀系数与玻璃布线衬底所使用的材料相同或接近的支撑衬底43。注意，在玻璃开口32相对于玻璃布线衬底的开口面积比率高的情况下，在形成玻璃开口32之后，玻璃布线衬底中的刚性降低，并且这样容易破裂。因此，可首先将支撑衬底43接合到玻璃布线衬底，并然后可形成玻璃开口32。即，形成玻璃开口32的时刻可在接合支撑衬底43之前或之后。
接下来，如图3的F所示，将电子组件18面朝下地安装在空腔17中的TB材料44上。安装时，根据电子组件18的类型，可使用芯片安装器、倒装芯片接合器等，并且为了提高对准精度，可基于形成在玻璃布线衬底上的对准标记来确保安装精度，并布置电子组件18。
接着，如图4的A所示，在形成于玻璃布线衬底上的空腔17的电子组件18以外的区域填充树脂20。根据填充材料的形式和特性适当选择填充树脂20的方法。例如，对膜状PID材料(聚酰亚胺、PBO等)和味之素堆积膜(ABF)选择真空层压，对高粘度树脂选择真空丝网印刷，对模塑料选择压缩成型等等。注意，在通过涂覆或层压将填充树脂20保留在玻璃布线衬底的后表面侧的情况下，可将其原样保留为布线绝缘层，或者可通过抛光、平面刨床等将其去除并平坦化。
接下来，如图4的B所示，根据所使用的TB材料44的类型，通过使用剥离方法来剥离支撑衬底43。这时，在电子组件18的端子25上存在残留物、或者在作为剥离面的玻璃衬底11的下表面上的布线12的连接焊盘表面上存在残留物的情况下，可根据需要进行等离子清洗等的去污处理。
接下来，如图4的C所示，在玻璃布线衬底的布线层14B侧形成再分布层22和绝缘层23。布线层14B中的布线12通过导通孔24在预定位置处电连接至再分布层22。尽管可在布线层14B的绝缘层13上直接形成再分布层22，但是优选的是如该实施方式中那样，在形成绝缘层23之后形成再分布层22。这是因为，绝缘层23在再分布层22横跨电子组件18、树脂20和玻璃布线衬底时起到台阶吸收层的效果，在与电子组件18的连接部分处起到应力缓冲层的效果，并且进一步起到抑制离子沿着电子组件18的掩埋界面迁移的效果。
接下来，如图4的D所示，在填充有树脂20的空腔17中的电子组件18的上表面上形成通孔19A，并且在其中埋入热辐射传导材料19。
根据树脂20的材料选择最佳的方法,作为形成埋入有热辐射传导材料19的通孔19A的方法。例如，如果树脂20的材料为PID材料，则可通过曝光和显影去除树脂20的材料以形成通孔19A。
此外，例如，如果树脂20的材料是模制树脂等，如图5的A所示，则可预先在电子组件18的上表面上形成金属层51，并且在使用其作为止挡件时，如图5的B所示，可与形成模制导通孔(TMV)时一样，用CO2激光等将通孔19A打开，并且可将热辐射传导材料19埋入其中，如图5的C所示。热辐射传导材料19可以是Cu镀层、传导膏等，但是诸如Cu的导热率高的金属材料是更优选的。如图5的C所示，热辐射传导材料19可埋入通孔19A的整个内部，但是通孔19A的整个内部也可不被热辐射传导材料19填充，而是埋入在通孔19A的内周表面和金属层51的上表面，如图5的D所示。此外，通孔19A的平面形状可以是圆形或多边形。
接下来，如图4的E所示，通过诸如TIM的导热粘合剂30将散热器31粘附到布线层14A的上表面。对于散热器31，例如，使用在平面方向上具有高导热率的传导材料，诸如铜箔或石墨片。
最后，如图4的F所示，在半导体装置1的下侧上的布线层14B的下表面上形成诸如焊料凸点的外部端子26。
如上所述，完成了图1中的半导体装置1。
在图3和图4中，示出了与图1所示的一个半导体装置1相对应的部分，但是通过使用在制造作为玻璃衬底11的液体显示面板所使用的大型玻璃衬底，可从一个玻璃衬底11同时制造大量的半导体装置1。此外，玻璃衬底11的尺寸可以是晶片尺寸。
半导体装置1的玻璃衬底11用作加强板(加强件)，并且可抑制在制造时的面板的翘曲和电子组件18的位置偏移以及作为封装的半导体装置1本身的翘曲。
在所谓的RDL优先系统FO-WLP结构中，裸芯片(电子组件18)是安装在预先形成的再分布层上的倒装芯片，在该结构中，从倒装连接的芯片到玻璃布线衬底的热辐射路径是从芯片后表面侧的逸出，或者是通过倒装芯片连接和玻璃贯通电极到玻璃衬底后表面的逸出。
在允许热量从芯片后表面侧逸出的系统中，散热器被布置在再分布层的附近，并且由于大多数散热器是使用导电材料制成的，因此这导致再分布层的阻抗偏移，这对于高频电路尤其致命。
相反，在允许热量通过倒装芯片连接和玻璃贯通电极逸出到玻璃衬底后表面的系统中，当试图降低玻璃贯通电极的热阻时，玻璃通孔的直径增大，这对于小型化是不利的，并且如果直径保持小，则热阻变高。此外，实践中没有玻璃处理技术来同时打开具有不同直径的通孔。
根据图1中的半导体装置1的结构，在玻璃布线衬底中形成作为精细布线的通孔16，并且在比玻璃衬底11更易于处理的树脂20中形成用于热辐射的通孔，从而可形成最佳尺寸的通孔。
<2.第一实施方式的变形例>
<2.1第一变形例>
图6是示出第一实施方式的第一变形例的截面图。
在图6及以后的附图所示的变形例及其他实施方式中，对与图1所示的第一实施方式相同的部分标注相同的附图标记，并适当省略其说明。
在图1所示的第一实施方式中，在电子组件18上方的树脂20中形成有多个通孔19A，并且在每个通孔19A中埋入了热辐射传导材料19。
相对于此，在图6的第1变形例中，在电子组件18的上方的树脂20中埋有块状(立方体状)的热辐射传导材料71。热辐射传导材料71可以是与热辐射传导材料19相同的Cu镀层、传导性糊剂等，但是优选具有高导热率的金属材料，诸如Cu。以这种方式，通过使用电子组件18上方的热辐射传导材料形成的热辐射路径的结构不限于通孔。
注意，在如图6所示的块状热辐射传导材料71的情况下，在安装图3的F所示的电子组件18的步骤中，仅要求上表面(后表面)粘附有块状热辐射传导材料71的电子组件18安装在TB材料44上。块状热辐射传导材料71的高度被设定为使得块状热辐射传导材料71和电子组件18的总高度与玻璃衬底11以及布线层14A、14B的总高度相同，并且热辐射传导材料71周围的空间被树脂20填充而与块状热辐射传导材料71的上表面齐平。
<2.2第二变形例>
图7是示出第一实施方式的第二变形例的截面图。
图7的第二变形例示出了在电子组件18上方形成的多个热辐射传导材料19也用作接地端子的情况下的配置实例。
具体而言，通过绝缘层81在空腔17的热辐射传导材料19和树脂20以及布线层14A的上表面形成有再分布层82，并且再分布层82通过通孔83电连接到多个热辐射传导层19中的每一个。例如，再分布层82使用诸如Cu、Al或W的金属材料形成。
以此方式，可在作为图1中的散热器31的半导体装置1的上表面上形成与多个热辐射传导材料19连接的再分布层82，从而允许再分布层82用作,图1中的散热器31和接地端子。
<3.半导体装置的第二实施方式>
图8是示出应用了本技术的半导体装置的第二实施方式的配置实例的截面图。
根据图8的第二实施方式的半导体装置1与根据图1所示的第一实施方式的半导体装置1的不同之处在于，省略了通过玻璃衬底11的上表面上的连接到布线层14A的散热器31及导热粘合剂30。在图1的第一实施方式中，将热辐射传导材料19和树脂20填充至达到形成在玻璃衬底11的上表面的布线层14A的高度，但在图8的第二实施方式中，它们被填充至达到玻璃衬底11的上表面(后表面)的高度。第二实施方式的其他配置与第一实施方式的类似。
以这种方式，可仅在玻璃衬底11的上表面和下表面中的任一个上形成在半导体装置1中形成的布线层14。在仅在玻璃衬底11的上表面和下表面中的任一个上形成布线层14的情况下，如图8所示，在玻璃衬底11的前表面侧形成有布线层14，在玻璃衬底11的该前表面侧上形成有作为电子组件18的信号输入/输出单元的端子25和作为半导体装置1的信号输入/输出单元的外部端子26。
在图8的实例中，省略了散热器31以及玻璃衬底11的上表面上的布线层14A；然而，可通过用粘合剂30将散热器31粘附到玻璃衬底11的上表面的方式来添加散热器31。
同样在第二实施方式中，在空腔17中，使玻璃衬底11的下表面上未形成布线层14B的布线层未形成区域21的开口宽度比玻璃衬底11的玻璃开口32的宽度宽。因此，如参照图2所述，可提高形成在整个下表面上的再分布层22的可靠性。
此外，在覆盖电子组件18的树脂20的一部分上形成有多个通孔19A，并且从电子组件18的上表面到树脂20的最上表面布置有使用高导热率的材料的热辐射传导材料19，从而可提高热辐射效率。
<4.半导体装置的第三实施方式>
图9是示出应用了本技术的半导体装置的第三实施方式的配置实例的截面图。
当将根据图9的第三实施方式的半导体装置1与图1的第一实施方式的半导体装置进行比较时，省略了布置在第一实施方式中的玻璃衬底11的上表面上的散热器31。然后，代替散热器31，安装了诸如芯片电容器的分立组件101。分立组件101在未示出的预定位置处电连接至布线层14A的布线12。第二实施方式的其他配置类似于第一实施方式的配置。
尽管可使用形成在玻璃衬底11的上表面上的布线层14A将诸如电阻器或电感器的集成无源器件(IPD)结合到玻璃布线衬底中，但是对于这样做不够或者占地面积变得太大的元件，可如第三实施方式那样，通过在布线层14A上垂直地层叠分立组件101来减小封装的占地面积。
同样在第三实施方式中，在空腔17中，使针对玻璃衬底11未形成布线层14的布线层未形成区域21的开口宽度比玻璃衬底11的玻璃开口32的宽度宽。因此，如参考图2所述，可提高形成在整个下表面上的再分布层22的可靠性。
此外，在覆盖电子组件18的树脂20的一部分上形成有多个通孔19A，并且从电子组件18的上表面到树脂20的最上表面布置使用高导热率的材料的热辐射传导材料19，从而可提高热辐射效率。
<5.半导体装置的第四实施方式>
图10是示出应用了本技术的半导体装置的第四实施方式的配置实例的截面图。
根据图10的第四实施方式的半导体装置1具有其中图9的第三实施方式中的分立组件101被半导体元件102代替的配置，并且具有所谓的层叠封装(PoP)结构。此外，在图10中的半导体装置1中，与图9中的半导体装置1相比，玻璃布线衬底被上下颠倒，并且热辐射传导材料19的热辐射路径被指向下方。外部端子26连接到布线层14A的布线12，并且半导体元件102通过焊料凸点103连接到再分布层22。第四实施方式的其他配置与第一实施方式的其他配置相似。
根据第四实施方式的半导体装置1，通过利用玻璃衬底11的热膨胀系数与硅的热膨胀系数匹配的事实，可以实现封装之间的凸点连接的小型化和高可靠性。
同样在第四实施方式中，在空腔17中，使针对玻璃衬底11未形成布线层14的布线层未形成区域21的开口宽度比玻璃衬底11的玻璃开口32的宽度宽。因此，如参考图2所述，可提高形成在整个下表面上的再分布层22的可靠性。
此外，在覆盖电子组件18的树脂20的一部分上形成有多个通孔19A，并且从电子组件18的上表面到树脂20的最上表面布置有使用高导热率的材料的热辐射传导材料19，从而可提高热辐射效率。
注意，同样在图8至图10所示的第二至第四实施方式中，可省略外部端子26。
<6.半导体装置的第五和第六实施方式>
图11和图12是示出应用了本技术的半导体装置的第五和第六实施方式的配置实例的截面图。
图11和图12示出其中半导体装置1被配置为包括多个组件的功能模块的实例。具体地，图11和图12示出了其中半导体装置1被配置为高频前端模块的实例。
作为图11中的高频前端模块的半导体装置1设置有电路块121和天线块122。
在电路块121中，与上述第一实施方式相同，在玻璃衬底11的上表面和下表面分别形成有布线层14A和14B，在玻璃衬底11的预定区域形成有一个或多个空腔17，并且在空腔17中布置有电子组件18。电路块121中的多个电子组件18例如是功率放大器等。对于每个电子组件18，由布置在上表面上的热辐射传导材料19和散热器31形成热辐射路径。此外，在每个空腔17中，使布线层未形成区域21的开口宽度比玻璃开口32的宽度宽。电路块121中的多个电子组件18通过最短的路径由再分布层22连接。
相反，在天线块122中，天线电路由形成在玻璃衬底11的上表面上的布线层14A的布线12构成。除了天线电路之外，滤波电路、无源元件等也可使用布线12形成在布线层14A上。
天线本身的系统可能会根据安装天线的系统而有所不同。因此，如图12所示，与电路块121的电子组件18一样，也可在天线块122中也提供空腔17，并且在空腔17中布置天线芯片131。
由于近来便携式装置的通信速度和容量的增加，伴随边缘计算等的发展等对低延迟的高速通信功能的需求，各公司正在促进所谓的5G通信模块的开发。据说此5G前端模块处理的信号频率可能约为30GHz，并且需要考虑到无法与迄今为止的几个GHz相提并论的损耗。
根据本技术，玻璃衬底11上的高精度布线12和再分布层22可用于以最短路径和最小阻抗偏移连接到电子组件18，使得可实现能够以最小损耗发送和接收信号的高频前端模块。此外，在高频前端模块中用作电子组件18的功率放大器产生极大量的热量，因此必不可少的是形成热辐射路径，并且使用热辐射传导材料19和散热器31的热辐射路径有效地起作用。
<7.应用实例>
根据本公开的技术可应用于各种产品。例如，根据本公开的技术还可被实现为安装在诸如汽车、电动车辆、混合动力电动车辆、摩托车、自行车、个人移动体、飞机、无人机、轮船、机器人、建筑机械或农业机械(拖拉机)的任何类型的移动体上的装置。
图13是示出车辆控制系统7000的示意性配置实例的框图，该车辆控制系统7000是可应用根据本公开的技术的移动体控制系统的实例。车辆控制系统7000设置有经由通信网络7010彼此连接的多个电子控制单元。在图13所示的实例中，车辆控制系统7000设置有驱动系统控制单元7100、车身系统控制单元7200、电池控制单元7300、车辆外部信息检测单元7400、车内信息检测单元7500和集成控制单元7600。连接多个控制单元的通信网络7010可以是例如符合任何标准的车载通信网络，诸如控制器局域网(CAN)、本地互连网络(LIN)、局域网(LAN)或FlexRay(注册商标)。
每个控制单元设置有：微计算机，其根据各种程序执行算术处理；存储单元，其存储由微计算机执行的程序、用于各种算术运算的参数等；以及驱动电路，其驱动待控制的各种装置。每个控制单元设置有用于经由通信网络7010与其他控制单元进行通信的网络I/F，以及用于通过有线通信或无线通信与车辆内外的装置、传感器等进行通信的通信I/F。在图13中，作为集成控制单元7600的功能配置，示出了微计算机7610、通用通信I/F7620、专用通信I/F 7630、定位单元7640、信标接收单元7650、车内装置I/F 7660、音频图像输出单元7670、车载网络I/F 7680和存储单元7690。类似地，其他控制单元设置有微计算机、通信I/F、存储单元等。
驱动系统控制单元7100根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元7100用作控制装置，诸如用于产生车辆的驱动力的驱动力产生装置，诸如内燃机和驱动马达；用于将驱动力传递至车轮的驱动力传递机构；用于调节车辆的舵角的转向机构；以及用于产生车辆的制动力的制动装置。驱动系统控制单元7100还可具有诸如防抱死制动系统(ABS)或电子稳定性控制(ESC)的控制装置的功能。
车辆状态检测单元7110连接至驱动系统控制单元7100。车辆状态检测单元7110包括例如以下中至少一项：检测车身的轴向旋转运动的角速度的陀螺仪传感器；检测车辆的加速度的加速度传感器；或者用于检测加速度器踏板的操作量、制动踏板的操作量、方向盘的转向角、发动机转速、车轮转速等的传感器。驱动系统控制单元7100使用从车辆状态检测单元7110输入的信号执行算术处理，以控制内燃机、驱动马达、电动助力转向装置、制动装置等。
车身系统控制单元7200根据各种程序控制安装在车身上的各种装置的操作。例如，车身系统控制单元7200用作以下装置的控制装置：无钥匙进入系统、智能钥匙系统、电动车窗装置或各种类型的灯，诸如前灯、后灯、刹车灯、指示灯或雾灯。在这种情况下，可将从代替钥匙的便携式装置发送的各种开关的无线电波或信号输入到车身系统控制单元7200。车身系统控制单元7200接收无线电波或信号的输入并控制车辆的门锁装置、电动车窗装置、灯等。
电池控制单元7300根据各种程序来控制作为驱动马达的电源的二次电池7310。例如，电池温度、电池输出电压、剩余电池容量等的信息从设置有二次电池7310的电池装置输入到电池控制单元7300。电池控制单元7300使用这些信号进行算术处理，并且执行对二次电池7310的温度调节控制或对设置在电池装置上的冷却装置等的控制。
车辆外部信息检测单元7400检测配备有车辆控制系统7000的车辆外部的信息。例如，车辆外部信息检测单元7400连接至成像单元7410和车辆外部信息检测部7420中的至少一个。成像单元7410包括飞行时间(ToF)相机、立体相机、单眼相机、红外相机以及其他相机中的至少一个。车辆外部信息检测部7420例如包括以下的至少一项：用于检测当前天气或气候的环境传感器，以及用于检测配备有车辆控制系统7000的车辆周围的另一车辆、障碍物、行人等的外围信息检测传感器。
环境传感器可以是例如以下中至少一个：检测雨天的雨滴传感器、检测雾的雾传感器、检测日照度的阳光传感器以及检测降雪的雪传感器。外围信息检测传感器可以是超声传感器、雷达装置、以及光检测和测距(激光成像检测和测距)(LIDAR)装置中的至少一种。成像单元7410和车辆外部信息检测部7420可被设置为独立的传感器或装置，或者可被设置为其中集成有多个传感器或装置的装置。
这里，图14示出了成像单元7410和车辆外部信息检测部7420的安装位置的实例。例如，成像单元7910、7912、7914、7916和7918中的每一个布置在车辆7900的前鼻、后视镜、后保险杠、后门和车辆内部中的挡风玻璃的上部的至少一个位置处。设置在前鼻的成像单元7910和设置在车辆内部的挡风玻璃的上部中的成像单元7918主要获得车辆7900的前方的图像。设置在后视镜上的成像单元7912和7914主要获得车辆7900的侧面图像。设置在后保险杠或后门上的成像单元7916主要获得车辆7900后面的图像。设置在车辆内部的挡风玻璃上部的成像单元7918主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志、车道等。
注意，在图14中，示出了成像单元7910、7912、7914和7916的成像范围的实例。成像范围a表示设置在前鼻上的成像单元7910的成像范围，成像范围b和c表示设置在后视镜上的成像单元7912和7914的成像范围，成像范围d表示设置在后保险杠或后门上的成像单元7916的成像范围。例如，叠加由成像单元7910、7912、7914和7916拍摄的图像数据，并且获得从上方看到的车辆7900的俯视图像。
设置在车辆7900的前面、后面、侧面、拐角和车辆内部的挡风玻璃的上部的车辆外部信息检测部7920、7922、7924、7926、7928和7930可以是例如超声波传感器或雷达装置。设置在车辆7900的前鼻、后保险杠、后门和车辆内部中的挡风玻璃的上部上的车辆外部信息检测部7920、7926和7930可以是例如LIDAR装置。这些车辆外部信息检测部7920至7930主要用于检测前方车辆、行人、障碍物等。
返回图13，继续描述。车辆外部信息检测单元7400允许成像单元7410捕获车辆外部的图像并接收捕获的图像数据。此外，车辆外部信息检测单元7400从与其连接的车辆外部信息检测部7420接收检测信息。在车辆外部信息检测部7420是超声波传感器、雷达装置或LIDAR装置的情况下，车辆外部信息检测单元7400发送超声波、电磁波等，并接收接收到的反射波的信息。车辆外部信息检测单元7400可基于接收到的信息执行路面上的人、车辆、障碍物、标志、字符等的对象检测处理或距离检测处理。车辆外部信息检测单元7400可基于接收到的信息执行用于识别降雨、雾、路面状况等的环境识别处理。车辆外部信息检测单元7400可基于所接收的信息来计算到车辆外部的对象的距离。
此外，车辆外部信息检测单元7400可基于接收到的图像数据执行识别路面上的人、车辆、障碍物、标志、字符等的图像识别处理或距离检测处理。车辆外部信息检测单元7400可对接收到的图像数据执行诸如失真校正或位置对准的处理，并且组合由不同成像单元7410捕获的图像数据以生成俯视图像或全景图像。车辆外部信息检测单元7400可使用由不同成像单元7410捕获的图像数据来执行视点转换处理。
车内信息检测单元7500检测车辆中的信息。车内信息检测单元7500连接至例如检测驾驶员状况的驾驶员状况检测单元7510。驾驶员状况检测单元7510可包括对驾驶员进行成像的相机、检测驾驶员的生物特征信息的生物特征传感器、在车辆内部收集声音的麦克风等。生物特征传感器例如设置在座椅表面、方向盘等上，并检测坐在座位上的乘客或握住方向盘的驾驶员的生物特征信息。车内信息检测单元7500可基于从驾驶员状况检测单元7510输入的检测信息来计算驾驶员的疲劳水平或注意力集中水平，或者可确定驾驶员是否在打瞌睡。车内信息检测单元7500可对所收集的音频信号执行诸如噪声消除处理的处理。
集成控制单元7600根据各种程序来控制车辆控制系统7000中的整体操作。输入单元7800连接至集成控制单元7600。例如，输入单元7800由可由乘客执行的装置输入操作来实现，诸如触摸面板、按钮、麦克风、开关或操纵杆。可将通过麦克风输入的音频的音频识别而获得的数据输入至集成控制单元7600。输入单元7800可以是例如使用红外线或其他无线电波的遥控装置，或者可以是支持车辆控制系统7000的操作的外部连接装置，例如便携式电话或个人数字助理(PDA)。输入单元7800可以是例如相机，并且在这种情况下，乘客可通过手势输入信息。可替代地，可输入通过检测乘客穿戴的可穿戴装置的运动而获得的数据。此外，输入单元7800可包括例如输入控制电路等，其基于乘客等使用上述输入单元7800输入的信息来生成输入信号，并将其输出至集成控制单元7600。乘客等操作输入单元7800以将各种数据输入到车辆控制系统7000或指示处理操作。
存储单元7690可包括存储由微计算机执行的各种程序的只读存储器(ROM)以及存储各种参数、算术结果、传感器值等的随机存取存储器(RAM)。此外，存储单元7690可由诸如硬盘驱动器(HDD)的磁存储装置、半导体存储装置、光学存储装置、磁光存储装置等来实现。
通用通信I/F 7620是调解与外部环境7750中存在的各种装置的通信的通用通信I/F。通用通信I/F 7620可配备有蜂窝通信协议，诸如全球移动通信(GSM)(注册商标)、WiMAX(注册商标)、长期演进(LTE)(注册商标)或LTE-Advanced(LTE-A)或其他无线通信协议，诸如无线LAN(也称为Wi-Fi(注册商标))和蓝牙(注册商标)。通用通信I/F 7620可通过例如基站或接入点连接到存在于外部网络(例如，互联网、云网络或运营商专用网络)上的装置(例如，应用服务器或控制服务器)。此外，通用通信I/F 7620可使用例如对等(P2P)技术来与车辆附近存在的终端(例如，驾驶员、行人或商店的终端)、或机器型通信(MTC)终端通信。
专用通信I/F 7630是支持针对在车辆中使用而制定的通信协议的通信I/F。专用通信I/F 7630可配备标准协议，例如车辆环境中的无线访问(WAVE)，它例如是下层IEEE802.11p和上层IEEE1609、专用短程通信(DSRC)、或蜂窝通信协议的组合。专用通信I/F7630通常执行V2X通信，V2X通信是包括车辆到车辆通信、车辆到基础设施通信、车辆到家庭通信以及车辆到行人通信中的一项或多项的概念。
定位单元7640例如通过从全球导航卫星系统(GNSS)卫星接收GNSS信号(例如，来自全球定位系统(GPS)卫星的GPS信号)来执行定位，并生成包括车辆的纬度、经度和高度的位置信息。注意，定位单元7640可通过与无线接入点交换信号来指定当前位置，或者可从诸如具有定位功能的便携式电话、PHS或智能手机的终端获得位置信息。
例如，信标接收单元7650接收从安装在道路上的无线站等发送的无线电波或电磁波，并获取诸如当前位置、交通拥堵、封闭道路、所需时间等的信息。注意，信标接收单元7650的功能可包括在上述专用通信I/F 7630中。
车内装置I/F 7660是调解微计算机7610与车辆中存在的各种车内装置7760之间的连接的通信接口。车内装置I/F 7660可使用诸如无线LAN、蓝牙(注册商标)、近场通信(NFC)或无线USB(WUSB)的无线通信协议来建立无线连接。此外，车内装置I/F 7660可通过未示出的连接端子(如果必要的话，还有电缆)建立诸如通用串行总线(USB)、高清多媒体接口(HDMI)(注册商标)或移动高清链路(MHL)的有线连接。车内装置7760可包括例如乘客所拥有的移动装置或可穿戴装置、以及携带或附接到车辆中的信息装置中的至少一个。此外，车内装置7760可包括导航装置，该导航装置搜索到任意目的地的路线。车内装置I/F 7660与这些车内装置7760交换控制信号或数据信号。
车载网络I/F 7680是调解微计算机7610与通信网络7010之间的通信的接口。车载网络I/F 7680根据由通信网络7010支持的预定协议来发送和接收信号等。
集成控制单元7600的微计算机7610基于通过通用通信I/F 7620、专用通信I/F7630、定位单元7640、信标接收单元7650、车内装置I/F 7660以及车载网络I/F7680中的至少一个获得的信息，根据各种程序来控制车辆控制系统7000。例如，微计算机7610可基于所获得的车辆内部和外部的信息执行驱动力产生装置、转向机构或制动装置的控制目标值的算术运算，并将控制命令输出至驱动系统控制单元7100。例如，微计算机7610可执行用于实现高级驾驶员辅助系统(ADAS)的功能的协作控制，包括车辆碰撞避开或碰撞衰减，以及基于车辆之间的距离的行驶、车辆速度保持行驶、车辆碰撞警告、车道偏离警告等。此外，微计算机7610可通过基于获得的车辆周围的信息控制驱动力产生装置、转向机构、制动装置等来执行用于实现自动驾驶等的协同控制，以独立于驾驶员的操作来自动驾驶。
微计算机7610可基于通过通用通信I/F 7620、专用通信I/F 7630、定位单元7640、信标接收单元7650、车内装置I/F 7660以及车载网络I/F 7680中的至少一项获得的信息，在车辆与诸如外围结构或人的对象之间产生三维距离信息，并创建包括车辆当前位置的周边信息的局部地图信息。此外，微计算机7610可基于所获取的信息通过预测诸如车辆碰撞、行人等的靠近、进入封闭道路等的危险来生成警告信号。警告信号可以是例如用于产生警告声音或点亮警告灯的信号。
音频图像输出单元7670将音频或图像输出信号中的至少一种发送到能够视觉或听觉地将信息告知车辆的乘客或车辆外部的输出装置。在图13的实例中，作为输出装置，示出了音频扬声器7710、显示单元7720和仪表板7730。显示单元7720可包括例如车载显示器和平视显示器中的至少一个。显示单元7720可具有增强现实(AR)显示功能。除了这些装置之外，输出装置还可以是其他装置，例如耳机、可穿戴装置，例如乘客佩戴的眼镜式显示器、投影仪或灯。在输出装置是显示装置的情况下，显示装置以文本、图像、表格和曲线图等各种格式以视觉方式显示通过微计算机7610执行的各种类型的处理获得的结果或从其他控制单元接收的信息。此外，在输出装置是音频输出装置的情况下，音频输出装置将包括再现的音频数据、声学数据等的音频信号转换为模拟信号，并以听觉方式输出。
注意，在图13所示的实例中，可将通过通信网络7010连接的至少两个控制单元集成为一个控制单元。可替代地，每个控制单元可由多个控制单元构成。此外，车辆控制系统7000可设置有未示出的另一个控制单元。此外，在以上描述中，任何控制单元的一些或全部功能可被提供给其他控制单元。即，只要通过通信网络7010发送和接收信息，就可由控制单元中的任何一个执行预定的算术处理。类似地，连接至任何一个控制单元的传感器或装置可连接至另一控制单元，并且多个控制单元可通过通信网络7010彼此发送/接收检测信息。
在上述的车辆控制系统7000中，根据上述每个实施方式的半导体装置1可应用于图13所示的应用实例的集成控制单元7600。例如，可在通用通信I/F 7620、专用通信I/F7630、信标接收单元7650以及车内装置I/F7660中的至少一项中采用图11和图12所示的半导体装置1的配置。例如，通过采用图11和图12所示的半导体装置1的配置作为通用通信I/F7620、专用通信I/F 7630、信标接收单元7650或车内装置I/F 7660中包括的高频前端模块，可提供高热辐射特性，同时实现低延迟的高速通信功能。
本技术的实施方式不限于上述实施方式，并且可在不脱离本技术的要旨的情况下进行各种修改。
例如，可采用上述多个实施方式的全部或一部分的组合。
注意，在本说明书中描述的效果仅是示例性的，而不是限制性的；也可包括除本说明书中描述的效果以外的效果。
注意，本技术还可具有以下配置。
(1)一种半导体装置，包括：
玻璃衬底，在其前表面上或前表面和后表面上形成有包含一层或多层布线的布线层；
电子组件，布置在形成于玻璃衬底上的开口内；以及
连接玻璃衬底的布线和电子组件的再分布层。
(2)根据上述(1)所述的半导体装置，
其中，布线层未形成区域的开口宽度比在玻璃衬底上形成的开口的宽度宽，布线层未形成区域是在玻璃衬底的前表面或前表面和后表面上未形成布线层的区域。
(3)根据上述(1)或(2)所述的半导体装置，
其中，在玻璃衬底上形成的开口的除电子组件以外的区域至少填充有树脂。
(4)根据上述(1)至(3)中任一项所述的半导体装置，
其中，在电子组件的与形成有连接到再分布层的端子的表面相反的一侧的后表面侧，填充有热辐射传导材料。
(5)根据上述(4)所述的半导体装置，
其中，仅在玻璃衬底的前表面上形成布线层，并且
热辐射传导材料被填充至达到玻璃衬底的后表面的高度。
(6)根据上述(4)所述的半导体装置，
其中，布线层形成在玻璃衬底的前表面和后表面上，并且
热辐射传导材料填充至到达玻璃衬底后表面上的布线层的高度。
(7)根据上述(1)至(6)中任一项所述的半导体装置，还包括：
在玻璃衬底的后表面侧的散热器。
(8)根据上述(7)所述的半导体装置，
其中，散热器通过使用导电材料而形成，并且还用作接地端子。
(9)根据上述(1)至(8)中任一项所述的半导体装置，
其中，在玻璃衬底上形成有多个开口，并且
电子组件布置在多个开口中的每个开口内。
(10)根据上述(1)至(9)中任一项所述的半导体装置，
其中，通过使用布线层的布线来形成天线电路、滤波器电路以及无源元件中的至少一项。
(11)根据上述(1)至(10)中任一项所述的半导体装置，
其中，电子组件是包括天线、滤波器、功率放大器、开关、低噪声放大器、移相器、混频器、锁相环以及无源元件中的至少任何一项的组件。
(12)根据上述(1)至(11)中任一项所述的半导体装置，
其中，布线层仅形成在玻璃衬底的前表面侧，并且
在玻璃衬底的后表面侧还设置有分立组件。
(13)根据上述(1)至(11)中任一项所述的半导体装置，
其中，布线层形成在玻璃衬底的前表面和后表面上，并且
在玻璃衬底的后表面侧的布线层上还设置有半导体元件。
(14)一种制造半导体装置的方法，包括：
在玻璃衬底的前表面上或前表面和后表面上形成包括一层或多层布线的布线层；
在玻璃衬底上形成开口，并将电子组件布置在开口内；以及
形成将玻璃衬底的布线连接到电子组件的再分布层。
(15)根据上述(14)所述的制造半导体装置的方法，还包括：
形成抗蚀剂，其覆盖玻璃衬底的前表面上的或前表面和后表面上的布线层；并且
在未形成抗蚀剂的区域中去除玻璃衬底，以在玻璃衬底上形成开口；
其中，使形成在玻璃衬底上的开口的开口宽度比抗蚀剂的未形成区域的开口宽度宽。
(16)根据上述(15)所述的制造半导体装置的方法，
其中，在从开口的端面到布线层的端面的平面方向上的距离比在从抗蚀剂的端面到布线层的端面的平面方向上的距离短。
(17)根据上述(14)至(16)中任一项所述的制造半导体装置的方法，还包括：
在将电子组件布置在开口内之后，在电子组件的后表面上填充树脂，并且进一步去除一部分树脂以填充热辐射传导材料。
(18)根据上述(14)至(16)中任一项所述的制造半导体装置的方法，还包括：
在将电子组件布置在开口内时，将后表面上粘附有块状热辐射传导材料的电子组件布置在开口内，并且用树脂填充块状热辐射传导材料周围的空间。
参考符号列表
1半导体装置、11玻璃衬底、3像素阵列单元、12布线、13绝缘层、14(14A、14B)布线层、15通孔、16通孔、17空腔、18电子组件、19A通孔、20树脂、21布线层未形成区域、22再分布层、23绝缘层、25端子、26外部端子、31散热器、32玻璃开口、42未形成区域、71热辐射传导材料、82再分布层、101分立组件、102半导体元件。

Claims (18)

1.一种半导体装置，包括：
玻璃衬底，在所述玻璃衬底的前表面上或前表面和后表面上形成有包含一层或多层布线的布线层；
电子组件，布置在形成于所述玻璃衬底上的开口内；以及
连接所述玻璃衬底的所述布线和所述电子组件的再分布层。
2.根据权利要求1所述的半导体装置，
其中，布线层未形成区域的开口宽度比在所述玻璃衬底上形成的开口的宽度宽，所述布线层未形成区域是在所述玻璃衬底的所述前表面上或所述前表面和所述后表面上未形成所述布线层的区域。
3.根据权利要求1所述的半导体装置，
其中，所述玻璃衬底上形成的开口的除电子组件以外的区域至少填充有树脂。
4.根据权利要求1所述的半导体装置，
其中，在所述电子组件的与形成有连接到所述再分布层的端子的表面相反的一侧的后表面侧，填充有热辐射传导材料。
5.根据权利要求4所述的半导体装置，
其中，所述布线层仅形成在所述玻璃衬底的所述前表面上，并且
所述热辐射传导材料被填充至达到所述玻璃衬底的所述后表面的高度。
6.根据权利要求4所述的半导体装置，
其中，所述布线层形成在所述玻璃衬底的所述前表面和所述后表面上，并且
所述热辐射传导材料填充至达到所述玻璃衬底的所述后表面上的布线层的高度。
7.根据权利要求1所述的半导体装置，还包括：
在所述玻璃衬底的后表面侧的散热器。
8.根据权利要求7所述的半导体装置，
其中，所述散热器通过使用导电材料而形成，并且还用作接地端子。
9.根据权利要求1的半导体装置，
其中，在所述玻璃衬底上形成有多个开口，并且
所述电子组件布置在所述多个开口中的每个开口内。
10.根据权利要求1的半导体装置，
其中，通过使用所述布线层的所述布线来形成天线电路、滤波器电路以及无源元件中的至少一项。
11.根据权利要求1的半导体装置，
其中，所述电子组件是包括天线、滤波器、功率放大器、开关、低噪声放大器、移相器、混频器、锁相环以及无源元件中的至少任意一项的组件。
12.根据权利要求1的半导体装置，
其中，所述布线层仅形成在所述玻璃衬底的前表面侧，并且
在所述玻璃衬底的后表面侧还设置有分立组件。
13.根据权利要求1所述的半导体装置，
其中，所述布线层形成在所述玻璃衬底的所述前表面和所述后表面上，并且
在所述玻璃衬底的后表面侧的所述布线层上还设置有半导体元件。
14.一种制造半导体装置的方法，包括：
在玻璃衬底的前表面上或前表面和后表面上形成包括一层或多层布线的布线层；
在所述玻璃衬底上形成开口，并将电子组件布置在所述开口内；以及
形成将所述玻璃衬底的所述布线连接到所述电子组件的再分布层。
15.根据权利要求14所述的制造半导体装置的方法，还包括：
形成覆盖所述玻璃衬底的所述前表面上的或所述前表面和所述后表面上的布线层的抗蚀剂；并且
在未形成所述抗蚀剂的区域中去除所述玻璃衬底，以在所述玻璃衬底上形成所述开口；
其中，形成在所述玻璃衬底上的所述开口的开口宽度比所述抗蚀剂的未形成区域的开口宽度宽。
16.根据权利要求15所述的制造半导体装置的方法，
其中，从所述开口的端面到所述布线层的端面的平面方向上的距离比从所述抗蚀剂的端面到所述布线层的端面的平面方向上的距离短。
17.根据权利要求14所述的制造半导体装置的方法，还包括：
在将所述电子组件布置在所述开口内之后，在所述电子组件的后表面上填充树脂，并且进一步去除一部分树脂以填充热辐射传导材料。
18.根据权利要求14所述的制造半导体装置的方法，还包括：
在将所述电子组件布置在所述开口内时，将后表面上粘附有块状热辐射传导材料的电子组件布置在所述开口内，并且用树脂填充所述块状热辐射传导材料周围的空间。
CN201880063811.2A 2017-10-11 2018-09-27 半导体装置及其制造方法 Pending CN111149199A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017197727 2017-10-11
JP2017-197727 2017-10-11
PCT/JP2018/035840 WO2019073801A1 (ja) 2017-10-11 2018-09-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN111149199A true CN111149199A (zh) 2020-05-12

Family

ID=66100624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880063811.2A Pending CN111149199A (zh) 2017-10-11 2018-09-27 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US11355465B2 (zh)
JP (1) JP7191842B2 (zh)
CN (1) CN111149199A (zh)
DE (1) DE112018004499T5 (zh)
WO (1) WO2019073801A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114495736A (zh) * 2020-11-12 2022-05-13 深圳市奥拓电子股份有限公司 一种微led显示面板、显示模组以及led显示屏

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110720070B (zh) * 2017-06-09 2023-02-03 法国圣-戈班玻璃公司 具有经嵌入的数据应答器的层压玻璃制品
US11886258B2 (en) * 2020-02-06 2024-01-30 Baidu Usa Llc Hybrid heat sink for electronics cooling
EP4131360A4 (en) * 2020-03-31 2023-11-15 Sony Semiconductor Solutions Corporation SEMICONDUCTOR DEVICE
KR20220001311A (ko) * 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US10993014B1 (en) * 2020-12-21 2021-04-27 Airtouch (Shanghai) Intelligent Technology Co.,Ltd Integrated circuit packages in headphones and method for forming and operating the same
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
KR102613002B1 (ko) * 2021-09-30 2023-12-13 한국전자기술연구원 반도체 패키지 및 그 제조방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658387A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置及其制造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US20090244865A1 (en) * 2008-03-27 2009-10-01 Ibiden Co., Ltd Method for manufacturing multilayer printed wiring board
JP2009246144A (ja) * 2008-03-31 2009-10-22 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2010147267A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US20110075376A1 (en) * 2009-09-29 2011-03-31 Oki Electric Industry Co., Ltd. Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
JP2015231009A (ja) * 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP2016076510A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法
JP2016213466A (ja) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法
US20170263522A1 (en) * 2016-03-10 2017-09-14 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US7135357B2 (en) * 2003-10-06 2006-11-14 E. I. Du Pont De Nemours And Company Process for making an organic electronic device having a roughened surface heat sink
JP2011216635A (ja) 2010-03-31 2011-10-27 Murata Mfg Co Ltd 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法
JP5100878B1 (ja) 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
KR101514539B1 (ko) 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
US9984979B2 (en) 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658387A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置及其制造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US20090244865A1 (en) * 2008-03-27 2009-10-01 Ibiden Co., Ltd Method for manufacturing multilayer printed wiring board
JP2009246144A (ja) * 2008-03-31 2009-10-22 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2010147267A (ja) * 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US20110075376A1 (en) * 2009-09-29 2011-03-31 Oki Electric Industry Co., Ltd. Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
JP2015231009A (ja) * 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP2016076510A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法
JP2016213466A (ja) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ及びその製造方法
US20170263522A1 (en) * 2016-03-10 2017-09-14 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114495736A (zh) * 2020-11-12 2022-05-13 深圳市奥拓电子股份有限公司 一种微led显示面板、显示模组以及led显示屏

Also Published As

Publication number Publication date
DE112018004499T5 (de) 2020-06-10
WO2019073801A1 (ja) 2019-04-18
US11355465B2 (en) 2022-06-07
US20200321301A1 (en) 2020-10-08
JPWO2019073801A1 (ja) 2020-10-22
JP7191842B2 (ja) 2022-12-19

Similar Documents

Publication Publication Date Title
US11355465B2 (en) Semiconductor device including glass substrate having improved reliability and method of manufacturing the same
JP7078644B2 (ja) バトラーマトリクス回路、フェーズドアレイアンテナ、フロントエンドモジュール及び無線通信端末
CN114127919A (zh) 半导体封装、电子装置和制造半导体封装的方法
WO2022097390A1 (ja) 半導体レーザ駆動装置、半導体レーザ駆動装置を備えたｌｉｄａｒ及び半導体レーザ駆動装置を備えた車両
US10608681B2 (en) Transmission device and communication system
US20240120356A1 (en) Imaging device and electronic apparatus
US11605662B2 (en) Imaging element, imaging device, electronic device, and method of manufacturing imaging element
JP2019161046A (ja) 半導体装置、撮像装置、および電子機器
US11101309B2 (en) Imaging element, method for manufacturing imaging element, and electronic device
WO2023188831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024024794A1 (ja) 電子デバイス
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法
WO2022176731A1 (ja) 半導体装置
WO2022230243A1 (ja) 半導体装置
US12080636B2 (en) Semiconductor package and manufacturing method of semiconductor package
WO2023248974A1 (ja) 光検出素子および光検出素子の製造方法
WO2022270110A1 (ja) 撮像装置および電子機器
WO2024106011A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの制御方法
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
US20240222320A1 (en) Directly bonded multichip ic device packages
CN118830066A (zh) 半导体装置和半导体装置的制造方法
WO2024100994A1 (ja) ペルチェ素子および半導体パッケージ
WO2024202681A1 (ja) 基板装置、電子装置、電子機器、電子装置の製造方法及び電子機器の製造方法
TW202347527A (zh) 封裝及封裝之製造方法
CN114270624A (zh) 移动体安装的雷达天线、用于移动体安装的雷达天线的模块以及移动体安装的雷达天线系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200512