JPWO2018219484A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2018219484A5
JPWO2018219484A5 JP2019564442A JP2019564442A JPWO2018219484A5 JP WO2018219484 A5 JPWO2018219484 A5 JP WO2018219484A5 JP 2019564442 A JP2019564442 A JP 2019564442A JP 2019564442 A JP2019564442 A JP 2019564442A JP WO2018219484 A5 JPWO2018219484 A5 JP WO2018219484A5
Authority
JP
Japan
Prior art keywords
superconducting metal
substrate
superconducting
silicon
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019564442A
Other languages
English (en)
Other versions
JP2020522128A (ja
JP7182834B2 (ja
Publication date
Priority claimed from US15/609,860 external-priority patent/US10157842B1/en
Application filed filed Critical
Publication of JP2020522128A publication Critical patent/JP2020522128A/ja
Publication of JPWO2018219484A5 publication Critical patent/JPWO2018219484A5/ja
Application granted granted Critical
Publication of JP7182834B2 publication Critical patent/JP7182834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (21)

  1. 半導体デバイスを製造する方法であって、
    第1の超伝導金属の第1のパターンを形成するためにベース基板上で前記第1の超伝導金属の層をパターニングするステップと、
    第2の超伝導金属の第2のパターンを形成するためにキャップ基板上で前記第2の超伝導金属の層をパターニングするステップと、
    ビアを形成するために前記第2の超伝導金属の前記第2のパターンおよび前記キャップ基板をエッチングするステップであって、前記第2の超伝導金属の残りの部分は、前記キャップ基板の上面上で前記ビアの外周の周りに延びる、前記エッチングするステップと、
    前記キャップ基板を反転させて、前記キャップ基板を前記ベース基板に接合するステップと、
    前記ビアを露出させてそれへの開口部を設けるために前記キャップ基板の一部分を除去するステップであって、前記ビアの底部は、第1の超伝導金属の前記第1のパターンを露出させる、前記除去するステップと、
    基板貫通ビアを形成するために前記ビアを第3の超伝導金属で充填するステップと
    を含む、方法。
  2. 前記キャップ基板を前記ベース基板に接合するステップは、前記キャップ基板上の前記第2の超伝導金属の前記部分を前記ベース基板上の前記第1の超伝導金属に位置合わせして、熱圧縮により接触させるステップを含む、請求項1に記載の方法。
  3. 前記ビアを前記第3の超伝導金属で充填するステップは、電気めっきするステップを含む、請求項1または2に記載の方法。
  4. 前記ビアを前記第3の超伝導金属で充填するステップは、その上の酸化物および汚染物質を除去するために前記ビアの前記底部における第1の超伝導金属の前記露出した第1のパターンを清浄化するステップと、その後に続く電気めっきするステップとを含む、請求項1~3のいずれか一項に記載の方法。
  5. 前記ビアを前記第3の超伝導金属で充填するステップは、その上の酸化物および汚染物質を除去するために前記ビアの前記底部における前記第1の超伝導金属の前記露出した第1のパターンを清浄化するステップと、前記ビアの前記底部における前記第1の超伝導金属の前記露出した第1のパターン上へ第4の超伝導金属を無電解的に堆積するステップと、前記ビアを前記底部から上方に充填するために前記第3の超伝導金属をその中に電気めっきするステップとを含む、請求項1または2に記載の方法。
  6. 前記ベース基板および前記キャップ基板は、シリコン・ウェーハを備える、請求項1~5のいずれか一項に記載の方法。
  7. 前記キャップ基板の前記部分を除去するステップは、約10μm~約250μmの深さをもつ前記ビアを提供する、請求項1~6のいずれか一項に記載の方法。
  8. 前記ビアを露出させてそれへの前記開口部を提供するために前記キャップ基板の前記部分を除去するステップは、裏面研削プロセスを含む、請求項1~7のいずれか一項に記載の方法。
  9. 前記第1および第2の超伝導金属は、同じである、請求項1~8のいずれか一項に記載の方法。
  10. 前記第3の超伝導金属は、前記第1および第2の超伝導金属とは異なる、請求項1~9のいずれか一項に記載の方法。
  11. 半導体デバイスを製造する方法であって、
    第1の超伝導金属の第1のパターンを形成するためにベース基板上で前記第1の超伝導金属の層をパターニングするステップと、
    第2の超伝導金属の第2のパターンを形成するためにキャップ基板上で前記第2の超伝導金属の層をパターニングするステップと、
    前記キャップ基板を反転させて、前記第1の超伝導金属を前記第2の超伝導金属に接合するステップと、
    前記キャップ基板を前記接合された第2の超伝導金属までエッチングすることによってビアを形成するステップであって、前記ビアの底部は、前記第2の超伝導金属の表面を露出させる、前記形成するステップと、
    基板貫通ビアを形成するために前記ビアを底部から上方に第3の超伝導金属で充填するステップと
    を含む、方法。
  12. 前記第1の超伝導金属を前記第2の超伝導金属に接合するステップは、前記第1および第2の超伝導金属を熱圧縮により接触させるステップを含む、請求項11に記載の方法。
  13. ビアを形成するために前記キャップ基板をエッチングする前記ステップは、前記ビアを形成するために前記キャップ基板をエッチングする前に、10μm~約250μmの厚さを提供するために前記キャップ基板の一部分を除去するステップを含む、請求項11~112のいずれか一項に記載の方法。
  14. 前記厚さを提供するために前記キャップ基板の前記部分を除去するステップは、裏面研削プロセスを含む、請求項13に記載の方法。
  15. 前記第3の超伝導金属は、前記第1および第2の超伝導金属とは異なる、請求項11~14のいずれか一項に記載の方法。
  16. 第1のシリコン基板と第2のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層であって、前記第2の基板は、前記熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える、前記超伝導金属層と、
    前記シリコン貫通ビアを充填する電気めっきされた超伝導金属と
    を備える、半導体構造。
  17. 前記電気めっきされた超伝導金属は、前記熱圧着された超伝導金属層とは異なる、請求項16に記載の半導体構造。
  18. 第1のシリコン基板と第2のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を備え、前記第2の基板は、前記熱圧着された超伝導金属層への複数のシリコン貫通ビアを備える、
    半導体構造。
  19. 前記第1のシリコン基板と前記第2のシリコン基板との間に挟み込まれた前記熱圧着された超伝導金属層は、第1の超伝導金属層および第2の超伝導金属層を備え、前記第1および第2の超伝導金属は異なる、請求項18に記載の半導体構造。
  20. シリコン貫通ビアを超伝導金属で充填するための方法であって、
    第1のシリコン基板と第2のシリコン基板との間に挟み込まれた熱圧着された超伝導金属層を設けるステップであって、前記第2の基板は、前記熱圧着された超伝導金属層への複数の前記シリコン貫通ビアを備える、前記設けるステップと、
    電気めっきプロセス中に底部電極として前記熱圧着された超伝導金属層を用いて、第2の超伝導金属を前記シリコン貫通ビア中に電気めっきするステップであって、前記充填は、前記底部から上に向かう、前記電気めっきするステップと
    を含む、方法。
  21. 前記熱圧着された超伝導金属層は、アルミニウム、鉛、またはそれらの合金を備え、前記超伝導金属充填物は、インジウム、錫、またはそれらの合金を備える、請求項20に記載の方法。
JP2019564442A 2017-05-31 2017-12-07 超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造 Active JP7182834B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/609,860 US10157842B1 (en) 2017-05-31 2017-05-31 Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same
US15/609,860 2017-05-31
PCT/EP2017/081792 WO2018219484A1 (en) 2017-05-31 2017-12-07 Superconducting metal through-silicon-vias

Publications (3)

Publication Number Publication Date
JP2020522128A JP2020522128A (ja) 2020-07-27
JPWO2018219484A5 true JPWO2018219484A5 (ja) 2022-02-22
JP7182834B2 JP7182834B2 (ja) 2022-12-05

Family

ID=60627639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019564442A Active JP7182834B2 (ja) 2017-05-31 2017-12-07 超伝導金属シリコン貫通ビアを有する半導体デバイスのための製造方法および構造

Country Status (6)

Country Link
US (3) US10157842B1 (ja)
EP (1) EP3639295B1 (ja)
JP (1) JP7182834B2 (ja)
CN (1) CN110622297B (ja)
ES (1) ES2960054T3 (ja)
WO (1) WO2018219484A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10741742B2 (en) * 2018-02-28 2020-08-11 The Regents Of The University Of Colorado, A Body Corporate Enhanced superconducting transition temperature in electroplated rhenium
US11158781B2 (en) 2019-11-27 2021-10-26 International Business Machines Corporation Permanent wafer handlers with through silicon vias for thermalization and qubit modification
US20210280765A1 (en) * 2020-03-06 2021-09-09 The Board Of Trustees Of The University Of Alabama Superconducting carrier and cables for quantum device chips and method of fabrication
CN112420604B (zh) * 2020-11-20 2022-12-06 中国科学院半导体研究所 一种基于热压键合的tsv垂直电学互连器件的制备方法
US12033981B2 (en) 2020-12-16 2024-07-09 International Business Machines Corporation Create a protected layer for interconnects and devices in a packaged quantum structure
AU2022289736A1 (en) 2021-06-11 2024-02-01 Caleb JORDAN System and method of flux bias for superconducting quantum circuits

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
EP0358879A3 (en) * 1988-09-13 1991-02-27 Hewlett-Packard Company Method of making high density interconnects
EP0612114B1 (en) * 1993-02-15 1997-05-14 Sumitomo Electric Industries, Ltd. Method for forming a patterned oxide superconductor thin film
US6100194A (en) 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US8084695B2 (en) 2007-01-10 2011-12-27 Hsu Hsiuan-Ju Via structure for improving signal integrity
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
US7696064B2 (en) * 2007-10-11 2010-04-13 Skyworks Solutions, Inc. Methods for forming a through via
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
CN102334206B (zh) 2009-02-27 2016-06-29 D-波系统公司 用于制造超导集成电路的系统及方法
JP2011026680A (ja) 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置の製造装置
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
JP6326379B2 (ja) * 2012-03-08 2018-05-16 ディー−ウェイブ システムズ,インコーポレイテッド 超伝導集積回路の製作のためのシステムおよび方法
CN102602881B (zh) * 2012-04-01 2014-04-09 杭州士兰集成电路有限公司 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
KR20140081191A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 방열기판 및 그 제조 방법
US9520547B2 (en) * 2013-03-15 2016-12-13 International Business Machines Corporation Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
US9396992B2 (en) * 2014-03-04 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of using a barrier-seed tool for forming fine-pitched metal interconnects
KR20160046169A (ko) * 2014-10-20 2016-04-28 삼성디스플레이 주식회사 광학 마스크
US9761561B2 (en) * 2015-03-18 2017-09-12 Globalfoundries Singapore Pte. Ltd. Edge structure for backgrinding asymmetrical bonded wafer

Similar Documents

Publication Publication Date Title
JP4611943B2 (ja) 半導体装置
TWI607495B (zh) 半導體元件結構及其形成方法
JP5143382B2 (ja) 半導体装置及びその製造方法
JP2008053568A (ja) 半導体装置および半導体装置の製造方法
US20080169559A1 (en) Bump structure with annular support and manufacturing method thereof
JP5842415B2 (ja) 半導体装置及びその製造方法
JP2009124087A (ja) 半導体装置の製造方法
US20210366773A1 (en) Wafer level dicing method and semiconductor device
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
JP2785338B2 (ja) 半導体装置の製造方法
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
JPWO2018219484A5 (ja)
JP2013030537A (ja) 半導体装置の製造方法
TWI254390B (en) Packaging method and structure thereof
JP5893225B2 (ja) 半導体素子およびその製造方法、ならびに半導体装置
JP2019160911A (ja) 半導体装置およびその製造方法
JP4068190B2 (ja) 半導体装置の多層配線形成方法
TWI528578B (zh) 發光二極體製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP6981038B2 (ja) 貫通電極基板及びその製造方法
JP5228094B2 (ja) 半導体装置および半導体装置の製造方法
JP2007165437A (ja) 半導体装置およびその製造方法
JP2012169669A (ja) 半導体装置
TWI744203B (zh) 鍵合兩半導體結構的方法
JPS62172741A (ja) 多層配線の形成方法