JP6981038B2 - 貫通電極基板及びその製造方法 - Google Patents

貫通電極基板及びその製造方法 Download PDF

Info

Publication number
JP6981038B2
JP6981038B2 JP2017093001A JP2017093001A JP6981038B2 JP 6981038 B2 JP6981038 B2 JP 6981038B2 JP 2017093001 A JP2017093001 A JP 2017093001A JP 2017093001 A JP2017093001 A JP 2017093001A JP 6981038 B2 JP6981038 B2 JP 6981038B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
dummy pattern
silicon via
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017093001A
Other languages
English (en)
Other versions
JP2018190853A (ja
Inventor
有加利 伊藤
貴裕 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017093001A priority Critical patent/JP6981038B2/ja
Publication of JP2018190853A publication Critical patent/JP2018190853A/ja
Application granted granted Critical
Publication of JP6981038B2 publication Critical patent/JP6981038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、貫通電極基板及びその製造方法に関する。
近年、電子機器の高密度化、小型化が進み、LSIチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの2次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、LSIチップを3次元に積層することが検討されている。
そこで、上記要求に応えるため、LSIチップ間のインターポーザとして、基板の表面と裏面とを貫通する貫通孔内にダミーパターンを設け、当該基板の表面と裏面とを導通させる貫通電極基板が提案されている。このような貫通電極基板では、貫通孔の内部に電解メッキ等によって導電材(Cu等)を充填する、又はダミーパターンを貫通孔の内壁に形成することによって貫通電極が形成されている。
例えば、特許文献1には、貫通孔の内壁にダミーパターンを形成し、貫通孔が形成された樹脂基板上に、樹脂を塗布することで、貫通孔内に樹脂を充填し、その後、不要な領域に設けられた樹脂を除去するために機械研磨処理を行う貫通電極基板の製造方法について開示されている。
特開2000−77558号公報 特開2005−217231号公報
しかしながら、不要な領域に設けられた樹脂を除去するために、機械研磨処理を行うことによって、樹脂基板が割れてしまうおそれがある。これにより、貫通電極基板の製造における歩留まりが低下するという問題がある。
そこで、本開示は、歩留まりが向上した貫通電極基板の製造方法を提供することを目的の一つとする。
本開示に係る貫通電極基板は、第1面及び第2面を有する基板と、基板を貫通する貫通孔と、貫通孔の内周面に配置された貫通電極と、第1面及び第2面の少なくとも一方に配置され、貫通電極と接続する第1配線と、第1配線が配置された面に、第1配線から隔離して配置されたダミーパターンと、貫通孔に充填された樹脂部材と、を有する、貫通電極基板。
上記構成において、ダミーパターンは、第1配線と同じ材料のダミーパターンである。
上記構成において、ダミーパターンは、第1配線と同じ高さを有する。
上記構成において、ダミーパターンは、第1配線と電気的に絶縁されている。
上記構成において、第1配線と同じ面に、第2配線をさらに含み、第1配線と第2配線との間に複数のダミーパターンを有する。
上記構成において、複数のダミーパターンのうち、隣り合う2つのダミーパターンの間隔は、3μm以上500μm以下である。
上記構成において、隣り合う貫通電極とダミーパターンとの間隔は、3μm以上500μm以下である。
上記構成において、ダミーパターンは、断面視したとき、第1面と接する側の下辺が、第1面の上辺よりも小さい逆テーパー形状を有する。
本開示に係る貫通電極基板の製造方法は、第1面及び第2面を有する基板に、基板を貫通する貫通孔を形成し、貫通孔の内周面に貫通電極を形成し、第1面及び第2面の少なくとも一方に、貫通電極と接続する第1配線を形成し、第1配線が形成された面に、第1配線から隔離した位置にダミーパターンを形成し、第1配線及びダミーパターンが形成された面に、樹脂フィルムを貼付し、加熱処理により、貫通孔に樹脂フィルムの樹脂部材を充填する。
上記方法において、ダミーパターンを、第1配線と同じ材料のダミーパターンで形成する。
上記方法において、ダミーパターンを、第1配線と同じ高さで形成する。
上記方法において、ダミーパターンを、第1配線と電気的に絶縁する。
上記方法において、第1配線と同じ面に、第2配線を形成し、第1配線と第2配線との間に、複数のダミーパターンを形成する。
上記方法において、複数のダミーパターンのうち、隣り合う2つのダミーパターンの間隔は、3μm以上500μm以下である。
上記方法において、隣り合う貫通電極とダミーパターンとの間隔は、3μm以上500μm以下である。
上記方法において、ダミーパターンは、断面視したとき、第1面と接する側の下辺が、第1面の上辺よりも小さい逆テーパー形状を有する。
上記方法において、加熱処理は、減圧雰囲気下にて行う。
本開示によると、歩留まりが向上した貫通電極基板の製造方法を提供することができる。
本開示に係る貫通電極基板の一部を示す平面図である。 図1に示したA1−A2線に沿った断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の製造工程を説明する断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。 本開示に係る貫通電極基板の断面図である。
以下、本開示に係る貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、以下の実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部を図面から省略している場合がある。
<第1の開示>
第1の開示に係る貫通電極基板について、図1A乃至図7を参照して詳細に説明する。
[貫通電極基板の構造]
第1の開示に係る貫通電極基板の構造について、図1A及び図1Bを参照して説明する。図1Aに、第1の開示に係る貫通電極基板110の平面図を示す。また、図1Bに、図1Aに示す第1の開示に係る貫通電極基板110の破線で示したA1−A2線に沿った断面図を示す。
図1A及び図1Bに示すように、第1の開示に係る貫通電極基板110は、第1面101aと、第1面101aとは反対側の第2面101bを有する基板100を含む。基板100には、第1面101aから第2面101bにかけて基板100を貫通する貫通孔102が設けられている。なお、図1A及び図1Bでは、基板100に複数の貫通孔102が設けられた例を示しているが、基板100に設けられる貫通孔102の数は、一つ以上であればよい。
基板100として、例えば、ガラス基板、サファイア基板、樹脂基板、又はシリコン基板などを用いることができる。上述したように、基板100には、貫通孔102が設けられている。貫通孔102は、基板100の第1面101aから第1面101aとは反対側の第2面101bにかけて基板100を貫通している。貫通孔102の開口部の孔径は、5μm以上300μm以下、好ましくは20μm以上100μm以下とする。なお、本明細書中において、孔径とは、貫通孔の直径をいい、貫通孔の断面が円でない場合には、断面の周囲の長さを円周とするような円の直径を貫通孔の幅、すなわち孔径とする。
貫通孔102の内部には、貫通電極103が設けられている。貫通電極103としては、例えば、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金を用いることができる。なお、貫通電極103は、上述した金属層の単層構造であってもよく、また、上述した2種類以上の金属層を組み合わせた多層構造であってもよい。貫通電極103の膜厚は、500nm以上20μm以下、好ましくは1μm以上5μm以下とする。なお、貫通電極103の貫通孔102の開口部の周縁部にも形成されていてもよい。また、貫通電極103は、配線層107と接続されている。配線層107は、貫通電極103と同じ材料で形成されている。配線層107の膜厚は、500nm以上20μm以下、好ましくは1μm以上5μm以下とする。
また、貫通孔102の内部には、樹脂106が埋め込まれている。樹脂106として、ポリイミド樹脂やエポキシ樹脂等を使用することができる。樹脂106は、例えば、基板100の第1面101a上に、樹脂フィルムを貼付して、加熱することにより充填することができる。
図1A及び図1Bに示すように、基板100の配線層107が配置された第1面101a上に、配線層107から隔離して配置されたダミーパターン104が設けられている。ダミーパターン104は、貫通電極103、配線層107、及びその他の貫通電極と電気的に絶縁されている、いわゆるフローティングの状態である。また、ダミーパターン104は、配線層107と同じ材料で形成されている。ダミーパターン104は、配線層107又は貫通電極103と同じ高さを有している。なお、ダミーパターン104の高さが、配線層107又は貫通電極103の高さと比較して、配線厚の±10%程度であれば、同じ高さということができる。ダミーパターン104の膜厚は、配線層107と同様に、500nm以上20μm以下、好ましくは1μm以上5μm以下とする。
複数のダミーパターン104の各々は、第1面101aに、一定の間隔を開けて配置されている。また、複数のダミーパターンのうち、隣り合う2つのダミーパターンの間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下である。なお、隣り合う2つのダミーパターンの間隔とは、一方のダミーパターンの端部から他方のダミーパターンの端部までの距離をいう。例えば、図1Aに示すダミーパターン104aの端部から、ダミーパターン104bの端部までの距離Lである。また、ダミーパターン104と貫通電極103との間隔は、隣り合う2つのダミーパターン104との間隔と同様に、3μm以上500μm以下、好ましくは、10μm以上100μm以下とするとよい。同様に、ダミーパターン104と配線層107との間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下とするとよい。
以上説明した通り、本開示に係る貫通電極基板では、基板101の第1面101a上に、一定の間隔でダミーパターン104が配置されている。これにより、ダミーパターン104上に、積層する絶縁層の平坦性を向上させることができる。
[貫通電極基板の製造方法]
次に、第1の開示に係る貫通電極基板110の製造方法について、図2A乃至図2Dを参照して説明する。
図2A乃至図2Dは、図1のA1−A2線に沿った断面図である。第1の開示では、基板100として、ガラス基板を使用した貫通電極基板110の製造方法について説明する。
図2Aは、基板100に貫通孔102を形成する工程を示す断面図である。図2Aに示すように、まず、基板100に、第1面101aと第2面101bを貫通する貫通孔102を形成する。貫通孔102の形成方法は、まず、基板100の内部にレーザ光を照射することにより、レーザ光が照射された領域を変質させる。その後、変質した領域をエッチングで除去することにより、貫通孔102を形成することができる。第1の開示では、貫通孔102の開口部の孔径は、5μm以上300μm以下、好ましくは20μm以上100μm以下とする。
なお、貫通孔102の形成方法は、上記の方法に限定されない。例えば、高出力のレーザ光を基板100に照射し、基板100を融解することで、貫通孔102を形成してもよい。例えば、ガラス基板を融解できるレーザとしては、CO2レーザなどを使用することができる。
図2Bは、貫通電極103、配線層107、及びダミーパターン104を形成する工程を示す断面図である。図2Bに示すように、まず、基板100に、フォトレジストを塗布した後に、露光及び現像を行うことにより、レジストマスク211を形成する。レジストマスク211は、少なくとも貫通孔102を露出するように形成される。また、基板100の第1面101aの一部を露出するように形成される。その後、無電解めっき法により、貫通孔102の内周面に貫通電極103、及び第1面101a上に、配線層107及び複数のダミーパターン104を形成する。
図2Cは、レジストマスクを除去する工程を示す断面図である。図2Cに示すように、レジストマスク211を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
図2Dは、基板100の第1面101aに、樹脂フィルム116を貼付する工程を示す断面図である。図2Dに示すように、基板100の第1面101aに、支持フィルム117に貼り付けられた樹脂フィルム116を貼付する。貫通孔102内に樹脂106を充填する場合には、樹脂フィルム116の膜厚を、10μm以上40μm以下とするとよい。
図2Eは、基板100の貫通孔102に樹脂フィルム116の樹脂106を充填する工程の断面図である。減圧雰囲気下にて、樹脂フィルム116が添付された基板100に加熱処理を行うことにより、貫通孔102内に樹脂106を充填することができる。その後、減圧雰囲気下にて、加熱処理を行うことにより、樹脂フィルム116を基板100の第1面101aに接着する。これにより、貫通孔102の内部に樹脂部材を充填し、複数のダミーパターン104の隙間に、樹脂フィルム116を埋め込ませることができる。
図2Fに、加熱処理後に、樹脂フィルム116の支持フィルム117を剥離する工程の断面図である。最後に、樹脂フィルム116の不要な領域を、フォトリソグラフィー工程にて除去することにより、図1A及び図1Bに示す貫通孔102に樹脂106が充填された貫通電極基板110を製造することができる。
従来、貫通孔内に樹脂を充填するために、貫通孔が形成された基板上に、樹脂を塗布することで、貫通孔内に樹脂を充填し、その後、不要な領域に設けられた樹脂は、機械研磨処理によって除去されていた。しかしながら、機械研磨処理を行うことによって、基板が割れてしまうおそれがあり、歩留まりが低下するという問題があった。
また、樹脂フィルムを基板に貼付する際に、シワやムラが入りやすいため、樹脂フィルムを基板に貼付する作業においては、細心の注意を払う必要がある。また、一度、シワやムラが入ってしまった樹脂フィルムは、基板から剥がして貼り直すことが困難であるため、貫通電極基板の製造における歩留まりが低下する。さらに、シワやムラが入ってしまった樹脂フィルムにパターンを形成する際に、エッチングレートに差異が生じるため、樹脂フィルムの膜厚にムラができるという問題がある。
本開示では、基板100の第1面101aにおいて、電気的に接続されない複数のダミーパターン104を設けている。また、複数のダミーパターン104のうち、隣り合う2つのダミーパターンの間隔を、3μm以上500μm以下、好ましくは、10μm以上100μm以下としている。隣り合う2つのダミーパターンの間隔を、上記範囲とすることにより、樹脂フィルム116を貼付した際に、樹脂フィルム116にシワやムラが入りにくくなるため好ましい。また、500μmを超えると、樹脂フィルムを貼り合わせる際に、樹脂フィルム116にシワやムラが入る恐れがあり、3μm未満であると、一度、基板100に貼り合わされた樹脂フィルム116を剥離することが困難となる。つまり、一度、樹脂フィルム116にシワやムラが入ってしまった場合、樹脂フィルム116を貼付し直すことが困難となる。
また、ダミーパターン104と貫通電極103との間隔は、隣り合う2つのダミーパターン104との間隔と同様に、3μm以上500μm以下、好ましくは、10μm以上100μm以下とするとよい。同様に、ダミーパターン104と配線層107との間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下とするとよい。ダミーパターン104との間隔を、上記範囲とすることにより、樹脂フィルム116を貼付した際に、樹脂フィルム116にシワやムラが入りにくくなるため好ましい。また、500μmを超えると、樹脂フィルムを貼り合わせる際に、シワやムラが入る恐れがあり、3μm未満であると、一度、基板100に貼り合わされた樹脂フィルム116を剥離することが困難となる。つまり、一度、樹脂フィルム116にシワやムラが入ってしまった場合、樹脂フィルム116を貼付し直すことが困難となる。
ダミーパターン104を平面視したときの面積は、7μm2以上0.25mm2以下、好ましくは100μm2以上0.01mm2以下とする。ダミーパターン104の面積を、上記範囲とすることにより、樹脂フィルム116を貼付した際に、樹脂フィルム116にシワやムラが入りにくくなるため好ましい。また、0.25mm2を超えると、基板100に樹脂フィルム116を貼付すると、樹脂フィルムを再度貼り直すことが困難となる。また、ダミーパターン104を平面視したときの形状は、特に限定されず、円形状、三角形状、又は多角形状であってもよい。
これにより、基板100に樹脂フィルム116を貼り合わせる際に、樹脂フィルム116にシワやムラが入ることを防止することができる。また、基板100に樹脂フィルム116を貼り合わせる際に、シワやムラが入ってしまったとしても、樹脂フィルム116とダミーパターン104との接触面積が小さいため、樹脂フィルム116を剥離することが容易になる。これにより、樹脂フィルム116を剥離して、再度、基板100に貼り直すことができる。また、樹脂フィルム116にシワやムラが入ることを防止できるため、貫通電極基板110の製造工程の歩留まりが向上する。
なお、上記製造方法において、樹脂フィルム116に加熱処理を行うことで、貫通孔102の内部に樹脂106を充填する構成について示したが、本開示はこれに限定されない。例えば、図3に示すように、基板100の第1面101a上に、樹脂フィルム116を貼付することで、当該樹脂フィルム116を絶縁層として機能させることができる。樹脂フィルム116を、真空雰囲気下にて、加熱処理を行うことにより、複数のダミーパターン104の隙間に、樹脂フィルム116を埋め込むことができる。図3に示す貫通電極基板を製造する場合には、貫通孔に樹脂が埋め込まれる場合と比較して、加熱処理の温度を低くすることが好ましい。また、貫通孔に樹脂が埋め込まれる場合と比較して、圧力を低くし、処理時間を短くし、真空度を高くすることが好ましい。
また、第1の開示において、ダミーパターン104を、貫通電極103及び配線層107と同時に形成する方法について説明したが、本開示は、これに限定されない。例えば、貫通電極103及び配線層107を形成した後に、ダミーパターン104を形成してもよい。または、ダミーパターン104を形成した後に、貫通電極103及び配線層107を形成してもよい。このとき、ダミーパターン104の材料は、導電材料に限定されず、例えば、酸化シリコン又は窒化シリコンなどの絶縁材料をすることができる。また、ダミーパターン104は、導電層と絶縁層とを組み合わせて形成してもよい。また、ダミーパターン104と、貫通電極103及び配線層107と、を別工程で形成する場合であっても、ダミーパターン104の高さと、貫通電極103又は配線層107の高さは、同じ高さであることが好ましい。
〈ダミーパターン104の断面形状〉
次に、本開示に係るダミーパターンの断面形状について、図4A乃至図5Cを参照して説明する。
図4A及び図4Bを参照して、基板100にレジストマスク211を形成した後、無電解めっき法を行うことにより、貫通電極103及び複数のダミーパターン104を形成する方法について説明する。
図4Aに、ダミーパターン104が形成される第1面101aを一部拡大した図を示す。図4Aに示すように、レジストマスク211は、断面視において、レジストマスク211の第1面101aと接する側の下辺が、第1面101aの上辺よりも大きい順テーパー形状を有している。このようなレジストマスク211を使用して、無電解めっきを行うことにより、断面視において、第1面101aと接する側の下辺が、第1面101aの上辺よりも小さい逆テーパー形状を有するダミーパターン104を形成することができる。
次に、レジストマスク211を構成するフォトレジストを有機溶媒により除去する。その後、基板100の第1面101aに、樹脂フィルム116を貼付し、減圧雰囲気下にて、加熱処理を行う。これにより、図4Bに示すように、樹脂フィルム116を、複数のダミーパターン104の隙間に埋め込むことができる。また、ダミーパターン104の断面視における形状が逆テーパー形状を有していても、樹脂フィルム116を好適に埋め込むことができる。なお、図4A及び図4Bにおいて図示しないが、貫通電極103の断面視における形状も、逆テーパー形状となる。
また、上記インターポーザの製造方法において、ダミーパターン104を無電解めっき法により形成する方法について説明したが、本開示はこれに限定されない。例えば、基板100に、スパッタリング法などにより、導電膜又は絶縁膜を形成した後、所望のパターンに加工してダミーパターン104を形成してもよい。
図5A乃至図5Cを参照して、導電膜をパターニングすることにより、貫通電極103及び複数のダミーパターン104を形成する方法について説明する。
図5Aに示すように、基板100の第1面101aに、スパッタリング法により、導電膜113を形成する。次に、導電膜113上に、フォトレジストを塗布した後に、露光及び現像を行うことにより、レジストマスク211を形成する。レジストマスク211は、導電膜113の一部を露出するように形成される。また、レジストマスク211は、図示しないが、少なくとも貫通孔102を露出するように形成される。
図5Bに示すように、導電膜113にエッチング処理を行うことにより、複数のダミーパターン104を形成することができる。次に、レジストマスク211を構成するフォトレジストを有機溶媒により除去する。その後、基板100の第1面101aに、樹脂フィルム116を貼付し、減圧雰囲気下にて、加熱処理を行う。これにより、図5Cに示すように、樹脂フィルム116を、複数のダミーパターン104の隙間に埋め込むことができる。また、ダミーパターン104の断面視における形状がテーパー形状を有していても、樹脂フィルム116を好適に埋め込むことができる。なお、図5A及び図5Bにおいて図示しないが、貫通電極103の断面視における形状も、テーパー形状となる。
なお、図5A及び図5Bにおいては、基板100に導電膜113を形成する方法について説明したが、絶縁膜を形成してもよい。
〈変形例〉
本開示に係る貫通電極基板の変形例について、図6乃至図10を参照して説明する。
図6は、基板100の第1面101a上に、樹脂フィルム116が設けられた貫通電極基板120の断面図である。基板100に設けられた貫通孔102の内部にも樹脂フィルム116の樹脂が充填されている。第1面101a上に樹脂フィルム116を設け、貫通孔102内部に樹脂部材を充填するには、基板100に貼付する樹脂フィルム116の膜厚を10μm以上40μm以下とするとよい。当該樹脂フィルム116を減圧雰囲気内で加熱処理を行うことにより、貫通孔102内部にも樹脂部材を充填することができる。また、第1面101a上における樹脂フィルム116は、後の工程において、絶縁層として機能させることができる。
本開示における製造法によれば、樹脂フィルムにシワやムラが入ることが抑制され、膜厚均一性に優れた絶縁層を形成することができる。また、研磨処理を行う必要がないため、貫通電極基板の製造方法の歩留まりを向上させることができる。
図7は、樹脂フィルム116上に、配線層123が設けられた貫通電極基板150の断面図である。図7に示すように、樹脂フィルム116には、開口部122が設けられている。開口部122を介して、貫通電極103と、配線層123とを電気的に接続させることができる。また、樹脂フィルム116上には、さらに、複数のダミーパターン124が設けられている。ダミーパターン124は、貫通電極103やその他の貫通電極と電気的に接続されていない、いわゆるフローティングの状態である。配線層123及びダミーパターン124は、貫通電極103で説明した材料と同様の材料で形成することができる。
複数のダミーパターン124の各々は、一定の間隔を開けて配置されている。また、複数のダミーパターン124のうち、隣り合う2つのダミーパターン105の間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下である。樹脂フィルム116上に、複数のダミーパターン124を設けることにより、樹脂フィルム116上に、さらに樹脂フィルムを貼付することが可能となる。
〈第2の開示〉
第2の開示に係る貫通電極基板について、図8乃至図10を参照して詳細に説明する。なお、第1の開示に係る貫通電極基板と同様の構成や方法については、詳細な説明を省略する。
[貫通電極基板の構造]
第2の開示に係る貫通電極基板の構造について、図8乃至図10を参照して説明する。
図8に、第2の開示に係る貫通電極基板160を示す。図8に示すように、基板100には、第1面101aと第2面101bとを貫通する複数の貫通孔102が設けられている。また、貫通孔102の内周面には貫通電極103が設けられている。
図8に示すように、第1面101aには、配線層107及び複数のダミーパターン104が設けられており、第2面101bには、複数のダミーパターン105が設けられている。複数のダミーパターン105は、配線層107、貫通電極103やその他の貫通電極と電気的に絶縁されている、いわゆるフローティングの状態である。ダミーパターン105は、貫通電極103やダミーパターン104と同じ材料で形成されている。複数のダミーパターン105の各々は、一定の間隔を開けて配置されている。また、複数のダミーパターン105のうち、隣り合う2つのダミーパターン105の間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下である。また、ダミーパターン105と貫通電極103との間隔は、隣り合う2つのダミーパターン104の間隔と同様に、3μm以上500μm以下、好ましくは、10μm以上100μm以下とするとよい。同様に、ダミーパターン104と配線層107との間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下とするとよい。
また、図8に示すように、基板100の第1面101a及び第2面101bには、樹脂フィルム108が設けられており、複数の貫通孔102には、樹脂フィルム108の樹脂106が充填されている。樹脂フィルム108は、ポリイミド樹脂やエポキシ樹脂を使用することができる。
図8に示すように、基板100の第2面101bにも複数のダミーパターン105を設けることにより、樹脂フィルムにシワやムラが入ることなく、樹脂フィルムを貼付することができる。また、第2面101bにおいて、さらに絶縁層を積層する場合に、当該絶縁層の平坦性を向上させることができる。
[貫通電極基板の製造方法]
次に、第2の開示に係る貫通電極基板160の製造方法について、図9A乃至図9Dを参照して説明する。
図9Aに、貫通電極103、配線層107、ダミーパターン104、及びダミーパターン105を形成する工程を示す断面図を示す。まず、基板100に、フォトレジストを塗布した後に、露光及び現像を行うことにより、レジストマスク211を形成する。次に、レジストマスク211は、少なくとも貫通孔102を露出するように形成させる。また、基板100の第1面101aの一部及び第2面101bの一部を露出するように形成される。その後、無電解めっき法により、貫通孔102の内周面に貫通電極103、第1面101a上に、配線層107及び複数のダミーパターン104、並びに第2面101b上に複数のダミーパターン105を形成する。
図9Bは、レジストマスクを除去する工程を示す断面図である。図9Bに示すように、レジストマスク211を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
図9Cは、基板100の第1面101aに樹脂フィルム116を貼付し、第2面101bに樹脂フィルム118を貼付する工程を示す断面図である。図9Cに示すように、基板100の第1面101aに、支持フィルム117に貼り付けられた樹脂フィルム116を貼付する。また、第2面101bに、支持フィルム119に貼り付けられた樹脂フィルム118を貼付する。貫通孔102内に樹脂部材を充填する場合には、樹脂フィルム116の膜厚を、10μm以上40μm以下とするとよい。また、樹脂フィルム118の膜厚を、10μm以上40μm以下とするとよい。また、樹脂フィルム118も、樹脂フィルム116と同様に、エポキシ樹脂、ポリイミド樹脂を使用することができる。
図9Dは、基板100の貫通孔102に樹脂フィルム116及び樹脂フィルム118の樹脂部材を充填する工程の断面図である。減圧雰囲気下にて、樹脂フィルム116及び樹脂フィルム118が添付された基板100に加熱処理を行うことにより、貫通孔102内に樹脂部材を充填することができる。その後、減圧雰囲気下にて、加熱処理を行うことにより、樹脂フィルム116が基板100の第1面101aに接着し、樹脂フィルム118が基板100の第2面101bに接着する。これにより、図8に示すように、貫通孔102の内部に樹脂部材を充填し、複数のダミーパターン104の隙間に樹脂フィルム116を埋め込ませ、さらには複数のダミーパターン105の隙間に樹脂フィルム118を埋め込ませることができる。
基板100の第1面101aだけでなく、第2面101bにも複数のダミーパターン105を設けることにより、基板100の第2面101bにも樹脂フィルム118を貼付することができる。特に、基板100の第1面101a及び第2面101bの両面に、樹脂フィルムを貼付する場合には、下方の面に貼付される樹脂フィルムは、自重によって撓みやすく、樹脂フィルムにシワやムラが入りやすい。図8に示すように、第1面101a及び第2面101bの両面に、ダミーパターンを形成することにより、基板の両面に樹脂フィルムを貼付しても、製造工程において樹脂フィルムが撓むことを抑制できるため、シワやムラが入りにくくすることができる。
また、基板100の両面に樹脂フィルムを貼付した後、減圧雰囲気下で加熱処理を行うことで、一度の工程で、樹脂フィルムを基板100の両面に貼付することができる。これにより、貫通電極基板の製造工程を簡略化することができる。
図10に、図7に示す貫通電極基板140とは一部異なる構成を有する貫通電極基板170を示す。図7に示す貫通電極基板140と異なる点は、基板100の第2面101bにも、樹脂フィルムが設けられている点である。また、第2面101bにおいて、さらに絶縁層を積層する場合に、当該絶縁層の平坦性を向上させることができる。
図10に示すように、樹脂フィルム108の第1面101a側には、開口部122が設けられている。開口部122を介して、配線層107と、配線層123とが電気的に接続されている。また、樹脂フィルム116上には、さらに、複数のダミーパターン124が設けられている。ダミーパターン124は、貫通電極103、配線層107、配線層123や、その他の貫通電極と電気的に接続されていない、いわゆるフローティングの状態である。配線層123及びダミーパターン124は、貫通電極103で説明した材料と同様の材料で形成することができる。複数のダミーパターン124の各々は、一定の間隔を開けて配置されている。また、複数のダミーパターン124のうち、隣り合う2つのダミーパターン105の間隔は、3μm以上500μm以下、好ましくは、10μm以上100μm以下である。樹脂フィルム116上に、複数のダミーパターン124を設けることにより、樹脂フィルム116上に、さらに樹脂フィルムを貼付することが可能となる。
本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。
また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。
100:基板、101a:第1面、101b:第2面、102:貫通孔、103:貫通電極、104:ダミーパターン、104a:ダミーパターン、104b:ダミーパターン、105:ダミーパターン、106:樹脂、107:配線層、108:樹脂フィルム、110:貫通電極基板、113:導電膜、116:樹脂フィルム、117:支持フィルム、118:樹脂フィルム、119:支持フィルム、120:貫通電極基板、122:開口部、123:配線層、124:ダミーパターン、140:貫通電極基板、150:貫通電極基板、160:貫通電極基板、170:貫通電極基板、211:レジストマスク

Claims (15)

  1. 第1面及び第2面を有する基板と、
    前記基板を貫通する貫通孔と、
    前記貫通孔の内周面に配置された貫通電極と、
    前記第1面及び前記第2面の少なくとも一方に配置され、前記貫通電極と接続する第1配線と、
    前記第1配線が配置された面に、前記第1配線と離間して設けられた第2配線と、
    前記第1配線が配置された面に、前記第1配線と前記第2配線との間に配置された複数のダミーパターンと、
    前記貫通孔に充填された樹脂部材と、を有し、
    平面視において、前記複数のダミーパターンのうち少なくとも一つは、前記第1配線に隣接する部分と、前記第1配線の延長上に設けられる部分と、を有する、貫通電極基板。
  2. 前記ダミーパターンは、前記第1配線と同じ材料のダミーパターンである、請求項1に記載の貫通電極基板。
  3. 前記ダミーパターンは、前記第1配線と同じ高さを有する、請求項1又は2に記載の貫通電極基板。
  4. 前記ダミーパターンは、前記第1配線と電気的に絶縁されている、請求項1乃至3のいずれか一項に記載の貫通電極基板。
  5. 前記複数のダミーパターンのうち、隣り合う2つのダミーパターンの間隔は、3μm以上500μm以下である、請求項に記載の貫通電極基板。
  6. 隣り合う前記貫通電極と前記ダミーパターンとの間隔は、3μm以上500μm以下である、請求項1乃至のいずれか一項に記載の貫通電極基板。
  7. 前記ダミーパターンは、断面視したとき、前記第1面と接する側の下辺が、前記第1面の上辺よりも小さい逆テーパー形状を有する、請求項1乃至のいずれか一項に記載の貫通電極基板。
  8. 第1面及び第2面を有する基板に、前記基板を貫通する貫通孔を形成し、
    前記貫通孔の内周面に貫通電極を形成し、
    前記第1面及び前記第2面の少なくとも一方に、前記貫通電極と接続する第1配線、前記第1配線と離間した位置に第2配線、及び前記第1配線と前記第2配線との間に複数のダミーパターンを形成し、
    前記第1配線、前記第2配線、及び前記複数のダミーパターンが形成された面に、樹脂フィルムを貼付し、
    加熱処理により、前記貫通孔に前記樹脂フィルムの樹脂部材を充填することを含み
    平面視において、前記複数のダミーパターンのうち少なくとも一つは、前記第1配線に隣接する部分と、前記第1配線の延長上に設けられる部分と、を有する、貫通電極基板の製造方法。
  9. 前記ダミーパターンを、前記第1配線と同じ材料のダミーパターンで形成する、請求項に記載の貫通電極基板の製造方法。
  10. 前記ダミーパターンを、前記第1配線と同じ高さで形成する、請求項8又は9に記載の貫通電極基板の製造方法。
  11. 前記ダミーパターンを、前記第1配線と電気的に絶縁する、請求項8乃至10のいずれか一項に記載の貫通電極基板の製造方法。
  12. 前記複数のダミーパターンのうち、隣り合う2つのダミーパターンの間隔は、3μm以上500μm以下である、請求項8乃至11のいずれか一項に記載の貫通電極基板の製造方法。
  13. 隣り合う前記貫通電極と前記ダミーパターンとの間隔は、3μm以上500μm以下である、請求項8乃至12のいずれか一項に記載の貫通電極基板の製造方法。
  14. 前記ダミーパターンは、断面視したとき、前記第1面と接する側の下辺が、前記第1面の上辺よりも小さい逆テーパー形状を有する、請求項8乃至13のいずれか一項に記載の貫通電極基板の製造方法。
  15. 前記加熱処理は、減圧雰囲気下にて行う、請求項8乃至14のいずれか一項に記載の貫通電極基板の製造方法。
JP2017093001A 2017-05-09 2017-05-09 貫通電極基板及びその製造方法 Active JP6981038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017093001A JP6981038B2 (ja) 2017-05-09 2017-05-09 貫通電極基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017093001A JP6981038B2 (ja) 2017-05-09 2017-05-09 貫通電極基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018190853A JP2018190853A (ja) 2018-11-29
JP6981038B2 true JP6981038B2 (ja) 2021-12-15

Family

ID=64480452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017093001A Active JP6981038B2 (ja) 2017-05-09 2017-05-09 貫通電極基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP6981038B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
JP2006202819A (ja) * 2005-01-18 2006-08-03 Shinko Electric Ind Co Ltd 多層配線板の製造方法
JP2012168210A (ja) * 2011-02-09 2012-09-06 Asahi Kasei E-Materials Corp 積層体の製造方法

Also Published As

Publication number Publication date
JP2018190853A (ja) 2018-11-29

Similar Documents

Publication Publication Date Title
JP4803844B2 (ja) 半導体パッケージ
JP7298603B2 (ja) ガラスデバイスの製造方法
TWI578416B (zh) 封裝載板及其製作方法
JP2010171377A (ja) 貫通電極基板及びその製造方法
JP2010258109A (ja) 半導体装置の製造方法
JP2001077543A (ja) 多層配線基板
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
CN106664795B (zh) 结构体及其制造方法
TWI692839B (zh) 半導體裝置及其製造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
JP6981038B2 (ja) 貫通電極基板及びその製造方法
JP2011082531A (ja) 貫通電極基板及びその製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP2005109171A (ja) 半導体装置およびその製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP7456097B2 (ja) 配線基板及び配線基板の製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
JP6455022B2 (ja) プローブカード及びそれを用いた半導体装置の製造方法
TWI608775B (zh) 焊墊及焊墊製作方法
TW201611695A (zh) 無核心層封裝基板與其製造方法
JP2015207710A (ja) 配線基板
JP2014107308A (ja) 半導体装置及びその製造方法
JP2018207104A (ja) 貫通電極基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R150 Certificate of patent or registration of utility model

Ref document number: 6981038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150