JPWO2018079296A1 - 撮像素子及び電子機器 - Google Patents

撮像素子及び電子機器 Download PDF

Info

Publication number
JPWO2018079296A1
JPWO2018079296A1 JP2018547555A JP2018547555A JPWO2018079296A1 JP WO2018079296 A1 JPWO2018079296 A1 JP WO2018079296A1 JP 2018547555 A JP2018547555 A JP 2018547555A JP 2018547555 A JP2018547555 A JP 2018547555A JP WO2018079296 A1 JPWO2018079296 A1 JP WO2018079296A1
Authority
JP
Japan
Prior art keywords
film
reflective film
image sensor
light
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018547555A
Other languages
English (en)
Inventor
創造 横川
創造 横川
幹記 伊藤
幹記 伊藤
到 押山
到 押山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018079296A1 publication Critical patent/JPWO2018079296A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

本技術は、裏面照射型の撮像素子において、赤外光に対する感度を向上させることができるようにする撮像素子及び電子機器に関する。撮像素子は、光電変換部が形成されている半導体基板と、前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、前記半導体基板と前記配線層との間に積層されている絶縁膜とを備え、前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い。本技術は、例えば、裏面照射型のＣＭＯＳイメージセンサに適用できる。

Description

本技術は、撮像素子及び電子機器に関し、特に、裏面照射型の撮像素子、及び、裏面照射型の撮像素子を用いた電子機器に関する。
近年、裏面照射型のＣＭＯＳイメージセンサの開発が盛んである（例えば、特許文献１参照）。
特開２０１３−６２７８９号公報
しかしながら、裏面照射型のＣＭＯＳイメージセンサでは、表面照射型のＣＭＯＳイメージセンサと比較して、フォトダイオード等が形成される半導体基板が薄くなる。そのため、裏面照射型のＣＭＯＳイメージセンサは、可視光に対して十分な感度を有する一方で、可視光より波長が長い赤外光に対する感度が低下する場合がある。
本技術は、このような状況に鑑みてなされたものであり、裏面照射型の撮像素子において、赤外光に対する感度を向上させるようにするものである。
本技術の第１の側面の撮像素子は、光電変換部が形成されている半導体基板と、前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、前記半導体基板と前記配線層との間に積層されている絶縁膜とを備え、前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い。
前記第１の層間膜の厚みを、８０ｎｍから２００ｎｍの範囲内とし、前記反射膜の厚みを、４０ｎｍから８０ｎｍの範囲内とすることができる。
前記反射膜により反射される光の中心波長をλ、前記第１の層間膜の屈折率をｎA、前記反射膜の屈折率をｎBとし、ｉ，ｊを０以上の整数とすると、前記第１の層間膜の厚みを、（２ｉ＋１）λ／４ｎA近傍に設定され、前記反射膜の厚みは、（２ｊ＋１）λ／４ｎB近傍に設定することができる。
前記第１の層間膜を、シリコン酸化膜又はシリコン窒化膜を主成分とし、前記反射膜を、ポリシリコン、アモルファスシリコン、又は、単結晶シリコンを主成分とすることができる。
前記反射膜を、第２の層間膜を介して２層以上積層することができる。
前記第１の層間膜及び前記第２の層間膜の厚みを、１００ｎｍから２００ｎｍの範囲内とし、前記反射膜の厚みを、８０ｎｍから１００ｎｍの範囲内とすることができる。
前記反射膜により反射される光の中心波長をλ、前記第１の層間膜及び前記第２の層間膜の屈折率をｎA、前記反射膜の屈折率をｎBとし、ｉ，ｊを１以上の整数とすると、前記第１の層間膜及び前記第２の層間膜の厚みを、（λ×ｉ）／４ｎA近傍に設定され、前記反射膜の厚みは、（λ×ｊ）／４ｎB近傍に設定することができる。
前記第１の層間膜及び前記第２の層間膜を、シリコン酸化物、シリコン窒化物、ＴｉＯ２、又は、ＨｆＯ２を主成分とし、前記反射膜の、ポリシリコン、アモルファスシリコン、単結晶シリコン、ＴａＯ、ＴｆＯ、シリコン窒化物、Ｇｅ、ＳｉＣ、ＴｉＮ、Ｔｉ、ＴｉＯ２、又は、ＮｇＦ２を主成分とすることができる。
前記反射膜を、前記半導体基板の前記受光面と反対側の面に形成されているトランジスタのゲート電極と前記第１の方向において重ならない位置に配置することができる。
前記反射膜の形状、大きさ、及び、位置のうち少なくとも１つを画素毎に異ならせることができる。
瞳補正に対応して、前記反射膜の形状、大きさ、及び、位置のうち少なくとも１つを調整することができる。
前記反射膜を、複数の画素で共有することができる。
前記反射膜の表面に凹凸を形成することができる。
前記半導体基板において、画素間にトレンチ状の画素分離部を形成し、前記画素分離部の中心部に、コアを形成することができる。
前記コアを、ポリシリコン、アモルファスシリコン、又は、単結晶シリコンを主成分とし、前記コアの周囲を、シリコン酸化物又はシリコン窒化物を主成分とする誘電体により覆うことができる。
前記画素が隣接する方向である第２の方向における前記コアの厚みを、５０ｎｍから２００ｎｍの範囲内とし、前記第２の方向における前記コアの周囲の誘電体の厚みを、５０ｎｍから２００ｎｍの範囲内とすることができる。
前記半導体基板の受光面に反射防止膜が積層され、前記反射防止膜の反射率を低くする光の中心波長をλ、前記反射防止膜の屈折率をｎとすると、前記反射防止膜の厚みを、λ／４ｎ近傍に設定することができる。
前記半導体基板の受光面に、回折構造を形成することができる。
前記反射膜により反射される光の中心波長を、７００ｎｍ以上にすることができる。
本技術の第２の側面の電子機器は、撮像素子と、前記撮像素子から出力される信号を処理する信号処理部とを備え、前記撮像素子は、光電変換部が形成されている半導体基板と、前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、前記半導体基板と前記配線層との間に積層されている絶縁膜とを備え、前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い。
本技術の第１の側面又は第２の側面においては、半導体基板を透過した光が、反射膜により反射される。
本技術の第１の側面又は第２の側面によれば、赤外光に対する感度が向上する。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用したＣＭＯＳイメージセンサの構成例を示す図である。 図１のＣＭＯＳイメージセンサを搭載するチップの構成例を示す図である。 図１のＣＭＯＳイメージセンサの単位画素の構成例を示す回路図である。 図１のＣＭＯＳイメージセンサの第１の実施の形態の画素の配置例を模式的に示す平面図である。 図１のＣＭＯＳイメージセンサの第１の実施の形態の構成例を模式的に示す断面図である。 素子分離部の第１の配置例を示す図である。 素子分離部の第２の配置例を示す図である。 図５のＣＭＯＳイメージセンサの画素間の感度のバラツキの例を示す模式図である。 図１のＣＭＯＳイメージセンサの第２の実施の形態の画素の配置例を模式的に示す平面図である。 図１のＣＭＯＳイメージセンサの第２の実施の形態の構成例を模式的に示す断面図である。 図１０のＣＭＯＳイメージセンサの画素間の感度のバラツキの例を示す模式図である。 反射膜の反射特性の例を示すグラフである。 反射膜の反射特性の例を示すグラフである。 反射膜の反射特性の例を示すグラフである。 反射膜の反射特性の例を示すグラフである。 反射防止膜の反射特性の例を示すグラフである。 光吸収層の光吸収特性の例を示すグラフである。 図１７の光吸収特性のグラフの条件を示す図である。 反射膜の第１の変形例を模式的に示す平面図である。 反射膜の第２の変形例を模式的に示す平面図である。 瞳補正の例を模式的に示す図である。 反射膜の第３の変形例を模式的に示す平面図である。 反射膜の第４の変形例を模式的に示す平面図である。 反射膜の第５の変形例を模式的に示す平面図である。 図１のＣＭＯＳイメージセンサの第３の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第４の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第５の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第６の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第７の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第８の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第９の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１０の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１１の実施の形態の構成例を模式的に示す断面図である。 多層構造の反射膜のレイヤ数と反射率との関係を示すグラフである。 図１のＣＭＯＳイメージセンサの第１２の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１３の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１４の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１５の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１６の実施の形態の構成例を模式的に示す断面図である。 図１のＣＭＯＳイメージセンサの第１７の実施の形態の構成例を模式的に示す断面図である。 素子分離部の具体的な構成例を模式的に示す図である。 コアを設けない場合の素子分離部の側面への入射光の光路を模式的に示す図である。 コアを設けた場合の素子分離部の側面への入射光の光路を模式的に示す図である。 コアを設けない場合の素子分離部の反射特性の例を示すグラフである。 コアを設けた場合の素子分離部の反射特性の例を示すグラフである。 コアを設けた場合とコアを設けない場合の反射特性を比較するグラフである。 コアを設けた場合とコアを設けない場合の反射特性を比較するグラフである。 コアを設けた場合とコアを設けない場合の反射特性を比較するグラフである。 コアの厚さに対する素子分離部の反射特性の例を示すグラフである。 コアの厚さに対する素子分離部の反射特性の例を示すグラフである。 図１のＣＭＯＳイメージセンサの第１８の実施の形態の構成例を模式的に示す断面図である。 撮像素子の応用例を示す図である。 電子機器の構成例を示すブロック図である。 携帯情報端末の構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出ユニット及び撮像部の設置位置の一例を示す説明図である。
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．撮像素子の構成例
２．第１の実施の形態
３．第２の実施の形態（反射膜を設けた例）
４．第３の実施の形態（受光面に回折構造を設けた例）
５．第４の実施の形態（受光面に回折構造を設けた例）
６．第５の実施の形態（素子分離部を貫通させた例）
７．第６の実施の形態（受光面に回折構造を設け、素子分離部を貫通させた例）
８．第７の実施の形態（受光面に回折構造を設け、素子分離部を貫通させた例）
９．第８の実施の形態（反射膜に凹凸を形成した例）
１０．第９の実施の形態（反射膜に凹凸を形成し、受光面に回折構造を設けた例）
１１．第１０の実施の形態（反射膜に凹凸を形成し、受光面に回折構造を設けた例）
１２．第１１の実施の形態（反射膜を多層構造にした例）
１３．第１２の実施の形態（反射膜を多層構造にし、受光面に回折構造を設けた例）
１４．第１３の実施の形態（反射膜を多層構造にし、受光面に回折構造を設けた例）
１５．第１４の実施の形態（反射膜を多層構造にし、素子分離部を貫通させた例）
１６．第１５の実施の形態（反射膜を多層構造にし、素子分離部を貫通させ、受光面に回折構造を設けた例）
１７．第１６の実施の形態（反射膜を多層構造にし、素子分離部を貫通させ、受光面に回折構造を設けた例）
１８．第１７の実施の形態（素子分離部にコアを設けた例）
１９．第１８の実施の形態（素子分離部及びコアを貫通させた例）
２０．変形例
２１．固体撮像素子の使用例
＜＜１．撮像素子の構成例＞＞
まず、図１乃至図３を参照して、本技術が適用される撮像素子の構成例について説明する。
＜システム構成＞
図１は、本技術が適用される撮像素子、例えば、Ｘ−Ｙアドレス型固体撮像素子の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
ＣＭＯＳイメージセンサ１０は、半導体基板１１に形成された画素アレイ部１２と、周辺回路部とを有する。
周辺回路部は、例えば、垂直駆動部１３、カラム処理部１４、水平駆動部１５、及び、システム制御部１６を備える。また、周辺回路部は、信号処理系を構成するＤＳＰ（Digital Signal Processor）回路１９、及び、画像メモリ２０を備える。なお、図２を参照して後述するように、周辺回路部の全部又は一部は、画素アレイ部１２と同じ半導体基板１１に配置されてもよいし、画素アレイ部１２と異なる半導体基板に配置されてもよい。
画素アレイ部１２には、入射光をその光量に応じた電荷量に光電変換する光電変換素子を含む図示しない単位画素（以下、単に画素とも称する）がアレイ状に配置されている。なお、単位画素の具体的な回路構成については、図３を参照して後述する。画素アレイ部１２の受光面（光入射面）側には、色フィルタアレイ２１が形成され、色フィルタアレイ２１上にはオンチップレンズアレイ２２が配置されている。画素アレイ部１２にはさらに、行列状の画素配列に対して行ごとに画素駆動線１８が図の左右方向（画素行の画素配列方向／水平方向）に沿って配線され、列ごとに垂直信号線１７が図の上下方向（画素列の画素配列方向／垂直方向）に沿って形成されている。
画素駆動線１８の一端は、垂直駆動部１３の各行に対応した出力端に接続されている。図１では、画素駆動線１８を画素行毎に１本ずつ示しているが、各画素行に画素駆動線１８を２本以上設けてもよい。
垂直駆動部１３は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直駆動部１３は、読出し走査系と掃出し走査系とを含んでいる。
読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行してその読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に入射した光量に対応する。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
垂直駆動部１３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１７の各々を通してカラム処理部１４に供給される。
カラム処理部１４は、画素アレイ部１２の画素列ごとに、選択行の各画素から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。カラム処理部１４での信号処理としては、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理が挙げられる。ＣＤＳ処理は、選択行の各画素から出力されるリセットレベルと信号レベルとを取り込み、これらのレベル差を取ることによって１行分の画素の信号を得るとともに、画素の固定パターンノイズを除去する処理である。カラム処理部１４に、アナログの画素信号をデジタル化するＡ／Ｄ変換機能を持たせることも可能である。
水平駆動部１５は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１４の画素列に対応した回路部分を順番に選択走査する。この水平駆動部１５による選択走査により、カラム処理部１４で画素列ごとに信号処理された画素信号が順番に外部へ出力される。すなわち、色フィルタアレイ２１のカラーコーディング（色配列）に対応した画素信号がそのままＲＡＷデータ（生データ）として出力される。
システム制御部１６は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１６は、各種のタイミング信号を生成するタイミングジェネレータを有し、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１３、カラム処理部１４、水平駆動部１５などの駆動制御を行う。
ＤＳＰ回路１９は、カラム処理部１４から出力される、例えば１フレーム分の画像データを画像メモリ２０に一時的に蓄え、画像メモリ２０に蓄えられた画素情報を基にデモザイク処理等を実行する。デモザイク処理とは、単色の色情報しか持たない各画素の信号に対して、その周辺画素の信号から足りない色情報を集め与えることで色情報を補完してフルカラー画像を作り出す処理である。
＜チップの構成例＞
次に、図２を参照して、ＣＭＯＳイメージセンサ１０を搭載するチップの構成例について説明する。なお、図２の画素領域５１は、例えば、図１の画素アレイ部１２を含む。制御領域５２は、例えば、図１の垂直駆動部１３、カラム処理部１４、水平駆動部１５、及び、システム制御部１６を含む。ロジック回路５３は、例えば、図１のＤＳＰ回路１９及び画像メモリ２０を含む。
例えば、図２のＡに示されるように、ＣＭＯＳイメージセンサ１０を１つの半導体基板１１からなる半導体チップに搭載するようにしてもよい。
或いは、例えば、図２のＢ及び図２のＣに示されるように、ＣＭＯＳイメージセンサ１０を、電気的に接続されている２つの半導体基板１１ａ及び半導体基板１１ｂを積層した半導体チップに搭載するようにしてもよい。図２のＢの例では、画素領域５１と制御領域５２が半導体基板１１ａに設けられ、ロジック回路５３が半導体基板１１ｂに設けられている。図２のＣの例では、画素領域５１が半導体基板１１ａに設けられ、制御回路５２及びロジック回路５３が半導体基板１１ｂに設けられている。
＜単位画素の回路構成＞
図３は、画素アレイ部１２に配置される単位画素７０の回路構成の一例を示す回路図である。単位画素７０は、例えば、光電変換素子としてのフォトダイオード７１と、転送トランジスタ７２、リセットトランジスタ７３、増幅トランジスタ７４、及び、選択トランジスタ７５の４つのトランジスタとを有する構成となっている。
ここでは、転送トランジスタ７２、リセットトランジスタ７３、増幅トランジスタ７４、及び、選択トランジスタ７５として、ＮチャネルのＭＯＳトランジスタ用いた例が示されている。ただし、ここで例示した各トランジスタの導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
この単位画素７０に対して、画素駆動線１８として、例えば、転送線７７、リセット線７８、及び、選択線７９の３本の駆動配線が同一画素行の各画素について共通に設けられている。転送線７７、リセット線７８、及び、選択線７９の各一端は、垂直駆動部１３の各画素行に対応した出力端に、画素行単位で接続されている。
フォトダイオード７１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード７１のカソード電極は、転送トランジスタ７２を介して増幅トランジスタ７４のゲート電極と電気的に接続されている。増幅トランジスタ７４のゲート電極と電気的に繋がったノード７６をＦＤ（フローティングディフュージョン）部と呼ぶ。
転送トランジスタ７２は、フォトダイオード７１のカソード電極とＦＤ部７６との間に接続されている。転送トランジスタ７２のゲート電極には、高レベル（例えば、Ｖｄｄレベル）がアクティブ（以下、Ｈｉｇｈアクティブと記述する）の転送パルスφＴＲＦが転送線７７を介して与えられる。転送パルスφＴＲＦが与えられることで、転送トランジスタ７２はオン状態となってフォトダイオード７１で光電変換された光電荷をＦＤ部７６に転送する。
リセットトランジスタ７３は、ドレイン電極が画素電源Ｖｄｄに、ソース電極がＦＤ部７６にそれぞれ接続されている。リセットトランジスタ７３のゲート電極には、フォトダイオード７１からＦＤ部７６への信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線７８を介して与えられる。リセットパルスφＲＳＴが与えられることで、リセットトランジスタ７３はオン状態となり、ＦＤ部７６の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部７６をリセットする。
増幅トランジスタ７４は、ゲート電極がＦＤ部７６に、ドレイン電極が画素電源Ｖｄｄにそれぞれ接続されている。そして、増幅トランジスタ７４は、リセットトランジスタ７３によってリセットした後のＦＤ部７６の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタ７４はさらに、転送トランジスタ７２によって信号電荷を転送した後のＦＤ部７６の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。
選択トランジスタ７５は、例えば、ドレイン電極が増幅トランジスタ７４のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されている。選択トランジスタ７５のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線７９を介して与えられる。選択パルスφＳＥＬが与えられることで、選択トランジスタ７５はオン状態となって単位画素７０を選択状態とし、増幅トランジスタ７４から出力される信号を垂直信号線１７に中継する。
なお、選択トランジスタ７５については、画素電源Ｖｄｄと増幅トランジスタ７４のドレインとの間に接続した回路構成を採ることも可能である。
また、単位画素７０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ７４と選択トランジスタ７５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。
＜＜２．第１の実施の形態＞＞
次に、図４乃至図８を参照して、ＣＭＯＳイメージセンサ１０の第１の実施の形態であるＣＭＯＳイメージセンサ１０ａの構成について説明する。
図４は、ＣＭＯＳイメージセンサ１０ａの画素アレイ部１２における画素７０の配置例を示す平面図である。この例では、２×４の画素７０が１つのユニット（以下、２×４画素ユニットと称する）を構成している。そして、２×４画素ユニットが、画素アレイ部１２に２次元に配置される。
具体的には、２行×２列に並べられたフォトダイオードＰＤ１乃至フォトダイオードＰＤ４の中央に、それぞれ対応する転送トランジスタＴＧ１乃至転送トランジスタＴＧ４が配置されている。また、転送トランジスタＴＧ１乃至転送トランジスタＴＧ４の中央に、ＦＤ部ＦＤ１が配置されている。そして、４つのフォトダイオードＰＤ１乃至フォトダイオードＰＤ４が、１つのＦＤ部ＦＤ１を共有している。
同様に、２行×２列に並べられたフォトダイオードＰＤ５乃至フォトダイオードＰＤ８の中央に、それぞれ対応する転送トランジスタＴＧ５乃至転送トランジスタＴＧ８が配置されている。また、転送トランジスタＴＧ５乃至転送トランジスタＴＧ８の中央に、ＦＤ部ＦＤ２が配置されている。そして、４つのフォトダイオードＰＤ５乃至フォトダイオードＰＤ８が、１つのＦＤ部ＦＤ２を共有している。
なお、フォトダイオードＰＤ１乃至フォトダイオードＰＤ８は、図３のフォトダイオード７１に対応する。転送トランジスタＴＧ１乃至転送トランジスタＴＧ８は、図３の転送トランジスタ７２に対応する。ＦＤ部ＦＤ１及びＦＤ部ＦＤ２は、図３のＦＤ部７６に対応する。
また、フォトダイオードＰＤ１とフォトダイオードＰＤ７の間に、画素トランジスタＴＲ１が配置されている。フォトダイオードＰＤ２とフォトダイオードＰＤ８の間に、画素トランジスタＴＲ２が配置されている。フォトダイオードＰＤ５と、図示せぬ縦方向に隣接する２×４画素ユニットのフォトダイオードとの間に、画素トランジスタＴＲ３が配置されている。フォトダイオードＰＤ５と、図示せぬ縦方向に隣接する２×４画素ユニットのフォトダイオードとの間に、画素トランジスタＴＲ４が配置されている。
例えば、画素トランジスタＴＲ１は、図３の増幅トランジスタ７４に対応し、画素トランジスタＴＲ２は、図３の選択トランジスタ７５に対応する。また、例えば、画素トランジスタＴＲ３又は画素トランジスタＴＲ４のうち一方は、図３のリセットトランジスタ７３に対応し、他方は、図示せぬ縦方向に隣接する２×４画素ユニットのリセットトランジスタ７３に対応する。
なお、以下、フォトダイオードＰＤ１乃至フォトダイオードＰＤ８を個々に区別する必要がない場合、単にフォトダイオードＰＤと称する。以下、転送トランジスタＴＧ１乃至転送トランジスタＴＧ８を個々に区別する必要がない場合、単に転送トランジスタＴＧと称する。画素トランジスタＴＲ１乃至画素トランジスタＴＲ４を個々に区別する必要がない場合、単に画素トランジスタＴＲと称する。
図５は、図４の点線Ａ−Ａ’におけるＣＭＯＳイメージセンサ１０ａの断面の模式図（Ａ−Ａ’断面図）である。なお、図５の点線の四角で囲まれる部分が、１つの単位画素７０に対応し、図５には、隣接する２つの単位画素７０の構成が示されている。
ＣＭＯＳイメージセンサ１０ａにおいては、配線層１０１、ゲート絶縁膜１０２、光吸収層１０３、反射防止膜１０４、層間絶縁膜１０５、色フィルタアレイ２１、及び、オンチップレンズアレイ２２が、図内の下から順に積層されている。ＣＭＯＳイメージセンサ１０ａは、光吸収層１０３の光が入射する受光面と反対側の面（以下、底面と称する）に配線層１０１が積層されている裏面照射型の構成を有している。
配線層１０１の層間膜内には、１層以上の金属配線１０６が設けられている。層間膜は、例えば、シリコン酸化物又はシリコン窒化物を主成分とする誘電体からなる。
ゲート絶縁膜１０２は、光吸収層１０３の底面に積層されている。ゲート絶縁膜１０２は、例えば、酸化膜、酸窒化膜、又は、high-k膜からなる。単位画素７０の各トランジスタのゲート電極は、光吸収層１０３の底面にゲート絶縁膜１０２を介して形成されている。なお、図５には、転送トランジスタＴＧ１と転送トランジスタＴＧ２のゲート電極が図示されている。
光吸収層１０３は、半導体基板（例えば、結晶質シリコン基板）からなる。光吸収層１０３には、フォトダイオード７１及びＦＤ部７６等（不図示）が形成される。
また、光吸収層１０３には、受光面から延びるトレンチ状の素子分離部１０７が形成されている。素子分離部１０７には、例えば、シリコン酸化物又はシリコン窒化物を主成分とする誘電体が充填される。
図６及び図７は、図５の一点鎖線で示される深さｄ１におけるＣＭＯＳイメージセンサ１０ａの断面を模式的に示している。なお、図６及び図７の点線で囲まれる矩形の領域は、各画素７０の領域を示している。また、図６及び図７の網掛け部は、素子分離部１０７の位置を示している。これらの例に示されるように、素子分離部１０７は、隣接する画素７０間の境界部分に形成されている。なお、図６の例では、素子分離部１０７は、各画素７０の四隅において不連続となっている。一方、図７の例では、素子分離部１０７は、各画素７０の四隅において連続し、格子状に形成されている。
また、光吸収層１０３の受光面には、遮光膜１０８が形成されている。遮光膜１０８は、例えば、図７の素子分離部１０７と同様に、各画素７０の境界部分に格子状に形成される。
この素子分離部１０７及び遮光膜１０８により、光吸収層１０３に入射した光が隣接する画素７０に漏れるのが抑制される。
反射防止膜１０４は、例えば、高屈折率誘電体層からなる。反射防止膜１０４は、入射光が、光吸収層１０３の受光面で反射され、光吸収層１０３に入射する光量が減少するのを抑制する。また、反射防止膜１０４は、光吸収層１０３の受光面だけでなく、素子分離部１０７の内壁及び底面も覆っており、ピニング膜を兼ねている。
層間絶縁膜１０５は、例えば、配線層１０１を構成する層間膜と同じ材質の誘電体層からなる。
なお、光吸収層１０３の屈折率をｎ１、反射防止膜１０４の屈折率をｎ２、層間絶縁膜１０５の屈折率をｎ３とすると、ｎ１＞ｎ２＞ｎ３となる。
そして、図５の上方から入射した光は、オンチップレンズアレイ２２、色フィルタアレイ２１、層間絶縁膜１０５、及び、反射防止膜１０４を介して、光吸収層１０３に入射する。そして、光吸収層１０３内に形成されているフォトダイオード７１（不図示）により、入射光が光電荷に光電変換される。
ここで、裏面照射型のＣＭＯＳイメージセンサ１０ａでは、表面照射型のＣＭＯＳイメージセンサと比較して、光吸収層１０３が薄くなる。その結果、入射光の波長が長い成分ほど光吸収層１０３の量子効率が低下し、例えば、光吸収層１０３において、可視光は十分に吸収される一方、赤外光が吸収されずに透過する割合が大きくなる。その結果、ＣＭＯＳイメージセンサ１０ａにおいて、可視光に対する感度は十分である一方、可視光より波長が長い赤外光に対する感度が低下するおそれがある。
また、光吸収層１０３を透過した透過光の一部は、配線層１０１の各トランジスタのゲート電極、金属配線１０６、ゲート電極と金属配線１０６の間のコンタクト（不図示）、及び、異なる層の金属配線１０６間のビア（不図示）等により反射され、光吸収層１０３に再入射する。このとき、配線層１０１において透過光が反射される部分の構成が画素７０毎に異なるため、透過光に対する反射特性が画素７０間でばらつく。そのため、配線層１０１で反射され、光吸収層１０３に再入射する反射光の光量が、画素７０間でばらつく。その結果、上述したように透過光には赤外光が多く含まれるため、画素７０間で、特に赤外光に対する感度のバラツキが生じる。
例えば、図８は、波長及び光量が一様な赤外光がＣＭＯＳイメージセンサ１０ａに入射した際の各画素７０の感度のバラツキを模式的に示している。図８の各マスはそれぞれ画素７０を示しており、各マスの色の濃さは、各画素７０が検出した光量（明るさ）を示している。具体的には、色が薄い画素ほど、検出した光量が大きく（明るく）、色が濃い画素ほど、検出した光量が小さい（暗い）。この例に示されるように、波長及び光量が一様な赤外光をＣＭＯＳイメージセンサ１０ａに入射しても、画素７０間の感度差により、固定パターンのような明るさのムラが生じる。
＜＜３．第２の実施の形態＞＞
次に、図９乃至図１８を参照して、ＣＭＯＳイメージセンサ１０の第２の実施の形態であるＣＭＯＳイメージセンサ１０ｂについて説明する。
ＣＭＯＳイメージセンサ１０ｂは、上述したＣＭＯＳイメージセンサ１０ａの赤外光に対する感度の低下及びバラツキを改善するものである。
まず、図９及び図１０を参照して、ＣＭＯＳイメージセンサ１０ｂの構成例について説明する。なお、図９及び図１０において、図４及び図５と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｂは、ＣＭＯＳイメージセンサ１０ａと比較して、配線層１０１のゲート絶縁膜１０２と金属配線１０６との間において、各フォトダイオードＰＤの下方に反射膜が設けられている点が異なる。例えば、図９の例では、フォトダイオードＰＤ１乃至フォトダイオードＰＤ８に対して、反射膜ＲＭ１乃至反射膜ＲＭ８が設けられている。
反射膜ＲＭ１乃至反射膜ＲＭ８は、例えば、ポリシリコン、アモルファスシリコン、又は、単結晶シリコン等のシリコンを主成分とする薄膜からなる。反射膜ＲＭ１乃至反射膜ＲＭ８は、それぞれフォトダイオードＰＤ１乃至フォトダイオードＰＤ８で吸収されずに透過した光をできるだけ多く反射し、フォトダイオードＰＤ１乃至フォトダイオードＰＤ８に再入射させるのに適した形状、大きさ、及び、位置に設定される。
例えば、この例では、反射膜ＲＭ１乃至反射膜ＲＭ８は、互いに上下及び左右の少なくとも一方に対称な形状を有しており、大きさは全て同じである。また、例えば、反射膜ＲＭ１乃至反射膜ＲＭ８は、配線層１０１と光吸収層１０３とが積層される方向（以下、深さ方向と称する）において、それぞれ光吸収層１０３の受光面の各画素７０の開口部（遮光膜１０８が形成されていない領域）の少なくとも一部、及び、同じ画素７０内のフォトダイオードＰＤの底面の少なくとも一部と重なるように配置される。さらに、例えば、反射膜ＲＭ１乃至反射膜ＲＭ８は、深さ方向において、各画素７０のトランジスタのゲート電極と重ならないように配置される。また、例えば、反射膜ＲＭ１乃至反射膜ＲＭ８は、光吸収層１０３の底面（より厳密には、ゲート絶縁膜１０２）から所定の距離を空けて配置される。
なお、以下、反射膜ＲＭ１乃至反射膜ＲＭ８を個々に区別する必要がない場合、単に反射膜ＲＭと称する。
また、例えば、各反射膜ＲＭは、グラウンドに電気的に接続される。
或いは、例えば、各反射膜ＲＭには、ピニング強化のために負のバイアス電圧が印加される。これにより、フォトダイオードＰＤの飽和電子の増加、表面ピニングの強化により、白点の発生を抑制することができる。
このように、配線層１０１において、各画素７０のフォトダイオードＰＤの下方に反射膜ＲＭを設けることにより、各フォトダイオードＰＤを透過した光が反射され、各フォトダイオードＰＤに再入射する。その結果、光吸収層１０３を厚くしなくても、特にフォトダイオードＰＤを透過する割合が高い赤外光に対する感度が向上する。
また、画素７０毎に反射膜ＲＭを設けることにより、配線層１０１において透過光が反射される部分の構成が各画素７０でほぼ一様になり、透過光に対する反射特性の画素７０間のバラツキが抑制される。その結果、各画素７０の赤外光に対する感度のバラツキが抑制される。
図１１は、図８と同様に、波長及び光量が一様な赤外光がＣＭＯＳイメージセンサ１０ｂに入射した際の各画素７０の感度のバラツキを模式的に示している。図１１を図８と比較すると、各画素７０の感度が全体的に向上し、明るくなるとともに、画素７０間の明るさのバラツキが抑制されている。
ここで、光吸収層１０３の底面（より厳密には、ゲート絶縁膜１０２）と各反射膜ＲＭとの間の層間膜（以下、スペーサとも称する）の厚み、及び、各反射膜ＲＭの厚みについて説明する。スペーサの厚みＴＡ１、及び、各反射膜ＲＭの厚みＴＢ１は、例えば、次式（１）及び（２）に従って設定される。
ＴＡ１＝（２ｉ＋１）λ／４ｎA1 ・・・（１）
ＴＢ１＝（２ｊ＋１）λ／４ｎB1 ・・・（２）
ｉ，ｊは、０以上の整数である。
λは、反射膜ＲＭにより反射される光（電磁波）の中心波長である。すなわち、反射膜ＲＭにより感度を向上させたい光の波長域の中心が、中心波長λとなる。従って、反射膜ＲＭにより、中心波長λ近傍の波長の光に対する感度が特に向上する。例えば、中心波長λは、７００ｎｍ以上に設定される。或いは、例えば、中心波長λは、７００ｎｍ〜１１００ｎｍの範囲内に設定される。或いは、例えば、中心波長λは、８００ｎｍ〜９５０ｎｍの範囲内に設定される。
ｎA1は、スペーサの複素屈折率の実部である。なお、屈折率ｎA1は、光吸収層１０３の屈折率より小さい値になる。例えば、スペーサ（配線層１０１の層間膜）が、シリコン酸化物又はシリコン窒化物を主成分とする絶縁膜からなる場合、屈折率ｎA1は、１．４〜２．０程度となる。そして、例えば、式（１）においてｉ＝０とした場合、スペーサの厚みＴＡ１は、中心波長λが７００ｎｍ〜１１００ｎｍの範囲内において、８０ｎｍ〜２００ｎｍ程度となる。なお、スペーサの厚みＴＡ１は、少なくともゲート絶縁膜１０２より厚くなる。
ｎB1は、反射膜ＲＭの複素屈折率の実部である。なお、屈折率ｎB1は、スペーサの屈折率ｎA1より大きい値になる。例えば、反射膜ＲＭがシリコンを主成分とする薄膜からなる場合、屈折率ｎB1は、３．５〜４．０程度となる。そして、例えば、式（２）においてｊ＝０とした場合、反射膜ＲＭの厚みＴＢ１は、中心波長λが７００ｎｍ〜１１００ｎｍの範囲内において、４０ｎｍ〜８０ｎｍ程度となる。
図１２は、反射膜ＲＭと光吸収層１０３の間のスペーサの厚みＴＡ１を１５０ｎｍに設定し、反射膜ＲＭの厚みＴＢ１を５０ｎｍとした場合の反射膜ＲＭの反射特性の例を示している。なお、図１２乃至図１５の例において、配線層１０１の層間膜がシリコン酸化物からなり、光吸収層１０３及び反射膜ＲＭがシリコンからなるものとする。
図１２の左側のグラフの横軸は、反射膜ＲＭに入射する光の波長（単位はｎｍ）を示し、縦軸は反射率（単位は％）を示している。
この例では、反射膜ＲＭの反射率は、赤外光（近赤外光）の波長域である８００ｎｍ付近で最大の約８０％となり、青色の光の波長域である４８０ｎｍ付近で最小の約４％となる。
図１３乃至図１５は、スペーサの厚みＴＡ１及び反射膜ＲＭの厚みＴＢ１を変化させた場合の反射膜ＲＭの反射特性の例を示している。図１３乃至図１５の各グラフの横軸は、反射膜ＲＭに入射する光の波長（単位はｎｍ）を示し、縦軸はスペーサの厚みＴＡ１（単位はｎｍ）を示している。また、図１３は、反射膜ＲＭの厚みＴＢ１が５０ｎｍの場合の反射特性の例を示し、図１４は、反射膜ＲＭの厚みＴＢ１が７５ｎｍの場合の反射特性の例を示し、図１５は、反射膜ＲＭの厚みＴＢ１が１００ｎｍの場合の反射特性の例を示している。
この例に示されるように、反射膜ＲＭの反射率は、光の波長だけでなく、スペーサの厚みＴＡ１及び反射膜ＲＭの厚みＴＢ１によっても変化する。しかも、反射膜ＲＭの反射率は、スペーサの厚みＴＡ１及び反射膜ＲＭの厚みＴＢ１を単純に厚く又は薄くすれば、高く又は低くなるわけではなく、光の波長、スペーサの厚みＴＡ１、及び、反射膜ＲＭの厚みＴＢ１の関係性に従って、非線形に周期的に変化する。
例えば、反射膜ＲＭの厚みＴＢ１が５０ｎｍの場合、波長が８００ｎｍ近傍の光に対する反射率を最大にするには、図１３の星印で示されるように、スペーサの厚みＴＡ１を１５０ｎｍ付近に設定すればよいことが分かる。
このように、スペーサの厚みＴＡ１及び反射膜ＲＭの厚みＴＢ１を適切に調整することにより、所望の波長域の光に対する反射膜ＲＭの反射率を上げ、感度を向上させることができる。
図１６は、反射防止膜１０４の反射特性の例を示している。図１６の横軸は波長を示し、縦軸は反射率を示している。また、実線の線Ｌ１は、波長が５５０ｎｍの光に対する反射率が最も低くなるように厚みを設定した場合の反射防止膜１０４の反射率を示している。点線の線Ｌ２は、波長が８００ｎｍの光に対する反射率が最も低くなるように厚みを設定した場合の反射防止膜１０４の反射率を示している。
この例に示されるように、反射防止膜１０４の反射率は、光の波長により変化する。そして、反射率を最も低くし、光吸収層１０３により多く入射させたい光の中心波長をλ、反射防止膜１０４の屈折率をｎとすると、反射防止膜１０４の厚みは、λ／４ｎ程度に設定することが望ましい。これにより、中心波長λ近傍の光に対する感度が向上する。
例えば、中心波長λを８００ｎｍとし、屈折率ｎを２．１５とすると、反射防止膜１０４の厚みは約９３ｎｍとなる。
図１７は、図１８の構成１乃至構成４において、光吸収層１０３の光の吸収特性をＦＤＴＤ（Finite-difference time-domain）法によりシミュレーションした結果を示すグラフである。図１７の横軸は波長（単位はｎｍ）を示し、縦軸は相対吸収率（単位は任意単位）を示している。なお、相対吸収率は、光吸収層１０３に入射した際に吸収される光と、光吸収層１０３を透過した後に配線層１０１で反射され再入射した際に吸収される光との合計の吸収率を示す。
構成１乃至構成４において、光吸収層１０３は厚さ３μｍのシリコンからなり、配線層１０１及び層間絶縁膜１０５はシリコン酸化物からなる。構成１においては、反射防止膜１０４及び反射膜ＲＭは設けられていない。構成２においては、厚さが６０ｎｍの反射防止膜１０４が設けられ、反射膜ＲＭは設けられていない。構成３においては、厚さが９０ｎｍの反射防止膜１０４が設けられ、反射膜ＲＭは設けられていない。構成４においては、厚さが９０ｎｍの反射防止膜１０４、及び、厚さが５０ｎｍの反射膜ＲＭが設けられている。また、反射膜ＲＭと光吸収層１０３の間のスペーサの厚みは１５０ｎｍとされる。
また、図１７の線Ｌ１１乃至線Ｌ１４は、それぞれ構成１乃至構成４の場合の各波長に対する相対吸収率の近似曲線を示している。
この例に示されるように、７００ｎｍから１０００ｎｍの赤外光の波長域において、構成４の吸収率が最も高くなり、次に構成３の吸収率が高くなり、次に構成２の吸収率が高くなり、構成１の吸収率が最も低くなっている。
従って、反射防止膜１０４及び反射膜ＲＭを設けるとともに、反射防止膜１０４の厚さを適切に設定することにより、赤外光に対する感度が向上する。
＜反射膜に関する変形例＞
次に、図１９乃至図２４を参照して、ＣＭＯＳイメージセンサ１０ｂの反射膜ＲＭに関する変形例について説明する。
図９の例では、各反射膜ＲＭの大きさが全て同じ例を示したが、必ずしも全て同じ大きさにする必要はない。
例えば、図１９に示されるように、画素トランジスタＴＲの配置に応じて、反射膜ＲＭの大きさを変えるようにしてもよい。具体的には、図１９の配置例は、図９の配置例と比較して、画素トランジスタＴＲ３が削除されている点が異なる。
光吸収層１０３を透過した透過光は、配線層１０１において、反射膜ＲＭだけでなく、画素トランジスタＴＲのゲート電極でも反射され、光吸収層１０３に再入射する。従って、画素トランジスタＴＲ３が削除されることにより、画素トランジスタＴＲ３のゲート電極による反射光の分だけ、フォトダイオードＰＤ５に再入射する反射光が減少する。これに対して、フォトダイオードＰＤ５に対応する反射膜ＲＭ５の面積を大きくすることにより、反射光の減少分を補う。これにより、各フォトダイオードＰＤに入射する反射光のバラツキが抑制され、画素７０間の感度のバラツキが抑制される。
なお、図１９では、反射膜ＲＭ３の面積も反射膜ＲＭ５と同様に大きくなっているが、これは、反射膜ＲＭ３の図内の上方向に画素トランジスタが配置されていないことによる。
また、ＣＭＯＳイメージセンサ１０ｂでは、例えば、モバイル向けのカメラモジュール等に用いるために薄型化される場合等において、必要に応じて瞳補正が行われる。
例えば、図２１は、図２０の点線Ｂ−Ｂ’及び点線Ｃ−Ｃ’におけるＣＭＯＳイメージセンサ１０ｂの断面図（Ａ−Ａ’断面図）を示している。この例では、画素７０毎に、像高に応じて主光線の入射角が異なる値に設計され、その主光線の入射角に応じて、オンチップレンズアレイ２２のマイクロレンズ、色フィルタアレイ２１のフィルタ、素子分離部１０７の位置が水平方向にオフセットされている。すなわち、瞳補正が行われている。
そして、画素７０毎に、瞳補正の補正量及び補正方向等に基づいて、反射膜ＲＭの形状、大きさ、及び、位置が調整される。例えば、図２０の例では、反射膜ＲＭ３及び反射膜ＲＭ５が、他の反射膜ＲＭより大きくなっている。また、例えば、図２１の例では、反射膜ＲＭ５及び反射膜ＲＭ７の水平方向の中心の位置が、光吸収層１０３の開口の中心より、図内の左方向にオフセットされている。これらにより、例えば、各画素７０への主光線の入射角の差による画素７０間の感度差が抑制される。特に、隣接する同色の画素７０間、又は、近傍の同色の画素７０間の感度差を抑制することができる。
また、反射膜ＲＭは、必ずしも画素７０（フォトダイオードＰＤ）毎に設ける必要はなく、複数の画素７０（フォトダイオードＰＤ）間で反射膜ＲＭを共有するようにしてもよい。
図２２の例では、反射膜ＲＭ１１は、転送トランジスタＴＧ１乃至転送トランジスタＴＧ４のゲート電極の周囲を囲む矩形のフレーム型の形状を有し、フォトダイオードＰＤ１乃至フォトダイオードＰＤ４の底面を覆っている。反射膜ＲＭ１１には、転送トランジスタＴＧ１乃至転送トランジスタＴＧ４のゲート電極に対応する位置に矩形の開口部ＲＭ１１Ａが形成されている。同様に、反射膜ＲＭ１２は、転送トランジスタＴＧ５乃至転送トランジスタＴＧ８のゲート電極の周囲を囲む矩形のフレーム型の形状を有し、フォトダイオードＰＤ５乃至フォトダイオードＰＤ８の底面を覆っている。反射膜ＲＭ１２には、転送トランジスタＴＧ５乃至転送トランジスタＴＧ８のゲート電極に対応する位置に矩形の開口部ＲＭ１２Ａが形成されている。
図２３の例では、さらに隣接する２×４画素ユニット間で反射膜ＲＭが共有されている。具体的には、反射膜ＲＭ２１は、横方向に隣接する２×４画素ユニット間で繋がっており、転送トランジスタＴＧ１乃至転送トランジスタＴＧ４のゲート電極に対応する位置に矩形の開口部ＲＭ２１Ａが形成されている。同様に、反射膜ＲＭ２２は、横方向に隣接する２×４画素ユニット間で連続し、転送トランジスタＴＧ５乃至転送トランジスタＴＧ７のゲート電極に対応する位置に矩形の開口部ＲＭ２２Ａが形成されている。
図２４の例では、さらに横方向だけでなく、縦方向に隣接する２×４画素ユニット間においても反射膜ＲＭが共有されている。具体的には、反射膜ＲＭ３１は、全ての画素７０間で繋がっており、各トランジスタのゲート電極の位置に応じて開口部が形成されている。例えば、図２４の例では、転送トランジスタＴＧ１乃至転送トランジスタＴＧ４のゲート電極に対応する位置に矩形の開口部ＲＭ３１Ａが形成され、転送トランジスタＴＧ５乃至転送トランジスタＴＧ７のゲート電極に対応する位置に矩形の開口部ＲＭ３１Ｂが形成されている。また、画素トランジスタＴＲ１乃至画素トランジスタＴＲ４のゲート電極に対応する位置に、それぞれ矩形の開口部ＲＭ３１Ｃ乃至開口部ＲＭ３１Ｆが形成されている。
＜＜４．第３の実施の形態＞＞
図２５は、ＣＭＯＳイメージセンサ１０の第３の実施の形態であるＣＭＯＳイメージセンサ１０ｃの断面を模式的に示している。なお、図中、図１０と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｃは、図１０のＣＭＯＳイメージセンサ１０ｂと比較して、光吸収層１０３の受光面に、周期的な凹凸からなる回折構造が形成されている点が異なっている。具体的には、光吸収層１０３の受光面に、上面が矩形の逆ピラミッド型の溝が周期的に形成されている。この溝は、例えば、シリコン結晶面（１１１）又はシリコン結晶面（１１０）により形成され、光吸収層１０３の受光面において隙間なく格子状に配置される。また、受光面における溝の上面の一辺の長さ（サイズピッチ）は、例えば、２００ｎｍから１０００ｎｍの範囲内に設定される。
この光吸収層１０３の受光面の回折構造により、光吸収層１０３に入射する入射光の入射角が大きくなり、光吸収層１０３内の光路が長くなる。これにより、入射光に含まれる赤外光成分がより光吸収層１０３に吸収されやすくなり、赤外光に対する感度が向上する。
＜＜５．第４の実施の形態＞＞
図２６は、ＣＭＯＳイメージセンサ１０の第４の実施の形態であるＣＭＯＳイメージセンサ１０ｄの断面を模式的に示している。なお、図中、図２５と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｄは、図２５のＣＭＯＳイメージセンサ１０ｃと比較して、光吸収層１０３の受光面の回折構造の形状が異なっている。具体的には、光吸収層１０３の受光面に、上面の開口径が最も大きく、下に行くほど開口径が小さくなる溝が周期的に形成されている。この溝の深さ方向の断面は、放物線状になる。この溝は、例えば、光吸収層１０３の受光面において隙間なく格子状に配置される。また、受光面における溝の上面の一辺の長さ（サイズピッチ）は、例えば、２００ｎｍから１０００ｎｍの範囲内に設定される。
この光吸収層１０３の受光面の回折構造により、図２５のＣＭＯＳイメージセンサ１０ｃと同様の理由により、赤外光に対する感度が向上する。
＜＜６．第５の実施の形態＞＞
図２７は、ＣＭＯＳイメージセンサ１０の第５の実施の形態であるＣＭＯＳイメージセンサ１０ｅの断面を模式的に示している。なお、図中、図１０と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｅは、図１０のＣＭＯＳイメージセンサ１０ｂと比較して、素子分離部１０７が、光吸収層１０３を貫通し、光吸収層１０３の底面まで達している点が異なる。このように、素子分離部１０７が光吸収層１０３を貫通することにより、画素７０間の光の漏れがさらに抑制され、混色の発生や空間解像度の低下が抑制される。ただし、素子分離部１０７が光吸収層１０３を貫通することにより、素子分離部１０７の底面におけるレイアウトの自由度は低下する。
＜＜７．第６の実施の形態＞＞
図２８は、ＣＭＯＳイメージセンサ１０の第６の実施の形態であるＣＭＯＳイメージセンサ１０ｆの断面を模式的に示している。なお、図中、図２５と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｆは、図２５のＣＭＯＳイメージセンサ１０ｃと比較して、素子分離部１０７が、光吸収層１０３を貫通し、光吸収層１０３の底面まで達している点が異なる。従って、図２７のＣＭＯＳイメージセンサ１０ｅと同様に、画素間の光の漏れがさらに抑制される。
＜＜８．第７の実施の形態＞＞
図２９は、ＣＭＯＳイメージセンサ１０の第７の実施の形態であるＣＭＯＳイメージセンサ１０ｇの断面を模式的に示している。なお、図中、図２６と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｇは、図２６のＣＭＯＳイメージセンサ１０ｄと比較して、素子分離部１０７が、光吸収層１０３を貫通し、光吸収層１０３の底面まで達している点が異なる。従って、図２７のＣＭＯＳイメージセンサ１０ｅと同様に、画素間の光の漏れがさらに抑制される。
＜＜９．第８の実施の形態＞＞
図３０は、ＣＭＯＳイメージセンサ１０の第８の実施の形態であるＣＭＯＳイメージセンサ１０ｈの断面を模式的に示している。なお、図中、図２７と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｈは、図２７のＣＭＯＳイメージセンサ１０ｄと比較して、反射膜ＲＭの表面に凹凸が形成されている点が異なる。この反射膜ＲＭの凹凸により、光吸収層１０３を透過した光が乱反射され、光吸収層１０３に再入射する際の入射角が平均的に大きくなる。従って、光吸収層１０３に再入射した光の光吸収層１０３内の光路が長くなり、吸収率が上昇する。その結果、赤外光に対する感度が向上する。
＜＜１０．第９の実施の形態＞＞
図３１は、ＣＭＯＳイメージセンサ１０の第９の実施の形態であるＣＭＯＳイメージセンサ１０ｉの断面を模式的に示している。なお、図中、図２８と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｉは、図２８のＣＭＯＳイメージセンサ１０ｆと比較して、図３０のＣＭＯＳイメージセンサ１０ｈと同様に、反射膜ＲＭの表面に凹凸が形成されている点が異なる。従って、ＣＭＯＳイメージセンサ１０ｈと同様の理由により、赤外光に対する感度が向上する。
＜＜１１．第１０の実施の形態＞＞
図３２は、ＣＭＯＳイメージセンサ１０の第１０の実施の形態であるＣＭＯＳイメージセンサ１０ｊの断面を模式的に示している。なお、図中、図２９と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｊは、図２９のＣＭＯＳイメージセンサ１０ｇと比較して、図３０のＣＭＯＳイメージセンサ１０ｈと同様に、反射膜ＲＭの表面に凹凸が形成されている点が異なる。従って、ＣＭＯＳイメージセンサ１０ｈと同様の理由により、赤外光に対する感度が向上する。
＜＜１２．第１１の実施の形態＞＞
図３３は、ＣＭＯＳイメージセンサ１０の第１１の実施の形態であるＣＭＯＳイメージセンサ１０ｋの断面を模式的に示している。なお、図中、図１０と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｋは、図１０のＣＭＯＳイメージセンサ１０ｂと比較して、反射膜ＲＭが多層膜になっている点が異なる。具体的には、ＣＭＯＳイメージセンサ１０ｋは、ＣＭＯＳイメージセンサ１０ｂと比較して、反射膜ＲＭ１の代わりに、反射膜ＲＭ４１ａ乃至反射膜ＲＭ４１ｃの３レイヤの反射膜が設けられている。同様に、反射膜ＲＭ２の代わりに、反射膜ＲＭ４２ａ乃至反射膜ＲＭ４２ｃの３レイヤの反射膜が設けられている。
反射膜ＲＭ４１ａ乃至反射膜ＲＭ４２ｃは、例えば、ポリシリコン、アモルファスシリコン、若しくは、単結晶シリコン等のシリコン、ＴａＯ、ＴｆＯ、ＳｉＮｘ（シリコン窒化物）、Ｇｅ、ＳｉＣ、ＴｉＮ、Ｔｉ、ＴｉＯ２、ＮｇＦ２等の高い屈折率を有する誘電体素材からなる。
なお、以下、反射膜ＲＭ４１ａ乃至反射膜ＲＭ４２ｃを個々に区別する必要がない場合、単に反射膜ＲＭと称する。
また、配線層１０１の層間膜には、シリコン酸化物又はシリコン窒化物を主成分とする絶縁膜の他に、ＴｉＯ２やＨｆＯ２など可視〜近赤外波長域で光学的に透明な部材を用いることができる。
なお、光吸収層１０３の底面（より厳密には、ゲート絶縁膜１０２）と各反射膜ＲＭとの間の層間膜の厚み、及び、各反射膜ＲＭ間の層間膜の厚みをＴＡ２、並びに、各反射膜ＲＭの厚みＴＢ２は、例えば、次式（３）及び（４）に従って設定される。
ＴＡ２＝（λ×ｉ）／４ｎA2 ・・・（３）
ＴＢ２＝（λ×ｊ）／４ｎB2 ・・・（４）
ｉ，ｊは、1以上の整数である。
λは、反射膜ＲＭにより反射される光（電磁波）の中心波長である。すなわち、反射膜ＲＭにより感度を向上させたい光の波長域の中心が、中心波長λとなる。従って、反射膜ＲＭにより、中心波長λ近傍の波長の光に対する感度が向上する。例えば、中心波長λは、７００ｎｍ以上に設定される。或いは、例えば、中心波長λは、７００ｎｍ〜１１００ｎｍの範囲内に設定される。或いは、例えば、中心波長λは、８００ｎｍ〜９５０ｎｍの範囲内に設定される。
ｎA2は、光吸収層１０３の層間膜の複素屈折率の実部である。例えば、層間膜が、シリコン酸化物又を主成分とする誘電体素材からなる場合、屈折率ｎA2は、１．３５〜１．５程度となる。そして、例えば、式（３）においてｉ＝１とした場合、スペーサの厚みＴＡ２は、中心波長λが７００ｎｍ〜１１００ｎｍの範囲内において、１００ｎｍ〜２００ｎｍ程度となる。
ｎB2は、反射膜ＲＭの複素屈折率の実部である。例えば、反射膜ＲＭがＴａＯ、ＴｆＯ、ＳｉＮｘ（シリコン窒化物）、Ｇｅ、ＳｉＣ、ＴｉＮ、Ｔｉ、ＴｉＯ２、ＮｇＦ２等の高い屈折率を有する誘電体素材からなる場合、屈折率ｎB2は、１．９〜２．５程度となる。そして、例えば、式（４）においてｊ＝１とした場合、反射膜ＲＭの厚みＴＢ２は、中心波長λが７００ｎｍ〜１１００ｎｍの範囲内において、８０ｎｍ〜１００ｎｍ程度となる。
図３４は、多層構造の反射膜ＲＭのレイヤ数と反射率の関係を示している。なお、配線層１０１の層間膜がシリコン酸化物からなり、光吸収層１０３がシリコンからなり、反射膜ＲＭがシリコン窒化物からなるものとする。また、ここでは、波長が８００ｎｍ近傍の光に対する反射率が最大になるように反射膜ＲＭを設計した場合の例が示されている。
図３４の横軸は光の波長（単位はｎｍ）を示し、縦軸は反射率（単位は％）を示している。また、線Ｌ２１乃至線Ｌ２５は、それぞれ反射膜ＲＭが１レイヤ乃至５レイヤの場合の反射率を示している。
この例に示されるように、波長が７００ｎｍ以下の範囲では、各レイヤ数の反射膜ＲＭとも、波長により反射率が変動し、大小関係が変化する。一方、波長が７００ｎｍ以上の範囲では、反射膜ＲＭのレイヤ数が多くなるほど、反射率が高くなる。従って、反射膜ＲＭのレイヤ数を増やすほど、７００ｎｍ以上の赤外光に対する感度が向上する。
なお、図３４では、反射膜ＲＭの数のみにより反射膜のレイヤ数をカウントする例を示したが、ゲート絶縁膜１０２と反射膜ＲＭとの間の層間膜、隣接する反射膜ＲＭ間の層間膜、最も下の反射膜ＲＭと金属配線１０６との間の層間膜を合わせてレイヤ数をカウントするようにしてもよい。この場合、例えば、図３３のＣＭＯＳイメージセンサ１０ｋの反射膜のレイヤ数は、３レイヤの反射膜ＲＭと４レイヤの層間膜を合わせた７レイヤとなる。
＜＜１３．第１２の実施の形態＞＞
図３５は、ＣＭＯＳイメージセンサ１０の第１２の実施の形態であるＣＭＯＳイメージセンサ１０ｌの断面を模式的に示している。なお、図中、図３３と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｌは、図３３のＣＭＯＳイメージセンサ１０ｋと比較して、図２５のＣＭＯＳイメージセンサ１０ｃと同様に、光吸収層１０３の受光面に回折構造が形成されている点が異なる。従って、ＣＭＯＳイメージセンサ１０ｌは、ＣＭＯＳイメージセンサ１０ｋより赤外光に対する感度が向上する。
＜＜１４．第１３の実施の形態＞＞
図３６は、ＣＭＯＳイメージセンサ１０の第１３の実施の形態であるＣＭＯＳイメージセンサ１０ｍの断面を模式的に示している。なお、図中、図３３と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｍは、図３３のＣＭＯＳイメージセンサ１０ｋと比較して、図２６のＣＭＯＳイメージセンサ１０ｄと同様に、光吸収層１０３の受光面に回折構造が形成されている点が異なる。従って、ＣＭＯＳイメージセンサ１０ｍは、ＣＭＯＳイメージセンサ１０ｋより赤外光に対する感度が向上する。
＜＜１５．第１４の実施の形態＞＞
図３７は、ＣＭＯＳイメージセンサ１０の第１４の実施の形態であるＣＭＯＳイメージセンサ１０ｎの断面を模式的に示している。なお、図中、図３３と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｎは、図３３のＣＭＯＳイメージセンサ１０ｋと比較して、図２７のＣＭＯＳイメージセンサ１０ｅと同様に、素子分離部１０７が光吸収層１０３を貫通している点が異なる。従って、ＣＭＯＳイメージセンサ１０ｎは、ＣＭＯＳイメージセンサ１０ｋと比較して、画素間の光の漏れが抑制される。
＜＜１６．第１５の実施の形態＞＞
図３８は、ＣＭＯＳイメージセンサ１０の第１５の実施の形態であるＣＭＯＳイメージセンサ１０ｏの断面を模式的に示している。なお、図中、図３５と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｏは、図３５のＣＭＯＳイメージセンサ１０ｌと比較して、図２８のＣＭＯＳイメージセンサ１０ｆと同様に、素子分離部１０７が光吸収層１０３を貫通している点が異なる。従って、ＣＭＯＳイメージセンサ１０ｏは、ＣＭＯＳイメージセンサ１０ｌと比較して、画素間の光の漏れが抑制される。
＜＜１７．第１６の実施の形態＞＞
図３９は、ＣＭＯＳイメージセンサ１０の第１６の実施の形態であるＣＭＯＳイメージセンサ１０ｐの断面を模式的に示している。なお、図中、図３６と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｐは、図３６のＣＭＯＳイメージセンサ１０ｍと比較して、図２９のＣＭＯＳイメージセンサ１０ｇと同様に、素子分離部１０７が光吸収層１０３を貫通している点が異なる。従って、ＣＭＯＳイメージセンサ１０ｐは、ＣＭＯＳイメージセンサ１０ｍと比較して、画素間の光の漏れが抑制される。
＜＜１８．第１７の実施の形態＞＞
図４０は、ＣＭＯＳイメージセンサ１０の第１７の実施の形態であるＣＭＯＳイメージセンサ１０ｑの断面を模式的に示している。なお、図中、図１０と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｑは、図１０のＣＭＯＳイメージセンサ１０ｂと比較して、素子分離部１０７内にコア３０１が形成されている点が異なる。
図４１は、素子分離部１０７の具体的な構成例を模式的に示している。
左端の図は、図１０のＣＭＯＳイメージセンサ１０ｂ等のように、素子分離部１０７内に誘電体のみが充填されている例を示している。
中央の図の例では、素子分離部１０７内に金属製のコア３１１が充填されている。コア３１１は、例えば、タングステン、タンタル、銅、アルミニウム、銀等の可視光及び近赤外光を透過しない金属を主成分とする部材からなる。コア３１１の周囲は、シリコン酸化物又はシリコン窒化物を主成分とする誘電体により薄く覆われている。この場合、コア３１１を構成する金属の物性により、可視光及び近赤外光の一部が吸収されるため、その分だけ感度が低下する。
右端の図は、図４０のＣＭＯＳイメージセンサ１０ｑのように、素子分離部１０７内にシリコンからなるコア３０１を設けた例を示している。コア３０１は、例えば、アモルファスシリコン、ポリシリコン、又は、単結晶シリコンを主成分とする。そして、コア３０１の周囲は、シリコン酸化物又はシリコン窒化物を主成分とする誘電体（以下、クラッドとも称する）により覆われている。
ここで、図４２乃至図４８を参照して、コア３０１を設けた場合と設けない場合の素子分離部１０７の反射特性を比較する。なお、図４２乃至図４８の例では、光吸収層１０３及びコア３０１はシリコンからなり、素子分離部１０７にシリコン酸化物からなる誘電体が充填されているものとする。
図４２は、素子分離部１０７にコア３０１が設けられていない場合に、素子分離部１０７の側面に入射する光の光路を模式的に示している。なお、以下、図４２の下方に示されるように、素子分離部１０７の側面に入射する光の入射角を、素子分離部１０７の側面に垂直な方向を基準（０°）とし、基準方向より上方を正の方向とし、下方を負の方向とする。
入射角の絶対値が臨界角α以上の入射光は、光吸収層１０３と素子分離部１０７との境界面（より厳密には、反射防止膜１０４と素子分離部１０７との境界面）において全反射され、同じ画素７０内に閉じ込められる。一方、入射角の絶対値が臨界角α未満の入射光は、素子分離部１０７の側面を透過し、画素７０の外に漏れる。
一方、図４３は、素子分離部１０７にコア３０１が設けられている場合に、素子分離部１０７の側面に入射する光の光路を模式的に示している。
入射角の絶対値が臨界角α以上の入射光は、図４２のコア３０１が設けられていない場合と同様に、光吸収層１０３と素子分離部１０７との境界面（より厳密には、反射防止膜１０４と素子分離部１０７との境界面）において全反射され、同じ画素７０内に閉じ込められる。一方、入射角の絶対値が臨界角α未満の入射光は、素子分離部１０７の側面を透過する。
ここで、コア３０１の周囲のクラッドを構成するシリコン酸化物と、コア３０１を構成するシリコンとは、屈折率が異なる。すなわち、シリコンの方がシリコン酸化物より屈折率が大きい。従って、素子分離部１０７の側面を透過した透過光の一部は、クラッドとコア３０１との境界面で反射され、光吸収層１０３に再入射する。また、クラッドとコア３０１との境界面を透過し、コア３０１内に進入した光の一部は、コア３０１とクラッドとの境界面で反射され、光吸収層１０３に再入射する。
このように、コア３０１を設けることにより、素子分離部１０７の側面への入射光に対する反射率が高くなり、その結果、画素７０の感度が向上する。
図４４は、コア３０１を設けない場合の入射角が０°の入射光に対する素子分離部１０７の反射特性の例を示している。この例では、素子分離部１０７の厚み（画素７０が隣接する方向の幅）が３００ｎｍに設定されている。
一方、図４５は、素子分離部１０７にコア３０１を設けた場合の入射角が０°の入射光に対する素子分離部１０７の反射特性の例を示している。この例では、素子分離部１０７の厚みが３００ｎｍに設定され、コア３０１の厚み（画素７０が隣接する方向の幅）が５０ｎｍに設定され、コア３０１と素子分離部１０７の側面との間隔（クラッドの幅）が１２５ｎｍに設定されている。
また、図４４及び図４５の下のグラフの横軸は、入射光の波長（単位はｎｍ）を示し、縦軸は反射率（単位は％）を示している。
コア３０１を設けた場合、コア３０１を設けない場合と比較して、約５００ｎｍ以上の波長の光に対する反射率が高くなる。例えば、約５７０ｎｍ以上の波長の光に対して、８０％以上の反射率となる。また、約７００ｎｍ近傍の波長の光に対して、８０％から９０％の高い反射率となる。一方、コア３０１を設けない場合、全波長域において、反射率は最大でも５０％前後となる。
なお、コア３０１を設けた場合、コア３０１を設けない場合と比較して、約５００ｎｍ以下の波長の光に対する反射率は平均的に低くなる。
図４６乃至図４８は、図４４に示されるようにコア３０１が設けられていない場合と、図４５に示されるようにコア３０１が設けられている場合において、各波長の光に対する反射特性を比較した例を示している。なお、図４６乃至図４８の例において、素子分離部１０７及びコア３０１の厚みは、図４４及び図４５に示される例と同様である。
図４６乃至図４８の各グラフの横軸は入射角（単位は°）を示し、縦軸は反射率（単位は％）を示している。また、図４６の上のグラフは、入射光の波長λが４５０ｎｍの場合の反射特性を示し、下のグラフは、波長λが５５０ｎｍの場合の反射特性を示している。図４７の上のグラフは、波長λが６５０ｎｍの場合の反射特性を示し、下のグラフは、波長λが７５０ｎｍの場合の反射特性を示している。図４８の上のグラフは、波長λが８５０ｎｍの場合の反射特性を示し、下のグラフは、波長λが９５０ｎｍの場合の反射特性を示している。また、各グラフにおいて、実線の曲線は、コア３０１が設けられている場合の反射特性を示し、点線の曲線は、コア３０１が設けられていない場合の反射特性を示している。
なお、光吸収層１０３を構成するシリコンと素子分離部１０７に充填されているシリコン酸化物との境界面の臨界角は約２４°である。従って、図４６乃至図４８の各グラフにおいて、入射角が約−２４°以下及び約２４°以上の範囲においては、コア３０１を設けた場合と設けない場合とで、反射率は略１００％で等しくなる。そこで、以下、主に入射角の絶対値が臨界角より小さい場合について説明する。
波長λが４５０ｎｍの場合、入射角が約−１５°から約１５°の範囲内において、コア３０１が設けられていないときの方が、コア３０１が設けられているときより、反射率が高くなる。一方、入射角が約−２４°から約−１５°の範囲内、及び、入射角が約１５°から約２４°の範囲内において、コア３０１が設けられているときの方が、コア３０１が設けられていないときより、反射率が高くなる。
波長λが５５０ｎｍ、６５０ｎｍ、７５０ｎｍ、及び、８５０ｎｍの場合、入射角の絶対値が臨界角より小さい範囲において、コア３０１が設けられているときの方が、コア３０１が設けられていないときより、反射率が高くなる。
波長λが９５０ｎｍの場合、入射角が約−１８°から約１８°の範囲内において、コア３０１が設けられているときの方が、コア３０１が設けられていないときより、反射率が高くなる。一方、入射角が約−２４°から約−１８°の範囲内、及び、入射角が約１８°から約２４°の範囲内において、コア３０１が設けられていないときの方が、コア３０１が設けられているときより、反射率が高くなる。
以上のように、コア３０１を設けた場合の方が、コア３０１を設けない場合と比べて、ほとんどの入射角において、赤外光に対する素子分離部１０７の反射率が高くなる。その結果、コア３０１を設けることにより、赤外光に対する感度が向上する。
次に、図４９及び図５０を参照して、コア３０１の厚みに対する素子分離部１０７の反射特性について説明する。
図４９は、入射角が０°の入射光に対する素子分離部１０７の反射特性の例を示している。図４９の横軸は、入射光の波長（単位はｎｍ）を示し、縦軸はコア３０１の厚み（単位はｎｍ）を示している。また、図４９では、反射率を０〜２０％、２０〜４０％、４０〜６０％、６０〜８０％、８０〜１００％の領域に分割し、各領域を色の濃淡で区別している。具体的には、反射率が低い領域ほど色が濃くなり、反射率が高い領域ほど色が薄くなっている。
図５０は、図４９のグラフにおいて点線の補助線で示される、波長が７５０ｎｍの場合、波長が８５０ｎｍの場合、及び、波長が９５０ｎｍの場合のコア３０１の厚みに対する反射率の変化をグラフに示したものである。図５０の横軸は、コアの厚み（単位はｎｍ）を示し、縦軸は反射率（単位は％）を示している。実線の曲線はコア３０１の厚みが７５０ｎｍの場合の反射率を示し、点線の曲線はコア３０１の厚みが８５０ｎｍの場合の反射率を示し、一点鎖線の曲線はコア３０１の厚みが９５０ｎｍの場合の反射率を示している。
図４９及び図５０に示されるように、素子分離部１０７の反射率は、コア３０１の厚み及び入射光の波長により変化する。また、入射光の波長に対する素子分離部１０７の反射特性は、コア３０１の厚みが異なれば、異なる変化を示し、コア３０１の厚みが同じ場合、素子分離部１０７の反射率は、入射光の波長に対して非線形に周期的に変化する。一方、コア３０１の厚みに対する素子分離部１０７の反射特性は、入射光の波長が異なれば、異なる変化を示し、入射光の波長が同じ場合、素子分離部１０７の反射率は、コア３０１の厚みに対して非線形に周期的に変化する。
従って、例えば、図４９及び図５０に示される反射特性に基づいて、コア３０１の厚み、及び、コア３０１の周囲の誘電体（クラッド）の厚みを調整することよりに、所望の波長の入射光に対する反射率を高くすることができる。
例えば、赤外光に対する反射率を高くする場合、コア３０１の厚みは、５０ｎｍから２００ｎｍの範囲内に設定され、コア３０１の周囲のクラッドの厚みは、５０ｎｍから２００ｎｍの範囲内に設定される。特に、図４９の反射特性に基づいて、コア３０１を薄くする（例えば、５０ｎｍから１００ｎｍの範囲内に設定する）ことにより、７００ｎｍから１０００ｎｍまでの広い波長域の光に対して、高い反射率を得ることができる。
＜＜１９．第１８の実施の形態＞＞
図５１は、ＣＭＯＳイメージセンサ１０の第１８の実施の形態であるＣＭＯＳイメージセンサ１０ｒの断面を模式的に示している。なお、図中、図４０と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
ＣＭＯＳイメージセンサ１０ｒは、図４０のＣＭＯＳイメージセンサ１０ｑと比較して、素子分離部１０７及びコア３０１が、光吸収層１０３を貫通し、光吸収層１０３の底面まで達している点が異なる。
従って、画素間の光の漏れが抑制される。また、素子分離部１０７の反射率が高くなり、画素７０の感度が向上する。
＜＜２０．変形例＞＞
以下、上述した本技術の実施の形態の変形例について説明する。
上述した本技術の実施の形態、及び、変形例は可能な範囲で組み合わせることができる。
例えば、図１９乃至図２４を参照して上述した反射膜ＲＭの変形例を、ＣＭＯＳイメージセンサ１０ｃ乃至ＣＭＯＳイメージセンサ１０ｒに適用することができる。
例えば、図３３のＣＭＯＳイメージセンサ１０ｋのように反射膜ＲＭを積層構造にした場合に、例えば、図３０のＣＭＯＳイメージセンサ１０ｈのように、最も光吸収層１０３に近い方の反射膜ＲＭの表面に凹凸を設けるようにしてもよい。
例えば、図４０のＣＭＯＳイメージセンサ１０ｑ及び図５１のＣＭＯＳイメージセンサ１０ｒのように、素子分離部１０７にコア３０１を設けた場合に、図２５のＣＭＯＳイメージセンサ１０ｃ又は図２６のＣＭＯＳイメージセンサ１０ｄのように、光吸収層１０３の受光面に回折構造を形成するようにしてもよい。また、例えば、図４０のＣＭＯＳイメージセンサ１０ｑ及び図５１のＣＭＯＳイメージセンサ１０ｒのように、素子分離部１０７にコア３０１を設けた場合に、図３３のＣＭＯＳイメージセンサ１０ｋのように反射膜ＲＭを積層構造にするようにしてもよい。
また、本技術において、単位画素の構成は、図３の構成に限定されるものではなく、任意に変更することができる。例えば、単位画素内に、グローバルシャッタを実現するための電荷保持部等を設けるようにしてもよい。
さらに、本技術において、画素共有の構成は、図４等の構成に限定されるのではなく、任意に変更することができる。また、必ずしも画素共有を行う必要はない。
また、本技術は、ＣＭＯＳイメージセンサ以外の裏面照射型の撮像素子にも適用することができる。
＜＜２１．応用例＞＞
＜本技術の応用例＞
例えば、本技術は、図５２に示されるように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに応用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
以下、より具体的な応用例について説明する。
＜電子機器への応用例＞
図５３は、本技術を適用した電子機器の構成例を示している。
電子機器４００は、光学系構成部４０１、駆動部４０２、撮像素子４０３、及び、信号処理部４０４を備える。
光学系構成部４０１は、光学レンズなどから構成され、被写体の光学像を撮像素子４０３に入射させる。駆動部４０２は、撮像素子４０３の内部の駆動に関する各種のタイミング信号を生成、出力することにより撮像素子４０３の駆動を制御する。信号処理部４０４は、撮像素子４０３から出力される画像信号に対して所定の信号処理を施し、その信号処理結果に応じた処理を実行する。また、信号処理部４０４は、信号処理結果の画像信号を後段に出力して、例えば、固体メモリなどの記録媒体に記録したり、所定のネットワークを介し、所定のサーバに転送したりする。
ここで、上述したＣＭＯＳイメージセンサ１０ｂ乃至ＣＭＯＳイメージセンサ１０ｒを撮像素子４０３として用いることにより、赤外光に対する感度の向上や感度のバラツキの抑制を実現することができる。
図５４は、図５３の電子機器４００の具体例である携帯情報端末の構成例を示している。
図５４の携帯情報端末４３０は、スマートフォンからなる。携帯情報端末４３０の筐体４３１のオモテ面には、ディスプレイ４３２、カメラ４３３、及び、操作部４３４が設けられている。筐体４３１の裏面には、カメラ４３５が設けられている。
ここで、カメラ４３３及びカメラ４３５に、上述したＣＭＯＳイメージセンサ１０ｂ乃至ＣＭＯＳイメージセンサ１０ｒを用いることにより、赤外光に対する感度の向上や感度のバラツキの抑制を実現することができる。
＜移動体への応用例＞
また、例えば、本開示に係る技術（本技術）は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図５５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図５６は、撮像部１２０３１の設置位置の例を示す図である。
図５６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図５６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、ＣＭＯＳイメージセンサ１０ｂ乃至ＣＭＯＳイメージセンサ１０ｒは、図５５の撮像部１２０３１に適用することができる。これにより、例えば、図５６の撮像部１２１０１，１２１０２，１２０１０３，１２１０４の少なくとも１つが赤外線カメラである場合、その赤外線カメラの感度が向上し、歩行者等の検出精度を向上させることができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
＜構成の組み合わせ例＞
また、例えば、本技術は、以下のような構成も取ることができる。
（１）
光電変換部が形成されている半導体基板と、
前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、
前記半導体基板と前記配線層との間に積層されている絶縁膜と
を備え、
前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、
前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い
撮像素子。
（２）
前記第１の層間膜の厚みは、８０ｎｍから２００ｎｍの範囲内であり、
前記反射膜の厚みは、４０ｎｍから８０ｎｍの範囲内である
前記（１）に記載の撮像素子。
（３）
前記反射膜により反射される光の中心波長をλ、前記第１の層間膜の屈折率をｎA、前記反射膜の屈折率をｎBとし、ｉ，ｊを０以上の整数とすると、前記第１の層間膜の厚みは、（２ｉ＋１）λ／４ｎA近傍に設定され、前記反射膜の厚みは、（２ｊ＋１）λ／４ｎB近傍に設定されている
前記（１）又は（２）に記載の撮像素子。
（４）
前記第１の層間膜は、シリコン酸化膜又はシリコン窒化膜を主成分とし、
前記反射膜は、ポリシリコン、アモルファスシリコン、又は、単結晶シリコンを主成分とする
前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
前記反射膜は、第２の層間膜を介して２層以上積層されている
前記（１）に記載の撮像素子。
（６）
前記第１の層間膜及び前記第２の層間膜の厚みは、１００ｎｍから２００ｎｍの範囲内であり、
前記反射膜の厚みは、８０ｎｍから１００ｎｍの範囲内である
前記（５）に記載の撮像素子。
（７）
前記反射膜により反射される光の中心波長をλ、前記第１の層間膜及び前記第２の層間膜の屈折率をｎA、前記反射膜の屈折率をｎBとし、ｉ，ｊを１以上の整数とすると、前記第１の層間膜及び前記第２の層間膜の厚みは、（λ×ｉ）／４ｎA近傍に設定され、前記反射膜の厚みは、（λ×ｊ）／４ｎB近傍に設定されている
前記（５）又は（６）に記載の撮像素子。
（８）
前記第１の層間膜及び前記第２の層間膜は、シリコン酸化物、シリコン窒化物、ＴｉＯ２、又は、ＨｆＯ２を主成分とし、
前記反射膜は、ポリシリコン、アモルファスシリコン、単結晶シリコン、ＴａＯ、ＴｆＯ、シリコン窒化物、Ｇｅ、ＳｉＣ、ＴｉＮ、Ｔｉ、ＴｉＯ２、又は、ＮｇＦ２を主成分とする
前記（５）乃至（７）のいずれかに記載の撮像素子。
（９）
前記反射膜は、前記半導体基板の前記受光面と反対側の面に形成されているトランジスタのゲート電極と前記第１の方向において重ならない位置に配置されている
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
前記反射膜の形状、大きさ、及び、位置のうち少なくとも１つが画素毎に異なる
前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１）
瞳補正に対応して、前記反射膜の形状、大きさ、及び、位置のうち少なくとも１つが調整されている
前記（１０）に記載の撮像素子。
（１２）
前記反射膜は、複数の画素で共有される
前記（１）乃至（１１）のいずれかに記載の撮像素子。
（１３）
前記反射膜の表面に凹凸が形成されている
前記（１）乃至（１２）のいずれかに記載の撮像素子。
（１４）
前記半導体基板において、画素間にトレンチ状の画素分離部が形成されており、
前記画素分離部の中心部に、コアが形成されている
前記（１）乃至（１３）のいずれかに記載の撮像素子。
（１５）
前記コアは、ポリシリコン、アモルファスシリコン、又は、単結晶シリコンを主成分とし、
前記コアの周囲は、シリコン酸化物又はシリコン窒化物を主成分とする誘電体により覆われている
前記（１４）に記載の撮像素子。
（１６）
前記画素が隣接する方向である第２の方向における前記コアの厚みは、５０ｎｍから２００ｎｍの範囲内であり、
前記第２の方向における前記コアの周囲の誘電体の厚みは、５０ｎｍから２００ｎｍの範囲内である
前記（１５）に記載の撮像素子。
（１７）
前記半導体基板の受光面に反射防止膜が積層され、
前記反射防止膜の反射率を低くする光の中心波長をλ、前記反射防止膜の屈折率をｎとすると、前記反射防止膜の厚みは、λ／４ｎ近傍に設定されている
前記（１）乃至（１６）のいずれかに記載の撮像素子。
（１８）
前記半導体基板の受光面に、回折構造が形成されている
前記（１）乃至（１７）のいずれかに記載の撮像素子。
（１９）
前記反射膜により反射される光の中心波長は、７００ｎｍ以上である
前記（１）乃至（１８）のいずれかに記載の撮像素子。
（２０）
撮像素子と、
前記撮像素子から出力される信号を処理する信号処理部と
を備え、
前記撮像素子は、
光電変換部が形成されている半導体基板と、
前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、
前記半導体基板と前記配線層との間に積層されている絶縁膜と
を備え、
前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、
前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い
電子機器。
１０，１０ａ乃至１０ｒ ＣＭＯＳイメージセンサ， １２ 画素アレイ部， ２１ 色フィルタアレイ， ２２ オンチップレンズアレイ， ７０ 単位画素， ７１ フォトダイオード， ７２ 転送トランジスタ， ７３ リセットトランジスタ， ７４ 増幅トランジスタ， ７５ 選択トランジスタ， ７６ ＦＤ部， １０１ 配線層， １０２ ゲート絶縁膜， １０３ 光吸収層， １０４ 反射防止膜， １０５ 層間絶縁膜， １０６ 金属配線， １０７ 素子分離部， １０８ 遮光膜， ３０１ コア， ４００ 電子機器， ４０３ 撮像素子， ４０４ 信号処理部， ４３０ 携帯情報端末， ４３３，４３５ カメラ， ２０００ 車両制御システム， ２４１０，２９１０，２９１２，２９１４，２９１６，２９１８ 撮像部， ＰＤ１乃至ＰＤ８ フォトダイオード， ＴＲ１乃至ＴＲ４ 画素トランジスタ， ＴＧ１乃至ＴＧ８ 転送トランジスタ， ＲＭ１乃至ＲＭ８，ＲＭ１１，ＲＭ１２，ＲＭ２１,ＲＭ２２，ＲＭ３１，ＲＭ４１ａ乃至ＲＭ４２ｃ 反射膜

Claims (20)

  1. 光電変換部が形成されている半導体基板と、
    前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、
    前記半導体基板と前記配線層との間に積層されている絶縁膜と
    を備え、
    前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、
    前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い
    撮像素子。
  2. 前記第１の層間膜の厚みは、８０ｎｍから２００ｎｍの範囲内であり、
    前記反射膜の厚みは、４０ｎｍから８０ｎｍの範囲内である
    請求項１に記載の撮像素子。
  3. 前記反射膜により反射される光の中心波長をλ、前記第１の層間膜の屈折率をｎA、前記反射膜の屈折率をｎBとし、ｉ，ｊを０以上の整数とすると、前記第１の層間膜の厚みは、（２ｉ＋１）λ／４ｎA近傍に設定され、前記反射膜の厚みは、（２ｊ＋１）λ／４ｎB近傍に設定されている
    請求項１に記載の撮像素子。
  4. 前記第１の層間膜は、シリコン酸化膜又はシリコン窒化膜を主成分とし、
    前記反射膜は、ポリシリコン、アモルファスシリコン、又は、単結晶シリコンを主成分とする
    請求項１に記載の撮像素子。
  5. 前記反射膜は、第２の層間膜を介して２層以上積層されている
    請求項１に記載の撮像素子。
  6. 前記第１の層間膜及び前記第２の層間膜の厚みは、１００ｎｍから２００ｎｍの範囲内であり、
    前記反射膜の厚みは、８０ｎｍから１００ｎｍの範囲内である
    請求項５に記載の撮像素子。
  7. 前記反射膜により反射される光の中心波長をλ、前記第１の層間膜及び前記第２の層間膜の屈折率をｎA、前記反射膜の屈折率をｎBとし、ｉ，ｊを１以上の整数とすると、前記第１の層間膜及び前記第２の層間膜の厚みは、（λ×ｉ）／４ｎA近傍に設定され、前記反射膜の厚みは、（λ×ｊ）／４ｎB近傍に設定されている
    請求項５に記載の撮像素子。
  8. 前記第１の層間膜及び前記第２の層間膜は、シリコン酸化物、シリコン窒化物、ＴｉＯ２、又は、ＨｆＯ２を主成分とし、
    前記反射膜は、ポリシリコン、アモルファスシリコン、単結晶シリコン、ＴａＯ、ＴｆＯ、シリコン窒化物、Ｇｅ、ＳｉＣ、ＴｉＮ、Ｔｉ、ＴｉＯ２、又は、ＮｇＦ２を主成分とする
    請求項５に記載の撮像素子。
  9. 前記反射膜は、前記半導体基板の前記受光面と反対側の面に形成されているトランジスタのゲート電極と前記第１の方向において重ならない位置に配置されている
    請求項１に記載の撮像素子。
  10. 前記反射膜の形状、大きさ、及び、位置のうち少なくとも１つが画素毎に異なる
    請求項１に記載の撮像素子。
  11. 瞳補正に対応して、前記反射膜の形状、大きさ、及び、位置のうち少なくとも１つが調整されている
    請求項１０に記載の撮像素子。
  12. 前記反射膜は、複数の画素で共有される
    請求項１に記載の撮像素子。
  13. 前記反射膜の表面に凹凸が形成されている
    請求項１に記載の撮像素子。
  14. 前記半導体基板において、画素間にトレンチ状の画素分離部が形成されており、
    前記画素分離部の中心部に、コアが形成されている
    請求項１に記載の撮像素子。
  15. 前記コアは、ポリシリコン、アモルファスシリコン、又は、単結晶シリコンを主成分とし、
    前記コアの周囲は、シリコン酸化物又はシリコン窒化物を主成分とする誘電体により覆われている
    請求項１４に記載の撮像素子。
  16. 前記画素が隣接する方向である第２の方向における前記コアの厚みは、５０ｎｍから２００ｎｍの範囲内であり、
    前記第２の方向における前記コアの周囲の誘電体の厚みは、５０ｎｍから２００ｎｍの範囲内である
    請求項１５に記載の撮像素子。
  17. 前記半導体基板の受光面に反射防止膜が積層され、
    前記反射防止膜の反射率を低くする光の中心波長をλ、前記反射防止膜の屈折率をｎとすると、前記反射防止膜の厚みは、λ／４ｎ近傍に設定されている
    請求項１に記載の撮像素子。
  18. 前記半導体基板の受光面に、回折構造が形成されている
    請求項１に記載の撮像素子。
  19. 前記反射膜により反射される光の中心波長は、７００ｎｍ以上である
    請求項１に記載の撮像素子。
  20. 撮像素子と、
    前記撮像素子から出力される信号を処理する信号処理部と
    を備え、
    前記撮像素子は、
    光電変換部が形成されている半導体基板と、
    前記半導体基板の受光面と反対側に配置され、配線及び反射膜を備える配線層と、
    前記半導体基板と前記配線層との間に積層されている絶縁膜と
    を備え、
    前記反射膜は、前記絶縁膜と前記配線との間に配置され、前記半導体基板と前記配線層とが積層される方向である第１の方向において、各画素の前記光電変換部の少なくとも一部と重なり、
    前記絶縁膜と前記反射膜との間の第１の層間膜が、前記絶縁膜より厚い
    電子機器。
JP2018547555A 2016-10-27 2017-10-13 撮像素子及び電子機器 Pending JPWO2018079296A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016210295 2016-10-27
JP2016210295 2016-10-27
PCT/JP2017/037119 WO2018079296A1 (ja) 2016-10-27 2017-10-13 撮像素子及び電子機器

Publications (1)

Publication Number Publication Date
JPWO2018079296A1 true JPWO2018079296A1 (ja) 2019-09-12

Family

ID=62025019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018547555A Pending JPWO2018079296A1 (ja) 2016-10-27 2017-10-13 撮像素子及び電子機器

Country Status (5)

Country Link
US (1) US11101305B2 (ja)
JP (1) JPWO2018079296A1 (ja)
KR (1) KR102444733B1 (ja)
CN (1) CN109906512B (ja)
WO (1) WO2018079296A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109983580A (zh) * 2016-12-05 2019-07-05 凸版印刷株式会社 固体拍摄元件
JP2019114642A (ja) * 2017-12-22 2019-07-11 キヤノン株式会社 固体撮像装置、電子機器および輸送機器
JP2021168316A (ja) * 2018-07-13 2021-10-21 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
JP2020027937A (ja) * 2018-08-10 2020-02-20 ブリルニクス インク 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2020068289A (ja) 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
US10812708B2 (en) * 2019-02-22 2020-10-20 Semiconductor Components Industries, Llc Imaging systems with weathering detection pixels
JP2020194912A (ja) * 2019-05-29 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP7310354B2 (ja) * 2019-06-25 2023-07-19 株式会社リコー 画像処理装置、画像形成装置および画像処理方法
JP2021015869A (ja) * 2019-07-11 2021-02-12 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US20220246659A1 (en) * 2019-07-11 2022-08-04 Sony Semiconductor Solutions Corporation Imaging device and imaging apparatus
US11171172B2 (en) * 2019-07-16 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method of forming the same
CN110505419B (zh) * 2019-08-27 2022-04-15 Oppo广东移动通信有限公司 一种像素结构、图像传感器及终端
TW202114241A (zh) * 2019-09-25 2021-04-01 日商索尼半導體解決方案公司 光接收元件、距離測量模組及電子儀器
KR20220087436A (ko) * 2019-10-30 2022-06-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자, 거리 측정 모듈, 및, 전자 기기
CN114375498A (zh) * 2019-10-30 2022-04-19 索尼半导体解决方案公司 受光元件、测距模块和电子设备
US11088196B2 (en) * 2019-11-15 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal reflector grounding for noise reduction in light detector
JP2021090022A (ja) * 2019-12-06 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP2021097312A (ja) * 2019-12-17 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び測距装置
KR20220149516A (ko) * 2020-03-06 2022-11-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
JP7557172B2 (ja) * 2020-03-06 2024-09-27 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
WO2021215337A1 (ja) * 2020-04-20 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US20230197748A1 (en) * 2020-04-20 2023-06-22 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
US20230215889A1 (en) * 2020-05-29 2023-07-06 Sony Semiconductor Solutions Corporation Imaging element and imaging device
FR3114190B1 (fr) * 2020-09-11 2022-10-14 St Microelectronics Res & Dev Ltd Pixel à efficacité quantique améliorée
US12051705B2 (en) 2020-09-11 2024-07-30 Stmicroelectronics (Research & Development) Limited Pixel with an improved quantum efficiency
US11961854B2 (en) * 2020-12-29 2024-04-16 Sywe Neng Lee Semiconductor device
CN116636018A (zh) * 2021-01-13 2023-08-22 索尼半导体解决方案公司 固态成像装置
EP4283678A1 (en) 2021-01-26 2023-11-29 National University Corporation Shizuoka University Solid-state imaging device and method for producing solid-state imaging device
JP2022146337A (ja) * 2021-03-22 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US11984520B2 (en) * 2021-05-27 2024-05-14 Samsung Electronics Co., Ltd. Light absorption structure and light sensing device having the same
JP2024010307A (ja) * 2022-07-12 2024-01-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774240A (ja) * 1993-06-15 1995-03-17 Nec Corp 半導体装置
JPH07302890A (ja) * 1994-05-09 1995-11-14 Omron Corp 受光素子並びに当該受光素子を用いた光結合器及び光絶縁型固体リレー
JP2003152217A (ja) * 2001-11-16 2003-05-23 Matsushita Electric Ind Co Ltd 受光素子を内蔵する半導体装置
JP2004047682A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 固体撮像装置
JP2006261372A (ja) * 2005-03-17 2006-09-28 Sony Corp 固体撮像素子および固体撮像素子の製造方法および画像撮影装置
JP2008147333A (ja) * 2006-12-08 2008-06-26 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2010118412A (ja) * 2008-11-11 2010-05-27 Panasonic Corp 固体撮像装置及びその製造方法
JP2010147474A (ja) * 2008-12-17 2010-07-01 Samsung Electronics Co Ltd イメージセンサ素子
JP2011054741A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 裏面照射型固体撮像装置
WO2012164809A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 固体撮像装置及びその製造方法
JP2015023259A (ja) * 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP2015026708A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
US7659595B2 (en) * 2007-07-16 2010-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for backside illuminated image sensor
US7989859B2 (en) * 2008-02-08 2011-08-02 Omnivision Technologies, Inc. Backside illuminated imaging sensor with silicide light reflecting layer
JP2009259934A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 固体撮像素子
US7875948B2 (en) * 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8299554B2 (en) * 2009-08-31 2012-10-30 International Business Machines Corporation Image sensor, method and design structure including non-planar reflector
US8629523B2 (en) * 2010-04-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Inserted reflective shield to improve quantum efficiency of image sensors
US8610229B2 (en) * 2011-04-14 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall for backside illuminated image sensor metal grid and method of manufacturing same
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP5956866B2 (ja) * 2011-09-01 2016-07-27 キヤノン株式会社 固体撮像装置
JP5893302B2 (ja) * 2011-09-01 2016-03-23 キヤノン株式会社 固体撮像装置
US9105546B2 (en) * 2012-09-19 2015-08-11 Semiconductor Components Industries, Llc Imaging systems with backside illuminated near infrared imaging pixels
CN105102560A (zh) * 2012-12-28 2015-11-25 富士胶片株式会社 红外线反射膜形成用的硬化性树脂组合物、红外线反射膜及其制造方法、以及红外线截止滤波器及使用其的固体摄影元件

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774240A (ja) * 1993-06-15 1995-03-17 Nec Corp 半導体装置
JPH07302890A (ja) * 1994-05-09 1995-11-14 Omron Corp 受光素子並びに当該受光素子を用いた光結合器及び光絶縁型固体リレー
JP2003152217A (ja) * 2001-11-16 2003-05-23 Matsushita Electric Ind Co Ltd 受光素子を内蔵する半導体装置
JP2004047682A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 固体撮像装置
JP2006261372A (ja) * 2005-03-17 2006-09-28 Sony Corp 固体撮像素子および固体撮像素子の製造方法および画像撮影装置
JP2008147333A (ja) * 2006-12-08 2008-06-26 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2010118412A (ja) * 2008-11-11 2010-05-27 Panasonic Corp 固体撮像装置及びその製造方法
JP2010147474A (ja) * 2008-12-17 2010-07-01 Samsung Electronics Co Ltd イメージセンサ素子
JP2011054741A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 裏面照射型固体撮像装置
WO2012164809A1 (ja) * 2011-05-31 2012-12-06 パナソニック株式会社 固体撮像装置及びその製造方法
JP2015023259A (ja) * 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP2015026708A (ja) * 2013-07-26 2015-02-05 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器

Also Published As

Publication number Publication date
CN109906512B (zh) 2023-08-15
US20190244992A1 (en) 2019-08-08
US11101305B2 (en) 2021-08-24
KR102444733B1 (ko) 2022-09-16
KR20190067179A (ko) 2019-06-14
WO2018079296A1 (ja) 2018-05-03
CN109906512A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
KR102444733B1 (ko) 촬상 소자 및 전자기기
KR102504887B1 (ko) 촬상 소자, 촬상 소자의 제조 방법 및 전자 기기
WO2018216477A1 (ja) 固体撮像素子および電子機器
JP2020013909A (ja) 受光素子、測距モジュール、および、電子機器
TWI837162B (zh) 固態攝像裝置及電子機器
KR20210031642A (ko) 센서 소자 및 전자 기기
WO2019009024A1 (ja) 撮像素子および撮像装置
EP4053520B1 (en) Light receiving element, distance measurement module, and electronic equipment
JP2022131910A (ja) 撮像装置および電子機器
JP2022129810A (ja) 固体撮像装置及び撮像システム
JP7520498B2 (ja) 固体撮像装置及び電子機器
WO2022019111A1 (ja) 光検出装置
JPWO2019078291A1 (ja) 撮像装置
JP7531272B2 (ja) 撮像装置
WO2023145441A1 (ja) 光検出装置
WO2024043056A1 (ja) 撮像素子、測距装置
WO2023079840A1 (ja) 撮像装置および電子機器
WO2023181657A1 (ja) 光検出装置及び電子機器
WO2022201898A1 (ja) 撮像素子および撮像装置
WO2023286391A1 (ja) 受光装置、電子機器及び受光方法
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2023002592A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2023189130A1 (ja) 光検出装置及び電子機器
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
JP2020115516A (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607