JPWO2017154075A1 - 電子制御装置 - Google Patents

Abstract

この発明は、放熱性を向上できるとともに、多層回路基板の反りの発生を抑制できる電子制御装置を得る。この発明の電子制御装置は、導体層と絶縁層とが交互に配置されている回路基板と、それぞれ、上記導体層の中の上記回路基板の一面に配置された上部外導体層により形成された上部配線パターンに接続されて、上記回路基板に搭載された複数のパワー素子を有するパワー回路と、上記導体層の中の上記回路基板の他面に配置された下部外導体層により形成された下部配線パターンに接続されて、上記回路基板に搭載された制御部と、を備え、上記上部外導体層と上記下部外導体層との厚みが、同一で、かつ上記導体層の中で最も厚く、又は上記回路基板の内部の両端部に位置する第１最外位置内導体層と第２最外位置内導体層との厚みが、同一で、かつ上記導体層の中で最も厚く、上記導体層が、上記回路基板の厚み方向の中央面を対称面として、対称に配置されている。

Description

この発明は、特に、発熱をともなうパワー回路を搭載した多層回路基板を有する電子制御装置にするものである。

電動パワーステアリング装置などに用いられる電子制御装置においては、回路基板に搭載したパワー回路に大電流、又は高電圧が供給されるので、パワー回路が発熱し、この発熱が電子部品の誤動作や故障をもたらすことから、パワー回路での発熱を効果的に放熱することが望まれる。

そこで、パワー回路を構成する半導体モジュールが、その金属板および端子を回路基板の一面に形成された配線パターンに接続して、回路基板に搭載された従来の電子制御ユニットでは、熱伝導部材を介して配線パターンに接続するように放熱体を設け、半導体モジュールでの発熱を配線パターンおよび熱伝導部材を介して放熱体に伝達し、半導体モジュールでの発熱を放熱していた（例えば、特許文献１参照）。

しかしながら、従来の電子制御ユニットでは、半導体モジュールなどの電子部品が回路基板の一面にしか実装できないので、部品の実装密度が低下してしまう。

このような状況を鑑み、導体層と樹脂製の絶縁層とを交互に積層して積層回路部を構成し、最下層の絶縁層に接するように金属板を設け、電子部品が搭載される最上層の導体層と最下層の絶縁層とを接するように放熱ビアを設け、電子部品での発熱を放熱ビアおよび最下層の絶縁層を介して金属板に放熱する従来のモータ駆動回路基板が提案されていた（例えば、特許文献２参照）。

特許第５７２５０５５号公報 国際公開第２００８／０７８７３９号

このように、従来のモータ駆動回路基板では、導体層と絶縁層とを交互に積層して積層回路部を構成しているので、部品の実装密度を高めることができる。しかしながら、最上層が導体層であり、最下層が絶縁層であることから、積層回路部は、複数の導体層の厚み方向の配置が上層側に偏った配置となる。これにより、電子部品での発熱にともなう積層回路部の厚み方向の熱分布に歪みが生じ、回路基板の反りが発生するという課題があった。

また、従来のモータ駆動回路基板では、積層された各導体層の厚みが一定であるので、電子部品が搭載される最上層の導体層の熱容量が小さく、放熱性が低下してしまう。そこで、放熱性を改善するために、積層回路部の厚みを変えることなく、最上層の導体層の厚みを厚くすると、積層回路部における複数の導体層の厚み方向の配置が上層側にさらに偏った配置となり、回路基板の反りの問題が顕著となる。

この発明は、上記課題を解決するためになされたもので、放熱性を向上できるとともに、多層回路基板の反りの発生を抑制できる電子制御装置を得ることを目的とする。

この発明の電子制御装置は、導体層と絶縁層とが交互に配置されている回路基板と、それぞれ、上記導体層の中の上記回路基板の一面に配置された上部外導体層により形成された上部配線パターンに接続されて、上記回路基板の上記一面に搭載された複数のパワー素子を有するパワー回路と、上記導体層の中の上記回路基板の他面に配置された下部外導体層により形成された下部配線パターンに接続されて、上記回路基板の上記他面に搭載された制御部と、を備えている。上記上部外導体層と上記下部外導体層との厚みが、同一で、かつ上記導体層の中で最も厚く、又は上記導体層の中の上記回路基板の内部の上記一面に最も近い位置に位置する第１最外位置内導体層と上記他面に最も近い位置に位置する第２最外位置内導体層との厚みが、同一で、かつ上記導体層の中で最も厚く、上記導体層が、上記回路基板の厚み方向の中央面を対称面として、対称に配置されている。

この発明によれば、パワー素子が接続されている上部配線パターン又は上部配線パターンに隣接する最外位置内導体層の厚みが厚くなっているので、上部配線パターン又は最外位置内導体層の熱容量を大きくでき、放熱性が向上される。
導体層が、回路基板の厚み方向の中央面を対称面として、対称に配置されているので、パワー素子の発熱にともなう熱分布の歪みの発生が抑制され、回路基板の反りの発生が抑制される。

この発明の実施の形態１に係る電子制御装置を用いた電動パワーステアリング装置の全体回路図である。 この発明の実施の形態１に係る電子制御装置を用いた電動パワーステアリング装置を示す断面図である。 この発明の実施の形態１に係る電子制御装置における回路基板をモータ側から見た平面図である。 この発明の実施の形態１に係る電子制御装置における回路基板を示す側面図である。 この発明の実施の形態１に係る電子制御装置に適用される上アームスイッチング素子を示す上面図である。 この発明の実施の形態１に係る電子制御装置における回路基板周りを示す要部断面図である。 この発明の実施の形態２に係る電子制御装置における回路基板周りを示す要部断面図である。 この発明の実施の形態３に係る電子制御装置におけるスイッチング素子を示す上面図である。 この発明の実施の形態３に係る電子制御装置におけるスイッチング素子を示す側面図である。 この発明の実施の形態４に係る電子制御装置における回路基板周りを示す断面図である。 この発明の実施の形態５に係る電子制御装置における回路基板周りを示す断面図である。

実施の形態１．
図１はこの発明の実施の形態１に係る電子制御装置を用いた電動パワーステアリング装置の全体回路図である。

図１において、電動パワーステアリング装置１００は、モータ２と、モータ２を駆動制御する制御ユニット１と、を備える。制御ユニット１は、パワー回路を搭載した回路基板４を有する電子制御装置に相当する。ここでは、モータ２は３相ブラシレスモータとして説明するが、ブラシ付き、又は３相以上の多相巻線モータであってもよい。また、モータ２は２組の３相巻線を有しているが、１組の３相巻線でもよい。

制御ユニット１は、主に、モータ２に電流を供給するインバータ回路３と、電源回路１３、入力回路１２、ＣＰＵ１０、駆動回路１１の小信号回路と、フィルタ１７と、電源リレーの役目をする電源用スイッチング素子５ａ，５ｂとが搭載された回路基板４を中心に構成され、後述するように、モータ２の出力軸２１の出力側と反対側に配設され、モータ２と一体化されている。そして、モータ２の回転角を検出するための回転センサ９ｂ，９ｃが、モータ２の出力軸２１の反出力側の端部近傍に設置されている。制御ユニット１には、車両に搭載されたバッテリ６、イグニッションスイッチ７を介して電力が供給され、車速センサ・ハンドルの操舵トルクを検出するトルクセンサなどのセンサ類８からの各種情報が入力される。

つぎに、制御ユニット１における各部位の接続関係と動作について説明する。

まず、イグニッションスイッチ７がドライバーにより投入されると、電源回路１３によりＣＰＵ１０、入力回路１２、駆動回路１１などに定電圧が供給される。また、インバータ回路３用の電源は、コンデンサとコイルからなるフィルタ１７を介して供給される。車速センサ、トルクセンサなどのセンサ類８からの情報は、入力回路１２を介してＣＰＵ１０に送られ、これらの情報に基づきモータ２へ電力を供給する制御量をＣＰＵ１０が演算し、駆動回路１１を介して出力される。また、インバータ回路３内の各部の電圧、又は電流、回転センサ９ｂ，９ｃにより検出された回転角などの各情報も入力回路１２を介してＣＰＵ１０に送られる。

＋Ｂライン（以下、電源ラインとする）を開閉するリレー機能を有した電源用スイッチング素子５ａ，５ｂが、電源ラインに挿入されている。この電源用スイッチング素子５ａ，５ｂは、例えばＦＥＴであり、電流供給方向に対して順方向と逆方向の２つの寄生ダイオードが直列に配設されている。この電源用スイッチング素子５ａ，５ｂは、インバータ回路３又はモータ２に故障が発生した場合などに、電力供給を強制的に遮断することができる。さらに、寄生ダイオードは、バッテリ６を逆接続した場合に、電流が流れるラインを遮断することができ、いわゆるバッテリ逆接続保護の役目も担っている。この電源用スイッチング素子５ａ，５ｂの駆動もＣＰＵ１０が駆動回路１１を介して制御する。

インバータ回路３は、モータ２の２組の３相巻線（Ｕ相、Ｖ相、Ｗ相）のそれぞれに電力を供給する同一の回路構成の第１および第２インバータ回路３ａ，３ｂを有する。
第１インバータ回路３ａは、３相巻線の各相（Ｕ１相、Ｖ１相、Ｗ１相）に対して、３つのスイッチング素子と、コンデンサなどからなる回路部を備える。

Ｕ１相に対する回路部は、上アーム用スイッチング素子３１Ｕと、下アーム用スイッチング素子３２Ｕと、上下アーム用スイッチング素子３１Ｕ，３２Ｕ間の接続点とＵ１相巻線との間を開閉するリレー機能を有したリレー用スイッチング素子３４Ｕと、を備えている。また、モータ２に流れる電流を検出するために、シャント抵抗３３Ｕが上下アーム用スイッチング素子３１Ｕ，３２Ｕと直列に接続されている。

Ｖ１相に対する回路部は、上アーム用スイッチング素子３１Ｖと、下アーム用スイッチング素子３２Ｖと、上下アーム用スイッチング素子３１Ｖ，３２Ｖ間の接続点とＶ１相巻線との間を開閉するリレー機能を有したリレー用スイッチング素子３４Ｖと、を備えている。シャント抵抗３３Ｖが上下アーム用スイッチング素子３１Ｖ，３２Ｖと直列に接続されている。

Ｗ１相に対する回路部は、上アーム用スイッチング素子３１Ｗと、下アーム用スイッチング素子３２Ｗと、上下アーム用スイッチング素子３１Ｗ，３２Ｗ間の接続点とＷ１相巻線との間を開閉するリレー機能を有したリレー用スイッチング素子３４Ｗと、を備えている。シャント抵抗３３Ｗが上下アーム用スイッチング素子３１Ｗ，３２Ｗと直列に接続されている。

上下アーム用スイッチング素子３１Ｕ，３１Ｖ，３１Ｗ，３２Ｕ、３２Ｖ，３２Ｗは、ＣＰＵ１０の指令に基づきＰＷＭ駆動されるため、ノイズ抑制の目的で、コンデンサ３０ａ，３０ｂが上下アーム用スイッチング素子３１Ｕ，３１Ｖ，３１Ｗ，３２Ｕ、３２Ｖ，３２Ｗと並列に接続されている。

第２インバータ回路３ｂは、３相巻線の各相（Ｕ２相、Ｖ２相、Ｗ２相）に対して、３つのスイッチング素子と、コンデンサなどからなる回路部を備える。なお、第２インバータ回路３ｂは、第１インバータ回路３ａと同様に構成されているので、その説明を省略する。

ＣＰＵ１０は、上下アーム用スイッチング素子間の接続点、又は３相巻線の端子電圧、およびシャント抵抗の電圧を入力し、制御指令値（目標値）と実際の電流、電圧値の差異を把握し、いわゆるフィードバック制御、および各部の故障判定も行っている。また、ＣＰＵ１０は、回転センサ９ｂ，９ｃにより検出された回転角を入力し、モータ２の回転位置、又は速度を算出し、コイル電流供給制御に利用している。ＣＰＵ１０は、第１および第２インバータ回路３ａ，３ｂのそれぞれに専用のＣＰＵ１、ＣＰＵ２により構成されているが、第１および第２インバータ回路３ａ，３ｂに対して１つのＣＰＵで構成してもよい。さらに、ＣＰＵ１，ＣＰＵ２に対して、駆動回路１１、入力回路１２、電源回路１３が１組で構成されているが、駆動回路１１、入力回路１２、電源回路１３が２組独立に存在する構成であってもよい。

ここで、インバータ回路３、電源用スイッチング素子５ａ，５ｂが大電流を制御しているのでパワー回路に相当する。一方、ＣＰＵ１０、駆動回路１１、入力回路１２、電源回路１３は制御部に相当する。

つぎに、電動パワーステアリング装置１００の構造について説明する。図２はこの発明の実施の形態１に係る電子制御装置を用いた電動パワーステアリング装置を示す断面図である。

電動パワーステアリング装置１００は、制御ユニット１をモータ２の上部に出力軸２１と同軸に配置して、制御ユニット１とモータ２とを一体化して構成されている。モータ２は、モータケース２５に内蔵されている。このモータケース２５は、取付用フランジ２５ａ、および減速機（図示せず）との接続部２５ｂが一体となった金属製である。モータケース２５の取付用フランジ２５ａの軸心位置に出力軸２１を通す貫通穴が形成され、その貫通穴には、第１軸受２６ｂが取り付けられている。

モータ２は、軸心位置に挿入された出力軸２１に固着され、永久磁石（図示せず）が外周面に複数極対配置されたロータ２３と、このロータ２３の外周側に隙間を介して同軸に配設され、巻線２４を有するステータ２２と、備える。環状の接続リング２７が、電気配線用のバスバーを絶縁性樹脂にインサート成形して作製され、巻線２４に近接して、ステータ２２の上部に配置されている。巻線２４を構成する複数の巻線が、それらの巻線端を接続リング２７のバスバーに接続されて、図１に示されるように、２組のＹ結線された３相巻線となる。そして、接続リング２７から突き出された各相の口出し線（図示せず）、すなわち６本の口出し線が、制御ユニット１側に延びている。出力軸２１の反出力側の先端には、回転センサ用ロータ９ａが装着されている。

また、モータケース２５の最上部には、円盤状のフレーム２９が内接した状態で取り付けられている。このフレーム２９も金属製であり、その軸心位置に出力軸２１を通す貫通穴が形成され、その貫通穴には、第２軸受２６ａが取り付けられている。フレーム２９は、モータ２と制御ユニット１とを隔てる仕切り壁、軸受保持などの複数の役目を担っている。また、フレーム２９には、６本の口出し線を通すための貫通穴があいている。さらに、フレーム２９は、制御ユニット１の放熱のためのヒートシンクの役目も担っている。このように、フレーム２９に多数の機能を担うことにしたので、部品点数を削減することができる。

以上のように、モータ２は、モータケース２５に第１および第２軸受２６ａ，２６ｂまで包含した構造であり、制御ユニット１とは別々に組み立てることができる。そして、制御ユニット１とモータ２とを別々に組み立てた後、両者を一体化して電動パワーステアリング装置１００が組み立てられる。

つぎに、制御ユニット１の構成について説明する。ここでは、説明の便宜上、電源用スイッチング素子、コンデンサ、上アーム用スイッチング素子、下アーム用スイッチング素子、リレー用スイッチング素子に付される符号を、５，３０，３１，３２，３４とする。

制御ユニット１は、フレーム２９と、ハウジング１６と、フレーム２９とハウジング１６とで囲まれた空間に収納され、各電子部品が搭載されている回路基板４と、を備える。そして、図１に示されたＣＰＵ１０、駆動回路１１、入力回路１２、電源回路１３、電源用スイッチング素子５、インバータ回路３などが、回路基板４の両面に分散配置されている。フレーム２９の上面の一部を突出させて、放熱部としての突出部２９ａが形成されている。そして、各種スイッチング素子５、３１、３２、３４などの発熱部品の上面が、絶縁性放熱シートを介して、突出部２９ａに接しており、発熱部品での発熱が突出部２９ａに放熱される。ここでは、フレーム２９は第１ヒートシンクとして機能する。

ハウジング１６は、例えば樹脂製であり、有底円筒状に作製されており、開口縁部をモータケース２５の円筒部の最上部に圧入などにより装着して、モータケース２５に取り付けられている。ハウジング１６の底部には、少なくとも２つのコネクタ１４、１５が一体に形成されている。コネクタ１４は大電流の電源（＋Ｂ、グランド）用であり、コネクタ１５はセンサ用である。これらコネクタ１４，１５には、コネクタピンがインサート成形されており、その一端は制御ユニット１の外部で車両側のハーネスに接続され、他端はハウジング１６の内壁面に延長されている。電気的配線である導体１４ａは、少なくとも＋Ｂ用とグランド用の２本ある。一方、導体１５ａはセンサ用であり、多数本あり、ハウジング１６の底部の内壁を通って図２中下方向に延び出され、その先端部が回路基板４の穴に通され、回路基板４の接続対象の配線パターンに電気的に接続されている。インバータ回路３のコンデンサ３０は、図２中、回路基板４の下面に搭載され、回路基板４とフレーム２９との間に配置されている。

コネクタ１４の近傍には、フィルタ１７（コイル、コンデンサ）が装着されている。フィルタ１７は、コネクタ１４のコネクタピンから延びた導体１４ａの途中に配置され、各部品の脚部が導体１４ａに接続されている。また、ハウジング１６の底部の内壁面の一部を突出させ、放熱部としての突起部１６ａが形成されている。そして、回路基板４に搭載されたＣＰＵ１０、駆動回路１１が、絶縁性放熱シート１６ｂを介して突起部１６ａに接しており、ＣＰＵ１０、駆動回路１１での発熱が突起部１６ａに放熱される。ここでは、ハウジング１６が第２ヒートシンクとして機能する。なお、回路基板４は、柱１８によりフレーム２９に固定されている。

つぎに、回路基板４の構成、および各部品の配置、接続について図３および図４を参照しつつ説明する。図３はこの発明の実施の形態１に係る電子制御装置における回路基板をモータ側から見た平面図、図４はこの発明の実施の形態１に係る電子制御装置における回路基板を示す側面図である。

図３および図４において、ＣＰＵ１０、駆動回路１１，入力回路１２、電源回路１３の制御部が、回路基板４の裏面に形成された下部配線パターン４ｃに接続されて、裏面の全面に分散して、搭載されている。また、パワー回路が、回路基板４の表面に搭載されている。パワー回路は、大電流が流れ、熱を発生させるために放熱性を考慮した構造でなければならない。

第１および第２インバータ回路３ａ、３ｂは、同一の回路網である。そこで、第１および第２インバータ回路３ａ，３ｂを構成する部品群は、図３中、回路基板４の表面の上半分と下半分とに分けて、互いに間隔をあけて、分散して均等に配置されている。さらに、第１および第２インバータ回路３ａ，３ｂを構成する部品群は、図３中、回路基板４の表面の上半分と下半分とを分ける線分Ａを対称軸として、ほぼ対称に配置されている。これにより、発熱部品であるスイッチング素子３１，３２，３４が、互いに離間し、かつ分散して、回路基板４の表面の上半分と下半分とを分ける線分Ａを対称軸として、ほぼ対称に配置されているので、第１および第２インバータ回路３ａ、３ｂの熱分布の歪みが抑制される。

電源用スイッチング素子５は、同様に、回路基板４の表面に、線分Ａを対称軸として、対称に配置されている。コンデンサ３０ａ，３０ｂも、回路基板４の表面に、線分Ａを対称軸として、ほぼ対称に配置されている。さらには、各部品間の接続のための配線も、線分Ａを対称軸として、ほぼ対称に張り廻らせられている。さらに、電流の流れを考慮し、電源端子である＋端子１４ｂ、１４ｄ、およびグランド端子である−端子１４ｃが、図３中、共に回路基板４の左端に配置されている。そして、＋Ｂ用の導体１４ａが＋端子１４ｂ、１４ｄに接続され、グランド用の導体１４ａが−端子１４ｃに接続される。これらにより、＋端子１４ｂ、１４ｄに電源用スイッチング素子５を介して接続された電源配線パターン４ａと、−端子１４ｃに接続されたグランド配線パターン４ｂを太く、短いパターンで、平行的に配線することができている。また、電源配線パターン４ａは、線分Ａを対称軸として、対称のパターンに形成されている。ここで、電源配線パターン４ａおよびグランド配線パターン４ｂが上部配線パターンとなる。

パワー回路を主に構成しているパワー素子としては、２２個のスイッチング素子５，３１，３２，３４、および６個のシャント抵抗３３Ｕ，３３Ｖ，３３Ｗである。センサ用の導体１５ａは、２組に分かれて回路基板４の周辺部に形成されたスルーホール１５ｂ、１５ｃに挿入、接続されている。６個のスルーホール２８ａｕ，２８ａｖ，２８ａｗは、モータ２の巻線２４と接続するためのものである。なお、回路基板４の表面中央に配置したＩＣは、回転センサ９ｂ、９ｃを内蔵している。

また、回路基板４の周辺縁部に周方向に分散して形成された４カ所の孔１８ａは、図２に示される柱１８の挿入孔である。回路基板４は、第１および第２インバータ回路３ａ、３ｂの搭載面をフレーム２９に向けて、孔１８ａに挿入された柱１８を用いてフレーム２９に固定される。さらに、導体１５ａを多数分散配置することで回路基板４自体がハウジング１６に固定される。これにより、電動パワーステアリング装置１００の振動に起因する回路基板４の振動のみならず、回路基板４基板自体のそりの発生、および傾きの発生を抑制することができる。

つぎに、発熱部品の代表としてスイッチング素子３１と回路基板４の構造について図５および図６に基づき説明する。図５はこの発明の実施の形態１に係る電子制御装置に適用される上アームスイッチング素子を示す上面図、図６はこの発明の実施の形態１に係る電子制御装置における回路基板周りを示す要部断面図である。なお、図６では、回路基板のみを断面図で示している。

スイッチング素子３１は半導体スイッチであって、例えばＭＯＳ―ＦＥＴである。図５に示されるように、スイッチング素子３１のチップ３１ｃが、例えば銅製のプレート３１ｄに搭載され、ドレイン端子が、プレート３１ｄと直接接続されている。そこで、プレート３１ｄをスイッチング素子３１のドレイン端子３１ｄとする。一方、ソース端子３１ｓとゲート端子３１ｇはチップ３１ｃより下方向に出されている。そして、ソース端子３１ｓおよびゲート端子３１ｇの下面とプレート３１ｄの最下面３１ｄｐは同一平面をなしている。

回路基板４は、導体層４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅと絶縁層５１ａ，５１ｂ，５１ｃ，５１ｄとを交互に積層して構成された多層回路基板である。導体層４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅは熱伝導性の良い金属、例えば銅で形成され、絶縁層５１ａ，５１ｂ，５１ｃ，５１ｄは例えばガラス繊維とエポキシ樹脂との合成物で形成される。ここでは、導体層４１ａが回路基板４の表面に形成され、導体層４１ｂ，４１ｃ，４１ｄが回路基板４の内部に形成され、導体層４１ｅが回路基板４の裏面に形成されている。導体層４１ａは、電源配線パターン４ａ、グランド配線パターン４ｂなどにパターニングされている。また、導体層４１ｂ，４１ｃ，４１ｄ，４１ｅも、所望の配線パターンにパターニングされている。そして、導体層４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅにより形成された配線パターンが、スルーホールにより電気的に接続されている。なお、導体層４１ａが上部外導体層であり、導体層４１ｅが下部外導体層である。また、導体層４１ｂが第１最外位置内導体層であり、導体層４１ｄが第２最外位置内導体層である。また、下部配線パターン４ｃは、導体層４１ｅにより形成される。

図６に示されるように、ゲート端子３１ｇおよびソース端子３１ｓの最下面は、半田付けなどにより、導体層４１ａにより形成された当接パッド、又は配線パターンと電気的に接続される。また、ドレイン端子３１ｄも同様に最下面３１ｄｐが、半田付けなどにより、導体層４１ａにより形成された配線パターンと電気的に接続される。ゲート端子３１ｇは、スルーホール４１ｆと接続され、導体層４１ｂにより形成された配線パターンを介して駆動回路１１と接続される。ソース端子３１ｓが接続された配線パターンは、スルーホール４１ｈを介して、導体層４１ｅにより形成された放熱パッド４１ｇに接続されている。そして、放熱パッド４１ｇが、突起部１６ａと絶縁性放熱シート１６ｂを介して接している。これにより、スイッチング素子３１での発熱がソース端子３１ｓを介してハウジング１６に放熱される。

また、スイッチング素子３１によるＰＷＭ制御により、スイッチングノイズも考慮しなければならない。このようなノイズが回路基板４の上面に搭載されたＣＰＵ１０などの部品に影響を及ぼすことを抑制するために、スイッチング素子３１に近い導体層４１ｂにより形成された配線パターンをグランドベタアースとすることも可能である。これにより、スイッチング素子３１とのアイソレーションを図り、ノイズ放射を抑制することができる。同様に、ＣＰＵ１０の信号ライン系へのノイズを抑制するために、導体層４１ｄにより形成された配線パターンをグランドベタアースとし、信号ライン系を導体層４１ｃにより形成された配線パターンに通すことも、多層回路基板であれば可能である。

実施の形態１によれば、回路基板４の上下面に配置された導体層４１ａ，４１ｅが同一の厚みで厚く、内部に配置された導体層４１ｂ、４１ｃ、４１ｄが同一の厚みで、導体層４１ａ，４１ｅより薄くなっている。回路基板４の厚み方向に関して、導体層４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅの厚みおよび配置が、回路基板４の厚み方向の中心面を対称面として、対称となっている。これにより、回路基板４の厚みの増大を抑えて、回路基板４自体のそりの発生を抑制できる。さらには、発熱部品での発熱に起因する回路基板４の厚み方向における熱分布の歪みが抑えられ、回路基板４の反りの発生を防止することができる。

また、最も厚い導体層４１ａが電源配線パターン４ａおよびグランド配線パターン４ｂを形成しているので、電源配線パターン４ａおよびグランド配線パターン４ｂの熱容量を大きくでき、放熱性が向上される。
発熱部品のスイッチング素子５，３１，３２，３４の上面が、それぞれ、絶縁性放熱シートを介してフレーム２９の突出部２９ａに接しているので、スイッチング素子５，３１，３２，３４での発熱が効果的にフレーム２９に放熱される。フレーム２９が回路基板４から離間して配置されているので、回路基板４の部品実装のための有効面積を増大することができる。

第１および第２インバータ回路３ａ、３ｂおよび電源用スイッチング素子５が、回路基板４の表面に、回路基板４の表面を２等分する線分Ａを挟んで両側に分かれて、線分Ａを対称軸として、対称に配置されている。これにより、第１および第２インバータ回路３ａ、３ｂおよび電源用スイッチング素子５が、回路基板４の表面を２等分したそれぞれの領域に、ほぼ同程度の発熱となるように配置される。さらに、第１および第２インバータ回路３ａ、３ｂおよび電源用スイッチング素子５の部品が、回路基板４の表面を２等分したそれぞれの領域に、回路基板４の表面を２等分する線分Ａを対称軸として、対称に配置される。そこで、第１および第２インバータ回路３ａ、３ｂおよび電源用スイッチング素子５の発熱部品での発熱に起因する熱分布の歪みの発生が抑制される。

ＣＰＵ１０は、第１および第２インバータ回路３ａ，３ｂに同一の制御量指令となるように出力している。すなわち、例えば、ＣＰＵ１０が、第１インバータ回路３ａが第２インバータ回路３ｂよりも大電流を流すように制御量指令を出力するのではなく、ほぼ同等の電流を流すように制御量指令を出力する。これにより、第１および第２インバータ回路３ａ、３ｂおよび電源用スイッチング素子５の発熱部品での発熱に起因する熱分布の歪みの発生が抑制される。

また、制御部を構成するＣＰＵ１０、駆動回路１１、入力回路１２、電源回路１３が、回路基板４の裏面の全面に、互いに離間して、均等に分散して配置されている。そこで、ＣＰＵ１０、駆動回路１１、入力回路１２、電源回路１３の発熱部品での発熱に起因する熱分布の歪みの発生が抑制される。なお、ここでの制御部の均等分散配置は、例えば、制御部の各部品を、グループ毎に見るとほぼ同程度の発熱となるように、発熱容量で２つのグループに分けて配置することを意味する。

実施の形態２．
図７はこの発明の実施の形態２に係る電子制御装置における回路基板周りを示す要部断面図である。なお、図７では、回路基板のみを断面図で示している。

図７において、スイッチング素子３１が、ドレイン端子、ソース端子、およびゲート端子を回路基板４Ａの表面に配置された導体層４２ａにより形成された上部配線パターンに接続されて、回路基板４Ａの表面に搭載されている。フレーム２９は、絶縁性放熱シート２９ｂを介してスイッチング素子３１の上面に接するとともに、突出部２９ａが、絶縁性放熱シート２９ｃを介して回路基板４Ａの表面に配置された導体層４２ａにより形成された上部配線パターンに接している。この上部配線パターンの配線抵抗は非常に小さいものではあるが、大電流が流れるので、発熱する。そこで、上部配線パターンでの発熱を絶縁性放熱シート２９ｃを介して突出部２９ａに放熱させている。

回路基板４Ａは、導体層４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆと絶縁層５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅとを交互に積層して構成された多層回路基板である。導体層４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆは熱伝導性の良い金属、例えば銅で形成され、絶縁層５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅは例えばガラス繊維とエポキシ樹脂との合成物で形成される。ここでは、導体層４２ａが回路基板４Ａの表面に形成され、導体層４２ｂ，４２ｃ，４２ｄ，４２ｅが回路基板４Ａの内部に形成され、導体層４２ｆが回路基板４Ａの裏面に形成されている。導体層４２ａは、上部配線パターンである電源配線パターン４ａ、グランド配線パターン４ｂなどにパターニングされている。また、導体層４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆも、所望の配線パターンにパターニングされている。そして、導体層４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆにより形成された配線パターンが、スルーホールにより電気的に接続されている。なお、導体層４２ａが上部外導体層であり、導体層４２ｆが下部外導体層である。また、導体層４２ｂが第１最外位置内導体層であり、導体層４２ｅが第２最外位置内導体層である。また、下部配線パターン４ｃは、導体層４２ｆにより形成される。

回路基板４Ａの内部の最外位置に配置された導体層４２ｂ，４２ｅが同一の厚みで厚く、導体層４２ａ、４２ｃ、４２ｄ，４２ｆが同一の厚みで、導体層４２ａ，４２ｅより薄くなっている。回路基板４Ａの厚み方向に関して、導体層４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆの厚みおよび配置が、回路基板４Ａの厚み方向の中心面Ｂを対称面として、対称となっている。
また、導体層４２ａ，４２ｂがビア４２ｇにより接続されている。さらに、熱伝導性部材がビア４２ｇに充填されている。具体的には、ビアフィルメッキのように銅をビア４２ｇに析出させて、熱伝導部材でビア４２ｇを充填している。図７では、熱伝導部材がビア４２ｇに充填されている状態をビア４２ｇの表面を円弧状の凹面として表している。

ここでは、スイッチング素子３１を例にとって説明しているが、スイッチング素子５，３２，３４も、同様に、回路基板４Ａに搭載されている。
なお、他の構成は上記実施の形態１と同様に構成されている。

この実施の形態２においても、回路基板４の厚み方向に関して、導体層４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅ，４２ｆの厚みおよび配置が、回路基板４Ａの厚み方向の中心面Ｂを対称面として、対称となっているので、上記実施の形態１と同様の効果が得られる。

この実施の形態２では、回路基板４Ａの内部の最外位置に位置する導体層４２ｂ，４２ｅの厚みが厚いので、上記実施の形態１における回路基板４に比べて、放熱性が低下する。そこで、ビア４２ｇを形成して、導体層４２ｂ，４２ｅを、回路基板４Ａの両面に配置された導体層４２ａ，４２ｆに熱的に接続させて、回路基板４と同等の放熱性を確保している。
ビア４２ｇに熱伝導部材が充填されているので、回路基板４Ａの放熱性を向上させることができる。また、導体層４２ａ，４２ｂ，４２ｅ，４２ｆ、ビア４２ｇおよび熱伝導部材が銅で作製されているので、熱抵抗および電気抵抗を低減できる。

ここで、制御部が搭載される導体層４２ｆにより形成される下部配線パターンの厚みが厚いので、これを制御部のために電源系に使用することで、信号ラインよりも多くの電流を流すことができる。また、制御部における−側のグランド配線パターンを形成する導体層４２ｆが、パワー回路における−側のグランド配線パターンを形成する導体層４２ａと異なるので、パワー回路側の大電流が制御部側に流れ込みにくくなり、電位差を小さくすることができる。また、＋側の電源系としては＋Ｂの１２Ｖ系のみならず、定電源の例えば５Ｖ系も利用可能である。電源系、特に５Ｖ系の定電源では、その電流容量を考慮して、配線パターンの幅をむやみに太くすることなく、比較的細くすることもできるので、ノイズ成分を含む電源系の配線パターンから他層へのノイズの伝搬を抑制できる。

ヒートシンクとしてのフレーム２９を発熱部品のみならず上部配線パターンにも熱的に接するようにしているので、放熱性をさらに向上できる。これにより、温度偏差がさらに抑制され、温度による回路基板４Ａのそりの発生を防止することが可能となった。

実施の形態３．
図８はこの発明の実施の形態３に係る電子制御装置におけるスイッチング素子を示す上面図、図９はこの発明の実施の形態３に係る電子制御装置におけるスイッチング素子を示す側面図である。

図８および図９において、スイッチング素子３５は、スイッチング素子３１と異なる構造であり、外観が８ピンのモールドＩＣ構造である。ピンは、図中左右に４本ずつ突出しており、左側の４本のピン３５ｄはすべてＦＥＴのドレイン電極用であり、右側の３本のピン３５ａはソース電極用、１本の３５ｂはゲート電極用である。ドレイン電極用のピン３５ｄに接続されるリードフレームがベース部３５ｅの上に絶縁層（図示せず）を介して装着され、チップ３５ｃがフレームの上に装着されている。チップ３５ｃの上面がソース３５ｓであり、ソース３５ｓの一部がモールド本体から露出されている。ソース３５ｓが接続用インナーリードを介してソース電極用のピン３５ａに接続されている。ゲート電極用のピン３５ｂはチップ３５ｃの端に配置されたゲート部３５ｇと接続されている。ソース電極用のピン３５ａ、およびドレイン電極用のピン３５ｄは大電流を流すために複数のピンを使用している。また、ゲート電極用のピン３５ｂは信号ラインのため１本のピンを使用している。

この実施の形態３では、スイッチング素子５，３１，３２，３４に構造の異なるスイッチング素子３５を用いている点を除いて、上記実施の形態２と同様に構成されている。

このように構成されたスイッチング素子３５では、ベース部３５ｅとソース３５ｓが発熱のための放熱領域となる。そして、実施の形態２と同様に、スイッチング素子３５の上面、すなわちソース３５ｓが絶縁性放熱シート２９ｂを介してフレーム２９に接しているので、スイッチング素子３５での発熱がフレーム２９に放熱される。ベース部３５ｅの下面はモールド樹脂に覆われていても、露出していてもよい。そして、ベース部３５ｅの下面が回路基板４Ａの上部配線パターンに接していると、放熱性を向上できる。さらに、この上部配線パターンにも、突出部２９ａが当接していると、さらに放熱性が向上できる。

このように、発熱部品の上面が平坦であれば、第１ヒートシンクとしてのフレーム２９に当接させることにより放熱性を向上させることが可能である。また、大電流が流れる上部配線パターンはその幅も太くする必要がある。そこで、その上部配線パターンの太い部分を第１ヒートシンクとしてのフレーム２９に当接させることにより、上部配線パターンからの伝熱を促進させることができる。

実施の形態４．
図１０はこの発明の実施の形態４に係る電子制御装置における回路基板周りを示す断面図である。なお、図１０では、回路基板のみを断面図で示している。

図１０において、回路基板４Ｂは、導体層４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅと絶縁層５３ａ，５３ｂ，５３ｃ，５３ｄとを交互に積層して構成された多層回路基板である。導体層４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅは熱伝導性の良い金属、例えば銅で形成され、絶縁層５３ａ，５３ｂ，５３ｃ，５３ｄは例えばガラス繊維とエポキシ樹脂との合成物で形成される。ここでは、導体層４３ａが回路基板４Ｂの表面に形成され、導体層４３ｂ，４３ｃ，４３ｄが回路基板４Ｂの内部に形成され、導体層４３ｅが回路基板４Ｂの裏面に形成されている。導体層４３ａは、上部配線パターンである電源配線パターン４ａ、グランド配線パターン４ｂなどにパターニングされている。また、導体層４３ｂ，４３ｃ，４３ｄ，４３ｅも、所望の配線パターンにパターニングされている。そして、導体層４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅにより形成された配線パターンが、スルーホールにより電気的に接続されている。なお、導体層４３ａが上部外導体層であり、導体層４３ｅが下部外導体層である。また、導体層４３ｂが第１最外位置内導体層であり、導体層４３ｅが第２最外位置内導体層である。また、下部配線パターン４ｃは、導体層４３ｅにより形成される。

回路基板４Ｂの内部の最外位置に配置された導体層４３ｂが厚く、導体層４３ａ、４３ｃ、４３ｄ，４３ｅが同一の厚みで、導体層４３ｂより薄くなっている。スイッチング素子３１は、導体層４３ａにより形成された上部配線パターンに搭載されている。スイッチング素子３１の上面が、絶縁性放熱シート２９ｂを介して第１ヒートシンクとしてのフレーム２９に接し、導体層４３ａにより形成された上部配線パターンが、絶縁性放熱シート２９ｂを介してフレーム２９の突出部２９ａに接している。また、導体層４３ａにより形成された上部配線パターンと導体層４３ｂにより形成された配線パターンが、複数箇所に形成されたビア４３ｆにより接続され、放熱性を向上させている。

ここでは、スイッチング素子３１を例にとって説明しているが、スイッチング素子５，３２，３４も、同様に、回路基板４Ｂに搭載されている。
なお、他の構成は上記実施の形態２と同様に構成されている。

このように、最大厚みの導体層４３ｂが回路基板４Ｂ内の最外位置に配置され、その他の導体層４３ａ，４３ｃ，４３ｄ，４３ｅの厚みが薄いので、回路基板４Ｂの厚み方向に関して、導体層４３ａ，４３ｂ、４３ｃ，４３ｄ，４３ｅの厚みおよび配置が、回路基板４Ｂの厚み方向の中心面を対称面として、対称となっていない。そこで、積層配置されている導体層４３ａ，４３ｂ、４３ｃ，４３ｄ，４３ｅの厚みの差異により、熱分布の歪みが発生し、回路基板４Ｂのそりが発生しやすい。この実施の形態４では、厚み方向に隣り合う導体層４３ｃ，４３ｄ間の絶縁層５３ｃの厚みを、他の厚み方向に隣り合う導体層間の絶縁層５３ａ，５３ｂ，５３ｄの厚みより厚くしている。そのため、熱分布の歪みに起因して発生する熱応力が、厚くした絶縁層５３ｃで吸収され、回路基板４Ｂのそりの発生が抑制される。

このように、導体層４３ａ，４３ｂ，４３ｃ，４３ｄ，４３ｅの厚みおよび配置が、回路基板４Ｂの基板厚み方向の中心面を対称面として、対称となっていない多層回路基板の場合においても、厚み方向に隣り合う導体層４３ｃ，４３ｄ間の絶縁層５３ｃの厚みを厚くすることで、回路基板４Ｂのそりの発生を抑制することができる。

なお、上記実施の形態４では、導体層４３ｂの厚みを最大厚みとしているが、導体層４３ａの厚みを最大厚みとしてもよい。
また、上記実施の形態４では、導体層４３ａ，４３ｃ，４３ｄ，４３ｅを同じ厚みとしているが、導体層４３ｂの厚みが最大厚みであれば、導体層４３ａ，４３ｃ，４３ｄ，４３ｅの厚みは異なっていてもよい。
また、上記実施の形態４では、絶縁層５３ｃの厚みを厚くしているが、絶縁層５３ａ，５３ｂ，５３ｄのいずれかの絶縁層の厚みを厚くしてもよい。導体層４３ｂの厚みが最大厚みである場合、放熱性の観点から、絶縁層５３ａの厚みを厚くすることは、好ましくない。また、導体層４３ａの厚みが最大厚みである場合、絶縁層５３ａ，５３ｂ，５３ｃ，５３ｄのいずれの厚みを厚くしてもよい。

実施の形態５．
図１１はこの発明の実施の形態５に係る電子制御装置における回路基板周りを示す断面図である。なお、図１１では、スイッチング素子３１，３２およびシャント抵抗３３を回路基板４に搭載している状態を示している。

図１１において、スイッチング素子３１，３２の上面が、絶縁性放熱シート２９ｂを介して第１ヒートシンクとしてのフレーム２９に接している。また、回路基板４の表面に配置された上部配線パターンが、絶縁性放熱シート２９ｃを介して、フレーム２９の突出部２９ａに接している。スイッチング素子３１，３２とシャント抵抗３３との間に配置されている上部配線パターンとフレーム２９との間に、ゲル状の放熱材４０ａが充填されている。さらに、スイッチング素子３１，３２より高さの低いシャント抵抗３３とフレーム２９との間に、ゲル状の放熱材４０ｂが充填されている。

また、ＣＰＵ１００および駆動回路１１の上面と第２ヒートシンクとしてのハウジング１６の突起部１６ａと間に、ゲル状の放熱材４０ｃ、４０ｄが充填されている。ここで、放熱材４０ａ，４０ｂ，４０ｃ，４０ｄは、例えばシリコーン樹脂を用い、伝熱性と絶縁性を備え、流動性の低いゲル状に作製されている。
なお、他の構成は上記実施の形態１と同様に構成されている。

スイッチング素子３１，３２とシャント抵抗３３は接近して配置されており、その間に配置されている上部配線パターンに接触するように突出部２９ａをフレーム２９に設けることが困難となる。この実施の形態５では、放熱材４０ａがスイッチング素子３１，３２とシャント抵抗３３との間に配置されている上部配線パターンとフレーム２９との間に充填されているので、狭い空間に配置されている上部配線パターンでの発熱を効果的に放熱することができる。

スイッチング素子３１，３２より高さの低いシャント抵抗３３とフレーム２９との間に、ゲル状の放熱材４０ｂが充填されている。そこで、フレーム２９に突出高さの異なる突出部を設けることなく、簡易にシャント抵抗３３での発熱を放熱できる。
ＣＰＵ１００および駆動回路１１の上面とハウジング１６の突起部１６ａと間に、ゲル状の放熱材４０ｃ、４０ｄが充填されている。そこで、ハウジング１６に突出高さの異なる突起部を設けることなく、簡易にＣＰＵ１００および駆動回路１１での発熱を放熱できる。

放熱材４０ａ，４０ｂ，４０ｃ，４０ｄは、流動性の低いゲル状に作製されているので、フレーム２９やハウジング１６の形状を変えることなく、部品面に塗布する塗布量を変えるだけで、高さの異なる部品での発熱を放熱することができる。

なお、上記各実施の形態では、制御ユニットとモータとが一体化されている電動パワーステアリング装置について説明しているが、電動パワーステアリング装置は、制御ユニットとモータとが分離した構成でもよい。
また、上記各実施の形態では、ブラシレスモータを用いているが、ブラシ付きモータを用いてもよい。また、モータは、２組の３相交流巻線からなる固定子巻線を有しているが、固定子巻線は、１組の３相交流巻線で構成されてもよい。また、モータは３相モータに限らず、３相より多相の巻線モータでもよい。

Claims (13)

1. 導体層と絶縁層とが交互に配置されている回路基板と、
   それぞれ、上記導体層の中の上記回路基板の一面に配置された上部外導体層により形成された上部配線パターンに接続されて、上記回路基板の上記一面に搭載された複数のパワー素子を有するパワー回路と、
   上記導体層の中の上記回路基板の他面に配置された下部外導体層により形成された下部配線パターンに接続されて、上記回路基板の上記他面に搭載された制御部と、を備える電子制御装置において、
   上記上部外導体層と上記下部外導体層との厚みが、同一で、かつ上記導体層の中で最も厚く、又は上記導体層の中の上記回路基板の内部の上記一面に最も近い位置に位置する第１最外位置内導体層と上記他面に最も近い位置に位置する第２最外位置内導体層との厚みが、同一で、かつ上記導体層の中で最も厚く、
   上記導体層が、上記回路基板の厚み方向の中央面を対称面として、対称に配置されている電子制御装置。
2. 導体層と絶縁層とが交互に配置されている回路基板と、
   それぞれ、上記導体層の中の上記回路基板の一面に配置された上部外導体層により形成された上部配線パターンに接続されて、上記回路基板の上記一面に搭載された複数のパワー素子を有するパワー回路と、
   上記導体層の中の上記回路基板の他面に配置された下部外導体層により形成された下部配線パターンに接続されて、上記回路基板の上記他面に搭載された制御部と、を備える電子制御装置において、
   上記上部外導体層又は上記導体層の中の上記回路基板の内部の上記一面に最も近い位置に位置する第１最外位置内導体層の厚みが、上記導体層の中で最も厚く、
   上記絶縁層のなかの１つの絶縁層の厚みが、他の絶縁層の厚みより厚くなっている電子制御装置。
3. 上記上部外導体層と上記第１最外位置内導体層とがビアにより接続されている請求項１又は請求項２記載の電子制御装置。
4. 上記ビアは熱伝導部材が充填されている請求項３記載の電子制御装置。
5. 上記回路基板の上記一面側に配置され、複数の上記パワー素子の上面に接する第１ヒートシンクを備える請求項１から請求項４のいずれか１項に記載の電子制御装置。
6. 上記第１ヒートシンクは、上記上部配線パターンに接している請求項５記載の電子制御装置。
7. ゲル状の放熱材が上記第１ヒートシンクと上記上部配線パターンとの間に充填されている請求項５記載の電子制御装置。
8. 上記上部配線パターンと上記下部外導体層により形成された放熱パターンとを接続するスルーホールと、
   上記回路基板の上記他面側に配置され、上記放熱パターンに接する第２ヒートシンクと、を備える請求項１から請求項７のいずれか１項に記載の電子制御装置。
9. 上記回路基板の上記他面側に配置され、上記制御部を構成する部品に接する第２ヒートシンクを備える請求項１から請求項７のいずれか１項に記載の電子制御装置。
10. 上記下部外導体層および上記第２最外位置内導体層の中の厚みの厚い導体層により形成された配線パターンが、上記制御部の電源ラインおよびグランドラインとして用いられている請求項１記載の電子制御装置。
11. 複数の上記パワー素子が、上記回路基板の上記一面に均等分散配置されている請求項１又は請求項２記載の電子制御装置。
12. 上記パワー回路は、同一に構成された第１パワー回路と第２パワー回路とを備え、
    上記第１パワー回路を構成する上記パワー素子と上記第２パワー回路を構成する上記パワー素子が、上記回路基板の上記一面を２等分割する線分を挟んで両側に分かれて、かつ上記線分を対称軸として、対称に配置されている請求項１又は請求項２記載の電子制御装置。
13. 上記制御部は、上記第１パワー回路と上記第２パワー回路とに対して、同一の制御量指令となるように出力する請求項１２記載の電子制御装置。

Images