JPWO2017119066A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JPWO2017119066A1
JPWO2017119066A1 JP2017559963A JP2017559963A JPWO2017119066A1 JP WO2017119066 A1 JPWO2017119066 A1 JP WO2017119066A1 JP 2017559963 A JP2017559963 A JP 2017559963A JP 2017559963 A JP2017559963 A JP 2017559963A JP WO2017119066 A1 JPWO2017119066 A1 JP WO2017119066A1
Authority
JP
Japan
Prior art keywords
type region
region
silicon carbide
electrode
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017559963A
Other languages
English (en)
Other versions
JP6516873B2 (ja
Inventor
千広 田所
千広 田所
健介 田口
健介 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017119066A1 publication Critical patent/JPWO2017119066A1/ja
Application granted granted Critical
Publication of JP6516873B2 publication Critical patent/JP6516873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素基板（５０）は、第１の面（Ｓ１）と第１の面（Ｓ１）と反対の第２の面（Ｓ２）とが設けられており、第１の面（Ｓ１）と第２の面（Ｓ２）とをつなぐｎ型領域（１０）と、ｎ型領域（１０）と接し第１の面（Ｓ１）と第２の面（Ｓ２）とをつなぐｐ型領域（２０）と、を有している。第１のアノード電極（３２）は、第１の面（Ｓ１）上でｎ型領域（１０）にショットキー接合されている。第１のカソード電極（３１）は第２の面（Ｓ２）上でｎ型領域（１０）にオーミック接合されている。第２のアノード電極（４１）は第１の面（Ｓ１）上でｐ型領域（２０）にオーミック接合されている。第２のカソード電極（４２）は、第２の面（Ｓ２）上でｐ型領域（２０）にショットキー接合されている。

Description

本発明は、炭化珪素半導体装置に関し、特に、ショットキー接合を有する炭化珪素半導体装置に関するものである。
従来から、半導体材料としてシリコン（Ｓｉ）を用いたｐｎ接合ダイオードが広く用いられている。このダイオードは、高い耐電圧と、低い順方向電圧との両方を、比較的容易に確保することができる。一方でこのダイオードは、スイッチング速度が遅いという短所を有している。このため、より高速なスイッチングが可能なダイオードとして、近年、半導体材料として炭化珪素を用いたショットキーバリアダイオード（ＳＢＤ）が用いられ始めている。たとえば特開２００２−２６１２９５号公報（特許文献１）に開示されているように、一般的なＳＢＤの主要部は、比較的単純な構成を有している。具体的には、ＳＢＤの主要部は、ｎ+基板と、ｎ型バッファ層と、ｎ型ドリフト層と、ショットキー電極と、オーミック電極とを有している。ショットキー電極は、ｎ型ドリフト層上にアノード電極として設けられている。オーミック電極は、ｎ+基板上にカソード電極として設けられている。
特開２００２−２６１２９５号公報
半導体装置、特に電力用半導体装置、においては、電力損失の低減が重要な課題である。ＳＢＤの電力損失を低減するためには、特に順方向電圧を低減することが重要である。上記公報に記載のＳＢＤの主要部は、上述したように比較的単純な構成を有しているので、その順方向電圧を調整するための典型的な方法は限られている。具体的には、ｎ型ドリフト層のキャリア濃度を高めるか、または、ｎ型ドリフト層の厚みを小さくするのが、典型的な方法である。しかしながらいずれの方法によっても、順方向電圧の低減は、耐電圧の低下を伴ってしまう。
本発明は以上のような課題を解決するためになされたものであり、その目的は、十分な耐電圧を保持しつつ、順方向電圧をより低減することができる炭化珪素半導体装置を提供することである。
本発明の炭化珪素半導体装置は、炭化珪素基板と、第１のアノード電極と、第１のカソード電極と、第２のアノード電極と、第２のカソード電極と、を有している。炭化珪素基板には、第１の面と、第１の面と反対の第２の面とが設けられている。炭化珪素基板は、第１の面と第２の面とをつなぐｎ型領域と、ｎ型領域と接し第１の面と第２の面とをつなぐｐ型領域と、を有している。第１のアノード電極は、第１の面上でｎ型領域にショットキー接合されている。第１のカソード電極は第２の面上でｎ型領域にオーミック接合されている。第２のアノード電極は第１の面上でｐ型領域にオーミック接合されている。第２のカソード電極は、第２の面上でｐ型領域にショットキー接合されている。
本発明によれば、十分な耐電圧を保持しつつ、順方向電圧をより低減することができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における炭化珪素装置の等価回路の構成を概略的に示す回路図である。 本発明の実施の形態１における炭化珪素装置の構成を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素装置の構成を概略的に示す断面図である。 本発明の実施の形態３における炭化珪素装置の構成を概略的に示す断面図である。 本発明の実施の形態４における炭化珪素装置の構成を概略的に示す断面図である。 本発明の実施の形態５における炭化珪素装置の構成を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。
（実施の形態１）
図１は、本実施の形態のダイオード９１（炭化珪素半導体装置）の等価回路の構成を概略的に示す回路図である。ダイオード９１の等価回路は、アノード端子ＡＤと、カソード端子ＣＤと、ショットキーバリアダイオードＳＢｐと、ショットキーバリアダイオードＳＢｎとを有している。ショットキーバリアダイオードＳＢｐおよびショットキーバリアダイオードＳＢｎの各々のアノード側はアノード端子ＡＤに接続されている。ショットキーバリアダイオードＳＢｐおよびショットキーバリアダイオードＳＢｎの各々のカソード側はカソード端子ＣＤに接続されている。言い換えれば、ショットキーバリアダイオードＳＢｐおよびショットキーバリアダイオードＳＢｎは、同一の順方向で並列接続されている。
図２は、ダイオード９１の構成を概略的に示す断面図である。ダイオード９１は、炭化珪素基板５０と、第１のアノード電極３２と、第１のカソード電極３１と、第２のアノード電極４１と、第２のカソード電極４２と、共通アノード電極６０とを有している。炭化珪素基板５０には、第１の面Ｓ１と、第１の面Ｓ１と反対の第２の面Ｓ２とが設けられている。第１の面Ｓ１および第２の面Ｓ２は、互いに実質的に平行な面である。炭化珪素基板５０はｎ型領域１０およびｐ型領域２０を有している。
ｎ型領域１０は第１の面Ｓ１と第２の面Ｓ２とを互いにつないでいる。ｎ型領域１０はｎ-領域１１およびｎ+領域１２を有している。ｎ+領域１２の不純物濃度はｎ-領域１１の不純物濃度よりも高い。ｎ-領域１１は第１の面Ｓ１に配置されている。ｎ+領域１２は第２の面Ｓ２に配置されている。
ｐ型領域２０は第１の面Ｓ１と第２の面Ｓ２とを互いにつないでいる。ｐ型領域２０はｐ-領域２１およびｐ+領域２２を有している。ｐ+領域２２の不純物濃度はｐ-領域２１の不純物濃度よりも高い。ｐ-領域２１は第２の面Ｓ２に配置されている。ｐ+領域２２は第１の面Ｓ１に配置されている。
ｐ型領域２０はｎ型領域１０に接している。具体的にはｐ-領域２１がｎ-領域１１に接している。これにより、ｎ型領域１０およびｐ型領域２０によるｐｎ接合が設けられている。このｐｎ接合は、第１の面Ｓ１および第２の面Ｓ２の各々と交差する方向（図２においては縦方向）に沿って延びている。これによりダイオード９１に、いわゆるスーパージャンクション構造が設けられる。
第１のアノード電極３２は、ショットキー電極であり、第１の面Ｓ１上でｎ型領域１０のｎ-領域１１にショットキー接合されている。第１のアノード電極３２は、第１の金属元素、たとえばＴｉ（チタン）、を含有した導体層であり、たとえばＴｉ層である。第２のアノード電極４１は、オーミック電極であり、第１の面Ｓ１上でｐ型領域２０のｐ+領域２２にオーミック接合されている。第２のアノード電極４１は、ｎ型領域１０から離れていることが好ましい。第２のアノード電極４１は、良好なオーミック接合を得るために、第１の面Ｓ１上でシリサイド化されていることが好ましい。第２のアノード電極４１は、上記第１の金属元素と異なる第２の金属元素を含有していてよく、たとえばＰｔ（白金）を含有している。たとえば、第２のアノード電極４１はＰｔ層である。
共通アノード電極６０は、第１のアノード電極３２と、第２のアノード電極４１との各々に接している。これにより共通アノード電極６０はアノード端子ＡＤ（図１）としての機能を有している。なお、第１のアノード電極３２と第２のアノード電極４１とが互いに接している場合、その各々がアノード端子ＡＤとしての機能を有するので、共通アノード電極６０は省略され得る。
第１のカソード電極３１は、オーミック電極であり、第２の面Ｓ２上でｎ型領域１０のｎ+領域１２にオーミック接合されている。第１のカソード電極３１は、ｐ型領域２０から離れていることが好ましい。第１のカソード電極３１は、良好なオーミック接合を得るために、第２の面Ｓ２上でシリサイド化されていることが好ましい。第２のカソード電極４２は、ショットキー電極であり、第２の面Ｓ２上でｐ型領域２０にショットキー接合されている。第１のカソード電極３１および第２のカソード電極４２は共通の金属元素を含有していてもよい。たとえば、第１のカソード電極３１は、第２の面Ｓ２上でシリサイド化されたＮｉ（ニッケル）層であってよく、第２のカソード電極４２はＮｉ層であってよい。第１のカソード電極３１と第２のカソード電極４２とは、互いにつながっていてもよい。
上述したショットキー電極は、ショットキー電極となる層の成膜と、この層のシンタリングのための熱処理とにより形成され得る。また、上述したオーミック電極は、オーミック電極となる層の成膜と、この層のシリサイド化のための熱処理とにより形成され得る。シンタリングのための熱処理の温度はシリサイド化のための熱処理の温度よりも低い。たとえば、前者は４００℃程度であり、後者は１１００℃程度である。なお、ショットキー電極となる層のシンタリングのための熱処理は、ショットキー電極となる層およびオーミック電極となる層の両方に対して行われてもよい。一方、オーミック電極となる層のシリサイド化のための熱処理は、オーミック電極となる層のみに対して行われ、ショットキー電極となる層に対しては行われない。
本実施の形態によれば、ｎ型領域１０およびｐ型領域２０のｐｎ接合によるスーパージャンクション構造が設けられる。これにより、ダイオード９１へ逆方向電圧が印加された際に、空乏層が横方向（炭化珪素基板５０の厚み方向と直交する方向）にも伸びることができる。よって、ドリフト層としてのｎ型領域１０およびｐ型領域２０、すなわちｎ-領域１１およびｐ-領域２１、の不純物濃度がある程度高くされても、十分な耐電圧を確保することができる。不純物濃度が高められることで、順方向電流に対するドリフト層の抵抗（微分抵抗）が低減される。またｎ型領域１０およびｐ型領域２０（図２）のそれぞれがショットキーバリアダイオードＳＢｎおよびショットキーバリアダイオードＳＢｐ（図１）を構成している。これにより、ｎ型領域およびｐ型領域の一方のみがショットキーバリアダイオードを構成する場合に比して、ダイオードとして実際に機能する部分の面積、すなわち有効面積、を広く確保することができる。これにより順方向電圧をより低減することができる。以上から、本実施の形態によれば、耐電圧を確保しながら、順方向電圧を低減することができる。
第２のアノード電極４１は、第１のアノード電極３２が含有している第１の金属元素とは異なる第２の金属元素を含有していてよい。この場合、ｎ型半導体とのショットキー接合を必要とする第１のアノード電極の材料の物性と、ｎ型半導体とのオーミック接合を必要とする第２のアノード電極の材料の物性とを、より最適化することができる。
第１のカソード電極３１および第２のカソード電極４２は、共通の金属元素を含有していてよい。この場合、第１のカソード電極３１および第２のカソード電極４２を形成するための工程が簡素化される。具体的には、第１のカソード電極３１および第２のカソード電極４２を形成するための堆積工程を、一括して行うことができる。
上述した諸効果と同様の効果は、以下に述べる実施の形態２〜５によっても得られる。よって他の実施の形態においては、これらの効果についての説明を繰り返さない。
なお本実施の形態のダイオード９１においては、第１のアノード電極３２と第２のアノード電極４１とが互いに短絡され、かつ、第１のカソード電極３１と第２のカソード電極４２とが互いに短絡されている。しかしながらこれらの短絡は、ダイオード９１が使用される際に確保されていればよい。第１のアノード電極３２および第２のアノード電極４１は、同じ炭化珪素基板５０の同じ面である第１の面Ｓ１上に配置されているので、容易に短絡することができる。また第１のカソード電極３１および第２のカソード電極４２は、同じ炭化珪素基板５０の同じ面である第２の面Ｓ２上に配置されているので、容易に短絡することができる。たとえば、上記のように互いに離れた電極は、共通の導体部材上に実装されることで、互いに短絡され得る。あるいは、これら電極は、共通の導体部材へ電気的にボンディングされることで、互いに短絡され得る。よってダイオード９１の変形例として、共通アノード電極６０が省略されつつ、互いに離れた第１のアノード電極３２と第２のアノード電極４１とが設けられてもよい。それに代わり、あるいはそれと同時に、互いに離れた第１のカソード電極３１と第２のカソード電極４２とが設けられてもよい。他の実施の形態についても同様である。
（実施の形態２）
図３は、本実施の形態のダイオード９２（炭化珪素半導体装置）の構成を概略的に示す断面図である。ダイオード９２は、炭化珪素基板５０中にｐ型ウェル１４を有している。ｐ型ウェル１４は、ｎ型領域１０のｎ-領域１１上において、第１の面Ｓ１を部分的になしている。よって第１のアノード電極３２は、ｎ-領域１１に加えてｐ型ウェル１４にも接している。ｐ型ウェル１４は、ｎ型領域１０のｎ-領域１１上における、注入マスクを使用した選択的な不純物注入によって形成し得る。深さ方向におけるｐ型ウェル１４の不純物濃度プロファイルは、ｐ+領域２２とほぼ同様であってもよい。この場合、ｐ型ウェル１４とｐ+領域２２とを一括して形成し得る。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、大きな順方向電流ＩFが印加された際に、第１のアノード電極３２とｎ-領域１１との間のショットキー接合を経由する代わりにｐ型ウェル１４を経由する電流も流れる。これにより、実施の形態１のダイオード９１に比して、大電流が印加された際の順方向電圧ＶFを低減することができる。よって、ＩF×ＶFによって決まるＩ2ｔ耐量(突入電流耐量)を大きくすることができる。
（実施の形態３）
図４は、本実施の形態のダイオード９３（炭化珪素半導体装置）の構成を概略的に示す断面図である。ダイオード９３は、炭化珪素基板５０中にｎ型ウェル２４を有している。ｎ型ウェル２４は、ｐ型領域２０のｐ-領域２１上において、第２の面Ｓ２を部分的になしている。よって第２のカソード電極４２は、ｐ-領域２１に加えてｎ型ウェル２４にも接している。ｎ型ウェル２４は、ｐ型領域２０のｐ-領域２１上における、注入マスクを使用した選択的な不純物注入によって形成し得る。深さ方向におけるｎ型ウェル２４の不純物濃度プロファイルは、ｎ+領域１２とほぼ同様であってもよい。この場合、ｎ型ウェル２４とｎ+領域１２とを一括して形成し得る。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、大きな順方向電流ＩFが印加された際に、第２のカソード電極４２とｐ-領域２１との間のショットキー接合を経由する代わりにｎ型ウェル２４を経由する電流も流れる。これにより、実施の形態１のダイオード９１に比して、大電流が印加された際の順方向電圧ＶFを低減することができる。よって、ＩF×ＶFによって決まるＩ2ｔ耐量(突入電流耐量)を大きくすることができる。
なお、ｎ型ウェル２４（図４）に加えてさらにｐ型ウェル１４（図３：実施の形態２）が設けられてもよい。この場合、上述した効果がさらに高められる。
（実施の形態４）
図５は、本実施の形態のダイオード９４（炭化珪素半導体装置）の構成を概略的に示す断面図である。ダイオード９４においては、ｐ型領域２０は、ｎ型領域１０の幅よりも小さい幅（図中の横方向における寸法、言い換えれば、厚み方向に直交する方向における寸法）を有している。この構成により、平面視において、ｐ型領域２０は、ｎ型領域１０の面積よりも小さい面積を有し得る。言い換えれば、ｐ型領域２０の有効面積は、ｎ型領域１０の有効面積よりも小さい。
ただしｐ型領域２０の幅は、過度に小さくないことが好ましい。具体的にはｐ型領域２０の幅は、逆バイアス印加時においてｐ-領域２１中を空乏層が伸びる距離よりも大きいことが好ましく、ばらつきを考慮すればこの距離の３倍程度以上であることがより好ましい。
なお、上記以外の構成については、上述した実施の形態１〜３のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、ｐ型領域２０の幅がｎ型領域１０の幅よりも小さくされる。これにより、ダイオード９４の動作のためのキャリアとして、移動度の低い正孔よりも、移動度の高い電子の方が、大きな割合を占める。よって、リカバリー動作時におけるキャリアの抜けを、速くすることができる。よってリカバリー損失を低減することができる。
（実施の形態５）
図６は、本実施の形態のダイオード９５（炭化珪素半導体装置）の構成を概略的に示す断面図である。ダイオード９５においては、第２のアノード電極４１は、第２のカソード電極４２の面積よりも大きい面積を有している。なお、それ以外の構成については、上述した実施の形態１〜３のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、ｐ型領域２０のｐ-領域２１と第２のカソード電極４２とによるショットキー接続領域よりも、ｐ型領域２０のｐ+領域２２と第２のアノード電極４１とによるオーミック接続領域の方が広くなっている。このようにオーミック接続領域が広くされることで、リカバリー動作時におけるキャリアの抜けを、速くすることができる。よってリカバリー損失を低減することができる。
なお、第２のカソード電極４２の面積は、第１のアノード電極３２の面積よりも小さくされてもよい。この場合、実施の形態４で説明した作用と同様の作用により、リカバリー損失をより低減することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
ＡＤ アノード端子、ＣＤ カソード端子、Ｓ１ 第１の面、Ｓ２ 第２の面、ＳＢｎ，ＳＢｐ ショットキーバリアダイオード、１０ ｎ型領域、１１ ｎ-領域、１２ ｎ+領域、１４ ｐ型ウェル、２０ ｐ型領域、２１ ｐ-領域、２２ ｐ+領域、２４ ｎ型ウェル、３１ 第１のカソード電極、３２ 第１のアノード電極、４１ 第２のアノード電極、４２ 第２のカソード電極、５０ 炭化珪素基板、６０ 共通アノード電極、９１〜９５ ダイオード（炭化珪素半導体装置）。

Claims (7)

  1. 第１の面（Ｓ１）と前記第１の面（Ｓ１）と反対の第２の面（Ｓ２）とが設けられ、前記第１の面（Ｓ１）と前記第２の面（Ｓ２）とをつなぐｎ型領域（１０）と、前記ｎ型領域（１０）と接し前記第１の面（Ｓ１）と前記第２の面（Ｓ２）とをつなぐｐ型領域（２０）と、を有する炭化珪素基板（５０）と、
    前記第１の面（Ｓ１）上で前記ｎ型領域（１０）にショットキー接合された第１のアノード電極（３２）と、
    前記第２の面（Ｓ２）上で前記ｎ型領域（１０）にオーミック接合された第１のカソード電極（３１）と、
    前記第１の面（Ｓ１）上で前記ｐ型領域（２０）にオーミック接合された第２のアノード電極（４１）と、
    前記第２の面（Ｓ２）上で前記ｐ型領域（２０）にショットキー接合された第２のカソード電極（４２）と、
    を備える、
    炭化珪素半導体装置（９１〜９５）。
  2. 前記ｎ型領域（１０）上において前記第１の面（Ｓ１）を部分的になすｐ型ウェル（１４）をさらに備える、請求項１に記載の炭化珪素半導体装置（９２）。
  3. 前記ｐ型領域（２０）上において前記第２の面（Ｓ２）を部分的になすｎ型ウェル（２４）をさらに備える、請求項１または２に記載の炭化珪素半導体装置（９３）。
  4. 前記ｐ型領域（２０）は、前記ｎ型領域（１０）の幅よりも小さい幅を有する、請求項１から３のいずれか１項に記載の炭化珪素半導体装置（９４）。
  5. 前記第２のアノード電極は、前記第２のカソード電極の面積よりも大きい面積を有している、請求項１から４のいずれか１項に記載の炭化珪素半導体装置（９５）。
  6. 前記第１のアノード電極（３２）は第１の金属元素を含有しており、前記第２のアノード電極（４１）は、前記第１の金属元素と異なる第２の金属元素を含有している、請求項１から５のいずれか１項に記載の炭化珪素半導体装置（９１〜９５）。
  7. 前記第１のカソード電極（３１）および前記第２のカソード電極（４２）は共通の金属元素を含有している、請求項１から６のいずれか１項に記載の炭化珪素半導体装置（９１〜９５）。
JP2017559963A 2016-01-05 2016-01-05 炭化珪素半導体装置 Active JP6516873B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/050159 WO2017119066A1 (ja) 2016-01-05 2016-01-05 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017119066A1 true JPWO2017119066A1 (ja) 2018-04-19
JP6516873B2 JP6516873B2 (ja) 2019-05-22

Family

ID=59273397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017559963A Active JP6516873B2 (ja) 2016-01-05 2016-01-05 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US10529709B2 (ja)
JP (1) JP6516873B2 (ja)
CN (1) CN108475703B (ja)
DE (1) DE112016006160T5 (ja)
WO (1) WO2017119066A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249927B2 (ja) * 2019-11-07 2023-03-31 三菱電機株式会社 半導体装置およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP2007042997A (ja) * 2005-08-05 2007-02-15 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US20080191305A1 (en) * 2007-02-14 2008-08-14 Freescale Semiconductor, Inc. Bipolar schottky diode and method
US20090108303A1 (en) * 2007-10-30 2009-04-30 Infineon Technologies Austria Ag Semiconductor component and method
US20110287616A1 (en) * 2007-07-22 2011-11-24 Alpha And Omega Semiconductor Incorporated Bottom anode schottky diode structure and method
JP2012182405A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
WO2013161116A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735907B1 (fr) 1995-06-22 1997-09-05 Sgs Thomson Microelectronics Assemblage monolitique de composants semiconducteurs incluant une diode rapide
EP1026749B1 (en) * 1998-07-23 2003-09-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and semiconductor device obtainable thereby
JP3616258B2 (ja) * 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
US7397102B2 (en) * 2005-04-20 2008-07-08 Taurus Micropower, Inc. Junction barrier schottky with low forward drop and improved reverse block voltage
JP4872158B2 (ja) 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
JP4304433B2 (ja) * 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
CN201435391Y (zh) * 2008-10-14 2010-03-31 常州星海电子有限公司 高抗静电肖特基二极管
JP2010199480A (ja) 2009-02-27 2010-09-09 Fuji Electric Systems Co Ltd 超接合ショットキーダイオード
DE102011080258A1 (de) * 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP2007042997A (ja) * 2005-08-05 2007-02-15 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US20080191305A1 (en) * 2007-02-14 2008-08-14 Freescale Semiconductor, Inc. Bipolar schottky diode and method
US20110287616A1 (en) * 2007-07-22 2011-11-24 Alpha And Omega Semiconductor Incorporated Bottom anode schottky diode structure and method
US20090108303A1 (en) * 2007-10-30 2009-04-30 Infineon Technologies Austria Ag Semiconductor component and method
JP2012182405A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
WO2013161116A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2017119066A1 (ja) 2017-07-13
CN108475703B (zh) 2021-05-18
JP6516873B2 (ja) 2019-05-22
US20180337175A1 (en) 2018-11-22
DE112016006160T5 (de) 2018-09-20
US10529709B2 (en) 2020-01-07
CN108475703A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
JP5940235B1 (ja) 半導体装置
JP6424524B2 (ja) 半導体装置および半導体装置の製造方法
JP2018110234A (ja) 半導体デバイスおよびその製造方法
CN109564942B (zh) 半导体装置
JP2012204411A (ja) 半導体装置
JP6453188B2 (ja) 炭化珪素半導体装置
JP6125420B2 (ja) 半導体装置
US20170301783A1 (en) Silicon carbide semiconductor device and manufacturing method therefor
JPWO2017187856A1 (ja) 半導体装置
JP4586547B2 (ja) 接合型電界効果トランジスタ
JP6516873B2 (ja) 炭化珪素半導体装置
JP3963151B2 (ja) 炭化珪素半導体装置
JP2010092978A (ja) 絶縁ゲートバイポーラトランジスタ
JP7257912B2 (ja) 半導体装置
JP6337969B2 (ja) 半導体装置およびその製造方法
JP2013232561A (ja) 半導体装置
JP3879697B2 (ja) 半導体装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2016063119A (ja) ダイオード
JP6891448B2 (ja) 半導体装置および半導体装置の製造方法
JPH05259437A (ja) 半導体装置
JP5721339B2 (ja) 半導体装置
TW201635527A (zh) 半導體裝置
JP6632392B2 (ja) 炭化珪素半導体装置
JP6183234B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190416

R150 Certificate of patent or registration of utility model

Ref document number: 6516873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250