JPWO2015111534A1 - センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ - Google Patents

センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ Download PDF

Info

Publication number
JPWO2015111534A1
JPWO2015111534A1 JP2015558833A JP2015558833A JPWO2015111534A1 JP WO2015111534 A1 JPWO2015111534 A1 JP WO2015111534A1 JP 2015558833 A JP2015558833 A JP 2015558833A JP 2015558833 A JP2015558833 A JP 2015558833A JP WO2015111534 A1 JPWO2015111534 A1 JP WO2015111534A1
Authority
JP
Japan
Prior art keywords
sensor
pad
chip
detection signal
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015558833A
Other languages
English (en)
Other versions
JP6194372B2 (ja
Inventor
潤一 斉藤
潤一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of JPWO2015111534A1 publication Critical patent/JPWO2015111534A1/ja
Application granted granted Critical
Publication of JP6194372B2 publication Critical patent/JP6194372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5719—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using planar vibrating masses driven in a translation vibration along an axis
    • G01C19/5733—Structural details or topology
    • G01C19/574—Structural details or topology the devices having two sensing masses in anti-phase motion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Pressure Sensors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】センサチップ及び処理回路チップの少なくとも一方がサイドバイサイド構造及びチップスタック構造の両方に対応可能なセンサモジュール、並びに、これに用いるセンサチップ及び処理回路チップを提供する。【解決手段】センサチップ１１はセンサパッドＰ１を備え、１組目の差動検出信号用パッドＰＸＡ、ＰＸＢがグランドパッドＰ１Ｇを中心として両側に配置され、２組目の差動検出信号用パッドＰＹＡ、ＰＹＢがその両側に配置されるとともに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの一端に配置される。処理回路チップ２１は、電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び２組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２からなるセンサ接続用パッドＰ２ａを備え、センサチップ１１の電源パッドＰ１Ｖに接続可能な電源接続パッドＰ２Ｖがセンサ接続用パッドＰ２ａの両端に複数配置されている。【選択図】図４

Description

本発明は、サイドバイサイド構造及びチップスタック構造のセンサモジュール、並びに、これに用いるセンサチップ及び処理回路チップに関する。
各種センサによってユーザーの動きやユーザーが使用している機器の状態をセンシングし、機器の制御に活用されている。
このようなセンサは、通常、センサチップと処理回路チップを一つのモールドパッケージに収めてあり、電源と必要最低限のピンを接続することで動作できるようにされたセンサモジュールとして提供される。勿論、センサチップと処理回路チップを別々にモールドしてユーザーがプリント配線基板上で接続して実現することも可能であるが、モールドされたセンサチップから出ているピンと、モールドされた処理回路チップから出たピン同士を接続することが必要であり、サイズが大きくなることや、性能面、信頼性の面であまり良くない。センサチップと処理回路チップを一つのモールドパッケージに収めることにより、小型で高性能かつ高品質のセンサモジュールが、様々な用途で使用されるようになっている。
センサチップと処理回路チップを一つのモールドパッケージに収め、その間を接続する方法はいろいろあるが、コストが低く技術的にも確立されている方法の一つに、ワイヤボンディングで接続する方法がある。ワイヤボンディングは通常交差して接続することは出来ないため、センサチップおよび処理回路チップのパッド配置及び並びの順番を決める必要がある。モールドパッケージに収めたセンサモジュールにおけるセンサチップと処理回路チップの配置は、代表的なものとして、平面上に並べたサイドバイサイド構造と、一方に他方を重ねたチップスタック構造が知られている。
例えば、特許文献１にサイドバイサイド構造でのセンサ装置が開示されている。図１８は特許文献１のセンサ装置１００に配置されたセンサ部の説明図である。
センサチップ１１０と、処理回路チップ１２０と、がケース１０３の突出部１０２の先端に搭載され、ボンディングワイヤ１１１によって接続されている。このように平面的に配置されたセンサチップ１１０と処理回路チップ１２０とをボンディングワイヤ１１１によって接続したサイドバイサイド構造は、製造が比較的に容易であるため、大きさの制約が少ないセンサモジュールで広く使用されている。
特開２００９−２７０９０５号公報
しかしながら、近年のセンサモジュールの小型化に伴い、厚みを犠牲にして面積を小さくする必要がある場合、処理回路チップの上にセンサチップを載せるチップスタック構造が使用される。そのとき、センサチップを平行移動して処理回路チップの上に載せる方法もあるが、これではボンディングワイヤがセンサの検出部の上部を通ることになり、センサとしての検出精度に問題をもたらす。上記問題を避けるために、センサチップを回転させて処理回路チップの上に載せる場合には、センサチップと処理回路チップの配置と、それぞれのパッド配置と、の順番が合わなくなってしまう。したがって、センサチップまたは処理回路チップのパッド配置・順番を変更して、チップから製作し直さなければならず、開発コストが増大する課題があった。
本発明は、上述した課題を解決するものであり、特に、サイドバイサイド構造又はチップスタック構造であるとともにセンサチップ及び処理回路チップの少なくとも一方がサイドバイサイド構造及びチップスタック構造の両方に対応可能なセンサモジュール、並びに、これに用いるセンサチップ及び処理回路チップを提供することを目的とする。
本発明のセンサモジュールは、差動型で検出するセンサ素子が１組以上内蔵された差動型のセンサチップと、前記センサチップからの差動検出信号を処理する処理回路チップと、を内蔵し、前記センサチップは、その外周に臨んで配列されたセンサパッドを備え、前記センサパッドが電源パッドとグランドパッドと少なくとも一対の差動検出信号用パッドを有し、前記一対の差動検出信号用パッドは前記電源パッド又は前記グランドパッドのいずれか一方の両側に配置されるとともに、前記電源パッド又は前記グランドパッドのいずれか他方は前記センサパッドの両端のうちの少なくとも一端に配置され、前記処理回路チップは、前記センサチップの前記電源パッド、前記グランドパッド、及び前記一対の差動検出信号用パッドに対応して、電源接続パッド、グランド接続パッド、及び少なくとも一対の差動検出信号用接続パッドからなるセンサ接続用パッドを備え、前記センサチップの前記電源パッド又は前記グランドパッドのいずれか他方が前記センサパッドの両端に複数配置されているか、又は、前記センサチップの前記電源パッド又は前記グランドパッドの前記他方に接続可能な前記電源接続パッド又は前記グランド接続パッドが前記センサ接続用パッドの両端に複数配置されているか、のいずれか又は両方であることを特徴とする。
この構成によれば、センサチップが処理回路チップの横に配置されたサイドバイサイド構造とする場合にも、センサチップが処理回路チップの上に搭載されたチップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしに実現可能である。すなわち、サイドバイサイド構造及びチップスタック構造の両方に対応可能となる。また、センサチップや処理回路チップの変更に係るコストを削減できる。
また、上記のセンサモジュールにおいて、前記センサチップには、ｎ組（ｎは２以上）の前記センサ素子が内蔵されるとともに、ｎ組の前記一対の差動検出信号用パッド及び対応する前記一対の差動検出信号用接続パッドであるパッド対は、それぞれ、前記電源パッド又は前記グランドパッドの前記一方を中心として１組目のパッド対である第１パッド対を両側に配置し、以降第ｎ−１パッド対の両側に第ｎパッド対が順次配置されることを特徴とする。
この構成によれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしにセンサモジュールが実現可能となる。
また、上記のセンサモジュールにおいて、前記センサ素子が、前記センサチップの表面に平行な方向に検出軸を有し、前記検出軸の方向の物理量を検出する物理量センサであって、互いに直交する前記検出軸を有することを特徴とする。
この構成によれば、センサチップの表面に平行な検出軸方向の物理量センサであれば、処理回路チップの出力は、サイドバイサイド構造とする場合とチップスタック構造とする場合とで極性が変わらないので、処理回路チップに極性を切り替える手段を構成する必要がない。したがって、それに係るコストを削減できる。
また、上記のセンサモジュールにおいて、前記処理回路チップは、前記一対の差動検出信号用接続パッドから入力された信号の極性を切り替える極性切り替え手段を備えるものであってもよい。
この構成によれば、センサチップの表面に平行な検出軸方向以外の物理量センサであれば、処理回路チップの出力は、サイドバイサイド構造とする場合とチップスタック構造とする場合とで極性が変わるので、極性切り替え手段で信号の極性を切り替えればよい。こうすれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしにセンサモジュールが実現可能となる。
また、上記のセンサモジュールにおいて、前記センサチップには、前記センサ素子が複数組内蔵され、前記センサ素子の組数に応じて、前記一対の差動検出信号用パッドが複数組配置されるとともに、前記処理回路チップは、前記センサ素子の組数に応じて前記一対の差動検出信号用接続パッドが複数組配置されるとともに、前記一対の差動検出信号用接続パッドから入力された信号の組を他の信号の組と切り替える複数組切り替え手段を備えるものであってもよい。
この構成によれば、サイドバイサイド構造とする場合とチップスタック構造とする場合とで複数組のセンサ素子の検出軸が入れ替わるときに、複数組切り替え手段で他の信号の組と切り替え、さらに必要に応じて信号の極性を切り替えればよい。こうすれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしにセンサモジュールが実現可能となる。
また、本発明の処理回路チップは、差動型で検出するセンサ素子が１組以上内蔵された差動型のセンサチップの差動検出信号を処理するものであり、前記センサチップの外周に臨んで配列されたセンサ接続用パッドを備え、前記センサ接続用パッドが電源接続パッドＰとグランド接続パッドと少なくとも一対の差動検出信号用接続パッドからなり、前記一対の差動検出信号用接続パッドは前記電源接続パッド又は前記グランド接続パッドのいずれか一方の両側に配置されるとともに、前記電源接続パッド又は前記グランド接続パッドのいずれか他方は前記センサ接続用パッドの両端に配置されていることを特徴とする。
この構成によれば、センサチップが処理回路チップの横に配置されたサイドバイサイド構造とする場合にも、センサチップが処理回路チップの上に搭載されたチップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしに実現可能となる。また、センサチップや処理回路チップの変更に係るコストを削減できる。
また、上記の処理回路チップは、前記一対の差動検出信号用接続パッドから入力された信号の極性を切り替える極性切り替え手段を備えるものであってもよい。
この構成によれば、センサチップの表面に平行な検出軸方向以外の物理量センサであれば、処理回路チップの出力は、サイドバイサイド構造とする場合とチップスタック構造とする場合とで極性が変わるので、極性切り替え手段で信号の極性を切り替えればよい。こうすれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしにセンサモジュールが実現可能となる。
また、前記センサチップに前記センサ素子が複数組内蔵されている場合に、上記の処理回路チップは、前記センサ素子の組数に応じて前記一対の差動検出信号用接続パッドが複数組配置されるとともに、前記一対の差動検出信号用接続パッドから入力された信号の組を他の信号の組と切り替える複数組切り替え手段を備えるものであってもよい。
この構成によれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしにセンサモジュールが実現可能となる。また、センサチップや処理回路チップの変更に係るコストを削減できる。
また、本発明のセンサチップは、差動型で検出するセンサ素子が１組以上内蔵された差動型のセンサチップであって、前記センサチップの外周に臨んで配列されたセンサパッドを備え、前記センサパッドが電源パッドとグランドパッドと少なくとも一対の差動検出信号用パッドからなり、前記一対の差動検出信号用パッドは前記電源パッド又は前記グランドパッドのいずれか一方の両側に配置されるとともに、前記電源パッド又は前記グランドパッドのいずれか他方は前記センサパッドの両端に配置されていることを特徴とする。
この構成によれば、センサチップが処理回路チップの横に配置されたサイドバイサイド構造とする場合にも、センサチップが処理回路チップの上に搭載されたチップスタック構造とする場合にも、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしに実現可能となる。また、センサチップや処理回路チップの変更に係るコストを削減できる。
本発明によれば、センサチップが処理回路チップの横に配置されたサイドバイサイド構造とする場合にも、センサチップが処理回路チップの上に搭載されたチップスタック構造とする場合にも、センサチップ及び処理回路チップの少なくとも一方が両方に対応可能なパッド配置を有している。したがって、サイドバイサイド構造又はチップスタック構造であるとともに、センサチップや処理回路チップのパッド配置を変更して製作し直すことなしに、サイドバイサイド構造及びチップスタック構造の両方に対応可能なセンサモジュールを提供することができる。
また、本発明によれば、サイドバイサイド構造及びチップスタック構造の両方に対応可能なセンサモジュールに用いるセンサチップ及び処理回路チップを提供することができる。
本発明の第１実施形態のセンサモジュールの斜視図であり、サイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した斜視図である。 本発明の第１実施形態のセンサモジュールの斜視図であり、チップスタック構造のセンサモジュールの封止樹脂を部分透過した斜視図である。 第１実施形態のセンサチップを示す説明図である。 第１実施形態のサイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した平面図である。 第１実施形態のチップスタック構造のセンサモジュールの封止樹脂を部分透過した平面図である。 本発明の第２実施形態のセンサモジュールの斜視図であり、サイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した斜視図である。 本発明の第２実施形態のセンサモジュールの斜視図であり、チップスタック構造のセンサモジュールの封止樹脂を部分透過した斜視図である。 第２実施形態のサイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した平面図である。 第２実施形態のチップスタック構造のセンサモジュールの封止樹脂を部分透過した平面図である。 第２実施形態の処理回路チップが備える極性切り替え手段を示す回路図である。 本発明の第３実施形態のセンサモジュールの斜視図であり、サイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した斜視図である。 本発明の第３実施形態のセンサモジュールの斜視図であり、チップスタック構造のセンサモジュールの封止樹脂を部分透過した斜視図である。 第３実施形態のサイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した平面図である。 第３実施形態のチップスタック構造のセンサモジュールの封止樹脂を部分透過した平面図である。 第３実施形態の処理回路チップが備える複数組切り替え手段を示す回路図である。 第１変形例のサイドバイサイド構造のセンサモジュールの封止樹脂を部分透過した平面図である。 第２変形例の処理回路チップが備える極性切り替え手段を示す回路図である。 従来のセンサ装置に配置されたセンサ部の説明図である。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、分かりやすいように、図面は寸法を適宜変更している。
［第１実施形態］
図１は、本発明の第１実施形態のセンサモジュール１の斜視図であり、サイドバイサイド構造のセンサモジュール１の封止樹脂６１を部分透過した斜視図である。図２は、本発明の第１実施形態のセンサモジュール２の斜視図であり、チップスタック構造のセンサモジュール２の封止樹脂６２を部分透過した斜視図である。図３は、第１実施形態のセンサチップ１１を示す説明図である。図４は、サイドバイサイド構造のセンサモジュール１の封止樹脂６１を部分透過した平面図である。図５は、チップスタック構造のセンサモジュール２の封止樹脂６２を部分透過した平面図である。
図１に示すセンサモジュール１及び図２に示すセンサモジュール２は、センシング対象が外部の物理量であるセンサを構成している。図１及び図２に示すように、複数のチップ（本実施形態では、センサチップ１１及び処理回路チップ２１）が配置されたモジュールはマルチチップモジュールと呼ばれている。図１に示すように複数のチップが平面的に配置されている構造をサイドバイサイド構造と呼称し、図２に示すように複数のチップが積層配置されている構造をチップスタック構造と呼称している。
センサチップ１１は、図３に示すように、差動型で検出するＸセンサ素子１１Ｘ及びＹセンサ素子１１Ｙが内蔵され、配線によって接続されたセンサパッドＰ１を備えている。Ｘセンサ素子１１Ｘ及びＹセンサ素子１１Ｙは、それぞれ固有の感度軸方向を有しているので、センサチップ１１の配置方向によって、物理量センサとしての検出軸方向が変化する。本明細書で、「配置方向」とは、例えば図１に示す座標を用いて表現される。
図１では、センサモジュール１は、配線基板３１が、Ｚ１−Ｚ２方向に直交する平面上に、センサチップ１１がＹ２側となり、処理回路チップ２１がＹ１側となるように接続されて配置されている。図３に示すＸセンサ素子１１Ｘは、図１に示すように配置されたときに、Ｘ１−Ｘ２方向に感度軸を有し、Ｘ１側からＸ２側に向かう向きの特定の物理量を検出する物理量センサである。図３に示すＹセンサ素子１１Ｙは、図１に示すように配置されたときに、Ｙ１−Ｙ２方向に感度軸を有し、Ｙ１側からＹ２側に向かう向きの特定の物理量を検出する物理量センサである。一方、図２に示すように配置された場合は、感度軸方向が１８０度回転しているので、Ｘ２側からＸ１側に向かう向きと、Ｙ２側からＹ１側に向かう向きと、の物理量を検出する。
このように配置方向によって検出軸方向が変わる物理量センサは、例えば、検出軸方向が２軸の磁気センサ、加速度センサ、角速度センサ、等である。本実施形態では、感度軸方向の検出値に応じて抵抗値が変化する抵抗式の検出素子を用いたブリッジ回路からの出力電圧を得る事例にて説明する。通常は、検出素子の感度軸方向が、センサモジュールとしたときの検出軸方向になる。
処理回路チップ２１は、センサチップ１１から入力された信号を所望の電気信号に変換して出力する。本実施形態では、シリコンウエハに集積回路を形成してから個片化されたベアチップである。処理回路チップ２１は、差動増幅器と呼ばれる差動入力を増幅する増幅回路を備えている。なお、センサチップ１１又は処理回路チップ２１がベアチップでなく、単体でパッケージに収納された状態であってもよい。その場合のモジュールの構造は、マルチパッケージと呼ばれることもある。
センサモジュール１のセンサチップ１１は、Ｚ２側の裏面が配線基板３１に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサパッドＰ１を備えている。処理回路チップ２１は、Ｚ２側の裏面が配線基板３１に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサ接続用パッドＰ２ａ及び基板接続用パッドＰ２ｂを備えている。また、配線基板３１は、Ｚ１側の表面にワイヤボンディング用の端子部Ｐ３ｂを備えている。ワイヤボンディング用のセンサパッドＰ１とセンサ接続用パッドＰ２ａとはボンディングワイヤＢＷ１を介して電気的に接続されている。さらに、処理回路チップ２１の基板接続用パッドＰ２ｂと配線基板３１の端子部Ｐ３ｂとは、ボンディングワイヤＢＷ２を介して電気的に接続されている。
センサモジュール２の処理回路チップ２１は、Ｚ２側の裏面が配線基板３２に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサ接続用パッドＰ２ａ及び基板接続用パッドＰ２ｂを備えている。そして、センサモジュール２のセンサチップ１１は、Ｚ２側の裏面が処理回路チップ２１に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサパッドＰ１を備えている。また、配線基板３２は、Ｚ１側の表面にワイヤボンディング用の端子部Ｐ３ｂを備えている。ワイヤボンディング用のセンサパッドＰ１とセンサ接続用パッドＰ２ａとはボンディングワイヤＢＷ１を介して電気的に接続されている。さらに、処理回路チップ２１の基板接続用パッドＰ２ｂと配線基板３２の端子部Ｐ３ｂとは、ボンディングワイヤＢＷ２を介して電気的に接続されている。
次に、本実施形態において、センサパッドＰ１とセンサ接続用パッドＰ２ａとが配置されている特徴部分について詳述する。
センサチップ１１のセンサパッドＰ１は、処理回路チップ２１のセンサ接続用パッドＰ２ａとボンディングワイヤＢＷ１で接続するために、センサチップ１１の外周の一辺に臨んで配置され、この一辺に沿って一列に配列されている。センサパッドＰ１は、図３〜図５に示すように、電源パッドＰ１ＶとグランドパッドＰ１Ｇと２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢからなる。差動検出信号用パッドＰＸＡ、ＰＸＢはグランドパッドＰ１Ｇの両側に配置されるとともに、差動検出信号用パッドＰＹＡ、ＰＹＢはそれらの両側に配置され、さらに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの一端（Ｙ＋側）に配置される。言い換えれば、グランドパッドＰ１Ｇを中心として、２組の差動検出信号用パッドＰＸＡ、ＰＸＢと差動検出信号用ＰＹＡ、ＰＹＢとがそれぞれ左右対称に配置されている。
処理回路チップ２１のセンサ接続用パッドＰ２ａは、センサチップ１１の外周の一辺に対向する処理回路チップ２１の一辺に沿って一列に配列されている。基板接続用パッドＰ２ｂは、センサ接続用パッドＰ２ａが配列された一辺とは異なる辺に沿って配列される。本実施形態では、基板接続用パッドＰ２ｂがＸ１側とＸ２側の２列に配列されている。
処理回路チップ２１のセンサ接続用パッドＰ２ａは、図４に示すように電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び２組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２からなる。センサチップ１１の電源パッドＰ１Ｖ、グランドパッドＰ１Ｇ、及び２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢに対応して、差動検出信号用接続パッドＰＸ１、ＰＸ２はグランド接続パッドＰ２Ｇの両側に対称配置され、差動検出信号用接続パッドＰＹ１、ＰＹ２はそれらの両側に対称配置され、さらに電源接続パッドＰ２Ｖはセンサ接続用パッドＰ２ａの両端２箇所に配置される。言い換えれば、グランド接続パッドＰ２Ｇを中心として、２組の差動検出信号用接続パッドＰＸ１、ＰＸ２と差動検出信号用接続パッドＰＹ１、ＰＹ２と、２箇所の電源接続パッドＰ２Ｖと、がそれぞれ左右対称に配置されている。図４に示すように、電源接続パッドＰ２Ｖは２箇所のうち、１箇所（Ｘ２側）がセンサチップ１１の電源パッドＰ１ＶにボンディングワイヤＢＷ１を介して接続されるが、もう１箇所（Ｘ１側）は接続されない。
図５に示すように、チップスタック構造のセンサモジュール２においては、上述したセンサチップ１１が処理回路チップ２１に積層配置され、モジュール外形がより小型化される。具体的には、配線基板３２の寸法が配線基板３１の寸法よりも小さい。図５に示すチップスタック構造のセンサモジュール２においては、センサパッドＰ１がセンサ接続用パッドＰ２ａと近づけられるようにセンサチップ１１の配置方向が図４とは異なっている。
複数のボンディングワイヤを互いに交差するように設けることは通常困難であり、接触して電気的に短絡する等の不具合を引き起こしやすい。このため、図４及び図５に示すように、隣り合うボンディングワイヤＢＷ１が並行するように設けられる。図５では、センサチップ１１の配置方向が図４とは異なっているため、差動検出信号用パッドＰＸＡと差動検出信号用接続パッドＰＸ１とを接続することができず、差動検出信号用パッドＰＸＡは差動検出信号用接続パッドＰＸ２と接続される。同様に、差動検出信号用パッドＰＸＢは差動検出信号用接続パッドＰＸ１と接続され、差動検出信号用パッドＰＹＡは差動検出信号用接続パッドＰＹ２と接続され、差動検出信号用パッドＰＹＢは差動検出信号用接続パッドＰＹ１と接続される。
グランドパッドＰ１Ｇはグランド接続パッドＰ２Ｇと接続され、電源パッドＰ１Ｖは前述のように２箇所の電源接続パッドＰ２Ｖのうちの１箇所（Ｘ２側）と接続される。
このようにセンサチップ１１の電源パッドＰ１Ｖ及びグランドパッドＰ１Ｇは、サイドバイサイド構造又はチップスタック構造のいずれの配置においても同じ状態で処理回路チップ２１に接続される。一方、差動検出信号用パッドＰＸＡ、ＰＸＢは配置によって、差動検出信号用接続パッドＰＸ１、ＰＸ２が入れ替わり、差動検出信号用パッドＰＹＡ、ＰＹＢも同様に差動検出信号用接続パッドＰＹ１、ＰＹ２が入れ替わって接続され、極性が変わることになる。しかしながら、センサチップ１１の配置が異なるため、感度軸方向が１８０度回転しており、検出する物理量の向きも１８０度異なっている。このため、差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２が入れ替わったことによって、処理回路チップ２１において電気信号に変換して出力するときには検出軸方向が同じ状態になっている。したがって、センサチップ１１及び処理回路チップ２１を変更したり、処理回路チップ２１に特別な回路を付加したりすることなく、サイドバイサイド構造又はチップスタック構造のいずれの配置においても、対象とする物理量を同じ状態で検出することができる。
以下、本実施形態としたことによる効果について説明する。
本実施形態のセンサモジュール１、２は、差動型で検出するＸセンサ素子１１Ｘ及びＹセンサ素子１１Ｙが内蔵されたセンサチップ１１と、センサチップ１１からの差動検出信号を処理する処理回路チップ２１と、を内蔵している。センサチップ１１には、互いに直交する感度軸を有するＸセンサ素子１１Ｘ及びＹセンサ素子１１Ｙが内蔵される。センサチップ１１は、その外周に臨んで配列されたセンサパッドＰ１を備え、このセンサパッドＰ１が電源パッドＰ１ＶとグランドパッドＰ１Ｇと２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢとを有する。１組目の差動検出信号用パッドＰＸＡ、ＰＸＢは、グランドパッドＰ１Ｇを中心として、その両側に対称配置され、２組目の差動検出信号用パッドＰＹＡ、ＰＹＢは１組目の両側に配置されるとともに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの一端に配置される。処理回路チップ２１は、センサチップ１１の電源パッドＰ１Ｖ、グランドパッドＰ１Ｇ、及び２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢに対応して、電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び２組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２からなるセンサ接続用パッドＰ２ａを備える。さらに、センサチップ１１の電源パッドＰ１Ｖに接続可能な電源接続パッドＰ２Ｖがセンサ接続用パッドＰ２ａの両端に複数配置されている。
この構成によれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップ１１や処理回路チップ２１のパッド配置を変更して製作し直すことなしにセンサモジュール１、２が実現可能となる。また、センサチップ１１の表面に平行な感度軸方向の物理量センサであれば、処理回路チップ２１の出力は、サイドバイサイド構造とする場合とチップスタック構造とする場合とで極性が変わらないので、処理回路チップ２１に極性を切り替える手段を構成する必要がない。したがって、それに係るコストを削減できる。
また、本実施形態の処理回路チップ２１は、差動型で検出するＸセンサ素子１１Ｘ及びＹセンサ素子１１Ｙが内蔵された差動型のセンサチップ１１の差動検出信号を処理するものであり、センサチップ１１の外周に臨んで配列されたセンサ接続用パッドＰ２ａを備え、センサ接続用パッドＰ２ａが電源接続パッドＰ２Ｖとグランド接続パッドＰ２Ｇと２組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２を有し、差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２はグランド接続パッドＰ２Ｇの両側に配置されるとともに、電源接続パッドＰ２Ｖはセンサ接続用パッドＰ２ａの両端に配置されている。
この構成によれば、センサチップ１１が処理回路チップ２１の横に配置されたサイドバイサイド構造とする場合にも、センサチップ１１が処理回路チップ２１の上に搭載されたチップスタック構造とする場合にも、センサチップ１１や処理回路チップ２１のパッド配置を変更して製作し直すことなしに実現可能となる。また、センサチップ１１や処理回路チップ２１の変更に係るコストを削減できる。
［第２実施形態］ 図６は、本発明の第２実施形態のセンサモジュール３の斜視図であり、サイドバイサイド構造のセンサモジュール３の封止樹脂６３を部分透過した斜視図である。図７は、本発明の第２実施形態のセンサモジュール４の斜視図であり、チップスタック構造のセンサモジュール４の封止樹脂６４を部分透過した斜視図である。図８は、第２実施形態のサイドバイサイド構造のセンサモジュール３の封止樹脂６３を部分透過した平面図である。図９は、第２実施形態のチップスタック構造のセンサモジュール４の封止樹脂６４を部分透過した平面図である。図１０は、第２実施形態の処理回路チップ２２が備える極性切り替え手段２２ｃを示す回路図である。
図６に示すセンサモジュール３及び図７に示すセンサモジュール４は、センシング対象が外部の物理量である３軸センサを構成している。図６及び図７に示すように、センサチップ１２及び処理回路チップ２２が配置されたマルチチップモジュールとなっている。図６に示すように複数のチップが平面的に配置されている構造をサイドバイサイド構造と呼称し、図７に示すように複数のチップが積層配置されている構造をチップスタック構造と呼称している。
センサチップ１２は、差動型で検出するＸセンサ素子１２Ｘ、Ｙセンサ素子１２Ｙ、及びＺセンサ素子１２Ｚが内蔵されている。Ｘセンサ素子１２Ｘ、Ｙセンサ素子１２Ｙ、及びＺセンサ素子１２Ｚは、それぞれ固有の感度軸方向を有しているので、センサチップ１２の配置方向によって、物理量センサとしての検出軸方向が変化する。
図６では、センサモジュール３は、配線基板３３が、Ｚ１−Ｚ２方向に直交する平面上に、センサチップ１２がＹ２側となり、処理回路チップ２２がＹ１側となるように接続されて配置されている。Ｘセンサ素子１２Ｘは、図６に示すように配置されたときに、Ｘ１−Ｘ２方向に感度軸を有し、Ｘ１側からＸ２側に向かう向きの特定の物理量を検出する物理量センサである。Ｙセンサ素子１２Ｙは、図６に示すように配置されたときに、Ｙ１−Ｙ２方向に感度軸を有し、Ｙ１側からＹ２側に向かう向きの特定の物理量を検出する物理量センサである。一方、図７に示すように配置された場合は、感度軸方向が１８０度回転しているので、Ｘ２側からＸ１側に向かう向きと、Ｙ２側からＹ１側に向かう向きと、の物理量を検出する。Ｚセンサ素子１２Ｚは、図６及び図７に示す配置ではＺ１−Ｚ２方向に感度軸を有し、Ｚ１側からＺ２側に向かう向きの特定の物理量を検出する物理量センサである。
このように、図６のサイドバイサイド構造と図７のチップスタック構造とで、検出軸方向が１８０度回転する物理量センサと検出軸方向が変わらない物理量センサとが一体でセンサチップ１２に内蔵されている。
処理回路チップ２２は、センサチップ１２から入力された信号を所望の電気信号に変換して出力する。本実施形態では、シリコンウエハに集積回路を形成してから個片化されたベアチップである。図１０に示すように、処理回路チップ２２は、差動増幅器と呼ばれる差動入力を増幅する増幅回路２２ｄを備えている。
さらに、処理回路チップ２２は、増幅回路２２ｄの前段において、Ｚセンサ素子１２Ｚから入力された信号の極性を切り替える極性切り替え手段２２ｃを備えている。具体的には、図１０に示すように、複数のスイッチで配線を切り替える回路によって、極性切り替え手段２２ｃが構成されている。
センサモジュール３のセンサチップ１２は、Ｚ２側の裏面が配線基板３３に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサパッドＰ１を備えている。処理回路チップ２２は、Ｚ２側の裏面が配線基板３３に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサ接続用パッドＰ２ａ及び基板接続用パッドＰ２ｂを備えている。また、配線基板３３は、Ｚ１側の表面にワイヤボンディング用の端子部Ｐ３ｂを備えている。ワイヤボンディング用のセンサパッドＰ１とセンサ接続用パッドＰ２ａとはボンディングワイヤＢＷ１を介して電気的に接続されている。さらに、処理回路チップ２２の基板接続用パッドＰ２ｂと配線基板３３の端子部Ｐ３ｂとは、ボンディングワイヤＢＷ２を介して電気的に接続されている。
センサモジュール４の処理回路チップ２２は、Ｚ２側の裏面が配線基板３４に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサ接続用パッドＰ２ａ及び基板接続用パッドＰ２ｂを備えている。センサモジュール４のセンサチップ１２は、Ｚ２側の裏面が処理回路チップ２２に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサパッドＰ１を備えている。また、配線基板３４は、Ｚ１側の表面にワイヤボンディング用の端子部Ｐ３ｂを備えている。ワイヤボンディング用のセンサパッドＰ１とセンサ接続用パッドＰ２ａとはボンディングワイヤＢＷ１を介して電気的に接続されている。さらに、処理回路チップ２２の基板接続用パッドＰ２ｂと配線基板３４の端子部Ｐ３ｂとは、ボンディングワイヤＢＷ２を介して電気的に接続されている。
次に、本実施形態において、センサパッドＰ１とセンサ接続用パッドＰ２ａとが配置されている特徴部分について詳述する。
センサチップ１２のセンサパッドＰ１は、処理回路チップ２２のセンサ接続用パッドＰ２ａとボンディングワイヤＢＷ１で接続するために、センサチップ１２の外周の一辺に臨んで配置され、この一辺に沿って一列に配列されている。センサパッドＰ１は、図８〜図９に示すように、電源パッドＰ１ＶとグランドパッドＰ１Ｇと３組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢ、ＰＺＡ、ＰＺＢからなる。差動検出信号用パッドＰＸＡ、ＰＸＢはグランドパッドＰ１Ｇの両側に対称配置されるとともに、差動検出信号用パッドＰＹＡ、ＰＹＢはそれらの両側に対称配置され、差動検出信号用パッドＰＺＡ、ＰＺＢはさらにそれらの両側に対象配置され、さらに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの一端（Ｙ＋側）に配置される。
処理回路チップ２２のセンサ接続用パッドＰ２ａは、センサチップ１２の外周の一辺に対向する処理回路チップ２２の一辺に沿って一列に配列されている。基板接続用パッドＰ２ｂは、センサ接続用パッドＰ２ａが配列された一辺とは異なる辺に沿って配列される。本実施形態では、基板接続用パッドＰ２ｂがＸ１側とＸ２側の２列に配列されている。
処理回路チップ２２のセンサ接続用パッドＰ２ａは、図８に示すように電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び３組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２、ＰＺ１、ＰＺ２からなる。センサチップ１２の電源パッドＰ１Ｖ、グランドパッドＰ１Ｇ、及び３組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢ、ＰＺＡ、ＰＺＢに対応して、差動検出信号用接続パッドＰＸ１、ＰＸ２はグランド接続パッドＰ２Ｇの両側に対称配置され、差動検出信号用接続パッドＰＹ１、ＰＹ２はそれらの両側に対称配置され、差動検出信号用接続パッドＰＺ１、ＰＺ２はさらにそれらの両側に対称配置され、さらに電源接続パッドＰ２Ｖはセンサ接続用パッドＰ２ａの両端２箇所に配置される。図８に示すように、電源接続パッドＰ２Ｖは２箇所のうち、１箇所（Ｘ２側）がセンサチップ１２の電源パッドＰ１ＶにボンディングワイヤＢＷ１を介して接続されるが、もう１箇所（Ｘ１側）は接続されない。
図９に示すように、チップスタック構造のセンサモジュール４においては、上述したセンサチップ１２が処理回路チップ２２に積層配置され、モジュール外形がより小型化される。図９に示すセンサパッドＰ１がセンサ接続用パッドＰ２ａと近づけられるようにセンサチップ１２の配置方向が図８とは異なっている。
複数のボンディングワイヤを互いに交差するように設けることは通常困難であり、接触して電気的に短絡する等の不具合を引き起こしやすい。このため、図８及び図９に示すように、隣り合うボンディングワイヤＢＷ１が並行するように設けられる。図９では、センサチップ１２の配置方向が図８とは異なっているため、差動検出信号用パッドＰＸＡと差動検出信号用接続パッドＰＸ１とを接続することができず、差動検出信号用パッドＰＸＡは差動検出信号用接続パッドＰＸ２と接続される。同様に、差動検出信号用パッドＰＸＢは差動検出信号用接続パッドＰＸ１と接続され、差動検出信号用パッドＰＹＡは差動検出信号用接続パッドＰＹ２と接続され、差動検出信号用パッドＰＹＢは差動検出信号用接続パッドＰＹ１と接続され、差動検出信号用パッドＰＺＡは差動検出信号用接続パッドＰＺ２と接続され、差動検出信号用パッドＰＺＢは差動検出信号用接続パッドＰＺ１と接続される。
グランドパッドＰ１Ｇはグランド接続パッドＰ２Ｇと接続され、電源パッドＰ１Ｖは前述のように２箇所の電源接続パッドＰ２Ｖのうちの１箇所（Ｘ２側）と接続される。
このようにセンサチップ１２の電源パッドＰ１Ｖ及びグランドパッドＰ１Ｇは、サイドバイサイド構造又はチップスタック構造のいずれの配置においても同じ状態で処理回路チップ２２に接続される。一方、差動検出信号用パッドＰＸＡ、ＰＸＢは配置によって、差動検出信号用接続パッドＰＸ１、ＰＸ２が入れ替わり、差動検出信号用パッドＰＹＡ、ＰＹＢも同様に差動検出信号用接続パッドＰＹ１、ＰＹ２が入れ替わって接続され、極性が変わることになる。しかしながら、センサチップ１２の配置が異なるため、感度軸方向が１８０度回転しており、検出する物理量の向きも１８０度異なっている。このため、差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２が入れ替わったことによって、処理回路チップ２２において電気信号に変換して出力するときには検出軸方向が同じ状態になっている。
一方、図９に示すチップスタック構造の差動検出信号用パッドＰＺＡは差動検出信号用接続パッドＰＺ２と接続され、差動検出信号用パッドＰＺＢは差動検出信号用接続パッドＰＺ１と接続されるが、サイドバイサイド構造又はチップスタック構造のいずれの配置においても感度軸方向は変わらない。このため、これだけでは、検出する物理量の向きが入れ替わって、極性が変わる。しかしながら、図１０に示すように、極性切り替え手段２２ｃが構成されているので、スイッチで配線を切り替えることによって、対象とする物理量の向きを所望の同じ状態にすることができる。
したがって、センサチップ１２及び処理回路チップ２２を変更することなく、サイドバイサイド構造又はチップスタック構造のいずれの配置においても、対象とする物理量を同じ状態で検出することができる。
以下、本実施形態としたことによる効果について説明する。
本実施形態のセンサモジュール３、４は、差動型で検出するＸセンサ素子１２Ｘ、Ｙセンサ素子１２Ｙ、及びＺセンサ素子１２Ｚが内蔵された差動型のセンサチップ１２と、センサチップ１２の差動検出信号を処理する処理回路チップ２２と、を内蔵している。センサチップ１２は、その外周に臨んで配列されたセンサパッドＰ１を備え、センサパッドＰ１が電源パッドＰ１ＶとグランドパッドＰ１Ｇと３組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢ、ＰＺＡ、ＰＺＢを有し、差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢ、ＰＺＡ、ＰＺＢはグランドパッドＰ１Ｇの両側に対称配置されるとともに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの少なくとも一端に配置されている。処理回路チップ２２は、センサチップ１２の電源パッドＰ１Ｖ、グランドパッドＰ１Ｇ、及び３組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢ、ＰＺＡ、ＰＺＢに対応して、電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び３組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２、ＰＺ１、ＰＺ２からなるセンサ接続用パッドＰ２ａを備えている。さらに、センサチップ１２の電源パッドＰ１Ｖに接続可能な電源接続パッドＰ２Ｖがセンサ接続用パッドＰ２ａの両端に複数配置されている。
この構成によれば、センサチップ１２が処理回路チップ２２の横に配置されたサイドバイサイド構造とする場合にも、センサチップ１２が処理回路チップ２２の上に搭載されたチップスタック構造とする場合にも、センサチップ１２や処理回路チップ２２のパッド配置を変更して製作し直すことなしに実現可能である。すなわち、サイドバイサイド構造及びチップスタック構造の両方に対応可能となる。また、センサチップ１２や処理回路チップ２２の変更に係るコストを削減できる。
また、本実施形態のセンサモジュール３、４は、処理回路チップ２２が、１組の差動検出信号用接続パッドＰＺ１、ＰＺ２から入力された信号の極性を切り替える極性切り替え手段２２ｃを備える。
この構成によれば、センサチップ１２の表面に平行な感度軸方向以外の物理量センサであれば、処理回路チップ２２の出力は、サイドバイサイド構造とする場合とチップスタック構造とする場合とで極性が変わるので、極性切り替え手段２２ｃで信号の極性を切り替えればよい。こうすれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップ１２や処理回路チップ２２のパッド配置を変更して製作し直すことなしにセンサモジュール３、４が実現可能となる。
また、本実施形態の処理回路チップ２２は、差動型で検出するＸセンサ素子１２Ｘ、Ｙセンサ素子１２Ｙ、及びＺセンサ素子１２Ｚが３組内蔵された差動型のセンサチップ１２の差動検出信号を処理するものであり、センサチップ１２の外周に臨んで配列されたセンサ接続用パッドＰ２ａを備え、センサ接続用パッドＰ２ａが電源接続パッドＰ２Ｖとグランド接続パッドＰ２Ｇと３組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２、ＰＺ１、ＰＺ２を有し、３組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２、ＰＺ１、ＰＺ２はグランド接続パッドＰ２Ｇの両側に対称配置されるとともに、電源接続パッドＰ２Ｖはセンサ接続用パッドＰ２ａの両端に配置されている。さらに、処理回路チップ２２は、一対の差動検出信号用接続パッドＰＺ１、ＰＺ２から入力された信号の極性を切り替える極性切り替え手段２２ｃを備える。
この構成によれば、センサチップ１２の表面に平行な感度軸方向以外の物理量センサであれば、処理回路チップ２２の出力は、サイドバイサイド構造とする場合とチップスタック構造とする場合とで極性が変わるので、極性切り替え手段２２ｃで信号の極性を切り替えればよい。こうすれば、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップ１２や処理回路チップ２２のパッド配置を変更して製作し直すことなしにセンサモジュール３、４が実現可能となる。
なお、第２実施形態の特徴について、３軸センサモジュールのセンサモジュール３、４を用いて説明したが、本実施形態は３軸センサモジュールに限定されるものではない。例えば、Ｚセンサ素子のみの１軸センサモジュールであってもよい。また、複数種の物理量センサを一体化した多軸センサモジュールであってもよい。
［第３実施形態］
図１１は、本発明の第３実施形態のセンサモジュール５の斜視図であり、サイドバイサイド構造のセンサモジュール５の封止樹脂６５を部分透過した斜視図である。図１２は、本発明の第３実施形態のセンサモジュール６の斜視図であり、チップスタック構造のセンサモジュール６の封止樹脂６６を部分透過した斜視図である。図１３は、第３実施形態のサイドバイサイド構造のセンサモジュール５の封止樹脂６５を部分透過した平面図である。図１４は、第３実施形態のチップスタック構造のセンサモジュール６の封止樹脂６６を部分透過した平面図である。図１５は、第３実施形態の処理回路チップ２３が備える複数組切り替え手段２３ｃを示す回路図である。
図１１に示すセンサモジュール５及び図１２に示すセンサモジュール６は、センシング対象が外部の物理量である２軸センサを構成している。図１１及び図１２に示すように、センサチップ１３及び処理回路チップ２３が配置されたマルチチップモジュールとなっている。図１１に示すように複数のチップが平面的に配置されている構造をサイドバイサイド構造と呼称し、図１２に示すように複数のチップが積層配置されている構造をチップスタック構造と呼称している。
センサチップ１３は、差動型で検出するＸセンサ素子１３Ｘ及びＹセンサ素子１３Ｙが内蔵されている。Ｘセンサ素子１３Ｘ及びＹセンサ素子１３Ｙは、それぞれ固有の感度軸方向を有しているので、センサチップ１３の配置方向によって、物理量センサとしての検出軸方向が変化する。
図１１では、センサモジュール５は、配線基板３５が、Ｚ１−Ｚ２方向に直交する平面上に、センサチップ１３がＹ２側となり、処理回路チップ２３がＹ１側となるように接続されて配置されている。Ｘセンサ素子１３Ｘは、図１１に示すように配置されたときに、Ｘ１−Ｘ２方向に感度軸を有し、Ｘ１側からＸ２側に向かう向きの特定の物理量を検出する物理量センサである。Ｙセンサ素子１３Ｙは、図１１に示すように配置されたときに、Ｙ１−Ｙ２方向に感度軸を有し、Ｙ１側からＹ２側に向かう向きの特定の物理量を検出する物理量センサである。一方、図１２に示すように配置された場合は、感度軸方向が１８０度回転しているので、Ｘ２側からＸ１側に向かう向きと、Ｙ２側からＹ１側に向かう向きと、の物理量を検出する。
処理回路チップ２３は、センサチップ１３から入力された信号を所望の電気信号に変換して出力する。本実施形態では、シリコンウエハに集積回路を形成してから個片化されたベアチップである。図１５に示すように、処理回路チップ２３は、差動増幅器と呼ばれる差動入力を増幅する増幅回路２３ｄを備えている。図１５は、増幅回路２３ｄを複数組備える事例である。
さらに、処理回路チップ２３は、増幅回路２３ｄの前段において、入力された信号の組を他の組と切り替える複数組切り替え手段２３ｃを備えている。具体的には、図１５に示すように、複数のスイッチで配線を切り替える回路によって、複数組切り替え手段２３ｃが構成されている。
センサモジュール５のセンサチップ１３は、Ｚ２側の裏面が配線基板３５に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサパッドＰ１を備えている。処理回路チップ２３は、Ｚ２側の裏面が配線基板３５に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサ接続用パッドＰ２ａ及び基板接続用パッドＰ２ｂを備えている。また、配線基板３５は、Ｚ１側の表面にワイヤボンディング用の端子部Ｐ３ｂを備えている。ワイヤボンディング用のセンサパッドＰ１とセンサ接続用パッドＰ２ａとはボンディングワイヤＢＷ１を介して電気的に接続されている。さらに、処理回路チップ２３の基板接続用パッドＰ２ｂと配線基板３５の端子部Ｐ３ｂとは、ボンディングワイヤＢＷ２を介して電気的に接続されている。
センサモジュール６の処理回路チップ２３は、Ｚ２側の裏面が配線基板３６に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサ接続用パッドＰ２ａ及び基板接続用パッドＰ２ｂを備えている。センサモジュール６のセンサチップ１３は、Ｚ２側の裏面が処理回路チップ２３に接着材で固定され、Ｚ１側の表面にワイヤボンディング用のセンサパッドＰ１を備えている。また、配線基板３６は、Ｚ１側の表面にワイヤボンディング用の端子部Ｐ３ｂを備えている。ワイヤボンディング用のセンサパッドＰ１とセンサ接続用パッドＰ２ａとはボンディングワイヤＢＷ１を介して電気的に接続されている。さらに、処理回路チップ２３の基板接続用パッドＰ２ｂと配線基板３６の端子部Ｐ３ｂとは、ボンディングワイヤＢＷ２を介して電気的に接続されている。
次に、本実施形態において、センサパッドＰ１とセンサ接続用パッドＰ２ａとが配置されている特徴部分について詳述する。
センサチップ１３のセンサパッドＰ１は、処理回路チップ２３のセンサ接続用パッドＰ２ａとボンディングワイヤＢＷ１で接続するために、センサチップ１３の外周の一辺に臨んで配置され、この一辺に沿って一列に配列されている。センサパッドＰ１は、図１３〜図１４に示すように、電源パッドＰ１ＶとグランドパッドＰ１Ｇと２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢからなる。差動検出信号用パッドＰＸＡ、ＰＸＢはグランドパッドＰ１Ｇの片側に隣り合って配置されるとともに、差動検出信号用パッドＰＹＡ、ＰＹＢはグランドパッドＰ１Ｇの他の側に隣り合って配置され、さらに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの一端（Ｙ＋側）に配置される。
処理回路チップ２３のセンサ接続用パッドＰ２ａは、センサチップ１３の外周の一辺に対向する処理回路チップ２３の一辺に沿って一列に配列されている。基板接続用パッドＰ２ｂは、センサ接続用パッドＰ２ａが配列された一辺とは異なる辺に沿って配列される。本実施形態では、基板接続用パッドＰ２ｂがＸ１側とＸ２側の２列に配列されている。
処理回路チップ２３のセンサ接続用パッドＰ２ａは、図１３に示すように電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び２組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２からなる。センサチップ１３の電源パッドＰ１Ｖ、グランドパッドＰ１Ｇ、及び２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢに対応して、差動検出信号用接続パッドＰＸ１、ＰＸ２はグランド接続パッドＰ２Ｇの片側に隣り合って配置され、差動検出信号用接続パッドＰＹ１、ＰＹ２はグランド接続パッドＰ２Ｇの他の側に隣り合って配置され、さらに電源接続パッドＰ２Ｖはセンサ接続用パッドＰ２ａの両端２箇所に配置される。図１３に示すように、電源接続パッドＰ２Ｖは２箇所のうち、１箇所（Ｘ２側）がセンサチップ１３の電源パッドＰ１ＶにボンディングワイヤＢＷ１を介して接続されるが、もう１箇所（Ｘ１側）は接続されない。
図１４に示すように、チップスタック構造のセンサモジュール６においては、上述したセンサチップ１３が処理回路チップ２３に積層配置され、モジュール外形がより小型化される。図１４に示すセンサパッドＰ１がセンサ接続用パッドＰ２ａと近づけられるようにセンサチップ１３の配置方向が図１３とは異なっている。
複数のボンディングワイヤを互いに交差するように設けることは通常困難であり、接触して電気的に短絡する等の不具合を引き起こしやすい。このため、図１３及び図１４に示すように、隣り合うボンディングワイヤＢＷ１が並行するように設けられる。図１４では、センサチップ１３の配置方向が図１３とは異なっているため、差動検出信号用パッドＰＸＡと差動検出信号用接続パッドＰＸ１とを接続することができず、差動検出信号用パッドＰＸＡは差動検出信号用接続パッドＰＹ２と接続される。同様に、差動検出信号用パッドＰＸＢは差動検出信号用接続パッドＰＹ１と接続され、差動検出信号用パッドＰＹＡは差動検出信号用接続パッドＰＸ２と接続され、差動検出信号用パッドＰＹＢは差動検出信号用接続パッドＰＸ１と接続される。
グランドパッドＰ１Ｇはグランド接続パッドＰ２Ｇと接続され、電源パッドＰ１Ｖは前述のように２箇所の電源接続パッドＰ２Ｖのうちの１箇所（Ｘ２側）と接続される。
このようにセンサチップ１３の電源パッドＰ１Ｖ及びグランドパッドＰ１Ｇは、サイドバイサイド構造又はチップスタック構造のいずれの配置においても同じ状態で処理回路チップ２３に接続される。一方、差動検出信号用パッドＰＸＡ、ＰＸＢは配置によって、差動検出信号用接続パッドＰＹ２、ＰＹ１に接続され、差動検出信号用パッドＰＹＡ、ＰＹＢも同様に差動検出信号用接続パッドＰＸ２、ＰＸ１に接続されて、感度軸と極性とが変わることになる。しかしながら、図１５に示すように、複数組切り替え手段２３ｃが構成されているので、スイッチで配線を切り替えることによって、対象とする物理量の向きを所望の同じ状態にすることができる。
以下、本実施形態としたことによる効果について説明する。
本実施形態のセンサモジュール５、６は、差動型で検出するＸセンサ素子１３Ｘ及びＹセンサ素子１３Ｙが内蔵されたセンサチップ１３と、センサチップ１３からの差動検出信号を処理する処理回路チップ２３と、を内蔵している。センサチップ１３には、互いに直交する感度軸を有するＸセンサ素子１３Ｘ及びＹセンサ素子１３Ｙが内蔵される。センサチップ１３は、その外周に臨んで配列されたセンサパッドＰ１を備え、このセンサパッドＰ１が電源パッドＰ１ＶとグランドパッドＰ１Ｇと２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢとを有する。２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢは、グランドパッドＰ１Ｇを中心として、差動検出信号用パッドＰＸＡ、ＰＸＢはグランドパッドＰ１Ｇの片側に隣り合って配置されるとともに、差動検出信号用パッドＰＹＡ、ＰＹＢはグランドパッドＰ１Ｇの他の側に隣り合って配置され、さらに、電源パッドＰ１ＶはセンサパッドＰ１の両端のうちの一端（Ｙ＋側）に配置される。処理回路チップ２３は、センサチップ１３の電源パッドＰ１Ｖ、グランドパッドＰ１Ｇ、及び２組の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢに対応して、電源接続パッドＰ２Ｖ、グランド接続パッドＰ２Ｇ、及び２組の差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２からなるセンサ接続用パッドＰ２ａを備える。そして、センサチップ１３の電源パッドＰ１Ｖに接続可能な電源接続パッドＰ２Ｖがセンサ接続用パッドＰ２ａの両端に複数配置されている。さらに、差動検出信号用接続パッドＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２から入力された信号の組を切り替える複数組切り替え手段２３ｃを備える。
この構成によれば、サイドバイサイド構造とする場合とチップスタック構造とする場合とでセンサチップ１３と処理回路チップ２３とをボンディングワイヤＢＷ１で接続し、複数組切り替え手段２３ｃによって入力された信号を適切に出力するように切り替えることができる。これにより、サイドバイサイド構造とする場合にも、チップスタック構造とする場合にも、センサチップ１３や処理回路チップ２３のパッド配置を変更して製作し直すことなしにセンサモジュール５、６が実現可能となる。また、センサチップ１３や処理回路チップ２３の変更に係るコストを削減できる。
なお、第３実施形態の処理回路チップ２３は、センサチップ１３の差動検出信号用パッドＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢの配置に限定されず、例えば、その並び順が一部入れ替わっていても適切に切り替えることが可能である。また、センサチップ１１と組み合せる場合にも、複数組切り替え手段２３ｃを適切に切り替えることが可能である。
また、第３実施形態の特徴について、２軸センサモジュールのセンサモジュール５、６を用いて説明したが、本実施形態は２軸センサモジュールに限定されるものではない。例えば、３軸センサモジュールであって、センサチップと処理回路チップとが３組の差動検出信号を処理する構成としてもよい。
以上のように、本発明の実施形態のセンサモジュール、並びに、これに用いるセンサチップ及び処理回路チップを具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。例えば次のように変形して実施することができ、これらも本発明の技術的範囲に属する。
（１）第１実施形態〜第３実施形態のセンサモジュール、並びに、これに用いるセンサチップ及び処理回路チップにおいて、グランドパッドＰ１Ｇを中心として電源パッドＰ１Ｖを両端に複数配置する構成としていたが、電源パッドＰ１Ｖを中心にグランドパッドＰ１Ｇを両端に複数配置するように変更してもよい。
（２）第１実施形態〜第３実施形態のセンサモジュール、並びに、これに用いるセンサチップ及び処理回路チップにおいて、処理回路チップの電源接続パッドＰ２Ｖがセンサ接続用パッドの両端に複数配置されているとしたが、センサチップの電源パッドＰ１Ｖがパッドの両端に複数配置されるものであってもよい。図１６に第１変形例を示す。図１６は、第１変形例のサイドバイサイド構造のセンサモジュール７の封止樹脂を部分透過した平面図である。第１実施形態のセンサモジュール１と同じ符号を用いて、第１変形例のパッド配置が異なる並びであることを示している。この場合、電源パッドＰ１Ｖ及び電源接続パッドＰ２Ｖのいずれか一方又は両方が複数配置されていればよい。また、電源パッドＰ１Ｖを中心にグランドパッドＰ１Ｇが複数配置された構成としてもよい。
（３）第２実施形態のセンサモジュール３、４、並びに、これに用いる処理回路チップ２２において、極性切り替え手段２２ｃが増幅回路２２ｄの前段に配置されているが、極性切り替え手段２２ｃの前段に入力信号を増幅する増幅器を配置してもよい。図１７に第２変形例を示す。図１７は、第２変形例の処理回路チップ２４が備える極性切り替え手段２４ｃを示す回路図である。図１７に示す処理回路チップ２４では、増幅回路２４ｄの後段に極性切り替え手段２４ｃを配置し、マルチセレクタを備えたＡ／Ｄ変換回路２４ｅに接続されている。Ａ／Ｄ変換回路２４ｅの出力は図示しないデジタル回路によって差動処理が行われる。同様に、第３実施形態のセンサモジュール５、６、並びに、これに用いる処理回路チップ２３において、複数組切り替え手段２３ｃが増幅回路２３ｄの前段に配置されているが、逆にしてもよい。
（４）第１実施形態〜第３実施形態のセンサモジュールは配線基板を用いたパッケージ形態であったが、金属のリードフレームを加工して形成された端子部とチップの載置部とが設けられたパッケージ形態であってもよい。
（５）第１実施形態〜第３実施形態のセンサモジュールは封止樹脂に覆われたパッケージ形態であったが、ボンディングワイヤの周りが気体や真空のキャビティとなるパッケージ形態であってもよい。
１、２、３、４、５、６、７ センサモジュール
１１、１２、１３ センサチップ
１１Ｘ、１２Ｘ、１３Ｘ Ｘセンサ素子
１１Ｙ、１２Ｙ、１３Ｙ Ｙセンサ素子
１２Ｚ Ｚセンサ素子 ２１、２２、２３、２４、２５ 処理回路チップ
２２ｃ、２４ｃ 極性切り替え手段
２２ｄ、２３ｄ、２４ｄ 増幅回路
２３ｃ 複数組切り替え手段
２４ｅ Ａ／Ｄ変換回路
３１、３２、３３、３４、３５、３６ 配線基板
６１、６２、６３、６４、６５、６６ 封止樹脂
ＢＷ１、ＢＷ２ ボンディングワイヤ
Ｐ１ センサパッド
Ｐ１Ｇ グランドパッド
Ｐ１Ｖ 電源パッド
ＰＸＡ、ＰＸＢ、ＰＹＡ、ＰＹＢ、ＰＺＡ、ＰＺＢ 差動検出信号用パッド
Ｐ２ａ センサ接続用パッド
Ｐ２ｂ 基板接続用パッド
Ｐ２Ｇ グランド接続パッド
Ｐ２Ｖ 電源接続パッド
ＰＸ１、ＰＸ２、ＰＹ１、ＰＹ２、ＰＺ１、ＰＺ２ 差動検出信号用接続パッド
Ｐ３ｂ 端子部

Claims (9)

  1. 差動型で検出するセンサ素子が１組以上内蔵された差動型のセンサチップと、前記センサチップからの差動検出信号を処理する処理回路チップと、を内蔵するセンサモジュールにおいて、
    前記センサチップは、その外周に臨んで配列されたセンサパッドを備え、前記センサパッドが電源パッドとグランドパッドと少なくとも一対の差動検出信号用パッドを有し、前記一対の差動検出信号用パッドは前記電源パッド又は前記グランドパッドのいずれか一方の両側に配置されるとともに、前記電源パッド又は前記グランドパッドのいずれか他方は前記センサパッドの両端のうちの少なくとも一端に配置され、
    前記処理回路チップは、前記センサチップの前記電源パッド、前記グランドパッド、及び前記一対の差動検出信号用パッドに対応して、電源接続パッド、グランド接続パッド、及び少なくとも一対の差動検出信号用接続パッドからなるセンサ接続用パッドを備え、
    前記センサチップの前記電源パッド又は前記グランドパッドのいずれか他方が前記センサパッドの両端に複数配置されているか、又は、前記センサチップの前記電源パッド又は前記グランドパッドの前記他方に接続可能な前記電源接続パッド又は前記グランド接続パッドが前記センサ接続用パッドの両端に複数配置されているか、のいずれか又は両方であることを特徴とするセンサモジュール。
  2. 前記センサチップには、ｎ組（ｎは２以上）の前記センサ素子が内蔵されるとともに、
    ｎ組の前記一対の差動検出信号用パッド及び対応する前記一対の差動検出信号用接続パッドであるパッド対は、それぞれ、前記電源パッド又は前記グランドパッドの前記一方を中心として１組目のパッド対である第１パッド対を両側に配置し、以降第ｎ−１パッド対の両側に第ｎパッド対が順次配置されることを特徴とする請求項１に記載のセンサモジュール。
  3. 前記センサ素子が、前記センサチップの表面に平行な方向に検出軸を有し、前記検出軸の方向の物理量を検出する物理量センサであって、互いに直交する前記検出軸を有することを特徴とする請求項２に記載のセンサモジュール。
  4. 前記処理回路チップは、前記一対の差動検出信号用接続パッドから入力されたから入力された信号の極性を切り替える極性切り替え手段を備えることを特徴とする請求項１に記載のセンサモジュール。
  5. 前記センサチップには、前記センサ素子が複数組内蔵され、前記センサ素子の組数に応じて、前記一対の差動検出信号用パッドが複数組配置されるとともに、
    前記処理回路チップは、前記センサ素子の組数に応じて前記一対の差動検出信号用接続パッドが複数組配置されるとともに、前記一対の差動検出信号用接続パッドから入力された信号の組を他の信号の組と切り替える複数組切り替え手段を備えることを特徴とする請求項１又は請求項４に記載のセンサモジュール。
  6. 差動型で検出するセンサ素子が１組以上内蔵された差動型のセンサチップの差動検出信号を処理する処理回路チップにおいて、
    前記センサチップの外周に臨んで配列されたセンサ接続用パッドを備え、前記センサ接続用パッドが電源接続パッドとグランド接続パッドと少なくとも一対の差動検出信号用接続パッドからなり、前記一対の差動検出信号用接続パッドは前記電源接続パッド又は前記グランド接続パッドのいずれか一方の両側に配置されるとともに、前記電源接続パッド又は前記グランド接続パッドのいずれか他方は前記センサ接続用パッドの両端に配置されていることを特徴とする処理回路チップ。
  7. 前記一対の差動検出信号用接続パッドから入力された信号の極性を切り替える極性切り替え手段を備えることを特徴とする請求項６に記載の処理回路チップ。
  8. 前記センサチップには、前記センサ素子が複数組内蔵され、
    前記センサ素子の組数に応じて、前記一対の差動検出信号用接続パッドが複数組配置されるとともに、前記一対の差動検出信号用接続パッドから入力された信号の組を他の信号の組と切り替える複数組切り替え手段を備えることを特徴とする請求項６又は請求項７に記載の処理回路チップ。
  9. 差動型で検出するセンサ素子が１組以上内蔵された差動型のセンサチップにおいて、
    前記センサチップの外周に臨んで配列されたセンサパッドを備え、前記センサパッドが電源パッドとグランドパッドと少なくとも一対の差動検出信号用パッドからなり、前記一対の差動検出信号用パッドは前記電源パッド又は前記グランドパッドのいずれか一方の両側に配置されるとともに、前記電源パッド又は前記グランドパッドのいずれか他方は前記センサパッドの両端に配置されていることを特徴とするセンサチップ。
JP2015558833A 2014-01-22 2015-01-19 センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ Active JP6194372B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014009074 2014-01-22
JP2014009074 2014-01-22
PCT/JP2015/051189 WO2015111534A1 (ja) 2014-01-22 2015-01-19 センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ

Publications (2)

Publication Number Publication Date
JPWO2015111534A1 true JPWO2015111534A1 (ja) 2017-03-23
JP6194372B2 JP6194372B2 (ja) 2017-09-06

Family

ID=53681338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015558833A Active JP6194372B2 (ja) 2014-01-22 2015-01-19 センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ

Country Status (3)

Country Link
US (1) US10066942B2 (ja)
JP (1) JP6194372B2 (ja)
WO (1) WO2015111534A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372361B2 (ja) * 2015-01-16 2018-08-15 株式会社デンソー 複合センサ
JP7035317B2 (ja) * 2016-04-06 2022-03-15 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
WO2017175843A1 (ja) * 2016-04-06 2017-10-12 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
US11255700B2 (en) 2018-08-06 2022-02-22 Allegro Microsystems, Llc Magnetic field sensor
JP7193203B2 (ja) * 2018-11-16 2022-12-20 ミネベアミツミ株式会社 検出装置
JP7167954B2 (ja) * 2020-03-19 2022-11-09 Tdk株式会社 磁気センサ装置及びその製造方法、並びに回転動作機構
JP2023051038A (ja) * 2021-09-30 2023-04-11 株式会社デンソー 回転検出装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388356A (ja) * 1989-08-31 1991-04-12 Toshiba Corp 集積回路及びその接続回路
JP2007019185A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp インターフェース回路を内蔵した集積回路装置及び電子機器
JP2008107183A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置
JP2011066298A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体チップ、及びこれを備えた半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381274A (ja) * 1986-09-24 1988-04-12 Aisin Seiki Co Ltd 加速度センサ
JPH02131675A (ja) 1988-11-11 1990-05-21 Sony Corp テレビジョン受像機
JPH02131675U (ja) * 1989-04-06 1990-11-01
US5365768A (en) * 1989-07-20 1994-11-22 Hitachi, Ltd. Sensor
JP2831195B2 (ja) * 1992-03-25 1998-12-02 富士電機株式会社 半導体加速度センサ
JPH07209019A (ja) * 1994-01-25 1995-08-11 Matsushita Electric Ind Co Ltd 磁気式エンコーダ
JP3474010B2 (ja) * 1994-12-05 2003-12-08 富士通株式会社 プリント基板およびプリント基板に実装される半導体素子
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ
JP4892781B2 (ja) * 2001-01-18 2012-03-07 富士電機株式会社 半導体物理量センサ
JP4774678B2 (ja) * 2003-08-29 2011-09-14 富士電機株式会社 圧力センサ装置
JP4959370B2 (ja) * 2007-02-26 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 静電容量変化検出回路及び半導体装置
JP5380425B2 (ja) * 2010-12-28 2014-01-08 日立オートモティブシステムズ株式会社 磁界角計測装置，回転角計測装置およびそれを用いた回転機，システム，車両および車両駆動装置
US8356514B2 (en) * 2011-01-13 2013-01-22 Honeywell International Inc. Sensor with improved thermal stability
US8466523B2 (en) * 2011-10-07 2013-06-18 Continental Automotive Systems, Inc. Differential pressure sensor device
JP2013183425A (ja) * 2012-03-05 2013-09-12 Toshiba Corp カメラモジュール
JP6237982B2 (ja) * 2013-04-23 2017-11-29 セイコーエプソン株式会社 物理量センサー、電子機器及び移動体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388356A (ja) * 1989-08-31 1991-04-12 Toshiba Corp 集積回路及びその接続回路
JP2007019185A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp インターフェース回路を内蔵した集積回路装置及び電子機器
JP2008107183A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置
JP2011066298A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体チップ、及びこれを備えた半導体装置

Also Published As

Publication number Publication date
WO2015111534A1 (ja) 2015-07-30
US10066942B2 (en) 2018-09-04
JP6194372B2 (ja) 2017-09-06
US20160327391A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
JP6194372B2 (ja) センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ
JP4703300B2 (ja) 中継基板及び当該中継基板を備えた半導体装置
JP2017505721A5 (ja)
JP2014530507A5 (ja)
JP2009047444A (ja) 磁気センサ及びその製造方法
KR20080036848A (ko) 스택형 반도체 패키지 소켓 및 스택형 반도체 패키지테스트 시스템
JP2007132687A (ja) センサ用パッケージおよびこれを用いた検出装置
CN101218678A (zh) 包括传感器模块的装置
CN103487043A (zh) 传感器单元和电子设备以及运动体
US20150355220A1 (en) Inertial sensor module having hermetic seal formed of metal and multi-axis sensor employing the same
JP5548342B2 (ja) 半導体装置
JP2017054938A (ja) 半導体装置および半導体装置の制御方法
JP2007309694A (ja) センサ装置
JP5902305B2 (ja) 半導体装置
JP2011066298A (ja) 半導体チップ、及びこれを備えた半導体装置
JP2009281784A (ja) 磁気センサ
JP5154275B2 (ja) 磁気センサパッケージ
US9702890B2 (en) Mounting board, sensor unit, electronic apparatus, and moving body
JP2016138774A (ja) センサ装置およびセンサ装置の製造方法
KR101103772B1 (ko) 일체형 모션 캡처용 6축 센서 및 그 제조 방법
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP4786986B2 (ja) 電子部品
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same
US20230003591A1 (en) Force sensor module
KR20160052327A (ko) 센서 패키지

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R150 Certificate of patent or registration of utility model

Ref document number: 6194372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350