JP2008107183A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008107183A
JP2008107183A JP2006289670A JP2006289670A JP2008107183A JP 2008107183 A JP2008107183 A JP 2008107183A JP 2006289670 A JP2006289670 A JP 2006289670A JP 2006289670 A JP2006289670 A JP 2006289670A JP 2008107183 A JP2008107183 A JP 2008107183A
Authority
JP
Japan
Prior art keywords
wire
sensor chip
semiconductor device
chip
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006289670A
Other languages
English (en)
Inventor
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006289670A priority Critical patent/JP2008107183A/ja
Publication of JP2008107183A publication Critical patent/JP2008107183A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】チップの横幅１に対して高さ比が０．５〜１．５の構造を有するセンサチップにワイヤボンディングするに際し、センサチップのチップクラックの発生を抑制することができる半導体装置を提供する。
【解決手段】第１のワイヤ５０として硬いもの、第２のワイヤ７０として第１のワイヤ５０よりも軟らかいものを用意し、外部と電気的接続を行うためのケースステージ１２と処理回路チップ３０とを第１のワイヤ５０で接続する。また、処理回路チップ３０とセンサチップ２０とを第２のワイヤ７０で接続する。
【選択図】図１

Description

本発明は、物理量を検出するセンサチップと当該センサチップの出力信号を処理する処理回路チップとを備えた半導体装置に関する。
従来より、樹脂パッケージに圧力検出を行うためのセンサチップを収納した半導体装置が、例えば特許文献１で提案されている。具体的に、特許文献１では、狭開口部と当該狭開口部よりも開口面積が大きい広開口部とが２段に設けられた凹部を有する樹脂パッケージと、凹部のうち狭開口部に設置されると共に台座上に固定され圧力検出を行うセンサチップと、狭開口部内に設けられ、樹脂材料若しくはゴム材料により構成された第１の保護部材と、広開口部内に設けられ、ゲル状物質により構成された第２の保護部材と、を備えた半導体圧力センサ装置が提案されている。
このような半導体圧力センサ装置では、樹脂パッケージにターミナルがインサート成形されており、当該ターミナルの一端が凹部の広開口部内に露出している。そして、センサチップの出力端子とターミナルの一端とがワイヤボンディングされると共に、狭開口部内に第１の保護部材が充填され、広開口部内に第２の保護部材が充填されることで、センサチップおよびボンディングワイヤが汚れから保護されるようになっている。
特開２００１−３４３２９８号公報
しかしながら、上記従来の技術では、金属で構成されるボンディングワイヤは、ゴムやゲルで構成される保護部材との熱応力差によって応力を受けるため、断線してしまう可能性がある。これにより、センサチップと外部との電気的接続が絶たれ、センサチップの出力を外部に取り出すことができなくなってしまう。
そこで、ボンディングワイヤとして、太く、硬いものを採用し、センサチップの出力端子とターミナルの一端とを接続することが考えられる。しかし、ボンディングワイヤは硬いため、ボンディングワイヤをセンサチップの出力端子に強く押さえつけなければ接合することができない。これにより、センサチップの高さ方向に接合時の力が加わると共に、当該力がセンサチップの高さ方向に逃げることとなり、センサチップの出力端子下にチップクラックが発生してセンサチップが破壊されてしまう。
上記従来のようにセンサチップは台座上に固定されており、センサチップに係る構造におけるトータルの高さが高いほど、チップクラックの発生が顕著に現れることが発明者らの検討により明らかとなった。特に、センサチップにおいて横幅１に対して高さ０．５〜１．５に該当する構造を有するものへのワイヤボンディング時に、出力端子下にチップクラックが発生し、センサチップの特性が変動してしまう。
本発明は、上記点に鑑み、チップの横幅１に対して高さ比が０．５〜１．５の構造を有するセンサチップにワイヤボンディングするに際し、センサチップのチップクラックの発生を抑制することができる半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は、樹脂ケース（１０）に設けられた凹部（１１）に収納され、物理量を検出してそのレベルに応じた電気信号を発生するセンサチップ（２０）と、凹部に収納され、センサチップの電気信号の信号処理を行う処理回路チップ（３０）と、凹部に露出するように設置され、外部との電気的接続を行うケースステージ（１２）と、ケースステージと処理回路チップとを電気的に接続する第１のワイヤ（５０）と、処理回路チップとセンサチップとを電気的に接続する第２のワイヤ（７０）と、を備え、センサチップの横方向の寸法が１、凹部の設置面からセンサチップの表面までの高さ方向の寸法が０．５〜１．５の比率であり、センサチップのチップサイズが３．０ｍｍ□以下の半導体装置において、第２のワイヤが第１のワイヤよりも軟らかいものであることを特徴とする。
このように、上記寸法の比率を有するセンサチップに接続するワイヤとして処理回路チップに接続するものよりも軟らかいものを用いることにより、第１のワイヤを接合する場合よりも第２のワイヤをセンサチップに強く押さえつけずに第２のワイヤをセンサチップに接合することができる。これにより、センサチップにチップクラックが生じるほどの力を与えずに第２のワイヤを接合することができるため、センサチップにおけるチップクラックの発生を抑制し、ひいてはセンサチップの破壊を防止することができる。
上記センサチップに接続される第２のワイヤは、少なくとも電気信号を出力する出力端子（２３）に接続されていることが好ましい。これにより、センサチップに形成された素子に係る出力端子下のクラックの発生を抑制することができ、センサチップにおける素子の出力変動を回避することができる。
上記センサチップとして、感圧素子が形成されているものを用いることができる。すなわち、センサチップを圧力センサとして用いることができ、半導体装置を圧力媒体の圧力を検出するものとして用いることができる。
また、凹部内に、第１のワイヤが接合されたケースステージおよび第１のワイヤの接合部分を覆うように、凹部内にゴム状の第１保護部材（８０）を設けることができる。これにより、例えば凹部とケースステージとの界面等からの気泡の発生を阻止することができる。
凹部内において、第１保護部材上にゲル状の第２保護部材（９０）が設けられ、当該第２保護部材によって第１のワイヤおよび第２のワイヤ全体が保護されていることを特徴とする。このような各保護部材により、各ワイヤを保護することができる。さらに、各チップも外部からの振動や汚れから保護することができる。
上記第１のワイヤとして、第１のワイヤの硬さが８００００ＭＰａ以上１０００００ＭＰａ以下であることが好ましい。硬さが８００００ＭＰａを下回ると、第１のワイヤの硬さを保持できないため、下限値を８００００ＭＰａとしている。また、硬さが１０００００ＭＰａを上回ると、第１のワイヤの硬さによって接合性に影響するため、上限値を１０００００ＭＰａとしている。
上記第２のワイヤとして、当該第２のワイヤの硬さが５００００ＭＰａ以上７００００ＭＰａ以下であることが好ましい。硬さが５００００ＭＰａを下回ると、ワイヤ接合時に第２のワイヤがつぶれてしまうため、下限値を５００００ＭＰａとしている。また、７００００ＭＰａを上回る硬さであると、第２のワイヤが軟らかいものではなくなってしまうため、上限値を７００００ＭＰａとしている。
処理回路チップを凹部に接着剤（４０）を介して直接接着することができる。また、センサチップを、凹部に接着剤を介して設置されたガラス状の台座（６０）上に設置することもできる。
上記処理回路チップおよびセンサチップにおいては、処理回路チップ上にセンサチップを積層し接合した構造とすることができる。このように、２層構造としてもセンサチップに第２のワイヤを接続することにより、センサチップのチップクラックの発生を抑制できる。
第１のワイヤの一部または全部は第１保護部材に被覆されていることが好ましい。これにより、半導体装置を製造する上で生じる気泡の発生を抑制することができる。
また、センサチップの出力端子以外の端子に第１のワイヤを接続することもできる。すなわち、センサチップの特性に影響を及ぼさない端子に関しては第１のワイヤを接合しても構わない。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば車載用の環境的保護が必要な場所に設置されるものであり、圧力媒体の圧力を検出するものとして用いられる。
図１は、本発明の第１実施形態に係る半導体装置の平面図である。この図に示されるように、半導体装置Ｓ１は、ケース１０と、センサチップ２０と、処理回路チップ３０と、を備えて構成されている。
ケース１０は、センサチップ２０および処理回路チップ３０を収納するものであり、例えば樹脂で成型されたものである。このようなケース１０は凹部１１を有しており、当該凹部１１内に上記センサチップ２０および処理回路チップ３０を収納している。
センサチップ２０は、圧力を検出してその圧力に応じたレベルの電気信号を発生するものであり、ピエゾ抵抗効果を利用したものである。本実施形態では、センサチップ２０は、圧力に応じたレベルの電気信号として電圧を検出する感圧素子を備えている。このようなセンサチップ２０は、歪み部としてのダイヤフラムを有し、このダイヤフラムに拡散抵抗などにより形成されたブリッジ回路（ゲージ回路）などを備えた構成となっている。また、本実施形態では、センサチップ２０として３．０ｍｍ□以下のサイズのものが採用される。
処理回路チップ３０は、センサチップ２０に対する駆動信号の出力や外部への検出用信号の出力、センサチップ２０からの電気信号を入力し、演算処理して外部へ出力する等の機能を有する制御回路等を備えたものである。このような処理回路チップ３０は、例えばシリコン基板等に対してＣＭＯＳトランジスタやバイポーラトランジスタ等が半導体プロセスで形成されたものであり、ＩＣチップや一般的なフリップチップ等で構成されたものである。
図２は、図１のＡ−Ｏ−Ａ断面図である。この図に示されるように、ケース１０の凹部１１に接着剤４０を介して処理回路チップ３０が設置されている。当該処理回路チップ３０上には、処理回路チップ３０に作り込まれた回路を保護するための保護膜３１が形成されており、さらに処理回路チップ３０が外部と電気的接続を行うための処理用端子３２が複数形成されている。
複数の処理用端子３２のうちいくつかは、第１のワイヤ５０を介して、半導体装置Ｓ１の外部と電気的接続を行うものであって凹部１１内に露出したケースステージ１２と電気的に接続されている。当該第１のワイヤ５０は、例えば超音波接合の方法によりケースステージ１２、処理用端子３２に接合される。
また、センサチップ２０は、接着剤４０を介してケース１０の凹部１１に固定されたガラスの台座６０上に接着されている。当該センサチップ２０上にはセンサチップ２０に作り込まれた回路を保護するための保護膜２２が形成されており、さらにセンサチップ２０が外部と電気的接続を行うための複数の外部端子２１が形成されている。これら複数の外部端子２１には、電源入力用の端子やグランド端子、ゲージ回路の出力端子等の各端子が含まれている。
本実施形態では、センサチップ２０の平面の一辺サイズを１としたとき、台座６０を含めたセンサチップ２０に係る高さの寸法比が０．５〜１．５になっている。
そして、処理回路チップ３０に設けられた処理用端子３２のいずれかとセンサチップ２０の外部端子２１とがそれぞれ第２のワイヤ７０で接続されている。当該第２のワイヤ７０も第１のワイヤ５０と同様に処理用端子３２、外部端子２１に超音波接合される。
さらに、ケース１０の凹部１１内において処理回路チップ３０の側面を覆う高さまで第１保護部材８０が充填されている。したがって、この第１保護部材８０によって、ケースステージ１２に接合された第１のワイヤ５０が端部を覆われている。このような第１保護部材８０は、凹部１１とケースステージ１２との界面等からの気泡の発生を抑制するために高弾性率を持つゴム材料が採用される。
当該第１保護部材８０上には凹部１１全体を密閉した第２保護部材９０が充填されている。本実施形態では、第２保護部材９０として例えばシリコン系ゲルが採用される。このような第２保護部材９０によって、センサチップ２０や処理回路チップ３０の表面、各ワイヤ５０、７０を被覆しているため、これら部材が外部からの機械的振動や圧力媒体から保護されるようになっている。以上が、本実施形態に係る半導体装置Ｓ１の全体構成である。
次に、上記半導体装置Ｓ１に用いられる各ワイヤ５０、７０について詳しく説明する。本実施形態では、各ワイヤ５０、７０の材質として例えばＡｕ（金）が採用される。しかしながら、各ワイヤ５０、７０の物性値（硬さ）はそれぞれ異なった値になっている。
具体的には、第１のワイヤ５０の径は例えばφ３８μｍであり、硬さは例えば８００００ＭＰａ〜１０００００ＭＰａである。このように、第１のワイヤ５０の硬さの下限を８００００ＭＰａとしているのは、硬さが８００００ＭＰａを下回ると、第１のワイヤ５０の硬さを保持できないためである。そして、第１のワイヤ５０の硬さの上限を１０００００ＭＰａとしているのは、硬さが１０００００ＭＰａを上回ると、第１のワイヤ５０の硬さによって接合性に影響するためである。なお、第１のワイヤ５０の硬さとしては、８５０００ＭＰａであることが好ましい。
また、第２のワイヤ７０の径は例えば３０μｍであり、硬さは例えば５００００ＭＰａ〜７００００ＭＰａである。このように、第２のワイヤ７０の下限を５００００ＭＰａとしているのは、硬さが５００００ＭＰａを下回ると、ワイヤ接合時に第２のワイヤ７０がつぶれてしまうためである。また、硬さの上限を７００００ＭＰａとしているのは、７００００ＭＰａを上回る硬さであると、第２のワイヤ７０が軟らかいものではなくなってしまうためである。なお、第２のワイヤ７０の硬さとしては、６５０００ＭＰａであることが好ましい。
このように、本実施形態では、第１のワイヤ５０として硬いもの、第２のワイヤ７０として第１のワイヤ５０よりも軟らかいものが採用され、センサチップ２０または処理回路チップ３０のうちどちらに接合するかに応じて、各ワイヤ５０、７０のうちどちらを接合するかが選択される。上述のように、本実施形態では、センサチップ２０の外部端子２１に第２のワイヤ７０が接合されるようになっている。
上記のような各ワイヤ５０、７０を用いて、センサチップ２０や処理回路チップ３０にワイヤボンディングする場合について説明する。はじめに、凹部１１が形成されたケース１０にケースステージ１２を設け、接着剤４０を介して処理回路チップ３０を設置する。また、台座６０が接合されたセンサチップ２０を接着剤４０を介してケース１０の凹部１１に設置する。このような状態のものを用意し、続いてワイヤボンディングを行う。
まず、処理回路チップ３０の複数の処理用端子３２のうちケースステージ１２に対応するものとケースステージ１２とを第１のワイヤ５０でワイヤボンディングする。ここでは、超音波接合の方法によりワイヤボンディングする。第１のワイヤ５０は上述のように硬いものであるが、処理回路チップ３０は薄いものである。このため、超音波接合時に第１のワイヤ５０を処理回路チップ３０側に押さえつけたとしても、第１のワイヤ５０を押さえつけた力が処理回路チップ３０の面方向に分散されるため、処理回路チップ３０にクラックを発生させずに第１のワイヤ５０を処理用端子３２に接合することができる。
この後、処理回路チップ３０の複数の処理用端子３２のうちセンサチップ２０の外部端子２１に対応するものと外部端子２１とを第２のワイヤ７０でワイヤボンディングする。上述のように、センサチップ２０は台座６０に固定されているため、センサチップ２０に係る部品のトータルの高さは台座６０の高さとセンサチップ２０の高さを合わせた高さになっている。このため、ワイヤボンディング時に第２のワイヤ７０を押さえつける力がセンサチップ２０の高さ方向に逃げることになるが、上述のように軟らかい第２のワイヤ７０を用いるため、第２のワイヤ７０をセンサチップ２０に押さえつける力を、第１のワイヤ５０の場合よりも小さくすることができるため、センサチップ２０にクラックを発生させずに第２のワイヤ７０をセンサチップ２０に接合することができる。
このようにして各ワイヤ５０、７０を接合した後、ケース１０の凹部１１内に第１保護部材８０、第２保護部材９０を充填することで図１および図２に示される半導体装置Ｓ１が完成する。
以上説明したように、本実施形態では、センサチップ２０に接合する第２のワイヤ７０として、処理回路チップ３０に接合される第１のワイヤ５０よりも軟らかいものを用いていることが特徴となっている。これにより、センサチップ２０において横幅が１に対して台座６０を含めたセンサチップ２０に係る高さが０．５〜１．５のものにおいて、第２のワイヤ７０をセンサチップ２０に接合する際、第１のワイヤ５０を接合する場合よりも第２のワイヤ７０をセンサチップ２０に強く押さえつけなくても当該第２のワイヤ７０を容易に接合することができる。したがって、第２のワイヤ７０の接合時にセンサチップ２０の外部端子２１下におけるチップクラックの発生を抑制することができ、センサチップ２０を破壊しないようにすることができる。
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、センサチップ２０と処理回路チップ３０とがケース１０の凹部１１内の異なる場所に設置されていたが、本実施形態ではセンサチップ２０と処理回路チップ３０とを積層した状態で各ワイヤ５０、７０を接合したことが特徴となっている。
図３は、本発明の第２実施形態に係る半導体装置の平面図であり、図４は図３のＢ−Ｏ−Ｂ断面図である。図３および図４に示されるように、本実施形態に示される半導体装置Ｓ２では、処理回路チップ３０上にセンサチップ２０が積層され接合された構造をなしている。このような場合、センサチップ２０に係る高さは、センサチップ２０と処理回路チップ３０と合わせた高さとなる。
そして、処理回路チップ３０の処理用端子３２のいずれかとケース１０の凹部１１に設けられたケースステージ１２とに第１のワイヤ５０がそれぞれ接合されている。また、センサチップ２０の外部端子２１と当該外部端子２１に対応する処理回路チップ３０の処理用端子３２とに第２のワイヤ７０がそれぞれ接合されている。
このように、処理回路チップ３０上にセンサチップ２０を積層したものであっても、センサチップ２０の外部端子２１に接合するワイヤを第１のワイヤ５０よりも軟らかい第２のワイヤ７０とすることで、当該第２のワイヤ７０をセンサチップ２０に接合する際にセンサチップ２０に掛かる力を低減することができ、センサチップ２０のチップクラックの発生を抑制することができる。
（第３実施形態）
本実施形態では、上記第１実施形態と異なる部分についてのみ説明する。センサチップ２０が電気的フローティングまたはゲージ回路の最高電位保持の場合であって、センサチップ２０においてブリッジ抵抗を組んだセンサ素子の場合、チップクラックによるリーク電流が出力端子に流入しなければ、センサ素子の出力変動は起こらない。すなわち、センサチップ２０の出力端子部分にクラックが生じなければ、特性変動は起こらない。したがって、本実施形態では、センサチップ２０の外部端子２１のうち、出力端子にのみ第２のワイヤ７０を接合したことが特徴となっている。
図５は、本発明の第３実施形態に係る半導体装置の平面図であり、図６は図５のＣ−Ｏ−Ｃ断面図である。図５および図６に示されるように、本実施形態で示される半導体装置Ｓ３では、センサチップ２０の外部端子２１のうち出力端子２３と当該出力端子２３に対応する処理回路チップ３０の処理用端子３２とに少なくとも第２のワイヤ７０がそれぞれ接合されている。
また、センサチップ２０の外部端子２１のうち出力端子２３ではないもの、例えば電源用などのものには第１のワイヤ５０が接合されている。このように、外部端子２１のうちゲージ回路の特性に影響を及ぼさないものについては、第１のワイヤ５０を接合しても構わない。もちろん、センサチップ２０において出力端子２３ではない外部端子２１は、チップクラックの発生によってゲージ回路等の特性に影響を及ぼさない場所に形成されていることが好ましい。
以上説明したように、センサチップ２０の外部端子２１のうち出力端子２３に接合されるワイヤのみを第１のワイヤ５０よりも軟らかい第２のワイヤ７０とすることで、センサチップ２０においてセンサ回路特性に影響を与えるブリッジ回路の出力端子２３のクラックの発生を抑制し、センサチップ２０におけるゲージ回路の出力変動を回避することも可能である。
（他の実施形態）
上記各実施形態では、センサチップ２０は圧力媒体の圧力を検出するものであったが、センサチップ２０は他の物理量を検出する素子が形成されたものであっても構わない。センサチップ２０として、例えば加速度センサ、磁気センサ、回転角センサ等が形成されたものでも構わない。
上記各実施形態では、各ワイヤ５０、７０としてＡｕを材質としたものを用いているが、Ａｌ（アルミニウム）を材質としたワイヤを採用しても構わない。この場合、ワイヤの硬さを調整したものを用意すれば良い。
上記各実施形態では、ケースステージ１２に接合された第１のワイヤ５０はその一部が第１保護部材８０に被覆された状態になっているが、第１のワイヤ５０全体が第１保護部材８０に被覆された状態になっていても構わない。
また、第３実施形態で示された構造を第２実施形態の構造に適用することもできる。すなわち、処理回路チップ３０上にセンサチップ２０が積層されたものにおいて、センサチップ２０の外部端子２１のうち出力端子２３にのみ第２のワイヤ７０を接合するようにしても構わない。
本発明の第１実施形態に係る半導体装置の平面図である。 図１のＡ−Ｏ−Ａ断面図である。 本発明の第２実施形態に係る半導体装置の平面図である。 図３のＢ−Ｏ−Ｂ断面図である。 本発明の第３実施形態に係る半導体装置の平面図である。 図５のＣ−Ｏ−Ｃ断面図である。
符号の説明
１０…樹脂ケース、１１…凹部、１２…ケースステージ、２０…センサチップ、２３…出力端子、３０…処理回路チップ、４０…接着剤、５０…第１のワイヤ、６０…台座、７０…第２のワイヤ、８０…第１保護部材、９０…第２保護部材。

Claims (12)

  1. 凹部（１１）を有する樹脂ケース（１０）と、前記凹部に収納され、物理量を検出してそのレベルに応じた電気信号を発生するセンサチップ（２０）と、前記凹部に収納され、前記センサチップの電気信号の信号処理を行う処理回路チップ（３０）と、前記凹部に露出するように設置され、外部との電気的接続を行うケースステージ（１２）と、前記ケースステージと前記処理回路チップとを電気的に接続する第１のワイヤ（５０）と、前記処理回路チップと前記センサチップとを電気的に接続する第２のワイヤ（７０）と、を備え、前記センサチップの横方向の寸法が１、前記凹部の設置面から前記センサチップの表面までの高さ方向の寸法が０．５〜１．５の比率であり、前記センサチップのチップサイズが３．０ｍｍ□以下の半導体装置であって、
    前記第２のワイヤが前記第１のワイヤよりも軟らかいものであることを特徴とする半導体装置。
  2. 前記センサチップに接続される前記第２のワイヤは、少なくとも前記電気信号を出力する出力端子（２３）に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記センサチップに感圧素子が形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記凹部内に、前記第１のワイヤが接合された前記ケースステージおよび前記第１のワイヤの接合部分を覆うように、前記凹部内にゴム状の第１保護部材（８０）が設けられていることを特徴とする請求項１ないし３のいずれか１つに半導体装置。
  5. 前記凹部内において、前記第１保護部材上にゲル状の第２保護部材（９０）が設けられ、当該第２保護部材によって前記第１のワイヤおよび前記第２のワイヤ全体が保護されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１のワイヤの硬さが８００００ＭＰａ以上１０００００ＭＰａ以下であることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記第２のワイヤの硬さが５００００ＭＰａ以上７００００ＭＰａ以下であることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
  8. 前記処理回路チップは前記凹部に接着剤（４０）を介して直接接着されていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
  9. 前記センサチップは、前記凹部に前記接着剤を介して設置された前記ガラス状の台座（６０）上に設置されていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 前記処理回路チップ上に前記センサチップが積層され接合された構造をなしていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
  11. 前記第１のワイヤの一部または全部が前記第１保護部材に被覆されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記センサチップの前記出力端子以外の端子には前記第１のワイヤが接続されていることを特徴とする請求項１ないし１１のいずれか１つに記載の半導体装置。
JP2006289670A 2006-10-25 2006-10-25 半導体装置 Withdrawn JP2008107183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006289670A JP2008107183A (ja) 2006-10-25 2006-10-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289670A JP2008107183A (ja) 2006-10-25 2006-10-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2008107183A true JP2008107183A (ja) 2008-05-08

Family

ID=39440652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289670A Withdrawn JP2008107183A (ja) 2006-10-25 2006-10-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2008107183A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013557B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
JP2014142186A (ja) * 2013-01-22 2014-08-07 Seiko Epson Corp センサー及びセンサーの製造方法
JPWO2015111534A1 (ja) * 2014-01-22 2017-03-23 アルプス電気株式会社 センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ
JP2018032846A (ja) * 2016-06-21 2018-03-01 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 過酷な媒体用途の半導体センサアセンブリ
JP2020088017A (ja) * 2018-11-16 2020-06-04 ミネベアミツミ株式会社 検出装置
JP2020085497A (ja) * 2018-11-16 2020-06-04 ミネベアミツミ株式会社 検出装置
JP2021005630A (ja) * 2019-06-26 2021-01-14 Tdk株式会社 複合センサーモジュール用基板及びこれを備える複合センサーモジュール

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013557B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
US8049332B2 (en) 2008-11-06 2011-11-01 Hynix Semiconductor Inc. Flexible semiconductor package apparatus having a responsive bendable conductive wire member and a manufacturing the same
US8618656B2 (en) 2008-11-06 2013-12-31 Hynix Semiconductor Inc. Flexible semiconductor package apparatus having a responsive bendable conductive wire member and a manufacturing the same
JP2014142186A (ja) * 2013-01-22 2014-08-07 Seiko Epson Corp センサー及びセンサーの製造方法
US9255940B2 (en) 2013-01-22 2016-02-09 Seiko Epson Corporation Sensor and method for manufacturing sensor
JPWO2015111534A1 (ja) * 2014-01-22 2017-03-23 アルプス電気株式会社 センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ
JP2018032846A (ja) * 2016-06-21 2018-03-01 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 過酷な媒体用途の半導体センサアセンブリ
JP2020088017A (ja) * 2018-11-16 2020-06-04 ミネベアミツミ株式会社 検出装置
JP2020085497A (ja) * 2018-11-16 2020-06-04 ミネベアミツミ株式会社 検出装置
JP7176676B2 (ja) 2018-11-16 2022-11-22 ミネベアミツミ株式会社 検出装置
JP7193203B2 (ja) 2018-11-16 2022-12-20 ミネベアミツミ株式会社 検出装置
JP2021005630A (ja) * 2019-06-26 2021-01-14 Tdk株式会社 複合センサーモジュール用基板及びこれを備える複合センサーモジュール
JP7302330B2 (ja) 2019-06-26 2023-07-04 Tdk株式会社 複合センサーモジュール

Similar Documents

Publication Publication Date Title
JP2008107183A (ja) 半導体装置
US20050194685A1 (en) Method for mounting semiconductor chips and corresponding semiconductor chip system
JP2002082009A (ja) 圧力センサ
JP2006220456A (ja) 圧力センサおよびその製造方法
JP4973443B2 (ja) センサ装置
JP2006003277A (ja) 半導体加速度センサ装置及びその製造方法
JP2008111795A (ja) 圧力センサ
JPH0875580A (ja) 半導体圧力センサ
US6260417B1 (en) Semiconductor pressure sensor device with multi-layered protective member that reduces void formation
JP2007040772A (ja) 半導体圧力センサ
JP2003021647A (ja) 電子装置
KR20050076590A (ko) 케이스 내에 포함된 압력 센서
JP3890739B2 (ja) 半導体圧力センサ装置
JPH09199549A (ja) ワイヤボンディング方法
JP5974595B2 (ja) 半導体センサ及びその製造方法
JP2009031067A (ja) センサ装置
WO2014042055A1 (ja) 半導体装置
EP3396329A1 (en) Sensor package
JP5154275B2 (ja) 磁気センサパッケージ
JP2007024771A (ja) 圧力センサ
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP2010025760A (ja) 半導体センサ
JP2005292114A (ja) センサ装置
JP5541208B2 (ja) 力学量センサ
JP2010147227A (ja) 電子デバイスパッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105