JP2021005630A - 複合センサーモジュール用基板及びこれを備える複合センサーモジュール - Google Patents

複合センサーモジュール用基板及びこれを備える複合センサーモジュール Download PDF

Info

Publication number
JP2021005630A
JP2021005630A JP2019118720A JP2019118720A JP2021005630A JP 2021005630 A JP2021005630 A JP 2021005630A JP 2019118720 A JP2019118720 A JP 2019118720A JP 2019118720 A JP2019118720 A JP 2019118720A JP 2021005630 A JP2021005630 A JP 2021005630A
Authority
JP
Japan
Prior art keywords
group
substrate
sensor module
bonding pad
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019118720A
Other languages
English (en)
Other versions
JP7302330B2 (ja
Inventor
阿部 敏之
Toshiyuki Abe
敏之 阿部
琢朗 青木
Takuro Aoki
琢朗 青木
幹宏 公文
Mikihiro Kumon
幹宏 公文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019118720A priority Critical patent/JP7302330B2/ja
Publication of JP2021005630A publication Critical patent/JP2021005630A/ja
Application granted granted Critical
Publication of JP7302330B2 publication Critical patent/JP7302330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複合センサーモジュールにおいてセンサーチップ間における信号の干渉を防止する。【解決手段】複合センサーモジュール1は、センサーチップS1,S2が搭載された基板10と、基板10に埋め込まれ、それぞれセンサーチップS1,S2を制御するコントローラチップC1,C2と、コントローラチップC1,C2にそれぞれ接続された接続配線群22x,22yとを備える。接続配線群22xは、x方向に延在し、且つ、y方向に配列され、接続配線群22yは、y方向に延在し、且つ、x方向に配列されている。このように、コントローラチップC1に接続される接続配線群22xの延在方向と、コントローラチップC2に接続される接続配線群22yの延在方向が大きく異なることから、接続配線群22xと接続配線群22yが電磁界結合しにくくなる。このため、信号の干渉による検出感度の低下を防止することが可能となる。【選択図】図1

Description

本発明は複合センサーモジュール用基板及びこれを備える複合センサーモジュールに関し、特に、基板上に複数のセンサーチップを搭載するための複合センサーモジュール用基板及びこれを備える複合センサーモジュールに関する。
近年、スマートフォンなどの携帯端末には、基板上にマイクロフォン、気圧センサー、加速度センサーなどのセンサーチップを搭載し、モジュール化したセンサーモジュールが組み込まれることがある。例えば、特許文献1には、複数の加速度センサーを基板上に搭載したセンサーモジュールが開示されている。
特開2013−210215号公報
しかしながら、互いに異なる種類のセンサーチップを搭載した複合センサーモジュールにおいては、一方のセンサーチップから出力される信号と他方のセンサーチップから出力される信号が干渉し、これによって検出感度が低下することがあった。特に、センサーチップ同士が近接して配置され、且つ、ボンディングワイヤを介して基板に接続される場合には、一方のセンサーチップに接続されたボンディングワイヤと他方のセンサーチップに接続されたボンディングワイヤが電磁界結合し、その結果、検出感度が大きく低下するおそれがある。
したがって、本発明は、互いに異なる種類のセンサーチップを搭載した複合センサーモジュール用基板及びこれを備える複合センサーモジュールにおいて、センサーチップ間における信号の干渉を防止することによって検出感度の低下を防止することを目的とする。
本発明による複合センサーモジュール用基板は、第1及び第2のセンサーチップを搭載するための基板と、基板に埋め込まれ、それぞれ第1及び第2のセンサーチップを制御する第1及び第2のコントローラチップと、第1のコントローラチップに接続された第1の接続配線群と、第2のコントローラチップに接続された第2の接続配線群とを備え、第1の接続配線群は、第1の方向に延在し、且つ、第2の方向に配列され、第2の接続配線群は、第2の方向に延在し、且つ、第1の方向に配列されていることを特徴とする。
また、本発明による複合センサーモジュールは、上記の複合センサーモジュール用基板と、基板に搭載された第1及び第2のセンサーチップとを備えることを特徴とする。
本発明によれば、第1のコントローラチップに接続される第1の接続配線群の延在方向と、第2のコントローラチップに接続される第2の接続配線群の延在方向が大きく異なることから、第1の接続配線群と第2の接続配線群が電磁界結合しにくくなる。このため、信号の干渉による検出感度の低下を防止することが可能となる。
本発明による複合センサーモジュール用基板は、基板の内部に設けられ、平面視で第1のコントローラチップと第2のコントローラチップの間に配列され、固定電位が与えられる複数のビア導体をさらに備えるものであっても構わない。これによれば、複数のビア導体が基板の内部における電磁界シールドとして機能することから、信号の干渉がより生じにくくなる。
本発明による複合センサーモジュールは、基板の表面に設けられ、第1の接続配線群に接続された第1のボンディングパッド群と、基板の表面に設けられ、第2の接続配線群に接続された第2のボンディングパッド群と、それぞれ第1及び第2のセンサーチップに設けられた第3及び第4のボンディングパッド群と、第1のボンディングパッド群と第3のボンディングパッド群を相互に接続する第1のボンディングワイヤ群と、第2のボンディングパッド群と第4のボンディングパッド群を相互に接続する第2のボンディングワイヤ群とさらに備え、第1のセンサーチップは、平面視で、互いに平行な第1及び第2の辺と、互いに平行であり、且つ、第1及び第2の辺と直交する第3及び第4の辺を有し、第2のセンサーチップは、平面視で、互いに平行であり、且つ、第1及び第2の辺と平行な第5及び第6の辺と、互いに平行であり、且つ、第5及び第6の辺と直交する第7及び第8の辺を有し、第1及び第3のボンディングパッド群は、第3及び第4の辺に沿って配列されることなく、少なくとも第1の辺に沿って配列され、第2及び第4のボンディングパッド群は、第5及び第6の辺に沿って配列されることなく、少なくとも第7の辺に沿って配列されていても構わない。これによれば、第1のセンサーチップに接続される第1のボンディングワイヤ群の延在方向と、第2のセンサーチップに接続される第2のボンディングワイヤ群の延在方向が大きく異なることから、ボンディングワイヤ同士が電磁界結合しにくくなる。このため、第1のセンサーチップと第2のセンサーチップを近接して配置した場合であっても、信号の干渉による検出感度の低下を防止することが可能となる。
本発明において、第1及び第3のボンディングパッド群は、第2、第3及び第4の辺に沿って配列されることなく、第1の辺に沿って配列され、第2及び第4のボンディングパッド群は、第5、第6及び第8の辺に沿って配列されることなく、第7の辺に沿って配列され、第3の辺と第8の辺は、互いに向かい合っていても構わない。これによれば、第1のボンディングワイヤ群と第2のボンディングワイヤ群の距離も離れることから、ボンディングワイヤ同士の電磁界結合をより効果的に抑制することが可能となる。
本発明において、第1及び第3のボンディングパッド群は、さらに第2の辺に沿って配列され、第2及び第4のボンディングパッド群は、さらに第8の辺に沿って配列されていても構わない。これによれば、より多くのボンディングワイヤが必要な場合であっても、ボンディングワイヤ同士の電磁界結合を抑制することが可能となる。
本発明による複合センサーモジュールは、基板の表面に設けられ、第1のセンサーチップと第2のセンサーチップの間に配列され、固定電位が与えられるダミーボンディングパッド群と、ダミーボンディングパッド群に含まれる所定のボンディングパッドと別のボンディングパッドを相互に接続するダミーボンディングワイヤ群とをさらに備えるものであっても構わない。これによれば、ダミーボンディングワイヤ群が基板の表面上における電磁界シールドとして機能することから、信号の干渉がより生じにくくなる。
本発明による複合センサーモジュールは、第1及び第2のセンサーチップを覆うよう基板の表面に設けられ、固定電位が与えられるシールドケースをさらに備え、シールドケースは、第1のセンサーチップと第2のセンサーチップの間に位置するシールド壁を有するものであっても構わない。これによれば、シールド壁が基板の表面上における電磁界シールドとして機能することから、信号の干渉がより生じにくくなる。
このように、本発明によれば、互いに異なる種類のセンサーチップを搭載した複合センサーモジュール用基板及びこれを備える複合センサーモジュールにおいて、センサーチップ間における信号の干渉を防止することによって検出感度の低下を防止することが可能となる。
図1は、本発明の第1の実施形態による複合センサーモジュール1の構造を説明するための略上面図である。 図2は、本発明の第1の実施形態による複合センサーモジュール1の構造を説明するための略透視側面図である。 図3は、第1の変形例による複合センサーモジュール1Aの構造を説明するための略透視側面図である。 図4は、第2の変形例による複合センサーモジュール1Bの構造を説明するための略上面図である。 図5は、本発明の第2の実施形態による複合センサーモジュール2の構造を説明するための略上面図である。 図6は、本発明の第3の実施形態による複合センサーモジュール3の構造を説明するための略上面図である。 図7は、本発明の第3の実施形態による複合センサーモジュール3の構造を説明するための略透視側面図である。 図8は、本発明の第4の実施形態による複合センサーモジュール4の構造を説明するための略上面図である。 図9は、図8に示すA−B線に沿った断面を矢印Cの方向に見た略透視断面図である。 図10は、本発明の第5の実施形態による複合センサーモジュール5の構造を説明するための略上面図である。 図11は、図10に示すA−B線に沿った断面を矢印Cの方向に見た略透視断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1及び図2は、本発明の第1の実施形態による複合センサーモジュール1の構造を説明するための模式図であり、図1は略上面図、図2は略透視側面図である。
図1及び図2に示すように、第1の実施形態による複合センサーモジュール1は、基板10と、基板10の表面10aに搭載されたセンサーチップS1,S2と、基板10に埋め込まれ、それぞれセンサーチップS1,S2を制御するコントローラチップC1,C2とを備える。センサーチップS1,S2は互いに異なる物理量を検出するセンサーであり、その種類については特に限定されないが、例えば空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであっても構わないし、加速度センサーや照度センサーであっても構わない。また、基板10に未だセンサーチップS1,S2が搭載されていない状態、つまり複合センサーモジュール用基板の状態で出荷することも可能である。
基板10は、4層の絶縁層11〜14が積層された構造を有しており、各絶縁層11〜14の表面に配線層L1〜L4が設けられている。特に限定されるものではないが、最上層に位置する絶縁層11及び最下層に位置する絶縁層14は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層12,13は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層11,14の熱膨張係数は、絶縁層12,13の熱膨張係数よりも小さいことが好ましい。
配線層L1〜L4には、それぞれ配線パターン21〜24が形成されている。このうち、配線パターン21は基板10の表面10aに位置し、その一部はボンディングパッド群P1,P2を構成する。また、配線パターン24は基板10の裏面10bに位置し、その一部は図示しないマザーボードへの接続端子を構成する。さらに、配線パターン22の一部は、接続配線群22x,22yを構成する。接続配線群22xは、x方向に延在し、且つ、y配列される。一方、接続配線群22yは、y方向に延在し、且つ、x配列される。配線パターン21,22は絶縁層11を貫通するビア導体31を介して相互に接続され、配線パターン22,23は絶縁層12,13を貫通するビア導体32を介して相互に接続され、配線パターン23,24は絶縁層14を貫通するビア導体33を介して相互に接続される。
センサーチップS1,S2は、平面視でいずれも矩形であり、平面視でそれぞれコントローラチップC1,C2と重なる位置に搭載されている。コントローラチップC1の端子電極41は、接続配線群22x、ビア導体31、ボンディングパッド群P1及びボンディングワイヤ群W1を介して、センサーチップS1のボンディングパッド群P3に接続される。同様に、コントローラチップC2の端子電極42は、接続配線群22y、ビア導体31、ボンディングパッド群P2及びボンディングワイヤ群W2を介して、センサーチップS2のボンディングパッド群P4に接続される。このように、センサーチップS1,S2の直下にそれぞれコントローラチップC1,C2を配置することにより、センサーチップS1,S2とコントローラチップC1,C2を接続する接続配線群22x,22yの配線距離を短くすることができる。
図1に示すように、センサーチップS1はy方向に延在する辺E1,E2とx方向に延在する辺E3,E4を有し、センサーチップS2はy方向に延在する辺E5,E6とx方向に延在する辺E7,E8を有する。図1に示す例では、センサーチップS1の辺E3とセンサーチップS2の辺E8が向かい合っている。また、センサーチップS1の辺E1とセンサーチップS2のE5は同じ方向(+x方向)を向いており、センサーチップS1の辺E2とセンサーチップS2のE6は同じ方向(−x方向)を向いている。センサーチップS1,S2の平面サイズについては、同じであっても構わないし、互いに異なっていても構わない。
本実施形態においては、センサーチップS1に設けられたボンディングパッド群P3は、辺E1に沿ってy方向に配列されている。そして、これらのボンディングパッド群P3は、それぞれ対応するボンディングワイヤ群W1を介して、同じく辺E1に沿って配列されたボンディングパッド群P1に接続されている。したがって、ボンディングワイヤ群W1の延在方向は、接続配線群22xと同様、x方向である。図1に示す例では、ボンディングパッド群P3は辺E1にのみ沿って設けられており、他の辺E2〜E4に沿っては設けられていない。これに対し、センサーチップS2に設けられたボンディングパッド群P4は、辺E7に沿ってx方向に配列されている。そして、これらのボンディングパッド群P4は、それぞれ対応するボンディングワイヤ群W2を介して、同じく辺E7に沿って配列されたボンディングパッド群P2に接続されている。したがって、ボンディングワイヤ群W2の延在方向は、接続配線群22yと同様、y方向である。図1に示す例では、ボンディングパッド群P4は辺E7にのみ沿って設けられており、他の辺E5,E6,E8に沿っては設けられていない。
かかる構成により、センサーチップS1に接続される接続配線群22x及びボンディングワイヤ群W1の延在方向(x方向)と、センサーチップS2に接続される接続配線群22y及びボンディングワイヤ群W2の延在方向(y方向)が直交する。これにより、接続配線群22x及びボンディングワイヤ群W1のインダクタンス成分によって生じる磁界の方向と、接続配線群22y及びボンディングワイヤ群W2のインダクタンス成分によって生じる磁界の方向が直交することから、両者間における電磁界結合が生じにくくなる。その結果、センサーチップS1とセンサーチップS2が近接して配置される場合であっても、接続配線群22x及びボンディングワイヤ群W1を流れる信号と、接続配線群22y及びボンディングワイヤ群W2を流れる信号の干渉が生じにくい。しかも、本実施形態においては、センサーチップS2に設けられたボンディングパッド群P4がセンサーチップS1から最も離れた辺E7に沿って設けられていることから、接続配線群22x及びボンディングワイヤ群W1と、接続配線群22y及びボンディングワイヤ群W2の距離も遠くなり、信号の干渉をよりいっそう小さくすることができる。
ここで、ボンディングワイヤ群W1の高さとボンディングワイヤ群W2の高さについては、互いに同じである必要はなく、図3に示す第1の変形例による複合センサーモジュール1Aのように、ボンディングワイヤ群W1の高さH1よりも、ボンディングワイヤ群W2の高さH2の方が高くても構わない。このように、ボンディングワイヤ群W1,W2の高さに差を設ければ、両者間における電磁界結合がより生じにくくなる。
さらに、ボンディングワイヤ群W1,W2の延在方向が完全に直交する必要はなく、図4に示す第2の変形例による複合センサーモジュール1Bのように、ボンディングワイヤ群W2の延在方向がy方向に対して所定の傾きを持っていても構わない。ボンディングワイヤ群W1,W2の延在方向は、90°に近いほど両者間における電磁界結合が小さくなるが、完全に90°でなくてもこれに近い角度、具体的には70°以上、好ましくは80°以上であれば、電磁界結合を効果的に抑制することが可能である。
<第2の実施形態>
図5は、本発明の第2の実施形態による複合センサーモジュール2の構造を説明するための略上面図である。
図5に示すように、第2の実施形態による複合センサーモジュール2は、ボンディングパッド群P1,P3がセンサーチップS1の辺E2に沿ってさらに設けられ、ボンディングパッド群P2,P4がセンサーチップS2の辺E8に沿ってさらに設けられている点において、第1の実施形態による複合センサーモジュール1と相違している。その他の基本的な構成は、第1の実施形態による複合センサーモジュール1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
このように、本実施形態においては、センサーチップS1,S2に設けられたボンディングパッド群P3,P4がいずれも2辺に沿って設けられている。しかしながら、センサーチップS1に設けられたボンディングパッド群P3の配列方向と、センサーチップS2に設けられたボンディングパッド群P4の配列方向は、第1の実施形態と同様に直交していることから、ボンディングワイヤ群W1,W2の延在方向も直交する。これにより、ボンディングワイヤ群W1,W2間における電磁界結合が抑えられることから、信号の干渉を防止することができる。しかも、本実施形態においては、センサーチップS1,S2により多くのボンディングパッドが設けられることから、より多端子のセンサーチップを搭載することが可能となる。
<第3の実施形態>
図6及び図7は、本発明の第3の実施形態による複合センサーモジュール3の構造を説明するための模式図であり、図6は略上面図、図7は略透視側面図である。
図6及び図7に示すように、第3の実施形態による複合センサーモジュール3は、複数のビア導体31Gが平面視でコントローラチップC1,C2間に設けられている点において、第1の実施形態による複合センサーモジュール1と相違している。その他の基本的な構成は、第1の実施形態による複合センサーモジュール1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
ビア導体31Gにはいずれも固定電位、例えばグランド電位が与えられる。これにより、ビア導体31Gは、基板10の内部における電磁界シールドとして機能することから、信号の干渉がより生じにくくなる。図7に示す例では、ビア導体31Gが絶縁層11を貫通して設けられているが、絶縁層11〜13を貫通して設けられていても構わないし、絶縁層11〜14を貫通して設けられていても構わない。
<第4の実施形態>
図8及び図9は、本発明の第4の実施形態による複合センサーモジュール4の構造を説明するための模式図であり、図8は略上面図、図9は図8に示すA−B線に沿った断面を矢印Cの方向に見た略透視断面図である。
図8及び図9に示すように、第4の実施形態による複合センサーモジュール4は、基板10の表面10aに複数のダミーボンディングパッド群DPが設けられ、ダミーボンディングパッド群DPに含まれる所定のボンディングパッドと別のボンディングパッドがダミーボンディングワイヤ群DWを介して相互に接続されている点において、第1の実施形態による複合センサーモジュール1と相違している。その他の基本的な構成は、第1の実施形態による複合センサーモジュール1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
ダミーボンディングパッド群DPは、平面視で、センサーチップS1とセンサーチップS2の間に位置し、x方向に配列されている。また、ダミーボンディングパッド群DPにはいずれも固定電位、例えばグランド電位が与えられる。これにより、ダミーボンディングワイヤ群DWが基板10の表面10a上における電磁界シールドとして機能することから、信号の干渉がより生じにくくなる。ダミーボンディングパッド群DPの配列ピッチについては、センサーチップS1,S2から出力される信号の周波数帯域に応じ、ダミーボンディングワイヤ群DWが電磁界シールドとして機能するような配列ピッチに設計すればよい。また、シールド効果をより高めるためには、図9に示すように、ダミーボンディングワイヤ群DWの高さをボンディングワイヤ群W1(又はW2)の高さよりも高くすることが好ましい。
<第5の実施形態>
図10及び図11は、本発明の第5の実施形態による複合センサーモジュール5の構造を説明するための模式図であり、図10は略上面図、図11は図10に示すA−B線に沿った断面を矢印Cの方向に見た略透視断面図である。
図10及び図11に示すように、第5の実施形態による複合センサーモジュール5は、センサーチップS1,S2を覆うよう、基板10の表面10aに設けられたシールドケース50をさらに備え点において、第1の実施形態による複合センサーモジュール1と相違している。その他の基本的な構成は、第1の実施形態による複合センサーモジュール1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
シールドケース50は金属などの導電性材料からなり、固定電位、例えばグランド電位が与えられる。このようなシールドケース50によってセンサーチップS1,S2を覆うことにより、センサーチップS1,S2が保護されるとともに、センサーチップS1,S2の少なくとも一方がマイクロフォンである場合には音響特性が高められる。さらに、シールドケース50は、センサーチップS1とセンサーチップS2の間に位置するシールド壁51を有しており、シールド壁51によって、センサーチップS1が収容される空間とセンサーチップS2が収容される空間が分離される。但し、センサーチップS1が収容される空間とセンサーチップS2が収容される空間を完全に分離する必要はなく、シールド壁51に設けた穴52を介して空気の流通が可能であっても構わない。
本実施形態においては、センサーチップS1,S2間に固定電位が与えられるシールド壁51が存在することから、シールド壁51が電磁界シールドとして機能し、信号の干渉がより生じにくくなる。シールド壁51の形状や構造については、センサーチップS1,S2から出力される信号の周波数帯域に応じ、シールド壁51が電磁界シールドとして機能するような形状や構造に設計すればよい。したがって、シールド壁51が電磁界シールドとして機能する限り、シールド壁51が板状体である必要はなく、網目状又は格子状であっても構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記各実施形態による複合センサーモジュール1〜5においては、基板10とセンサーチップS1,S2の接続にボンディングワイヤ群W1,W2を用いているが、本発明がこれに限定されるものではなく、センサーチップS1,S2を基板10の表面10aにフリップチップ実装しても構わないし、CSP実装しても構わない。
1〜5,1A,1B 複合センサーモジュール
10 基板
10a 基板の表面
10b 基板の裏面
11〜14 絶縁層
21〜24 配線パターン
22x,22y 接続配線群
31〜33,31G ビア導体
41,42 端子電極
50 シールドケース
51 シールド壁
52 穴
C1,C2 コントローラチップ
DP ダミーボンディングパッド群
DW ダミーボンディングワイヤ群
E1〜E8 辺
L1〜L4 配線層
P1〜P4 ボンディングパッド群
S1,S2 センサーチップ
W1,W2 ボンディングワイヤ群

Claims (8)

  1. 第1及び第2のセンサーチップを搭載するための基板と、
    前記基板に埋め込まれ、それぞれ前記第1及び第2のセンサーチップを制御する第1及び第2のコントローラチップと、
    前記第1のコントローラチップに接続された第1の接続配線群と、
    前記第2のコントローラチップに接続された第2の接続配線群と、を備え、
    前記第1の接続配線群は、第1の方向に延在し、且つ、第2の方向に配列され、
    前記第2の接続配線群は、前記第2の方向に延在し、且つ、前記第1の方向に配列されていることを特徴とする複合センサーモジュール用基板。
  2. 前記基板の内部に設けられ、平面視で前記第1のコントローラチップと前記第2のコントローラチップの間に配列され、固定電位が与えられる複数のビア導体をさらに備えることを特徴とする請求項1に記載の複合センサーモジュール用基板。
  3. 請求項1又は2に記載の複合センサーモジュール用基板と、
    前記基板に搭載された前記第1及び第2のセンサーチップと、を備えることを特徴とする複合センサーモジュール。
  4. 前記基板の表面に設けられ、前記第1の接続配線群に接続された第1のボンディングパッド群と、
    前記基板の表面に設けられ、前記第2の接続配線群に接続された第2のボンディングパッド群と、
    それぞれ前記第1及び第2のセンサーチップに設けられた第3及び第4のボンディングパッド群と、
    前記第1のボンディングパッド群と前記第3のボンディングパッド群を相互に接続する第1のボンディングワイヤ群と、
    前記第2のボンディングパッド群と前記第4のボンディングパッド群を相互に接続する第2のボンディングワイヤ群と、さらに備え、
    前記第1のセンサーチップは、平面視で、互いに平行な第1及び第2の辺と、互いに平行であり、且つ、前記第1及び第2の辺と直交する第3及び第4の辺を有し、
    前記第2のセンサーチップは、平面視で、互いに平行であり、且つ、前記第1及び第2の辺と平行な第5及び第6の辺と、互いに平行であり、且つ、前記第5及び第6の辺と直交する第7及び第8の辺を有し、
    前記第1及び第3のボンディングパッド群は、前記第3及び第4の辺に沿って配列されることなく、少なくとも前記第1の辺に沿って配列され、
    前記第2及び第4のボンディングパッド群は、前記第5及び第6の辺に沿って配列されることなく、少なくとも前記第7の辺に沿って配列されていることを特徴とする請求項3に記載の複合センサーモジュール。
  5. 前記第1及び第3のボンディングパッド群は、前記第2、第3及び第4の辺に沿って配列されることなく、前記第1の辺に沿って配列され、
    前記第2及び第4のボンディングパッド群は、前記第5、第6及び第8の辺に沿って配列されることなく、前記第7の辺に沿って配列され、
    前記第3の辺と前記第8の辺は、互いに向かい合っていることを特徴とする請求項4に記載の複合センサーモジュール。
  6. 前記第1及び第3のボンディングパッド群は、さらに前記第2の辺に沿って配列され、
    前記第2及び第4のボンディングパッド群は、さらに前記第8の辺に沿って配列されていることを特徴とする請求項4に記載の複合センサーモジュール。
  7. 前記基板の表面に設けられ、前記第1のセンサーチップと前記第2のセンサーチップの間に配列され、固定電位が与えられるダミーボンディングパッド群と、
    前記ダミーボンディングパッド群に含まれる所定のボンディングパッドと別のボンディングパッドを相互に接続するダミーボンディングワイヤ群と、をさらに備えることを特徴とする請求項3乃至6のいずれか一項に記載の複合センサーモジュール。
  8. 前記第1及び第2のセンサーチップを覆うよう前記基板の前記表面に設けられ、固定電位が与えられるシールドケースをさらに備え、
    前記シールドケースは、前記第1のセンサーチップと前記第2のセンサーチップの間に位置するシールド壁を有することを特徴とする請求項3乃至7のいずれか一項に記載の複合センサーモジュール。
JP2019118720A 2019-06-26 2019-06-26 複合センサーモジュール Active JP7302330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019118720A JP7302330B2 (ja) 2019-06-26 2019-06-26 複合センサーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019118720A JP7302330B2 (ja) 2019-06-26 2019-06-26 複合センサーモジュール

Publications (2)

Publication Number Publication Date
JP2021005630A true JP2021005630A (ja) 2021-01-14
JP7302330B2 JP7302330B2 (ja) 2023-07-04

Family

ID=74097295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019118720A Active JP7302330B2 (ja) 2019-06-26 2019-06-26 複合センサーモジュール

Country Status (1)

Country Link
JP (1) JP7302330B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850624A (en) * 1995-10-18 1998-12-15 The Charles Machine Works, Inc. Electronic compass
JP2006010625A (ja) * 2004-06-29 2006-01-12 Nec Tokin Corp 圧電振動ジャイロ及びその製造方法
JP2007194623A (ja) * 2006-01-20 2007-08-02 Memsic Inc 三次元マルチ・チップスおよび三軸センサー類およびこれらの製造方法
JP2008107183A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置
JP2008151681A (ja) * 2006-12-19 2008-07-03 Epson Toyocom Corp ジャイロセンサモジュールおよび角速度検出方法
JP2008525800A (ja) * 2004-12-22 2008-07-17 ハネウェル・インターナショナル・インコーポレーテッド 3軸磁気センサのための単一パッケージの設計
JP2016031270A (ja) * 2014-07-29 2016-03-07 京セラクリスタルデバイス株式会社 圧電センサデバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850624A (en) * 1995-10-18 1998-12-15 The Charles Machine Works, Inc. Electronic compass
JP2006010625A (ja) * 2004-06-29 2006-01-12 Nec Tokin Corp 圧電振動ジャイロ及びその製造方法
JP2008525800A (ja) * 2004-12-22 2008-07-17 ハネウェル・インターナショナル・インコーポレーテッド 3軸磁気センサのための単一パッケージの設計
JP2007194623A (ja) * 2006-01-20 2007-08-02 Memsic Inc 三次元マルチ・チップスおよび三軸センサー類およびこれらの製造方法
JP2008107183A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置
JP2008151681A (ja) * 2006-12-19 2008-07-03 Epson Toyocom Corp ジャイロセンサモジュールおよび角速度検出方法
JP2016031270A (ja) * 2014-07-29 2016-03-07 京セラクリスタルデバイス株式会社 圧電センサデバイス

Also Published As

Publication number Publication date
JP7302330B2 (ja) 2023-07-04

Similar Documents

Publication Publication Date Title
JP4725582B2 (ja) 高周波モジュール
US8611566B2 (en) MEMS-microphone
US20150117681A1 (en) Acoustic Assembly and Method of Manufacturing The Same
KR20110132217A (ko) 마이크로폰
CN101237720A (zh) 半导体装置
WO2021135107A1 (zh) 防尘结构、麦克风封装结构以及电子设备
CN103583057A (zh) 半导体装置以及麦克风
US20060208347A1 (en) Semiconductor device package
CN112740844B (zh) 模块
US11032904B2 (en) Interposer substrate and circuit module
KR102279978B1 (ko) 모듈
JP2021005630A (ja) 複合センサーモジュール用基板及びこれを備える複合センサーモジュール
JP2012069571A (ja) 半導体集積回路装置
US6225690B1 (en) Plastic ball grid array package with strip line configuration
JP2006073625A (ja) 電子部品
US20120261840A1 (en) Semiconductor device
US6127728A (en) Single reference plane plastic ball grid array package
JP7036087B2 (ja) モジュール
US10418352B1 (en) Mobile communication device and optical package structure thereof
WO2012153835A1 (ja) プリント配線基板
CN220545136U (zh) 骨传导传感器和电子设备
JP7355640B2 (ja) 電子制御装置
KR20200015389A (ko) 모듈
JP2008311379A (ja) 半導体装置
WO2021020331A1 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230605

R150 Certificate of patent or registration of utility model

Ref document number: 7302330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150