JPWO2013146974A1

JPWO2013146974A1 - 圧電／電歪膜型素子及び圧電／電歪膜型素子を製造する方法

Info

Publication number: JPWO2013146974A1
Application number: JP2014508000A
Authority: JP
Inventors: 貴昭小泉; 朝彦日比野; 隆海老ヶ瀬
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 2012-03-30
Filing date: 2013-03-28
Publication date: 2015-12-14
Anticipated expiration: 2033-03-28
Also published as: JP6081449B2; EP2833425A1; EP2833425A4; WO2013146974A1; US20150015122A1; US9553252B2

Abstract

圧電／電歪体膜の膜厚が薄く、圧電／電歪体膜が緻密であり、圧電／電歪体膜の耐久性及び絶縁性が良好である圧電／電歪膜型素子を提供する。圧電／電歪膜型素子は、基板、下部電極膜、圧電／電歪体膜及び上部電極膜を備える。基板及び下部電極膜は、固着される。圧電／電歪体膜の膜厚は、５μｍ以下である。圧電／電歪体膜は、圧電／電歪セラミックスからなる。圧電／電歪セラミックスは、チタン酸ジルコン酸鉛及びビスマス化合物を含む。粒界に相対的に近い粒内周辺部のビスマス／鉛比が粒界から相対的に遠い粒内中心部のビスマス／鉛比より大きい。

Description

本発明は、圧電／電歪膜型素子及び圧電／電歪膜型素子を製造する方法に関する。

特許文献１は、チタン酸ジルコン酸鉛及び複合ペロブスカイト化合物を含む圧電／電歪セラミックス組成物を開示する。複合ペロブスカイト化合物のＡサイト構成元素は、ビスマスである。特許文献１の圧電／電歪セラミックス組成物によれば、焼成温度が低下する。

特許文献２及び３は、焼結助剤を開示する。特許文献２は、酸化鉛、炭酸ビスマス等を焼結助剤として例示する。特許文献３は、酸化ビスマスを焼結助剤として例示する。特許文献２によれば、粒界の鉛、ビスマス等が粒内の鉛、ビスマス等より多い。特許文献３によれば、酸化ビスマスが粒内に固溶する。特許文献２及び３の焼結助剤によれば、焼成温度が低下する。

特開２００９−２２１０９６号公報特開平１１−１７０５４７号公報特開２０１１−２９５３７号公報

インクジェットプリンタのヘッドを構成する圧電／電歪膜型素子等においては、下部電極膜、圧電／電歪体膜及び上部電極膜からなる振動体が基板の表面に固着される場合が多い。このため、圧電／電歪体膜は、基板に拘束される。圧電／電歪体膜が基板に拘束される場合は、圧電／電歪体膜の焼成収縮が阻害され、焼成温度を低下させることが困難になる。この問題は、圧電／電歪体膜の膜厚が薄くなるほど顕著になる。焼成温度を低下させることが困難である場合は、圧電／電歪体膜を緻密化することが困難である。

一方、焼成温度を低下させるために焼結助剤が添加された場合は、圧電／電歪体膜の耐久性及び絶縁性が低下する。

すなわち、従来の技術においては、圧電／電歪体膜の膜厚が薄く、圧電／電歪体膜が緻密であり、圧電／電歪体膜の耐久性及び絶縁性が良好である圧電／電歪膜型素子を実現することが困難である。

本発明は、この問題を解決するためになされる。本発明の目的は、圧電／電歪体膜の膜厚が薄く、圧電／電歪体膜が緻密であり、圧電／電歪体膜の耐久性及び絶縁性が良好である圧電／電歪膜型素子を提供することである。

本発明は、圧電／電歪膜型素子に向けられる。

圧電／電歪膜型素子は、基体、第１の電極膜、圧電／電歪体膜及び第２の電極膜を備える。圧電／電歪体膜の第１の主面に第１の電極膜が形成される。圧電／電歪体膜の第２の主面に第２の電極膜が形成される。第１の電極膜及び圧電／電歪体膜は、固着される。第１の電極膜は、基体の被覆領域を被覆する。圧電／電歪体膜の膜厚は、５μｍ以下である。圧電／電歪体膜は、圧電／電歪セラミックスからなる。圧電／電歪セラミックスは、チタン酸ジルコン酸鉛及びビスマス化合物を含む。粒界に相対的に近い粒内周辺部のビスマス／鉛比が粒界から相対的に遠い粒内中心部のビスマス／鉛比より大きい。

本発明は、圧電／電歪膜型素子を製造する方法にも向けられる。

基体が準備される。基体の被覆領域が第１の電極膜で被覆される。圧電／電歪セラミックスの原料粉末の膜状成形体が第１の電極膜に重ねて形成される。原料粉末は、チタン酸ジルコン酸鉛及びビスマス化合物を含む仮焼粉末、鉛の酸化物又は鉛の酸化物の前駆体の粉末並びにビスマスの酸化物又はビスマスの酸化物の前駆体の粉末の混合物である。基体、第１の電極膜及び膜状成形体が共焼成される。膜状成形体が膜状焼結体に変化する。膜状焼結体の膜厚は、５μｍ以下である。膜状焼結体により圧電／電歪体膜が形成される。圧電／電歪体膜に重ねて第２の電極膜が形成される。

本発明によれば、圧電／電歪体膜の膜厚が薄く、圧電／電歪体膜が緻密であり、圧電／電歪体膜の耐久性及び絶縁性が良好である圧電／電歪膜型素子が提供される。

これらの及びこれら以外の本発明の目的、特徴、局面及び利点は、添付図面とともに考慮されたときに下記の本発明の詳細な説明によってより明白となる。

圧電／電歪膜型素子の断面図である。圧電／電歪膜型素子を製造する手順を示す断面図である。圧電／電歪膜型素子を製造する手順を示す断面図である。圧電／電歪膜型素子を製造する手順を示す断面図である。圧電／電歪膜型素子を製造する手順を示す断面図である。圧電／電歪膜型素子を製造する手順を示す断面図である。実施例１の透過型電子顕微鏡写真像である。実施例１の三重点のＥＤＸスペクトルを示す図である。実施例１の二粒子粒界のＥＤＸスペクトルを示す図である。実施例１の粒内のＥＤＸスペクトルを示す図である。比較例１の透過型電子顕微鏡写真像である。比較例１の二粒子粒界のＥＤＸスペクトルを示す図である。比較例１の粒内のＥＤＸスペクトルを示す図である。実施例１の粒界からの距離及びビスマス／鉛比の関係を示す図である。実施例１の粒界からの距離及びビスマス／鉛比の関係を示す図である。

この実施形態は、圧電／電歪膜型素子、圧電／電歪膜型素子を製造する方法等に関する。

（圧電／電歪膜型素子の概略）
図１の模式図は、圧電／電歪膜型素子の断面図である。

図１に示すように、圧電／電歪膜型素子１０００は、基板１０２０及び振動体１０２２を備える。振動体１０２２は基板１０２０に固着される。基板１０２０は、流路形成板１０４０、キャビティ形成板１０４２及び振動板１０４４を備える。振動板１０４４は、屈曲振動部１０６０及び接合部１０６２を備える。振動体１０２２は、下部電極膜１０８０、圧電／電歪体膜１０８２及び上部電極膜１０８４を備える。これらの構成物以外の構成物が圧電／電歪膜型素子１０００に付加されてもよい。圧電／電歪膜型素子１０００は、インクジェットプリンタのヘッドを構成する。

下部電極膜１０８０及び上部電極膜１０８４の間に電圧が印加された場合は、圧電／電歪体膜１０８２に電界が印加される。圧電／電歪体膜１０８２に電界が印加された場合は、圧電／電歪体膜１０８２が伸縮し、圧電／電歪体膜１０８２及び屈曲振動部１０６０が一体的に屈曲する。屈曲振動部１０６０が屈曲した場合は、キャビティ１１００に充填されたインクが押圧され、インクが流路１１０２を経由して吐出される。

（基板の構造）
基板１０２０においては、流路形成板１０４０、キャビティ形成板１０４２及び振動板１０４４が記載された順序で下側から上側へ積層される。流路形成板１０４０、キャビティ形成板１０４２及び振動板１０４４は、焼成により一体化され、明確な界面を有さない場合もある。

流路形成板１０４０には、流路１１０２が形成される。キャビティ形成板１０４２には、キャビティ１１００が形成される。キャビティ１１００は、流路形成板１０４０及び振動板１０４４により基板１０２０の外部から隔てられ、基板１０２０の内部に形成された中空空間になる。キャビティ１１００は、インクが充填されるインク室として機能する。流路１１０２の一端１１２０は、基板１０２０の下面１１４０に露出する。流路１１０２の他端１１２２は、キャビティ１１００に接続される。基板１０２０の上面１１４２は、被覆領域１１６０を有する。被覆領域１１６０は、屈曲振動部１０６０の上面にある。基板１０２０が「板」とは呼びがたい形状を有する形状物に置き換えられてもよい。より一般的には、振動体１０２２は基体に固着される。

（振動板の板厚）
振動板１０４４の板厚は、望ましくは１μｍ以上である。振動板１０４４の板厚がこの範囲を下回る場合は、振動板１０４４が損傷しやすい。振動板１０４４の板厚は、望ましくは３０μｍ以下であり、さらに望ましくは１５μｍ以下である。振動板１０４４の板厚がこれらの範囲を上回る場合は、振動板１０４４の屈曲変位量が小さくなりやすい。

（基板の材質）
基板１０２０は、絶縁セラミックスからなる。

絶縁セラミックスは、望ましくはジルコニア、アルミナ、マグネシア、ムライト、窒化アルミニウム及び窒化ケイ素からなる群より選択される１種類以上を含む。これらを含む絶縁セラミックスは、化学的に安定であり、絶縁性が良好である。絶縁セラミックスがこれらを含まないことも許容される。

絶縁セラミックスは、さらに望ましくは安定化剤が添加されたジルコニアからなる。安定化剤が添加されたジルコニアは、機械的強度が高く、靭性が高い。安定化剤が添加されたジルコニアは、安定化剤の添加により結晶の相転移が抑制されたジルコニアである。安定化剤が添加されたジルコニアには、安定化ジルコニア及び部分安定化ジルコニアがある。

（振動体の構造）
振動体１０２２においては、下部電極膜１０８０、圧電／電歪体膜１０８２及び上部電極膜１０８４が記載された順序で下側から上側へ積層される。

下部電極膜１０８０は、圧電／電歪体膜１０８２の下面１１８０に形成される。上部電極膜１０８４は、圧電／電歪体膜１０８２の上面１１８２に形成される。これにより、下部電極膜１０８０及び上部電極膜１０８４の間に電圧が印加された場合に、圧電／電歪体膜１０８２に電界が印加される。

（構成物の固着）
基板１０２０及び下部電極膜１０８０は、固着される。下部電極膜１０８０及び圧電／電歪体膜１０８２は、固着される。固着とは、一の構成物及び他の構成物が熱処理時の相互拡散反応により強固に接合されることを意味する。一の構成物及び他の構成物が固着される場合は、無機接着剤、有機接着剤等の接合媒体は用いられない。基板１０２０及び下部電極膜１０８０の固着並びに下部電極膜１０８０及び圧電／電歪体膜１０８２の固着は、基板１０２０、下部電極膜１０８０及び圧電／電歪体膜１０８２が共焼成されることに起因する。

（下部電極膜の被覆率）
下部電極膜１０８０は、基板１０２０の被覆領域１１６０を被覆する。下部電極膜１０８０の被覆率は、望ましくは９０％以上である。下部電極膜１０８０の被覆率がこの範囲を下回る場合は、下部電極膜１０８０の電気抵抗が上昇しやすくなる。

下部電極膜１０８０の被覆率とは、基板１０２０の被覆領域１１６０の面積に対する、共焼成の後に下部電極膜１０８０に実際に被覆されている面積の比を意味する。下部電極膜１０８０の被覆率は、例えば下部電極膜１０８０の画像を画像処理することにより算出される。

下部電極膜１０８０の被覆率が１００％から低下するのは、基板１０２０、下部電極膜１０８０及び圧電／電歪体膜１０８２が共焼成されることに起因する。下部電極膜１０８０の被覆率が９０％以上であることは、共焼成時の下部電極膜１０８０の被覆率の減少が１０％以下であることを意味する。

（下部電極膜及び上部電極膜の材質）
下部電極膜１０８０及び上部電極膜１０８４は、導電体からなる。導電体は、望ましくは白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、金（Ａｕ）、銀（Ａｇ）等の金属又はこれらを主成分とする合金である。これらは、耐熱性が高く、電気抵抗が小さい。導電体は、さらに望ましくは白金又は白金を主成分とする合金である。これらは、耐熱性が特に高い。下部電極膜１０８０は、基板１０２０及び圧電／電歪体膜１０８２とともに共焼成される。このため、下部電極膜１０８０の材質は、白金又は白金を主成分とする合金であることが特に期待される。

（下部電極膜及び上部電極膜の膜厚）
下部電極膜１０８０及び上部電極膜１０８４の膜厚は、望ましくは１μｍ以下である。下部電極膜１０８０及び上部電極膜１０８４の膜厚がこの範囲を上回る場合は、屈曲変位量が小さくなりやすい。下部電極膜１０８０及び上部電極膜１０８４の膜厚は、望ましくは０．１μｍ以上である。下部電極膜１０８０及び上部電極膜１０８４の膜厚がこの範囲を下回る場合は、下部電極膜１０８０の電気抵抗が上昇しやすい。

（圧電／電歪体膜の膜厚）
圧電／電歪体膜１０８２の膜厚は、望ましくは５μｍ以下である。圧電／電歪体膜１０８２の膜厚がこの範囲を上回る場合は、焼成収縮により屈曲振動部１０６０に加わる応力が大きくなりやすい。圧電／電歪体膜１０８２の膜厚は、望ましくは１μｍ以上である。圧電／電歪体膜１０８２の膜厚がこの範囲を下回る場合は、圧電／電歪体膜１０８２が緻密化しにくい。

（圧電／電歪体膜の材質）
圧電／電歪体膜１０８２は、圧電／電歪セラミックスからなる。

圧電／電歪セラミックスは、チタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒ_ｘＴｉ_１−ｘＯ_３）及びビスマス化合物を含む。ビスマス化合物は、望ましくはニッケルニオブ酸ビスマス（ＢＮＮ；Ｂｉ（Ｎｉ_２／３Ｎｂ_１／３）Ｏ_３）である。ＢＮＮは、圧電／電歪セラミックスの低温焼成及び圧電定数の向上に寄与する。

圧電／電歪セラミックスがＰＺＴ及びビスマス化合物以外の成分を含んでもよい。ＰＺＴ及びビスマス化合物以外の成分には、単純酸化物、複合酸化物等がある。複合酸化物は、複合ペロブスカイト酸化物であってもよい。ＰＺＴ以外の成分は、ＰＺＴに固溶する場合もあるし、ＰＺＴに固溶しない場合もある。ＰＺＴに固溶しない偏析物は、粒界に存在してもよいし、ひとつの粒子に囲まれて存在してもよい。ＰＺＴ以外の成分は、焼結助剤の痕跡物である場合もある。

圧電／電歪セラミックスの母相は、さらに望ましくはＰＺＴ及びＢＮＮの固溶体である。圧電／電歪セラミックスは、焼結助剤であるＰｂＯ及びＢｉ_２Ｏ_３の痕跡物を含む。母相とは、圧電／電歪セラミックスの主要部を占めるグレインを構成する相を意味する。

（圧電／電歪セラミックスの微構造）
圧電／電歪セラミックスにおいては、粒界に相対的に近い粒内周辺部のビスマス／鉛比が粒界から相対的に遠い粒内中心部のビスマス／鉛比より大きい。圧電／電歪セラミックスがこの微構造を有するように製造される場合は、焼成温度が低下するが、圧電／電歪体膜１０８２の耐久性及び絶縁性が良好に維持される。焼成温度の低下は、圧電／電歪体膜１０８２の膜厚を薄くすることを容易にし、下部電極膜１０８０の膜厚を薄くすることを容易にし、下部電極膜１０８０の被覆率を９０％以上に維持することを容易にする。

（圧電／電歪膜型素子を製造する方法）
図２から図６までの模式図は、圧電／電歪膜型素子を製造する方法を示す断面図である。

（基板の作製）
図２に示すように、基板１０２０が作製される。基板１０２０が作製される場合は、最終的に流路形成板１０４０、キャビティ形成板１０４２及び振動板１０４４となる成形体が積層され焼成される。他の方法により基板１０２０が作製されてもよい。例えば、素材基板にエッチング、切削加工等がなされ、基板１０２０が作製されてもよい。

（下部電極膜の形成）
基板１０２０が準備された後に、図３に示すように、下部電極膜１０８０が形成される。

下部電極膜１０８０が形成される場合は、蒸着、スパッタ、めっき、スクリーン印刷等により下部導電体膜が基板１０２０の上面１１４２に形成される。下部導電体膜がパターニングされ、下部電極膜１０８０が形成される。下部導電体膜が被覆領域１１６０からはみ出さない場合は、下部導電体膜のパターニングが省略されてもよい。この場合は、形成された下部導電体膜がそのまま下部電極膜１０８０になる。マスクを用いて蒸着、スパッタ等が行われる場合、スクリーン版を用いてスクリーン印刷が行われる場合等においては下部導電体膜が被覆領域１１６０からはみ出さない場合がある。下部導電体膜の膜厚は、下部電極膜１０８０の膜厚が１μｍ以下となるように選択される。

下部導電体膜は、レジスト法によりパターニングされる。例えば、下部導電体膜が形成される前に被覆領域１１６０以外がレジストパターンで保護され、下部導電体膜が形成された後にレジストパターン及び下部導電体膜のうちレジストパターンに重ねられた部分が除去される。又は、下部導電体膜が形成された後に被覆領域１１６０がレジストパターンで保護され、下部導電体膜のうちレジストパターンで保護されない部分が除去され、レジストパターンが除去される。下部導電体膜がレジスト法以外によりパターニングされてもよい。

（膜状成形体の形成）
下部電極膜１０８０が形成された後に、図４に示すように、圧電／電歪セラミックスの原料粉末の膜状成形体１２００が基板１０２０の上面１１４２に形成される。膜状成形体１２００は、下部電極膜１０８０に重ねて形成される。原料粉末は、仮焼粉末及び焼結助剤の混合物である。仮焼粉末は、チタン酸ジルコン酸鉛及びビスマス化合物を含む。仮焼粉末においては、チタン酸ジルコン酸鉛及びビスマス化合物の固溶体のペロブスカイト型酸化物が主成分になるまで素原料が反応させられている。焼結助剤は、ＰｂＯの粉末及びＢｉ_２Ｏ_３の粉末である。膜状成形体１２００の膜厚は、後記の膜状焼結体１２２０の膜厚が５μｍ以下になるように選択される。ＰｂＯがＰｂＯ以外の鉛の酸化物に置き換えられてもよい。例えば、ＰｂＯがＰｂＯ_２、Ｐｂ_３Ｏ_４等に置き換えられてもよい。ＰｂＯが焼成後に鉛の酸化物になる鉛の酸化物の前駆体に置きかえられてもよい。鉛の酸化物の前駆体には、水酸化物、塩化物、炭酸塩、シュウ酸塩等がある。Ｂｉ_２Ｏ_３がＢｉ_２Ｏ_３以外のビスマスの酸化物に置き換えられてもよい。例えば、Ｂｉ_２Ｏ_３がＢｉ_２Ｏ_５等に置き換えられてもよい。Ｂｉ_２Ｏ_３が焼成後にビスマスの酸化物になるビスマスの酸化物の前駆体に置きかえられてもよい。ビスマスの酸化物の前駆体には、水酸化物、塩化物、炭酸塩、シュウ酸塩等がある。

膜状成形体１２００が形成される場合は、スラリーが調製される。スラリーにおいては、原料粉末が分散媒に分散させられている。スピンコート、ディッピング、吹き付け、スクリーン印刷等によりスラリーが基板１０２０の上面１１４２に塗布され、塗布膜が形成される。塗布膜が乾燥させられ、膜状成形体１２００が形成される。

（共焼成）
膜状成形体１２００が形成された後に、基板１０２０、下部電極膜１０８０及び膜状成形体１２００が共焼成される。共焼成により、図５に示すように、膜状成形体１２００は、膜状焼結体１２２０に変化する。共焼成により、基板１０２０及び下部電極膜１０８０が固着し、下部電極膜１０８０及び膜状焼結体１２２０が固着する。膜状成形体１２００は基板１０２０に拘束される。このため、膜状成形体１２００の面内の収縮は阻害される。しかし、原料粉末は焼結助剤を含むので、面内の収縮が阻害される場合でも、膜状焼結体１２２０は十分に緻密化する。

焼成条件は、下部電極膜１０８０の被覆率が９０％以上に維持されるように選択される。原料粉末は焼結助剤を含むので、下部電極膜１０８０の被覆率を高く維持するために焼成温度が低下させられる場合でも、膜状焼結体１２２０は十分に緻密化する。

共焼成中に焼結助剤のＰｂＯが蒸発し、粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より大きい膜状焼結体１２２０が得られる。このため、焼結助剤の添加にもかかわらず膜状焼結体１２２０の耐久性及び絶縁性は高い。共焼成は、ＰｂＯが蒸発し、残留するＢｉ_２Ｏ_３が粒内に拡散するが粒内に完全に均一に分布するほどには拡散しない焼成条件で行われる。これにより、粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より大きい微構造が膜状焼結体１２２０に形成される。

（膜状焼結体のパターニング）
共焼成の後に、図６に示すように、膜状焼結体１２２０がパターニングされ、圧電／電歪体膜１０８２が形成される。膜状成形体１２００が被覆領域１１６０から大きくはみ出さない場合は、膜状焼結体１２２０のパターニングが省略されてもよい。この場合は、形成された膜状焼結体１２２０がそのまま圧電／電歪体膜１０８２になる。スクリーン版を用いてスクリーン印刷が行われる場合等においては膜状成形体１２００が被覆領域１１６０から大きくはみ出さない場合がある。

膜状焼結体１２２０は、レジスト法によりパターニングされる。例えば、膜状焼結体１２２０が形成された後に被覆領域１１６０がレジストパターンで保護され、膜状焼結体１２２０のうちレジストパターンで保護されない部分が除去され、レジストパターンが除去される。膜状焼結体１２２０がレジスト法以外によりパターニングされてもよい。

（上部電極膜の形成）
圧電／電歪体膜１０８２が形成された後に、上部電極膜１０８４が圧電／電歪体膜１０８２の上面１１８２に形成され、図１に示す圧電／電歪膜型素子１０００が完成する。上部電極膜１０８４が形成される場合は、蒸着、スパッタ、めっき、スクリーン印刷等により上部導電体膜が基板１０２０の上面１１４２に形成される。上部導電体膜は、下部電極膜１０８０及び圧電／電歪体膜１０８２に重ねて形成される。上部導電体膜がパターニングされ、上部電極膜１０８４が形成される。上部導電体膜が圧電／電歪体膜１０８２の上面１１８２からはみ出さないで形成される場合は、上部導電体膜のパターニングが省略されてもよい。この場合は、形成された上部導電体膜がそのまま上部電極膜１０８４になる。マスクを用いて蒸着、スパッタ等が行われる場合、スクリーン版を用いてスクリーン印刷が行われる場合等においては上部導電体膜が圧電／電歪体膜１０８２の上面１１８２からはみ出さない場合がある。

上部導電体膜は、レジスト法によりパターニングされる。例えば、上部導電体膜が形成される前に圧電／電歪体膜１０８２の上面１１８２以外がレジストパターンで保護され、上部導電体膜が形成された後にレジストパターン及び上部導電体膜のうちレジストパターンに重ねられた部分が除去される。又は、上部導電体膜が形成された後に圧電／電歪体膜１０８２の上面１１８２がレジストパターンで保護され、上部導電体膜のうちレジストパターンで保護されない部分が除去され、レジストパターンが除去される。上部導電体膜がレジスト法以外によりパターニングされてもよい。

（実施例１）
圧電／電歪膜型素子を試作した。

部分安定化ジルコニアの原料粉末をテープ成形し、グリーンシートを作製した。グリーンシートに対して打ち抜きを行った。グリーンシートを積層し、グリーンシート積層体を作製した。グリーンシート積層体を焼成し、基板を作製した。

基板の上面に導電体膜を形成した。導電体膜の材質は、白金とした。導電体膜の膜厚は、０．５μｍとした。導電体膜をレジスト法でパターニングし、下部電極膜を形成した。

０．２ＢＮＮ−０．８ＰＺＴという組成を有する仮焼粉末を固相法で合成した。仮焼粉末の粒子径は、０．１５μｍであった。仮焼粉末、ＰｂＯの粉末、Ｂｉ_２Ｏ_３の粉末、分散剤、バインダー及び分散媒を湿式混合し、スラリーを調製した。湿式混合においては、１００重量部の仮焼粉末に対して３重量部のＰｂＯ及び１重量部のＢｉ_２Ｏ_３が含まれるように仮焼粉末、ＰｂＯの粉末及びＢｉ_２Ｏ_３の粉末を秤量した。

スラリーを基板の上面にスピンコートし、塗布膜を形成した。塗布膜を乾燥し、膜状成形体を形成した。膜状成形体の膜厚は、膜状焼結体の膜厚が３μｍになるように選択した。

脱脂の後に、基板、下部電極膜及び膜状成形体を共焼成した。共焼成は、最高温度１０００℃を２時間維持する焼成プロファイルを用いて行った。

ポジ型のレジストでレジストパターンを形成した。膜状焼結体のうちレジストパターンで保護されない部分をＰＺＴエッチング液で除去し、圧電／電歪体膜を形成した。

圧電／電歪体膜の上面に上部電極膜を形成した。上部電極膜の膜厚は、０．１μｍとした。上部電極膜の材質は、金とした。上部電極膜は、金レジネートを用いてレジスト法により形成した。

（実施例２）
１００重量部の仮焼粉末に対して３重量部のＰｂＯ及び０．５重量部のＢｉ_２Ｏ_３が含まれるように仮焼粉末、ＰｂＯの粉末及びＢｉ_２Ｏ_３の粉末を秤量したこと以外は実施例１と同じように圧電／電歪膜型素子を試作した。

（実施例３）
１００重量部の仮焼粉末に対して２重量部のＰｂＯ及び０．３重量部のＢｉ_２Ｏ_３が含まれるように仮焼粉末、ＰｂＯの粉末及びＢｉ_２Ｏ_３の粉末を秤量し焼成プロファイルの最高温度を１０５０℃へ変更したこと以外は実施例１と同じように圧電／電歪膜型素子を試作した。

（比較例１）
焼結助剤をＬｉＦとした以外は実施例１と同じように圧電／電歪膜型素子を試作した。

（比較例２）
焼結助剤をＰｂＯとした以外は実施例１と同じように圧電／電歪膜型素子を試作した。

（耐久性）
実施例１、２及び３並びに比較例１及び２の圧電／電歪膜型素子を４０℃、８５％ＲＨの環境下におき、上部電極膜及び下部電極膜の間に直流５０Ｖを８０時間印加する耐久試験を行った。絶縁破壊しなかった圧電／電歪膜型素子を合格とした。

実施例１、２及び３では、３００個の圧電／電歪膜型素子の全数が合格であった。比較例１及び２では、３００個の圧電／電歪膜型素子の全数が不合格であった。

（絶縁性）
上部電極及び下部電極膜の間に直流１００Ｖを印加した場合に流れるリーク電流を測定した。

実施例１、２及び３では、リーク電流が１０^−７Ａであった。比較例１及び２では、リーク電流が１０^−５Ａであった。

（微構造）
図７は、実施例１の圧電／電歪セラミックスの透過型電子顕微鏡写真（ＴＥＭ）像である。図８は、実施例１の圧電／電歪セラミックスの三重点のエネルギー分散型Ｘ線分析（ＥＤＸ）スペクトルを示す図である。図９は、実施例１の圧電／電歪セラミックスの二粒子粒界のＥＤＸスペクトルを示す図である。図１０は、実施例１の圧電／電歪セラミックスの粒内のＥＤＸスペクトルを示す図である。図１１は、比較例１の圧電／電歪セラミックスのＴＥＭ像である。図１２は、比較例１の圧電／電歪セラミックスの二粒子粒界のＥＤＸスペクトルを示す図である。図１３は、比較例１の圧電／電歪セラミックスの粒内のＥＤＸスペクトルを示す図である。

図７から図１３までに示すように、実施例１の圧電／電歪セラミックスにおいては、粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より大きい。これに対して、比較例１の圧電／電歪セラミックスにおいては、粒内周辺部にビスマスはほとんど存在しない。比較例２の圧電／電歪セラミックスにおいては、焼結助剤がＢｉ_２Ｏ_３を含まないため、粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より小さいと推定される。

実施例１、２及び３の圧電／電歪セラミックスにおいて、粒界から測定点までの距離を５ｎｍずつ変化させながら当該測定点におけるビスマス／鉛比をＥＤＸで測定した。図１４及び図１５は、実施例１の粒界からの距離及びビスマス／鉛比の関係を示す。図１４では、ビスマス／鉛比が重量比で表されている。図１５では、ビスマス／鉛比が原子数比で表されている。図１４及び図１５に示すように、実施例１において粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より大きくなるのは、粒界からの距離が５ｎｍから１０ｎｍまでの領域であった。実施例２において粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より大きくなるのは、粒界からの距離が０ｎｍから５ｎｍまでの領域であった。実施例３において粒内周辺部のビスマス／鉛比が粒内中心部のビスマス／鉛比より大きくなるのは、粒界からの距離が５ｎｍから１０ｎｍまでの領域であった。粒界からの距離が０ｎｍから１０ｎｍまでの粒内周辺部のビスマス／鉛比が粒界からの距離が１０ｎｍ以上離れた粒内中心部のビスマス／鉛比より大きくなることが望ましいと考えられる。

ＴＥＭ像の観察結果からはビスマス／鉛比が大きい領域においても格子像は乱れていないことがわかった。この事実及びＢサイト成分は粒内周辺部及び粒内中心部において同等であることから、粒内周辺部はアモルファス相ではなくペロブスカイト相を構成すると思われる。

本発明は詳細に示され記述されたが、上記の記述は全ての局面において例示であって限定的ではない。したがって、本発明の範囲からはずれることなく無数の修正及び変形が案出されうると解される。インクジェットプリンタのヘッドを構成する圧電／電歪膜型素子以外の圧電／電歪素子にも本発明は適用可能である。

１０００圧電／電歪膜型素子
１０２０基板
１０８０下部電極膜
１０８２圧電／電歪体膜
１０８４上部電極膜

Claims

被覆領域を有する基体と、
前記基体に固着され、前記被覆領域を被覆する第１の電極膜と、
第１の主面及び第２の主面を有し、前記第１の主面に前記第１の電極膜が形成され、前記第１の電極膜に固着され、膜厚が５μｍ以下であり、圧電／電歪セラミックスからなり、前記圧電／電歪セラミックスがチタン酸ジルコン酸鉛及びビスマス化合物を含み、粒界に相対的に近い粒内周辺部のビスマス／鉛比が粒界から相対的に遠い粒内中心部のビスマス／鉛比より大きい圧電／電歪体膜と、
前記第２の主面に形成される第２の電極膜と、
を備える圧電／電歪膜型素子。
前記圧電／電歪セラミックスの母相がチタン酸ジルコン酸鉛及びニッケルニオブ酸ビスマスの固溶体である請求項１の圧電／電歪膜型素子。
(a) 被覆領域を有する基体を準備する工程と、
(b) 第１の電極膜で前記被覆領域を被覆する工程と、
(c) チタン酸ジルコン酸鉛及びビスマス化合物を含む仮焼粉末、鉛の酸化物又は鉛の酸化物の前駆体の粉末並びにビスマスの酸化物又はビスマスの酸化物の前駆体の粉末の混合物である圧電／電歪セラミックスの原料粉末の膜状成形体を前記第１の電極膜に重ねて形成する工程と、
(d) 前記基体、前記第１の電極膜及び前記膜状成形体を共焼成し、前記膜状成形体を膜厚が５μｍ以下の膜状焼結体に変化させ、前記膜状焼結体により圧電／電歪体膜を形成する工程と、
(e) 前記圧電／電歪体膜に重ねて第２の電極膜を形成する工程と、
を備える圧電／電歪膜型素子を製造する方法。