JPWO2013128702A1 - 積層型インダクタおよび電源回路モジュール - Google Patents
積層型インダクタおよび電源回路モジュール Download PDFInfo
- Publication number
- JPWO2013128702A1 JPWO2013128702A1 JP2014500189A JP2014500189A JPWO2013128702A1 JP WO2013128702 A1 JPWO2013128702 A1 JP WO2013128702A1 JP 2014500189 A JP2014500189 A JP 2014500189A JP 2014500189 A JP2014500189 A JP 2014500189A JP WO2013128702 A1 JPWO2013128702 A1 JP WO2013128702A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- loop
- multilayer inductor
- multilayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 336
- 239000010410 layer Substances 0.000 claims abstract description 144
- 239000011229 interlayer Substances 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 239000012212 insulator Substances 0.000 description 10
- 230000004907 flux Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Abstract
特性の優れる積層型インダクタを提供する。積層型インダクタ(100)は、磁性体層(101−108)を積層した積層体本体を備える。磁性体層(102−107)には、それぞれループ状の線状導体(121−125)が形成されている。ループ状の線状導体(121−125)が層間接続導体(141−144)によって接続されることで、積層方向に軸を有するコイル導体が形成される。コイル導体の最上層側端部である線状導体(121)の一方端は、層間接続導体(151)によって、更に上層に形成された引き回し用の線状導体(131)に接続されている。線状導体(131)は、ループ状の線状導体(121−125)の内側の略中央を貫くように形成された層間接続導体(152)に接続されている。層間接続導体(152)は、線状導体(132)、層間接続導体(153)を介して、積層体本体の底面の外部接続導体(162)に接続されている。
Description
本発明は、積層体内に螺旋状の導体を形成することでインダクタを構成する積層型インダクタに関する。
従来、小型の電源回路を形成するために、表面実装型のインダクタが各種考案されている。例えば、特許文献1には、直方体形状の積層体の対向する両端に外部接続端子を形成してなるインダクタが開示されている。積層体内には、螺旋状の導体からなるインダクタが形成されている。当該インダクタの一方端は一方の外部接続端子に接続され、インダクタの他方端は他方の外部接続端子に接続されている。
図9は、特許文献1にも示されている従来の積層型インダクタ100Pの分解斜視図である。図10は、従来の積層型インダクタ100Pの断面図である。図9では、外部接続端子171P,172Pの図示を省略している。図10は、外部接続端子171P,172Pが形成される端面に直交する面を見た断面図である。
積層型インダクタ100Pは、平板状の磁性体層101P−106Pを平板面に直交する方向に積層してなる直方体形状の積層体本体と、該積層体本体の積層方向に直交する一方向の両端にそれぞれ形成された外部接続導体171P,172Pを備える。
磁性体層102P,103P,104P,105P,106Pの5層には、それぞれ巻回状の線状導体121P,122P,123P,124P,125Pが形成されている。線状導体121P,122P,123P,124P,125Pは、層間接続導体141P,142P,143P,144Pによって、積層方向に接続されている。この構成により、積層方向を軸方向とする螺旋状のインダクタが形成される。このインダクタの一方端である線状導体121Pの一方端は、積層体本体の端面に露出しており、外部接続導体172Pに接続されている。このインダクタの他方端である線状導体125Pの他方端は、積層体本体の別の端面に露出しており、外部接続導体171Pに接続されている。
外部接続導体171P,172Pは、積層体本体の対向する端面のみでなく、積層体本体の天面、底面、および二側面にも亘る形状で形成されている。
このような形状の積層型インダクタ100Pを実装する場合、外部接続端子171P,172Pを、実装用ランド上に配置し、半田により接合する。
図11は、従来の積層型インダクタ100Pを含む電源回路モジュールの実装構成図である。電源回路モジュールは、ベース回路基板200の表面に、積層型インダクタ100P、キャパシタ211,212、スイッチIC素子201を実装することによって実現される。
ここで、上述のような外部接続導体171P,172Pを備える積層型インダクタ100Pの場合、接合信頼性を確保するため、図11に示すように、半田フィレットが外部接続導体171P,172Pの端面、側面、底面に広がるようにしなければならない。この際、天面にまで半田がぬれ広がることもある。
このため、実装用ランドは、図11に示すように、積層型インダクタ100Pの実装面上での面積範囲よりも外側まで形成しなければならず、積層型インダクタ100Pの実装用専有面積が大きくなってしまう。
また、基板200の積層型インダクタ100Pを含む各素子が実装される面は、一般的に、電磁シールドを実現するシールド部材220が覆われている。しかしながら、シールド部材220は、導電性を有する材質からなるので、積層型インダクタ100Pの外部接続導体171P,172Pの天面側の部分や、この天面側の部分にぬれ広がった半田がシールド部材220に接触し、短絡不良が生じてしまう。したがって、積層型インダクタ100Pの天面とシールド部材220の天板との間に、製造工程のばらつき等により短絡しない程度のギャップGpが設けられるように、シールド部材220を形成、配置しなければならず、電源回路モジュールの高背化につながってしまう。
ここで、外部接続導体171P,172Pを端面に形成しない構造として、図12に示すように、外部接続導体161PP,162PPが積層体本体の底面に形成された積層型インダクタ100PPが考えられる。図12は、一般的なLGAタイプの積層型インダクタ100PPの分解斜視図である。
積層型インダクタ100PPは、平板状の磁性体層101PP−107PPを平板面に直交する方向に積層してなる直方体形状の積層体本体を備える。
磁性体層102PP,103PP,104PP,105PP,106PPの5層には、それぞれ巻回状の線状導体121PP,122PP,123PP,124PP,125PPが形成されている。線状導体121PP,122PP,123PP,124PP,125PPは、層間接続導体141PP,142PP,143PP,144PPによって、積層方向に接続されている。この構成により、積層方向を軸方向とする螺旋状のインダクタが形成される。
積層方向に沿ったインダクタの最下層側の端部となる線状導体125PPの一方端は、層間接続導体154PPを介して、積層体本体の底面の外部接続用導体161PPに接続されている。
積層方向に沿ったインダクタの最上層側の端部となる線状導体121PPの他方端は、線状導体121PPが形成された磁性体層102PPに形成された線状導体131PPに接続されている。線状導体131PPは、巻回状の線状導体121PPの内側に延伸する形状で形成されている。
線状導体131PPは、磁性体層102PP,103PP,104PP,105PP,106PPを貫通する層間接続導体150PPを介して、磁性体層107PPに形成された線状導体132PPに接続されている。線状導体132PPは、層間接続導体153PPを介して、積層体本体の底面の外部接続用導体162PPに接続されている。
このような底面に外部接続導体161PP,162PPが形成されたLGAタイプの積層型インダクタ100PPを用いることで、実装用ランドが積層型インダクタ100PPの底面下になるので、実装用専有面積を小さくできる。また、積層型インダクタ100PPの天面は絶縁性であるので、シールド部材に接触しても問題無く、電源回路モジュールの低背化が可能になる。
しかしながら、図12に示すような構造のLGAタイプの積層型インダクタ100PPには、次の問題が生じる。図13は、一般的なLGAタイプの積層型インダクタ100PPを用いた場合の問題点を説明するための図である。図13(A)は、図12におけるA−A’断面の断面図である。図13(B)は、図12におけるB−B’断面の断面図である。
一般的なLGAタイプの積層型インダクタ100PPでは、インダクタの最上層の端部を、積層体本体の底面の外部接続導体162PPに引き回すための線状導体131PPが、積層型インダクタ100PPのインダクタを構成する線状導体121PPと同じ層にあるため、図13(A)に示すように、線状導体121PP−125PPからなるインダクタによる磁束の形成を妨げてしまう。これにより、インダクタとしての各種特性が悪くなってしまう。
したがって、本発明の目的は、特性の優れる積層型インダクタを提供することにある。
この発明の積層型インダクタは、複数の基材層を積層してなる積層体と、積層体の底面に形成された第1外部接続導体および第2外部接続導体と、複数の基材層に形成されたループ状の線状導体および各基材層の前記線状導体を積層方向に接続する層間接続導体を備え積層方向を軸として螺旋状に形成されたコイル導体と、コイル導体の最上層側端部を第1外部接続導体に接続する第1接続導体およびコイル導体の最下層側端部を第2外部接続導体に接続する第2接続導体とを備える。
第1接続導体は、第1層間接続導体、引き回し導体、および第2層間接続導体を備える。第1層間接続導体は、コイル導体を構成する最上層のループ状の線状導体に接続し、積層体内におけるコイル導体を構成する最上層よりも上層に引き回すように形成されている。引き回し導体は、第1層間接続導体に接続し、コイル導体を構成する最上層よりも上層に形成されている。第2層間接続導体は、該引き回し導体を第1外部接続導体に接続するように形成されている。
この構成では、コイル導体の最上層側端部を、積層体の底面に形成された第1外部接続導体に接続するための引き回し導体が、コイル導体から離間する。これにより、コイル導体による磁束の形成が妨げられることを抑制できる。
また、この発明の積層型インダクタにおける最上層のループ状の線状導体と引き回し導体との積層方向に沿った距離は、ループ状の線状導体の外周端と積層体の側面との距離よりも長いことが好ましい。
この構成では、引き回し導体がコイル導体による磁束の形成に影響を与えることを、より確実に抑制できる。
また、この発明の積層型インダクタの第2層間接続導体は、コイル導体を構成するループ状の線状導体の内側を積層方向に沿って貫通していることが好ましい。
この構成では、ループ状の線状導体を基材層の全面を用いて効率的に形成することができる。すなわち、小さい面積でより大きなインダクタンスを得ることができる。
また、この発明の積層型インダクタは、次の構成であることが好ましい。第1接続導体は、ループ状の線状導体が形成されている最下層の基材層よりも下層に、第2層間接続導体を第1外部接続導体に接続する下層引き回し導体を備える。最下層のループ状の線状導体と下層引き回し導体との積層方向に沿った距離は、ループ状の線状導体の外周端と積層体の側面との距離よりも長い。
この構成では、コイル導体よりも下側に、下層引き回し導体を形成する場合であっても、当該下層引き回し導体がコイル導体による磁束の形成に影響を与えることを抑制できる。
また、この発明の積層型インダクタは、次の構成であることが好ましい。積層体における引き回し導体よりも上層には、積層体を積層方向に沿って見て、ループ状の線状導体の内側の領域にダミーパターンが形成されている。
この構成では、積層体を焼成した際に生じるループ状の線状導体の内側の領域の凹みの発生を防止できる。これにより、天面および底面の平坦度が高い積層型インダクタを実現できる。
また、この発明のDC−DCコンバータは、上述の積層型インダクタを備え、該積層型インダクタの基材層が磁性体層であり、積層型インダクタをコンバータ用インダクタとして用いている。
この構成では、上述の積層型インダクタを用いることで、直流重畳特性の優れたインダクタを用いて、電源回路モジュールを構成することができる。これにより、同じ形状であれば、より大電流を引き込むことができる電源回路モジュールを実現できる。
この発明によれば、特性の優れる積層型インダクタを実現することができる。
本発明の第1の実施形態に係る積層型インダクタについて、図を参照して説明する。図1は、本発明の第1の実施形態に係る積層型インダクタ100の分解斜視図である。図2(A)は、本発明の第1の実施形態に係る積層型インダクタ100における図1のA−A’断面の断面図である。図2(B)は、本発明の第1の実施形態に係る積層型インダクタ100における図1のB−B’断面の断面図である。
積層型インダクタ100は、所謂LGA(Land Grid Array)タイプのインダクタであり、内部にコイル導体が形成された積層体本体と、積層体本体の底面に形成された外部接続導体161,162と、を備える。
外部接続導体161,162は、所定面積を有する矩形状の平板導体である。外部接続導体161は、積層体本体における第1端面の近傍に形成されている。外部接続導体162は、積層体本体における第2端面(第1端面に対向する面)の近傍に形成されている。
積層体本体は、複数層(本実施形態では8層)の磁性体層101,102,103,104,105,106,107,108からなる。なお、層数は、これに限るものではなく、仕様に応じて適宜設定することができる。
8層の磁性体層101−108は、磁性体層101を最上層とし、磁性体層108を最下層として、それぞれの平板面が平行になるように、平板面に直交する方向へ順次積層されている。
(コイル導体の構造)
磁性体層103−107には、それぞれループ状の線状導体121,122,123,124,125が形成されている。これらの線状導体121,122,123,124,125は、層間接続導体141,142,143,144によって、積層方向を軸方向とする一本の螺旋状になるように形成されている。これらループ状の線状導体121,122,123,124,125と層間接続導体141,142,143,144とによって、積層方向を軸方向とするコイル導体が形成される。
磁性体層103−107には、それぞれループ状の線状導体121,122,123,124,125が形成されている。これらの線状導体121,122,123,124,125は、層間接続導体141,142,143,144によって、積層方向を軸方向とする一本の螺旋状になるように形成されている。これらループ状の線状導体121,122,123,124,125と層間接続導体141,142,143,144とによって、積層方向を軸方向とするコイル導体が形成される。
より具体的に、磁性体層103−107の構造を説明する。
磁性体層103の天面側には、ループ状の線状導体121が形成されている。線状導体121は、磁性体層103の外周辺に沿うように、当該外周辺から幅G1の間隔をおくように形成されている。線状導体121の一方端(「コイル導体の最上層側端部」に相当する。)は、絶縁体層102を貫通する層間接続導体151の下端に接続されている。この層間接続導体151は、本発明の「第1層間接続導体」に相当する。線状導体121の他方端は、絶縁体層103を貫通する層間接続導体141の上端に接続されている。
磁性体層104の天面側には、ループ状の線状導体122が形成されている。線状導体122は、磁性体層104の外周辺に沿うように、当該外周辺から幅G1の間隔をおくように形成されている。線状導体122の一方端は、絶縁体層103を貫通する層間接続導体141の下端に接続されている。線状導体122の他方端は、絶縁体層104を貫通する層間接続導体142の上端に接続されている。
磁性体層105の天面側には、ループ状の線状導体123が形成されている。線状導体123は、磁性体層105の外周辺に沿うように、当該外周辺から幅G1の間隔をおくように形成されている。線状導体123の一方端は、絶縁体層104を貫通する層間接続導体142の下端に接続されている。線状導体123の他方端は、絶縁体層105を貫通する層間接続導体143の上端に接続されている。
磁性体層106の天面側には、ループ状の線状導体124が形成されている。線状導体124は、磁性体層106の外周辺に沿うように、当該外周辺から幅G1の間隔をおくように形成されている。線状導体124の一方端は、絶縁体層105を貫通する層間接続導体143の下端に接続されている。線状導体124の他方端は、絶縁体層106を貫通する層間接続導体144の上端に接続されている。
磁性体層107の天面側には、ループ状の線状導体125が形成されている。線状導体125は、磁性体層107の外周辺に沿うように、当該外周辺から幅G1の間隔をおくように形成されている。線状導体125の一方端は、絶縁体層106を貫通する層間接続導体144の下端に接続されている。
線状導体125の他方端(「コイル導体の最下層側端部」に相当する。)は、絶縁体層107,108を貫通する層間接続導体154の上端に接続されている。層間接続導体154の下端は、積層体本体の底面(磁性体層108の底面)の外部接続導体161に接続されている。層間接続導体154は、本発明の「第2接続導体」に相当する。
(コイル導体以外の構造)
磁性体層101には、導体が形成されておらず、積層体本体の天面層となる。
磁性体層101には、導体が形成されておらず、積層体本体の天面層となる。
磁性体層102には、引き回し用の線状導体131が形成されている。この線状導体131は、本発明の「引き回し導体」に相当する。磁性体層103の線状導体131の一方端は、磁性体層102を貫通する層間接続導体151を介して、線状導体121の一方端(「コイル導体の最上層側端部」に相当する。)に接続されている。層間接続導体151は、本発明の「第1層間接続導体」に相当する。このように、線状導体131の一方端は、層間接続導体151を介して線状導体121と接続されるため、当該線状導体131の一方端は、磁性体層102の外周付近に位置する。
線状導体131は、磁性体層102の外周付近から、磁性体層102の中央に向かって延伸する形状で形成されており、線状導体131の他方端は、磁性体層102を平面視した(積層方向に沿って見た)略中央に位置する。
線状導体131の他方端は、磁性体層101,102,103,104,105,106,107を貫通する層間接続導体152の上端接続されている。層間接続導体152は、各辞世体層すなわち積層体本体を平面視した略中央に形成されている。層間接続導体152の下端は、磁性体層108の天面側に形成された線状導体132の一方端に接続されている。層間接続導体152は、本発明の「第2層間接続導体」相当する。
磁性体層108の天面側には、引き回し用の線状導体132が形成されている。線状導体132の一方端は、磁性体層108を平面視した略中央に位置し、層間接続導体152の下端に接続されている。線状導体132は、磁性体層108の略中央から、積層体本体を平面視して外部接続導体162が形成される端部側に延伸する形状からなる。線状導体132の他方端は、積層体本体を平面視して外部接続導体162の形成領域と重なる位置に配置されている。線状導体132が本発明の「下層引き回し導体」に相当する。
線状導体132の他方端は、磁性体層108を貫通する層間接続導体153の上端に接続されている。層間接続導体153の下端は、外部接続導体162に接続されている。これら、「第1層間接続導体」に相当する層間接続導体151、「引き回し導体」に相当する線状導体131、「第2層間接続導体」に相当する層間接続導体152、「下層引き回し導体」に相当する線状導体132、層間接続導体153により、本発明の「第1接続導体」が構成される。
以上のような構成とすることで、コイル導体の最上層側端部である線状導体121の一方端を、積層体本体の底面の外部接続導体162に接続するための引き回し用の線状導体131が、線状導体121から離間されたコイル導体よりも外部に形成される。これにより、図2(A)に示すように、コイル導体による磁界に線状導体131が殆ど結合せず、線状導体131がコイル導体による磁束の形成を妨げることを抑制できる。これにより、インダクタとしての各種特性を向上させることができる。
特に、図2(A)に示すように、コイル導体の最上層となる線状導体121と線状導体131との積層方向に沿った距離をT1とする。また、積層体本体の外周辺(端面)とループ状の線状導体群(コイル導体)の外周端との距離をG1とする。そして、T1>G1となるように、磁性体層102の厚みを調整する。
このような構成とすれば、コイル導体による磁界に線状導体131がより一層結合しない。これにより、線状導体131がコイル導体による磁束の形成を妨げることをさらに抑制でき、インダクタとしての各種特性をさらに向上させることができる。
また、さらに、図2(A)に示すように、コイル導体の最下層となる線状導体125と線状導体132との積層方向に沿った距離をT2とする。そして、T2>G1となるように、磁性体層107の厚みを調整する。
このような構成とすれば、コイル導体による磁界に線状導体132が結合しない。これにより、線状導体132がコイル導体による磁束の形成を妨げることを抑制でき、インダクタとしての各種特性をさらに一層向上させることができる。
図3は、本実施形態の構成からなる積層型インダクタ100と、上述の図12に示した一般のLGAタイプの積層型インダクタ100PPとの直流重畳特性を示す図である。図において、実線は本実施形態の結果であり、破線は図12の構造によるものである。なお、本シミュレーションは、図4に示す構造に基づいて実施されている。図4は、シミュレーションに用いた積層型インダクタの分解斜視図である。図4の積層型インダクタは、9層のループ状導体からなるコイル導体を用いており、積層体本体の外形形状(平面形状)が2.0mm×1.25mmのものである。
図3から、本実施形態の構成を用いることで、図12の構造よりも、より負荷電流が大きい領域までインダクタンスが変化しないことが分かる。また、同じインダクタンスを実現するためのRdcを低くすることができる。このように、本実施形態の構成を用いることで、直流重畳特性を向上させることができる。
また、本実施形態の構成を用いることで、形状的にも次の利点を有することができる。図2に示すように、本実施形態の構成では、ループ状の線状導体群の内側、すなわちコイル導体の内側に、コイル導体が形成される磁性体層群の層厚みよりも高い層間接続導体を形成する。これにより、積層体本体を焼成する際に、図10に示すような従来の積層型インダクタ100Pや図12、図13(B)に示すような一般的に想定し得るLGAタイプの積層型インダクタ100PPのようにループ状の線状導体群の内側が凹むことを、本実施形態の積層インダクタ100では抑制できる。これにより、実装時の不具合等が生じないように改善することができる。
次に、第2の実施形態に係る積層型インダクタについて、図を参照して説明する。図5は、本発明の第2の実施形態に係る積層型インダクタ100Aの分解斜視図である。図6は、本発明の第2の実施形態に係る積層型インダクタ100Aにおける図5のC−C’断面の断面図である。
本実施形態の積層型インダクタ100Aは、第1の実施形態の積層型インダクタ100に対して、ダミーパターンが形成される層を追加したものである。他の構成は同じである。したがって、異なる箇所のみを説明する。
磁性体層101と磁性体層102との間には、磁性体層109,110が配設されている。磁性体層109,110には、それぞれダミーパターン170が形成されている。ダミーパターン170は、積層体本体を平面視して、コイル導体を構成するループ状の線状導体群121−125および引き回し導体131と重ならない形状で形成されている。
このようなダミーパターン170を形成することで、積層体本体を平面視したループ状の線状導体群の内側における導体形成密度を高くすることができる。これにより、ループ状の線状導体群の内側が凹むことをより確実抑制でき、より平坦度の高い積層型インダクタを形成することができる。
この際、ダミーパターン170を引き回し導体131よりも上層に形成することで、ダミーパターン170がコイル導体による磁束の形成を妨げない。したがって、各種特性に優れ平坦度の高い積層型インダクタを形成することができる。
次に、これらの積層型インダクタを用いた電源回路モジュールについて、図を参照して説明する。図7は電源回路モジュールの回路図である。図8は電源回路モジュールの概略構成を示す側面図である。図8(A),(C)は、上述の各実施形態の積層型インダクタを用いた場合を示し、図8(B)は比較用として従来の側面に外部接続導体を有する積層型インダクタを用いた場合を示している。
電源回路モジュール10は、入力コンデンサCin、スイッチ素子SWIC、インダクタLo、出力コンデンサCoを備える。電源回路モジュール10の一対の入力端子Pin間には、入力コンデンサCinが接続されている。入力コンデンサCinには、スイッチ素子SWICが接続されている。スイッチ素子SWICは、Hi側のFET1とLow側のFET2とを備える。FET2には、インダクタLoと出力コンデンサCoの直列回路が接続されている。出力コンデンサCoの両端が一対の出力端子Poutとなっている。入力端子Pinには、直流電源20が接続されており、出力端子Poutには、負荷30が接続されている。
電源回路モジュール10は、直流電源20から電源供給を受けて、スイッチ素子SWICのFET1,FET2をオンオフ制御することにより、降圧コンバータとして機能し、出力端子Poutから、降圧した直流電圧を負荷30へ供給する。
このような回路構成の電源回路モジュール10において、上述の積層型インダクタ100,100Aを、インダクタLoに採用する。
上述のように、本発明の構成からなる積層型インダクタ100,100Aは、直流重畳特性に優れているので、この積層型インダクタ100,100Aを用いることで、同じ形状であれば、より大電流を引き込む電源回路モジュール10を実現することができる。
このような回路構成の電源回路モジュール10は、図8(A)に示すような構造によって実現される。
図8(A)に示すように、電源回路モジュール10は、ベース回路基板200、積層型インダクタ100、キャパシタ211,212、スイッチIC素子201、シールド部材220を備える。
ベース回路基板200には、図7に示す電源回路モジュール10の配線パターンおよび入力端子Pin、出力端子Poutが形成されている。ベース回路基板200の一方主面には、積層型インダクタ100、キャパシタ211,212、および、スイッチIC素子201が実装されている。ベース回路基板200の一方主面側には、積層型インダクタ100、キャパシタ211,212、および、スイッチIC素子201を覆うように、導電性のシールド部材220が配置されている。
本実施形態の積層型インダクタ100を用いることで、当該積層型インダクタ100の実装用ランドは、ベース回路基板200を平面視して(一方主面に直交する方向から見て)、積層型インダクタ100の配置領域内となる。したがって、積層型インダクタ100の実装用専有面積が、実装用ランドによって広がらない。これにより、例えば各素子間の間隔を同じにすれば、本実施形態の電源回路モジュール10では、図11と同じ図8(B)に示す従来の電源回路モジュール10Pよりも平面面積を小さくすることができる。図8の例であれば、図8(A)に示す電源回路モジュール10の長さWを、図8(B)に示す従来の電源回路モジュール10Pの長さWpよりも短くする(W<Wp)ことができる。この結果、同じ素子構成であっても、より小型の電源回路モジュールを実現することができる。
さらに、本実施形態の構成の場合、シールド部材220の天板のベース回路基板20側の面(天井面)と、積層型インダクタ100の天面とを、略当接する程度まで近接させることができる。これにより、本実施形態の電源回路モジュール10では、図8(B)に示す従来の電源回路モジュール10Pよりも低背化することもできる。図8の例であれば、図8(A)に示す電源回路モジュール10のベース回路基板200からシールド部材220までの高さHc1を、図8(B)に示す従来の電源回路モジュール10Pのベース回路基板200からシールド部材220Pまでの高さHcpよりも低く(Hc1<Hcp)ことができる。
したがって、図8(A)に示す積層型インダクタ100の実装高さHe1と、図8(B)に示す積層型インダクタ100Pの実装高さHepを同じにしても、より低背化された電源回路モジュールを実現することができる。また、本実施形態の構成であれば、実装時の誤差が生じても、積層型インダクタ100とシールド部材220とは短絡しない。
なお、図8(C)は、ベース回路基板200からシールド部材220’までの高さHc2を、図8(B)に示す従来の電源回路モジュール10Pのベース回路基板200からシールド部材220Pまでの高さHcpと同じにし、本実施形態の構成を適用した電源回路モジュール10’を示している。このような構成を採用した場合、積層型インダクタ100’の素子高さを高くすることができる。これにより、ループ状の線状導体の形成数を増加させることができる。すなわち、コイル導体の巻回数を増加させることができる。これにより、モジュールの高さが同じであっても、より高いインダクタンス値を有するインダクタを用いることができる。
上述の積層型インダクタの各実施形態では、積層体本体を構成する各基材層を磁性体層(磁性体セラミック層)とする場合を示した。しかしながら、非磁性体層(低透磁率の磁性体セラミック層または誘電体セラミック層)にしてもよい。さらには、磁性体層と非磁性体層とを組み合わせた複合体であってもよい。また、透磁率の高い磁性体層を形成できるため、セラミック層であることが好ましいが、磁性体や誘電体のフィラーを含む樹脂層であってもよい。また、各線状導体、外部接続導体、および層間接続導体は、銅、または、銅等を主成分とする比抵抗の小さな導体材料を用いることが好ましい。
また、上述の説明では、コイル導体の最上層側端部を積層体本体の底面の外部接続導体に接続する層間接続導体152を、ループ状の線状導体群の内側の略中央に配置する例を示した。しかしながら、ループ状の線状導体群の一部を各磁性体層の内側に形成し、ループ状の線状導体群の外側に当該層間接続導体を配置してもよい。この場合、積層体本体を平面視して、外部接続導体と重なる位置に設ければ、下層引き回し導体を省略することができる。
また、上述の説明では、コイル導体を1ターン未満のループ状導体にて構成した例を示したが、ループ状導体は複数ターン巻いたものであってもよい。
また、本願発明の積層型インダクタは、インダクタパターンの他に、コンデンサパターンや配線パターンを内部に有していてもよい。
また、上述の説明では、降圧コンバータを例に説明したが、他のDC−DCコンバータにも、上述の積層型インダクタを利用することができ、上述の降圧コンバータの電源回路モジュール10と同様の作用効果を得ることができる。
10,10’,10P:電源回路モジュール、
100,100A,100P,100’,100PP:積層型インダクタ、
101,102,103,104,105,106,107,108,109,110,101P,102P,103P,104P,105P,106P,101PP,102PP,103PP,104PP,105PP,106PP,107PP:磁性体層、
121,122,123,124,125,121P,122P,123P,124P,125P,121PP,122PP,123PP,124PP,125PP,131,132,131PP,132PP:線状導体、
141,142,143,144,141P,142P,143P,144P,141PP,142PP,143PP,144PP,151,152,153,154,150PP,153PP,154PP:層間接続導体、
161,162,161PP,162PP,171P,172P:外部接続導体、
170:ダミーパターン、
200:ベース回路基板、
201:スイッチIC素子、
211,212:キャパシタ、
220,220’,220P:シールド部材、
900:凹み
100,100A,100P,100’,100PP:積層型インダクタ、
101,102,103,104,105,106,107,108,109,110,101P,102P,103P,104P,105P,106P,101PP,102PP,103PP,104PP,105PP,106PP,107PP:磁性体層、
121,122,123,124,125,121P,122P,123P,124P,125P,121PP,122PP,123PP,124PP,125PP,131,132,131PP,132PP:線状導体、
141,142,143,144,141P,142P,143P,144P,141PP,142PP,143PP,144PP,151,152,153,154,150PP,153PP,154PP:層間接続導体、
161,162,161PP,162PP,171P,172P:外部接続導体、
170:ダミーパターン、
200:ベース回路基板、
201:スイッチIC素子、
211,212:キャパシタ、
220,220’,220P:シールド部材、
900:凹み
第1接続導体は、第1層間接続導体、引き回し導体、および第2層間接続導体を備える。第1層間接続導体は、コイル導体を構成する最上層のループ状の線状導体に接続し、積層体内におけるコイル導体を構成する最上層よりも上層に引き回すように形成されている。引き回し導体は、第1層間接続導体に接続し、コイル導体を構成する最上層よりも上層に形成されている。第2層間接続導体は、該引き回し導体に接続し、積層方向に延伸するように形成されている。
また、この発明の積層型インダクタは、次の構成であることが好ましい。
積層体における引き回し導体よりも上層には、
積層体を積層方向に平面視で、ループ状の線状導体の内側の領域に、前記ループ状の線状導体と重ならない、前記内側における導体形成密度を高めるダミーパターンが形成されている。
積層体における引き回し導体よりも上層には、
積層体を積層方向に平面視で、ループ状の線状導体の内側の領域に、前記ループ状の線状導体と重ならない、前記内側における導体形成密度を高めるダミーパターンが形成されている。
線状導体131の他方端は、磁性体層102,103,104,105,106,107を貫通する層間接続導体152の上端接続されている。層間接続導体152は、各磁性体層すなわち積層体本体を平面視した略中央に形成されている。層間接続導体152の下端は、磁性体層108の天面側に形成された線状導体132の一方端に接続されている。層間接続導体152は、本発明の「第2層間接続導体」相当する。
このようなダミーパターン170を形成することで、積層体本体を平面視したループ状の線状導体群の内側における導体形成密度を高くすることができる。これにより、ループ状の線状導体群の内側が凹むことをより確実に抑制でき、より平坦度の高い積層型インダクタを形成することができる。
さらに、本実施形態の構成の場合、シールド部材220の天板のベース回路基板200側の面(天井面)と、積層型インダクタ100の天面とを、略当接する程度まで近接させることができる。これにより、本実施形態の電源回路モジュール10では、図8(B)に示す従来の電源回路モジュール10Pよりも低背化することもできる。図8の例であれば、図8(A)に示す電源回路モジュール10のベース回路基板200からシールド部材220までの高さHc1を、図8(B)に示す従来の電源回路モジュール10Pのベース回路基板200からシールド部材220Pまでの高さHcpよりも低く(Hc1<Hcp)ことができる。
Claims (6)
- 複数の基材層を積層してなる積層体と、
前記積層体の底面に形成された第1外部接続導体および第2外部接続導体と、
前記複数の基材層に形成されたループ状の線状導体、および、各基材層の前記線状導体を積層方向に接続する層間接続導体を備え、前記積層方向を軸として螺旋状に形成されたコイル導体と、
前記コイル導体の最上層側端部を前記第1外部接続導体に接続する第1接続導体、および前記コイル導体の最下層側端部を前記第2外部接続導体に接続する第2接続導体と、を備えた積層型インダクタであって、
前記第1接続導体は、
前記コイル導体を構成する最上層の前記ループ状の線状導体に接続し、前記積層体内における前記コイル導体を構成する最上層よりも上層に引き回す第1層間接続導体と、
該第1層間接続導体に接続し、前記コイル導体を構成する最上層よりも上層に形成された引き回し導体と、
該引き回し導体を前記第1外部接続導体に接続する第2層間接続導体と、
を備える積層型インダクタ。 - 前記最上層の前記ループ状の線状導体と前記引き回し導体との前記積層方向に沿った距離は、
前記ループ状の線状導体の外周端と前記積層体の側面との距離よりも長い、請求項1に記載の積層型インダクタ。 - 前記第2層間接続導体は、前記コイル導体を構成する前記ループ状の線状導体の内側を前記積層方向に沿って貫通している、請求項1または請求項2に記載の積層型インダクタ。
- 前記第1接続導体は、
前記ループ状の線状導体が形成されている最下層の基材層よりも下層に、
前記第2層間接続導体を前記第1外部接続導体に接続する下層引き回し導体を備え、
前記最下層の前記ループ状の線状導体と前記下層引き回し導体との前記積層方向に沿った距離は、前記ループ状の線状導体の外周端と前記積層体の側面との距離よりも長い、請求項1乃至請求項3のいずれかに記載の積層型インダクタ。 - 前記積層体における前記引き回し導体よりも上層には、
前記積層体を積層方向に沿って見て、前記ループ状の線状導体の内側の領域に、ダミーパターンが形成されている、請求項1乃至請求項4のいずれかに記載の積層型インダクタ。 - 請求項1乃至請求項5のいずれかに記載の積層型インダクタを備え、
前記基材層は磁性体層であり、
該積層型インダクタをコンバータ用インダクタとして用いた電源回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014500189A JP5621946B2 (ja) | 2012-02-29 | 2012-10-18 | 積層型インダクタおよび電源回路モジュール |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012042659 | 2012-02-29 | ||
JP2012042659 | 2012-02-29 | ||
JP2014500189A JP5621946B2 (ja) | 2012-02-29 | 2012-10-18 | 積層型インダクタおよび電源回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5621946B2 JP5621946B2 (ja) | 2014-11-12 |
JPWO2013128702A1 true JPWO2013128702A1 (ja) | 2015-07-30 |
Family
ID=49081929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014500189A Active JP5621946B2 (ja) | 2012-02-29 | 2012-10-18 | 積層型インダクタおよび電源回路モジュール |
Country Status (5)
Country | Link |
---|---|
US (1) | US9640313B2 (ja) |
JP (1) | JP5621946B2 (ja) |
CN (1) | CN203982942U (ja) |
GB (1) | GB2513725B (ja) |
WO (1) | WO2013128702A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
CN105190803B (zh) * | 2014-02-27 | 2017-08-08 | 株式会社村田制作所 | 电磁体的制造方法以及电磁体 |
US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
KR20160000329A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전기주식회사 | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 |
KR20160037652A (ko) * | 2014-09-29 | 2016-04-06 | 엘지이노텍 주식회사 | 무선 전력 송신 장치 및 무선 전력 수신 장치 |
US20160133375A1 (en) * | 2014-11-06 | 2016-05-12 | Morfis Semiconductor, Inc. | Coupling on-die inductors for radio-frequency applications |
JP6594947B2 (ja) * | 2015-02-18 | 2019-10-23 | 株式会社村田製作所 | コイル内蔵基板およびその製造方法 |
JP6575198B2 (ja) * | 2015-07-24 | 2019-09-18 | Tdk株式会社 | 積層コイル部品 |
US11024454B2 (en) * | 2015-10-16 | 2021-06-01 | Qualcomm Incorporated | High performance inductors |
WO2017134993A1 (ja) | 2016-02-02 | 2017-08-10 | 株式会社村田製作所 | 表面実装型コイル部品及びその製造方法、並びに、これを用いたdc-dcコンバータ |
US10104816B2 (en) * | 2016-02-05 | 2018-10-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Board, semiconductor fabrication plant (FAB) and fabrication facility |
JP6815807B2 (ja) * | 2016-09-30 | 2021-01-20 | 太陽誘電株式会社 | 表面実装型のコイル部品 |
WO2018139046A1 (ja) * | 2017-01-27 | 2018-08-02 | 株式会社村田製作所 | インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 |
KR102162333B1 (ko) * | 2017-03-22 | 2020-10-07 | 한국전자통신연구원 | 차동 인덕터 및 이를 포함하는 반도체 소자 |
CN210519104U (zh) * | 2017-06-05 | 2020-05-12 | 株式会社村田制作所 | 线圈内置陶瓷基板 |
JP7075729B2 (ja) * | 2017-06-28 | 2022-05-26 | 株式会社ユニバーサルエンターテインメント | 非接触情報媒体及びその製造方法 |
US20190354154A1 (en) * | 2018-05-18 | 2019-11-21 | Hewlett Packard Enterprise Development Lp | Inductors |
JP7373930B2 (ja) * | 2019-06-28 | 2023-11-06 | 太陽誘電株式会社 | 積層コイル部品 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3097569B2 (ja) * | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
JP3351738B2 (ja) * | 1998-05-01 | 2002-12-03 | 太陽誘電株式会社 | 積層インダクタ及びその製造方法 |
JPH11329845A (ja) * | 1998-05-19 | 1999-11-30 | Tdk Corp | 電子部品及びその製造方法 |
US6054914A (en) * | 1998-07-06 | 2000-04-25 | Midcom, Inc. | Multi-layer transformer having electrical connection in a magnetic core |
KR100444215B1 (ko) * | 2000-12-19 | 2004-08-16 | 삼성전기주식회사 | 다층형 칩 방향성 결합기 |
JP2002246231A (ja) * | 2001-02-14 | 2002-08-30 | Murata Mfg Co Ltd | 積層型インダクタ |
JP3800121B2 (ja) * | 2001-04-19 | 2006-07-26 | 株式会社村田製作所 | 積層型バラントランス |
KR100506728B1 (ko) * | 2001-12-21 | 2005-08-08 | 삼성전기주식회사 | 듀얼밴드 커플러 |
TWI264969B (en) * | 2003-11-28 | 2006-10-21 | Murata Manufacturing Co | Multilayer ceramic electronic component and its manufacturing method |
JP2005167468A (ja) * | 2003-12-01 | 2005-06-23 | Renesas Technology Corp | 電子装置および半導体装置 |
JP4211591B2 (ja) * | 2003-12-05 | 2009-01-21 | 株式会社村田製作所 | 積層型電子部品の製造方法および積層型電子部品 |
EP1708209A4 (en) * | 2004-01-23 | 2014-11-12 | Murata Manufacturing Co | PASTILLE INDUCTANCE AND PROCESS FOR PRODUCING SAID INDUCTANCE |
US7663225B2 (en) * | 2004-07-23 | 2010-02-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing electronic components, mother substrate, and electronic component |
JP2007134555A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 電子部品及びその製造方法 |
JP2008109240A (ja) * | 2006-10-24 | 2008-05-08 | Hitachi Metals Ltd | チップ型アンテナ |
CN101765893B (zh) * | 2007-07-30 | 2012-10-10 | 株式会社村田制作所 | 片状线圈元器件 |
US7884696B2 (en) * | 2007-11-23 | 2011-02-08 | Alpha And Omega Semiconductor Incorporated | Lead frame-based discrete power inductor |
CN102099876A (zh) * | 2008-07-15 | 2011-06-15 | 株式会社村田制作所 | 电子元器件 |
KR101296694B1 (ko) * | 2009-01-08 | 2013-08-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 |
JP2010165964A (ja) | 2009-01-19 | 2010-07-29 | Murata Mfg Co Ltd | 積層コイル部品およびその製造方法 |
JP4873049B2 (ja) * | 2009-06-25 | 2012-02-08 | 株式会社村田製作所 | 電子部品 |
JP4952749B2 (ja) * | 2009-07-06 | 2012-06-13 | 株式会社村田製作所 | 積層インダクタ |
US8143987B2 (en) * | 2010-04-07 | 2012-03-27 | Xilinx, Inc. | Stacked dual inductor structure |
CN102360718B (zh) * | 2010-05-24 | 2014-05-21 | 三星电机株式会社 | 多层式电感器 |
KR20120025236A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조 방법 |
US20120169444A1 (en) * | 2010-12-30 | 2012-07-05 | Samsung Electro-Mechanics Co., Ltd. | Laminated inductor and method of manufacturing the same |
-
2012
- 2012-10-18 GB GB1405513.1A patent/GB2513725B/en active Active
- 2012-10-18 WO PCT/JP2012/076883 patent/WO2013128702A1/ja active Application Filing
- 2012-10-18 JP JP2014500189A patent/JP5621946B2/ja active Active
- 2012-10-18 CN CN201290001019.2U patent/CN203982942U/zh not_active Expired - Lifetime
-
2014
- 2014-04-17 US US14/255,080 patent/US9640313B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP5621946B2 (ja) | 2014-11-12 |
US9640313B2 (en) | 2017-05-02 |
GB201405513D0 (en) | 2014-05-14 |
CN203982942U (zh) | 2014-12-03 |
US20140225702A1 (en) | 2014-08-14 |
GB2513725A (en) | 2014-11-05 |
GB2513725B (en) | 2016-01-13 |
WO2013128702A1 (ja) | 2013-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5621946B2 (ja) | 積層型インダクタおよび電源回路モジュール | |
US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
US8325002B2 (en) | Power inductor structure | |
JP2007503715A (ja) | 集積インダクタを有するプリント回路板 | |
US10403428B2 (en) | Winding module, hybrid transformer, module and circuit for DC-DC power conversion | |
JP2004221475A (ja) | 誘導素子 | |
JP2012164770A (ja) | コイル内蔵基板およびそれを備えたdc−dcコンバータモジュール | |
WO2012140805A1 (ja) | 積層型インダクタ素子およびその製造方法 | |
KR20160000166A (ko) | 복합 전자부품 및 그 실장 기판 | |
WO2018221131A1 (ja) | 電子部品 | |
KR20150114799A (ko) | 적층 어레이 전자부품 및 그 제조방법 | |
JP2018198246A (ja) | トランス一体型プリント基板 | |
JP2012094816A (ja) | 電圧変換モジュール | |
KR101565705B1 (ko) | 인덕터 | |
US9204545B2 (en) | Multilayer substrate | |
JP5716391B2 (ja) | コイル内蔵基板 | |
US20140097926A1 (en) | Induction device | |
US10660193B2 (en) | Multilayer substrate | |
TW200915361A (en) | Electronic component | |
KR101539857B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
JP2012138495A (ja) | コイル内蔵基板 | |
JP2015111734A (ja) | コイル内蔵基板およびそれを備えたdc−dcコンバータモジュール | |
KR101558075B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
US11439016B2 (en) | Power converter module | |
JP4802616B2 (ja) | Lc複合部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |