KR101296694B1

KR101296694B1 - 전자 부품

Info

Publication number: KR101296694B1
Application number: KR1020117013103A
Authority: KR
Inventors: 요시코 반노
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2009-01-08
Filing date: 2010-01-07
Publication date: 2013-08-19
Also published as: JP5573680B2; JPWO2010079804A1; US20110254650A1; CN102272867A; WO2010079804A1; KR20110082083A; US8362865B2

Abstract

1턴의 길이를 갖는 코일 도체로 이루어진 코일을 내장한 전자 부품에 있어서, 코일 도체 내에 있어서 단락이 발생하는 것을 억제하면서 인덕턴스 값을 증가시킨다.
적층체(12)는 복수의 자성체층(16)이 적층되어 이루어진다. 코일(L)은 코일 도체(18) 및 비어 홀 도체(b1~b9)를 포함하고 있다. 코일 도체(18)는 직사각형 형상을 갖는 환상의 선상 전극의 1개의 코너에 있어서 한쪽 변이 컷아웃된 구조를 갖는 코일부(20), 및 상기 코일부(20)의 한쪽의 단부로부터 코일부(20)에 둘러싸여진 영역을 향하여 변(s1)과 둔각을 이루도록 절곡되어 있는 접속부(22)를 갖고, 또한 1턴의 길이를 갖고 있다. 비어 홀 도체(b1~b9)는 복수의 코일 도체(18)를 접속하고 있다.

Description

전자 부품{ELECTRONIC COMPONENT}

본 발명은 전자 부품에 관한 것이고, 보다 특정적으로는 코일을 내장하고 있는 전자 부품에 관한 것이다.

종래의 전자 부품으로서는, 예컨대, 특허문헌 1에 기재된 적층형 전자 부품이 공지되어 있다. 도 8은 적층형 전자 부품에 이용되고 있는 세라믹 그린 시트(202a, 202b)를 평면으로 바라본 도면이다.

특허문헌 1에 기재된 적층형 전자 부품은 도 8(a)에 나타낸 세라믹 그린 시트(202a)와, 도 8(b)에 나타낸 세라믹 그린 시트(202b)가 교대로 적층된다. 세라믹 그린 시트(202a, 202b)에는 각각 코일 도체(204a, 204b)가 설치되어 있다. 코일 도체(204a, 204b)는 1턴의 길이를 갖고 있고, 단부(206a, 208a, 206b, 208b)를 갖고 있다. 세라믹 그린 시트(202a, 202b)는 교대로 적층되어 있다. 단부(206a)는 적층 방향의 상측에 설치되어 있는 코일 도체(204b)의 단부(206b)와 비어 홀(via hole) 도체를 통하여 접속된다. 단부(208a)는 적층 방향의 하측에 설치되어 있는 코일 도체(204b)의 단부(208b)와 비어 홀 도체를 통하여 접속된다. 이에 따라, 복수의 코일 도체(204a, 204b)로 이루어지는 코일이 구성되어 있다.

그러나, 특허문헌 1에 기재된 적층형 전자 부품은 큰 인덕턴스 값을 얻는 것이 곤란하다는 문제를 갖는다. 보다 상세하게는, 상기 적층형 전자 부품에서는 코일 도체(204a, 204b)는 각각 1턴의 길이를 갖고 있다. 이 때문에, 코일 도체(204a, 204b)를 단락시킴이 없이 접속시키기 위해서는 단부(208a, 208b)를 코일 도체(204a, 204b)에 의해 둘러싸여진 직사각형의 영역(E1) 내에 위치시킬 필요가 있다.

그러나, 단부(208a, 208b)를 영역(E1) 내에 위치시키면, 영역(E1) 내에 있어서 코일 도체(204a, 204b)에 둘러싸여진 영역(E2)이 형성되어버린다. 이 영역(E2)에서는 자속이 서로 부정한다. 따라서, 이러한 영역(E2)은 적층형 전자 부품에 있어서 큰 인덕턴스 값을 얻는 것을 방해해버린다.

이러한 문제를 해결하는 방법으로서는, 예컨대, 도 8(b)의 화살표(a)의 방향으로 단부(208b)를 이동시키는 것을 들 수 있다. 이에 따라, 영역(E2)의 면적이 작아지므로 인덕턴스 값이 증가한다.

그러나, 단부(208b)를 화살표(a)의 방향으로 이동시키면 이하에 설명하는 바와 같이 코일 도체(204b)에 있어서 단락이 발생할 우려가 있다. 보다 상세하게는 단부(208b) 근방의 코일 도체(204b)와 단부(206b) 근방의 코일 도체(204b)가 근접한 상태에서 평행하게 연장되어 버린다. 이 때문에, 코일 도체(204b)의 스크린 인쇄시에 블리딩(bleeding)이 발생하면 단부(208b) 근방의 코일 도체(204b)와 단부(206b) 근방의 코일 도체(204b)가 단락해버릴 우려가 있다. 따라서, 단부(208b)를 화살표(a)의 방향으로 많이 이동시키는 것은 곤란하다.

일본 특허 공개 제 2006-66829 호 공보

따라서, 본 발명의 목적은 1턴의 길이를 갖는 코일 도체로 이루어진 코일을 내장한 전자 부품에 있어서, 코일 도체 내에 있어서 단락이 발생하는 것을 억제하면서 인덕턴스 값을 증가시키는 것이다.

본 발명의 일실시형태에 의한 전자 부품에 의하면 복수의 절연체층이 적층되어 이루어지는 적층체와, 상기 적층체에 내장되어 있는 코일을 구비하고 있고, 상기 코일은 직사각형 형상을 갖는 환상의 선상 전극의 1개의 코너에 있어서 한쪽 변이 컷아웃(cut out)된 구조를 갖는 코일부, 및 상기 코일부의 한쪽 단부에 위치하는 제 1 점과 상기 제 1 점으로부터 바라봐서 상기 코일부에 둘러싸여진 영역의 내측에 있어서 상기 한쪽 변에 대하여 둔각을 이루는 방향에 위치하고 있는 제 2 점을 접속하고 있는 접속부를 갖고, 또한 1턴의 길이를 갖고 있는 복수의 코일 도체와, 상기 복수의 코일 도체를 접속하는 복수의 비어 홀 도체를 포함하고 있고, 상기 접속부의 중심선은 상기 제 1 점과 상기 제 2 점을 접속하는 직선을 대각선으로 하는 직사각형으로서, 상기 선상 전극에 평행한 변에 의해 구성되는 직사각형보다도 내측의 영역을 통과하고 있는 것을 특징으로 한다.

<발명의 효과>

본 발명에 의하면 1턴의 길이를 갖는 코일 도체로 이루어진 코일을 내장한 전자 부품에 있어서, 코일 도체 내에 있어서 단락이 발생하는 것을 억제하면서 인덕턴스 값을 증가시킬 수 있다.

도 1은 본 발명의 일실시형태에 의한 전자 부품의 외관 사시도이다.
도 2는 도 1의 전자 부품의 적층체의 분해 사시도이다.
도 3은 접속부의 확대도이다.
도 4(a)는 실시형태에 의한 전자 부품의 자성체층의 모식도이며, 도 4(b) 및 도 4(c)는 제 1 비교예 및 제 2 비교예에 의한 전자 부품(종래의 전자 부품에 상당)의 자성체층의 모식도이다.
도 5는 컴퓨터 시뮬레이션의 결과를 나타낸 그래프이다.
도 6은 제 1 변형예에 의한 전자 부품의 자성체층을 나타낸 도면이다.
도 7은 제 2 변형예에 의한 전자 부품의 자성체층을 나타낸 도면이다.
도 8은 특허문헌 1에 기재된 적층형 전자 부품에 이용되고 있는 세라믹 그린 시트를 평면으로 바라본 도면이다.

이하에, 본 발명의 실시형태에 의한 전자 부품에 대해서 설명한다.

(전자 부품의 구성)

이하에, 본 발명의 일실시형태에 의한 전자 부품(10)에 대해서 도면을 참조하면서 설명한다. 도 1은 일실시형태에 의한 전자 부품(10)의 외관 사시도이다. 도 2는 일실시형태에 의한 전자 부품(10)의 적층체(12)의 분해 사시도이다. 이하, 전자 부품(10)의 적층 방향을 z축 방향으로 정의하고, 전자 부품(10)의 장변에 따른 방향을 x축 방향으로 정의하고, 전자 부품(10)의 단변에 따른 방향을 y축 방향으로 정의한다. x 축, y축 및 z축은 서로 직교하고 있다.

전자 부품(10)은, 도 1에 나타낸 바와 같이, 적층체(12), 외부 전극(14a, 14b) 및 코일(L)을 구비하고 있다. 적층체(12)는 직육면체 형상을 이루고 있고, 코일(L)을 내장하고 있다. 외부 전극(14a, 14b)은 각각 x축 방향의 음의 방향측 및 양의 방향측에 위치하는 측면을 커버하도록 설치되어 있다.

적층체(12)는, 도 2에 나타낸 바와 같이, 자성체층(16a~16p)이 z축 방향으로 이 순서대로 나열되도록 적층되어 구성되어 있다. 이하에서는 개별의 자성체층(16)을 지시할 경우에는 참조 부호 뒤에 알파벳을 붙이고, 이들을 총칭할 경우에는 참조 부호 뒤의 알파벳을 생략한다.

자성체층(16)은 강자성의 페라이트에 의해 제작된 직사각형 형상의 절연체층이다. 본 실시형태에서는 자성체층(16)은 Ni-Cu-Zn계 페라이트에 의해 구성되어 있다.

코일(L)은, 도 2에 나타낸 바와 같이, 선회하면서 z축 방향으로 진행하는 나선 형상의 코일이다. 코일(L)은, 도 2에 나타낸 바와 같이, 코일 도체(18a~18j) 및 비어 홀 도체(b1~b9)를 포함하고 있다. 이하에서는, 개별의 코일 도체(18)를 지시할 경우에는 참조 부호 뒤에 알파벳을 붙이고, 이들을 총칭할 경우에는 참조 부호 뒤의 알파벳을 생략한다.

코일 도체(18a~18j)는 적층체(12) 내에 있어서 비어 홀 도체(b1~b9)에 의해 전기적으로 접속됨으로써 코일(L)을 구성하고 있다. 코일 도체(18b~18i)는 각각 코일부(20b~20i) 및 접속부(22b~22i)를 포함하고 있고, 자성체층(16e~16l) 상에 있어서 1턴의 길이로 둘레 회전하고 있다. 이하에, 코일 도체(18b~18i)에 대하여 보다 상세하게 설명한다. 단, 코일 도체(18b, 18d, 18f, 18h)는 동일한 구조를 갖고 있고, 코일 도체(18c, 18e, 18g, 18i)는 동일한 구조를 갖고 있다. 따라서, 이하에서는 코일 도체(18b)와 코일 도체(18c)를 예로 들어서 설명하고, 그 밖의 코일 도체(18)의 설명에 대해서는 생략한다.

코일 도체(18b)에 있어서 코일부(20b)는, 도 2에 나타낸 바와 같이, 직사각형 형상을 갖는 환상의 선상 전극이다. 단, 코일부(20b)는 직사각형의 1개의 코너에 있어서 상기 각을 구성하는 두개의 변 중 한쪽 변이 컷아웃된 구조를 갖고 있다. 도 2의 코일 도체(18b)에서는 한쪽의 장변(s1)이 다른쪽의 장변(s2)보다도 짧게 구성됨으로써 컷아웃부가 형성되어 있다. 접속부(22b)는 코일부(20b)의 한쪽 단부(시계 회전의 상류측의 단부)에 접속된 선상 전극이며, 코일부(20b)에 의해 둘러싸여진 직사각형 형상의 영역 내를 향하여 연장되어 있다. 여기서, 도 3을 참조하면서 접속부(22b)에 대해서 보다 상세하게 설명한다. 도 3(a)는 접속부(22b)의 확대도이며, 도 3(b)는 접속부(22c)의 확대도이다.

접속부(22b)는, 도 3(a)에 나타낸 바와 같이, 코일부(20b)의 한쪽 단부에 위치하는 점(A1)과 점(B1)을 접속하고 있다. 점(B1)은 점(A1)으로부터 바라봐서 코일부(20b)에 둘러싸여진 영역의 내측에 있어서 장변(s1)에 대하여 둔각(θ1)을 이루는 방향에 위치하고 있는 점에 있다. 그리고, 접속부(22b)의 중심선(C1)은 점(A1)과 점(B1)을 접속하는 직선을 대각선(D1)으로 하는 직사각형(S1)으로서, 코일부(20b)를 구성하는 선상 전극에 평행한 변에 의해 구성되어 있는 직사각형(S1)보다도 내측의 영역을 통과하고 있다. 본 실시형태에서는, 도 3(a)에 나타낸 바와 같이, 접속부(22b)의 중심선(C1)은 점(A1)과 점(B1)을 직선으로 연결시키고 있고, 대각선(D1)과 겹쳐져 있다.

이어서, 코일 도체(18c)에 있어서 코일부(20c)는, 도 2에 나타낸 바와 같이, 직사각형 형상을 갖는 환상의 선상 전극이다. 단, 코일부(20c)은 직사각형의 1개의 코너에 있어서 상기 코너를 구성하는 두개의 변 중 한쪽 변이 컷아웃된 구조를 갖고 있다. 도 2의 코일 도체(18c)에서는 한쪽의 단변(s3)이 다른 쪽의 단변(s4)보다도 짧게 구성됨으로써 컷아웃부가 형성되어 있다. 접속부(22c)는 코일부(20c)의 한쪽 단부(시계 회전의 하류측의 단부)에 접속된 선상 전극이며, 코일부(20c)에 의해 둘러싸여진 직사각형 형상의 영역 내를 향하여 연장되어 있다. 여기서, 도 3을 참조하면서 접속부(22c)에 대해서 보다 상세하게 설명한다.

접속부(22c)는, 도 3(b)에 나타낸 바와 같이, 코일부(20c)의 한쪽 단부에 위치하는 점(A2)과 점(B2)을 접속하고 있다. 점(B2)은 점(A2)으로부터 바라봐서 코일부(20c)에 둘러싸여진 영역의 내측에 있어서 단변(s3)에 대하여 둔각(θ2)을 이루는 방향에 위치하고 있는 점에 있다. 그리고, 접속부(22c)의 중심선(C2)은 점(A2)과 점(B2)을 접속하는 직선을 대각선(D2)으로 하는 직사각형(S2)으로서, 코일부(20c)를 구성하는 선상 전극에 평행한 변에 의해 구성되어 있는 직사각형(S2)보다도 내측의 영역을 통과하고 있다. 본 실시형태에서는, 도 3(b)에 나타낸 바와 같이, 접속부(22c)의 중심선(C2)은 점(A2)과 점(B2)을 직선으로 연결시키고 있고 대각선(D2)과 겹치고 있다.

여기서, 코일부(20c)의 단부(tc)는 코일부(20b)의 단부(tb)와 z축 방향으로부터 평면으로 바라봤을 때에 겹쳐져 있다. 또한, 접속부(22c)는 접속부(22b)와 z축 방향으로부터 평면으로 바라봤을 때에 겹쳐져 있다.

코일 도체(18a)는 코일부(20a) 및 인출부(24a)를 구비하고 있고, Ag로 이루어지는 도전성 재료에 의해 자성체층(16d) 상에 설치되어 있다. 코일부(20a)는 3/4턴의 길이로 둘레 회전하고 있다. 인출부(24a)는 코일부(20a)의 한쪽 단부에 형성되어 있고, 도 2에 나타낸 바와 같이, 자성체층(16d)의 x축 방향의 음의 방향측의 변에 인출되어 있다. 또한, 코일부의 단부(ta)는 z축 방향으로부터 평면으로 바라봤을 때에 코일부(20b)의 단부(tb)와 겹쳐져 있다.

코일 도체(18j)는 코일부(20j) 및 인출부(24j)를 구비하고 있고, Ag로 이루어지는 도전성 재료에 의해 자성체층(16m) 상에 설치되어 있다. 코일부(20j)는 3/4턴의 길이로 둘레 회전하고 있다. 인출부(24j)는 코일부(20j)의 한쪽 단부에 형성되어 있고, 도 2에 나타낸 바와 같이, 자성체층(16m)의 x축 방향의 양의 방향측의 변에 인출되어 있다. 또한, 코일부의 단부(tj)는 z축 방향으로부터 평면으로 바라봤을 때에 코일부(20i)의 단부(ti)와 겹쳐져 있다.

비어 홀 도체(b1~b9)는 코일 도체(18a~18j)를 전기적으로 접속함으로써 나선 형상의 코일(L)의 일부를 구성하고 있다. 보다 구체적으로는, 도 2에 나타낸 바와 같이, 비어 홀 도체(b1)는 자성체층(16d)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 단부(ta)와 단부(tb)를 접속하고 있다. 비어 홀 도체(b2)는 자성체층(16e)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 접속부(22b)와 접속부(22c)를 접속하고 있다. 비어 홀 도체(b3)는 자성체층(16f)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 단부(tc)와 단부(td)를 접속하고 있다. 비어 홀 도체(b4)는 자성체층(16g)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 접속부(22d)와 접속부(22e)를 접속하고 있다. 비어 홀 도체(b5)는 자성체층(16h)를 관통함으로써 z축 방향으로 서로 이웃하고 있는 단부(te)와 단부(tf)를 접속하고 있다. 비어 홀 도체(b6)는 자성체층(16i)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 접속부(22f)와 접속부(22g)를 접속하고 있다. 비어 홀 도체(b7)는 자성체층(16j)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 단부(tg)와 단부(th)를 접속하고 있다. 비어 홀 도체(b8)는 자성체층(16k)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 접속부(22h)와 접속부(22i)를 접속하고 있다. 비어 홀 도체(b9)는 자성체층(16l)을 관통함으로써 z축 방향으로 서로 이웃하고 있는 단부(ti)와 단부(tj)를 접속하고 있다. 이에 따라, 자성체층(16a~16p)이 적층됨으로써 반시계 방향으로 선회하면서 z축 방향의 양의 방향으로 진행하는 나선 형상의 코일(L)이 적층체(12) 내에 있어서 구성되어 있다. 그리고, 코일(L)은 인출부(24a, 24j)를 통하여 외부 전극(14a, 14b)에 접속되어 있다.

(효과)

이상과 같은 전자 부품(10)에 의하면, 이하에 설명하는 바와 같이, 코일 도체(18) 내에 있어서 단락이 발생하는 것을 억제하면서 인덕턴스 값을 증가시킬 수 있다. 이하에, 도면을 참조하면서 설명한다. 도 4(a)는 전자 부품(10)의 자성체층(16e)의 모식도이며, 도 4(b) 및 도 4(c)는 제 1 비교예 및 제 2 비교예에 의한 전자 부품(종래의 전자 부품에 상당)의 자성체층(116e, 216e)의 모식도이다. 도 4(a)에서는 이해의 용이를 위하여 코일 도체(18b)의 구조를 간소화하여 기재하였다.

제 1 비교예에 의한 전자 부품과 같이, 접속부(122b)가 코일부(120b)에 대하여 수직인 방향으로 연장되어 있으면 접속부(122) 및 코일부(120)에 의해 둘러싸여지는 영역(E4)은, 도 4(b)에 나타낸 바와 같이, 직사각형이 된다. 이 영역(E4)에서는 자속이 부정되므로 영역(E4)의 존재는 전자 부품의 인덕턴스 값을 증가시키는 것이 방해가 된다. 따라서, 영역(E4)을 가능한 한 작게 하는 것이 바람직하다.

따라서, 제 2 비교예에 의한 전자 부품에서는 접속부(222b)가 코일부(220b) 부근에 설치되어 있다. 이에 따라, 영역(E5)은 영역(E4)보다도 작아진다. 그 결과, 제 2 비교예에 의한 전자 부품 인덕턴스 값은 제 1 비교예에 의한 전자 부품 인덕턴스 값보다도 커진다.

그러나, 제 2 비교예에 의한 전자 부품에서는 코일부(220b)와 접속부(222b) 사이에서 단락이 발생하기 쉽다는 문제가 있다. 보다 상세하게는, 코일 도체(218b)는 스크린 인쇄에 의해 상기 도전 페이스트가 도포됨으로써 형성된다. 이 때문에, 스크린 인쇄시에 코일 도체(218b)의 외측 가장자리에 블리딩이 발생할 우려가 있다. 그리고, 코일부(220b)와 접속부(222b)의 간격이 작을 경우에는 이러한 블리딩에 의해 코일부(220b)와 접속부(222b) 사이에 있어서 단락이 발생해버릴 우려가 있다. 이러한 단락이 발생할 확률은 코일부(220b)와 접속부(222b)가 근접하고 있는 부분의 거리가 짧을수록 높아진다. 이상과 같이, 종래의 구조를 갖는 제 1 비교예 및 제 2 비교예에 의한 전자 부품에서는 인덕턴스 값의 증가와 단락의 발생의 방지를 양립시키는 것은 곤란했다.

한편, 본 실시형태에 의한 전자 부품(10)에서는 접속부(22b)는, 도 4(a)에 나타낸 바와 같이, 코일부(20b)의 한쪽 단부에 위치하는 점(A1)과 점(A1)으로부터 바라봐서 코일부(20b)에 둘러싸여진 영역의 내측에 있어서 장변(s1)에 대하여 둔각(θ1)을 이루는 방향에 위치하고 있는 점(B1)을 접속하고 있다. 그리고, 접속부(22b)의 중심선(C1)은 점(A1)과 점(B1)을 직선적으로 접속하고 있다. 이에 따라, 코일부(20) 및 접속부(22)에 의해 둘러싸여지는 영역(E3)은, 도 4(a)에 나타낸 바와 같이, 삼각형이 된다. 이 때문에, 도 4(a) 및 도 4(b)에 나타낸 바와 같이, 접속부(22b, 122b)와 코일부(20b, 120b)의 접속 위치가 동일한 경우에는 영역(E3)의 면적은 영역(E4)의 반이 된다. 따라서, 전자 부품(10)의 인덕턴스 값은 제 1 비교예에 의한 전자 부품 인덕턴스 값보다도 커진다.

또한, 전자 부품(10)에서는, 도 4(a)에 나타낸 바와 같이, 접속부(22b)의 선단에 있어서만 코일부(20b)와 근접하고 있다. 따라서, 전자 부품(10)에 있어서의 접속부(22b)과 코일부(20b)가 근접하고 있는 부분의 거리는 제 2 비교예에 의한 전자 부품 있어서의 접속부(222b)와 코일부(220b)가 근접하고 있는 부분의 거리보다도 멀어진다. 그 결과, 전자 부품(10)에서는 제 2 비교예에 의한 전자 부품보다도 스크린 인쇄시의 블리딩에 의해 접속부(22b)와 코일부(20b)가 단락할 가능성이 낮아진다. 이상에 의해, 전자 부품(10)에서는 인덕턴스의 증가와 코일부(20)와 접속부(22)의 단락의 방지를 양립시키는 것이 가능해진다.

본 출원 발명자는 전자 부품(10)이 발휘하는 작용 효과를 보다 명확히 하기 위하여 이하에 설명하는 컴퓨터 시뮬레이션을 행하였다. 보다 상세하게는, 도 4(a)에 나타낸 구조를 갖는 제 1 모델[전자 부품(10)에 상당] 및 도 4(b)에 나타낸 구조를 갖는 제 2 모델(제 1 비교예에 의한 전자 부품에 상당)을 제작하고, 이들의 직류 중첩 특성을 조사하였다. 도 5는 컴퓨터 시뮬레이션의 결과를 나타낸 그래프이다. 종축은 인덕턴스 값을 나타내고, 횡축은 전류값을 나타내고 있다.

도 5에 의하면 제 1 모델쪽이 제 2 모델보다도 인덕턴스 값이 항상 크게 되어 있는 것을 알 수 있다. 따라서, 전자 부품(10)은 제 1 비교예에 의한 전자 부품에 비해 큰 인덕턴스 값을 얻을 수 있는 것을 알 수 있다.

(변형예)

본 발명에 의한 전자 부품은 상기 전자 부품(10)에 나타낸 것에 한하지 않고, 그 요지의 범위 내에 있어서 변경가능하다. 이하에, 변형예에 의한 전자 부품(10)에 대해서 도면을 참조하면서 설명한다. 도 6은 제 1 변형예에 의한 전자 부품(10)의 자성체층(16e)을 나타낸 도면이다. 도 7은 제 2 변형예에 의한 전자 부품(10)의 자성체층(16e)를 나타낸 도면이다.

도 6 및 도 7에서는 접속부(22b)의 중심선(C1)은 점(A1)과 점(B1)을 직선적으로 연결하고 있는 것이 아니고, 점(A1)과 점(B1)을 만곡된 상태로 연결하고 있다. 보다 구체적으로는, 도 6에서는 접속부(22b)의 중심선(C1)은 코일부(20b)의 중심 방향의 반대 방향으로 볼록해지도록 만곡되어 있고. 도 7에서는 접속부(22b)의 중심선(C1)은 코일부(20b)의 중심방향으로 볼록해지도록 만곡되어 있다. 도 6 및 도 7에 나타낸 바와 같은 구조를 갖는 전자 부품(10)이여도 인덕턴스의 증가와 코일부(20)와 접속부(22)의 단락의 방지를 양립시키는 것이 가능해진다. 단, 접속부(22b)의 중심선(C1)은 직사각형(S1)보다 내측에 위치하고 있을 필요가 있다.

또한, 도 6에 나타낸 전자 부품(10)에서는 도 2에 나타낸 전자 부품(10)에 비하여 코일부와 접속부(22)에 의해 둘러싸여진 영역의 면적이 작아진다. 이 때문에, 도 6에 나타낸 전자 부품(10)에서는 보다 큰 인덕턴스 값을 얻는 것이 가능하다.

한편, 도 7에 나타낸 전자 부품(10)에서는 코일부(20b)와 접속부(22b)의 평균 거리가 도 2에 나타낸 전자 부품(10)에 비해서 커진다. 이 때문에, 도 7에 나타낸 전자 부품(10)에서는 코일부(20b)와 접속부(22b)의 단락을 효과적으로 방지할 수 있다. 또한, 도 7에 나타낸 전자 부품(10)에서는 코일부(20b)와 접속부(22b)에 의해 둘러싸여진 영역의 면적이 도 2에 나타낸 전자 부품(10)에 비해서 커진다. 이 때문에, 도 7에 나타낸 전자 부품(10)에서는 단부(tb)를 크게 하는 것이 가능해지고, 비어 홀 도체(b1)와 코일부(20b)의 단부(tb)를 보다 확실하게 접속하는 것이 가능해진다.

(전자 부품의 제조 방법)

이하에, 전자 부품(10)의 제조 방법에 대해서 도 1 및 도 2를 참조하면서 설명한다.

자성체층(16)이 되는 세라믹 그린 시트를 이하의 공정에 의해 제작한다. 산화 제이철(Fe₂O₃), 산화 아연(ZnO), 산화 니켈(NiO), 및 산화 구리(CuO)를 소정의 비율로 칭량(秤量)하고, 각각의 재료를 원재료로서 볼 밀에 투입하고, 습식 조합을 행한다. 얻어진 혼합물을 건조하고나서 분쇄하고, 얻어진 분말을 750℃에서 1시간 가소(假燒)한다. 얻어진 가소 분말을 볼 밀로 습식 분쇄한 후, 건조하고 나서 해쇄(解碎)하여 강자성의 페라이트 세라믹 분말을 얻는다.

이 페라이트 세라믹 분말에 대해서 산화 코발트(Co₃O₄), 결합제(초산 비닐, 수용성 아크릴 등)와 가소제, 습윤제, 분산제를 가하여 볼 밀로 혼합을 행하고, 그 후, 감압에 의해 탈포를 행한다. 얻어진 세라믹 슬러리를 닥터 블레이드법에 의해 시트상으로 형성하여 건조시켜 자성체층(16)이 되는 세라믹 그린 시트를 제작한다.

이어서, 자성체층(16d~16l)이 되는 세라믹 그린 시트 각각에 비어 홀 도체(b1~b9)를 형성한다. 구체적으로는 자성체층(16d~16l)이 되는 세라믹 그린 시트에 레이저 빔을 조사하여 비어 홀을 형성한다. 이어서, 이 비어 홀에 대하여 Ag, Pd, Cu, Au나 이들의 합금 등의 도전성 페이스트를 인쇄 도포 등의 방법에 의해 충전한다.

이어서, 자성체층(16d~16m)이 되는 세라믹 그린 시트 상에 Ag, Pd, Cu, Au나 이들의 합금 등을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법으로 도포함으로써 코일 도체(18a~18j)를 형성한다. 또한, 코일 도체(18a~18j)의 형성과 동시에 비어 홀 도체에 대하여 도전성 페이스트를 충전해도 좋다.

이어서, 도 2에 나타낸 바와 같이, 자성체층(16a~16p)의 순번대로 z축 방향의 양의 방향측으로부터 나열되도록 이들의 세라믹 그린 시트를 적층한다. 보다 상세하게는, 자성체층(16p)이 되는 세라믹 그린 시트를 배치한다. 이어서, 자성체층(16p)이 되는 세라믹 그린 시트 상에 자성체층(16o)이 되는 세라믹 그린 시트의 배치 및 가압착을 행한다. 이 후, 자성체층(16n, 16m, 16l, 16k, 16j, 16i, 16h, 16g, 16f, 16e, 16d, 16c, 16b, 16a)이 되는 세라믹 그린 시트에 대해서도 마찬가지로 이 순번대로 적층 및 가압착하여 머더 적층체를 얻는다. 또한, 머더 적층체에는 정수압 프레스 등에 의해 본 압착이 시행된다.

이어서, 머더 적층체를 푸시 컷팅(push cutting)함으로써 소정 치수의 적층체(12)로 컷팅하여 미소성의 적층체(12)를 얻는다. 이 미소성의 적층체(12)에는 탈바인더 처리 및 소성이 이루어진다. 탈바인더 처리는, 예컨대 저산소 분위기 중에 있어서 260℃에서 3시간의 조건으로 행한다. 소성은, 예컨대 900℃에서 2.5시간의 조건으로 행한다.

이상의 공정에 의해, 소성된 적층체(12)가 얻어진다. 적층체(12)에는 배럴 가공을 시행하여 챔퍼링(chamfering)을 행한다. 그 후, 적층체(12)의 표면에는, 예컨대 침지법 등의 방법에 의해 주성분이 은인 전극 페이스트를 도포 및 베이킹함으로써 외부 전극(14a, 14b)이 되어야 할 은전극을 형성한다. 은전극의 건조는 120℃에서 15분간 행하여지고, 은전극의 베이킹은 700℃에서 1시간 행하여진다. 마지막으로, 은전극의 표면에 Ni 도금/Sn 도금을 시행함으로써 외부 전극(14a, 14b)을 형성한다. 이상의 공정을 거쳐, 도 1에 나타낸 바와 같은 전자 부품(10)이 완성된다.

<산업상의 이용 가능성>

본 발명은 전자 부품에 유용하고, 특히 1턴의 길이를 갖는 코일 도체로 이루어지는 코일을 내장한 전자 부품에 있어서, 코일 도체 내에 있어서 단락이 발생하는 것을 억제하면서 인덕턴스 값을 증가시킬 수 있는 점에 있어서 우수하다.

A1, A2, B1, B2: 점 C1, C2: 중심선
L: 코일 S1, S2: 직사각형
b1~b9: 비어 홀 도체 s1, s2: 장변
s3, s4: 단변 ta~tj: 단부
10: 전자 부품 12: 적층체
14a, 14b: 외부 전극 16a~16p: 자성체층
18a~18j: 코일 도체 20a~20j: 코일부
22b~22i: 접속부 24a, 24j: 인출부

Claims

복수의 절연체층이 적층되어 이루어진 적층체; 및
상기 적층체에 내장되어 있는 코일을 구비하고 있고:
상기 코일은,
직사각형 형상을 갖는 환상의 선상 전극의 1개의 코너에 있어서 한쪽 변이 컷아웃된 구조를 갖는 코일부, 및 상기 코일부의 한쪽 단부에 위치하는 제 1 점과 상기 제 1 점으로부터 바라봐서 상기 코일부에 둘러싸여진 영역의 내측에 있어서 상기 한쪽 변에 대하여 둔각을 이루는 방향에 위치하고 있는 제 2 점을 접속하고 있는 접속부를 갖고, 또한 1턴의 길이를 갖고 있는 복수의 코일 도체와,
상기 복수의 코일 도체를 접속하는 복수의 비어 홀 도체를 포함하고 있고;
상기 접속부의 중심선은, 상기 제 1 점과 상기 제 2 점을 접속하는 직선을 대각선으로 하는 직사각형으로서 상기 선상 전극에 평행한 변에 의해 구성되는 직사각형보다도 내측의 영역을 통과하고 있는 것을 특징으로 하는 전자 부품.
제 1 항에 있어서,
상기 접속부의 중심선은 상기 제 1 점과 상기 제 2 점을 직선으로 연결시키고 있는 것을 특징으로 하는 전자 부품.
제 1 항 또는 제 2 항에 있어서,
상기 비어 홀 도체는,
적층 방향으로 서로 이웃하고 있는 상기 코일부의 다른쪽의 단부끼리를 접속하고 있는 제 1 비어 홀 도체와,
적층 방향으로 서로 이웃하고 있는 상기 접속부끼리를 접속하고 있는 제 2 비어 홀 도체로 이루어져 있는 것을 특징으로 하는 전자 부품.