JPWO2013011911A1 - 素子基板の製造方法 - Google Patents
素子基板の製造方法 Download PDFInfo
- Publication number
- JPWO2013011911A1 JPWO2013011911A1 JP2013524690A JP2013524690A JPWO2013011911A1 JP WO2013011911 A1 JPWO2013011911 A1 JP WO2013011911A1 JP 2013524690 A JP2013524690 A JP 2013524690A JP 2013524690 A JP2013524690 A JP 2013524690A JP WO2013011911 A1 JPWO2013011911 A1 JP WO2013011911A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inspection
- region
- driver side
- source driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 328
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 158
- 238000007689 inspection Methods 0.000 claims abstract description 891
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims description 145
- 239000000463 material Substances 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 41
- 239000011521 glass Substances 0.000 abstract description 97
- 239000010408 film Substances 0.000 description 123
- 239000010410 layer Substances 0.000 description 96
- 239000004973 liquid crystal related substance Substances 0.000 description 74
- 230000004048 modification Effects 0.000 description 54
- 238000012986 modification Methods 0.000 description 54
- 239000003990 capacitor Substances 0.000 description 48
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 230000001681 protective effect Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 16
- 239000010936 titanium Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 230000009471 action Effects 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010027146 Melanoderma Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
ところで、アレイ基板における非表示領域の面積を小さくできれば、その分表示領域の面積を大きくすることができるので、大画面化を図る上で有用となる。また、アレイ基板は、大型のマザーガラスから複数枚取り出されて製造されるものであることから、各アレイ基板における非表示領域の面積を小さくできれば、個々のアレイ基板の外形を小さくでき、それによりマザーガラスからの取り出し枚数を増やすことが可能となる。しかしながら、単に非表示領域の面積を小さくすれば、検査配線、配線接続部及び検査入力部の配置スペースが減少することになるため、検査配線の線幅や検査入力部の面積を十分に確保できなくなるなどの問題が生じる可能性があり、非表示領域の面積を小さくするにも限界があった。
本発明に係る第1の素子基板の製造方法は、基板上に、前記基板における第1領域と、前記第1領域の外側に隣り合う第2領域とに跨る形で複数の第1配線を形成し、前記第2領域と、前記第1領域の外側に隣り合い且つ前記第2領域に隣り合う第3領域とに跨る形で複数の第1検査配線を形成し、前記第2領域に、前記第1配線と前記第1検査配線とを接続する複数の第1配線接続部を形成し、前記第1領域と前記第3領域とに跨る形で第2配線を形成し、前記第3領域に第2検査配線、及び前記第2配線と前記第2検査配線とを接続する第2配線接続部をそれぞれ形成する、配線形成工程と、複数の前記第1検査配線と前記第2検査配線とに検査信号を入力することで、複数の前記第1配線と前記第2配線とをそれぞれ検査する検査工程と、前記第2領域及び前記第3領域において、少なくとも前記第1検査配線及び前記第2検査配線の少なくとも一部を除去することで、前記第1配線及び前記第1検査配線と、前記第2配線及び前記第2検査配線とをそれぞれ非接続状態とする除去工程とを行う。
(1)前記配線形成工程では、複数の前記第1検査配線を同一の材料とし且つ同一の層に形成しているのに対し、前記第2検査配線を前記第1検査配線とは異なる材料とし且つ前記第1検査配線とは絶縁層を介在させつつ異なる層に形成している。このようにすれば、第1検査配線と第2検査配線とにおける少なくとも一部同士が重なり合う配置を採ることが可能となるので、複数の第1検査配線及び第2検査配線をより高密度に配することができ、第2領域及び第3領域の狭小化を図る上でより好適となる。
(1)前記配線形成工程と前記検査工程との間に基板母材を分割することで前記基板を複数枚取り出す基板分割工程を行うようにしており、前記配線形成工程では、前記一方の検査配線と前記他方の検査配線との少なくともいずれか一方を、前記基板分割工程における前記基板の分割位置を跨ぐ形で形成している。このようにすれば、基板分割工程を行う前の段階では、基板母材において基板の分割位置を跨ぐ形で形成された検査配線の線幅が十分に大きく確保されるとともにその配線抵抗が低くなっているので、ESD(静電気放電)対策などに有効である。また、基板分割工程を経た後においても、検査配線が外周側領域の外端位置にまで存在することになるから、当該検査配線の線幅が大きく確保されていてESD対策などに有効である。
(1)前記配線形成工程では、前記基板のうち少なくとも一部が前記除去工程で除去されない予定の位置に配される複数の除去検査入力部を形成し、複数の前記除去検査入力部間を接続し且つ前記基板のうち前記除去工程で除去される予定の位置に配される除去検査接続配線を形成しており、前記除去工程を行った後に、複数の前記除去検査入力部間の通電状態に基づいて前記除去工程が正常に行われたか否かを判定する前記除去検査工程を行う。このようにすれば、除去工程が正常に行われれば、除去検査接続配線が除去されているので、除去検査工程では複数の除去検査入力部間が通電不能となる。一方、除去工程が正常に行われなければ、除去検査接続配線が完全には除去されないため、除去検査工程では複数の除去検査入力部間が通電可能となる。このような除去検査工程を経ることで、不良品の低減が図られる。
本発明の実施形態1を図1から図15によって説明する。本実施形態では、液晶表示装置10を構成する液晶パネル(表示パネル)11に備えられるアレイ基板20の製造方法について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図3に示す上側を表側とするとともに同図下側を裏側とする。
実施形態1の変形例1について図16を用いて説明する。ここでは、第1配線接続部49‐1の配置を変更したものを示す。
実施形態1の変形例2について図17を用いて説明する。ここでは、上記した実施形態1の変形例1からさらに第1配線接続部49‐2の配置を変更したものを示す。
実施形態1の変形例3について図18を用いて説明する。ここでは、上記した実施形態1の変形例1からさらに第1配線接続部49‐3の配置を変更したものを示す。
実施形態1の変形例4について図19を用いて説明する。ここでは、上記した実施形態1の変形例1からさらに第1ソースドライバ側検査配線45A‐4の構成、及びソース配線27‐4との接続構造を変更したものを示す。
実施形態1の変形例5について図20を用いて説明する。ここでは、上記した実施形態1の変形例1からさらに第1ソースドライバ側検査配線45A‐5の配置を変更したものを示す。
本発明の実施形態2を図21によって説明する。この実施形態2では、ゲートドライバ側検査配線146の配置などを変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態3を図22によって説明する。この実施形態3では、アレイ基板220の非表示領域NAAにおけるソースドライバSD側の端部に、冗長配線58を形成し、その冗長配線58を検査するための第2ソースドライバ側検査配線245Bを形成するなどしたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態4を図23によって説明する。この実施形態4では、第1ソースドライバ側検査配線345Aの設置数などを変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
実施形態4の変形例1について図24を用いて説明する。ここでは、第1配線接続部349‐1の配置を変更したものを示す。
実施形態4の変形例2について図25を用いて説明する。ここでは、第1配線接続部349‐2の配置を変更したものを示す。
実施形態4の変形例3について図26を用いて説明する。ここでは、上記した実施形態4の変形例2からさらに第1ソースドライバ側検査配線345A‐3の構成、及びソース配線327‐3との接続構造を変更したものを示す。
実施形態4の変形例4について図27を用いて説明する。ここでは、上記した実施形態4の変形例3からさらに第1配線接続部349‐4の配置を変更したものを示す。
本発明の実施形態5を図28によって説明する。この実施形態5では、アレイ基板420の非表示領域NAAに電源配線59、クロック配線60及びグランド配線61を設けるようにしたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態6を図29または図30によって説明する。この実施形態6では、ゲートドライバGDを除去したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態7を図31によって説明する。この実施形態7は、上記した実施形態1の変形例とも言うべきものであって、ソースドライバSDの設置数及び共通配線644の配置を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明の実施形態8を図32によって説明する。この実施形態8では、ソース配線727が表示領域AAと非表示領域NAAとで異なる層の金属膜からなる構成としたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した各実施形態以外にも、液晶パネル(アレイ基板)の製造方法は適宜に変更可能である。例えば、図33に示すように、各検査配線及び各検査入力部を用いた検査工程を二度行うようにし、一度目の第1検査工程を分断工程を終えた後に行い、二度目の第2検査工程を偏光板貼り付け工程を終えた後に行うようにしても構わない。
Claims (15)
- 基板上に、
前記基板における第1領域と、前記第1領域の外側に隣り合う第2領域とに跨る形で複数の第1配線を形成し、
前記第2領域と、前記第1領域の外側に隣り合い且つ前記第2領域に隣り合う第3領域とに跨る形で複数の第1検査配線を形成し、
前記第2領域に、前記第1配線と前記第1検査配線とを接続する複数の第1配線接続部を形成し、
前記第1領域と前記第3領域とに跨る形で第2配線を形成し、
前記第3領域に第2検査配線、及び前記第2配線と前記第2検査配線とを接続する第2配線接続部をそれぞれ形成する、
配線形成工程と、
複数の前記第1検査配線と前記第2検査配線とに検査信号を入力することで、複数の前記第1配線と前記第2配線とをそれぞれ検査する検査工程と、
前記第2領域及び前記第3領域において、少なくとも前記第1検査配線及び前記第2検査配線の少なくとも一部を除去することで、前記第1配線及び前記第1検査配線と、前記第2配線及び前記第2検査配線とをそれぞれ非接続状態とする除去工程とを行う素子基板の製造方法。 - 前記配線形成工程では、複数の前記第1検査配線を同一の材料とし且つ同一の層に形成しているのに対し、前記第2検査配線を前記第1検査配線とは異なる材料とし且つ前記第1検査配線とは絶縁層を介在させつつ異なる層に形成している請求項1記載の素子基板の製造方法。
- 前記配線形成工程では、
複数の前記第1配線及び前記第2配線を前記第2検査配線と同一の材料とし且つ同一の層に形成し、
前記絶縁層のうち前記第1配線または前記第1検査配線と重畳する位置に開口部を形成し、
前記開口部を覆う形で異なる層である前記第1配線と前記第1検査配線とを接続する前記第1配線接続部を形成している請求項2記載の素子基板の製造方法。 - 前記配線形成工程では、画素電極を形成するとともに、前記第1配線接続部を前記画素電極と同一の材料とし且つ同一の層に形成している請求項3記載の素子基板の製造方法。
- 前記配線形成工程では、複数の前記第1検査配線及び前記第2検査配線に接続されるESD保護回路を形成している請求項1から請求項4のいずれか1項に記載の素子基板の製造方法。
- 前記配線形成工程では、前記ESD保護回路として、複数の前記第1検査配線同士と、前記第1検査配線及び前記第2検査配線とをそれぞれ接続し、且つ閾値電圧が前記検査工程にて前記第1検査配線及び前記第2検査配線に入力される前記検査信号の電圧値よりも相対的に高いトランジスタを形成している請求項5記載の素子基板の製造方法。
- 前記配線形成工程では、複数の前記第1検査配線として前記第2領域の外端に並行するものを少なくとも一対形成するとともに、複数の前記第1配線接続部を、前記第2領域の外端に並行する少なくとも一対の前記第1検査配線の間に配し且つその延在方向に沿って並列するよう形成している請求項1から請求項6のいずれか1項に記載の素子基板の製造方法。
- 前記配線形成工程では、複数の前記第1検査配線として前記第2領域の外端に並行するものを少なくとも一対形成するとともに、複数の前記第1配線接続部を、前記第2領域の外端に並行する少なくとも一対の前記第1検査配線のうちのいずれか一方を挟み込む位置に形成している請求項1から請求項6のいずれか1項に記載の素子基板の製造方法。
- 基板上に、
前記基板における非除去領域と、前記非除去領域の外側に隣り合う第1除去領域とに跨る形で配線を形成し、
前記第1除去領域と、前記非除去領域の外側に隣り合い且つ前記第1除去領域に隣り合う第2除去領域とに跨る形で検査配線を形成し、
前記第1除去領域に、前記配線と前記検査配線とを接続する配線接続部を形成し、
前記非除去領域と前記第2除去領域とに跨る形で前記検査配線に接続される検査入力部を形成する、
配線形成工程と、
前記検査入力部に検査信号を入力することで、前記検査配線を介して前記配線を検査する検査工程と、
前記第1除去領域及び前記第2除去領域において、少なくとも前記検査配線の少なくとも一部と前記配線接続部とを除去することで、前記配線と前記検査配線とを非接続状態とするとともに、前記検査入力部の一部を除去する除去工程とを行う素子基板の製造方法。 - 基板上に、
前記基板における内周側領域と、前記内周側領域を両外側から挟むようにして配される一対の外周側領域とに跨る形で少なくとも一対の配線を形成し、
前記一対の外周側領域のうちの一方の外周側領域に、前記少なくとも一対の配線のうちの一方の配線における一端側に接続される一方の検査配線を形成し、
前記一対の外周側領域のうちの他方の外周側領域に、前記少なくとも一対の配線のうちの他方の配線における他端側に接続される他方の検査配線を形成する、
配線形成工程と、
前記一方の検査配線と前記他方の検査配線とに検査信号を入力することで、前記少なくとも一対の配線を検査する検査工程と、
前記一対の外周側領域において、少なくとも前記一方の検査配線及び前記他方の検査配線の少なくとも一部ずつを除去することで、前記一方の配線及び前記一方の検査配線と、前記他方の配線及び前記他方の検査配線とをそれぞれ非接続状態とする除去工程とを行う素子基板の製造方法。 - 前記配線形成工程と前記検査工程との間に基板母材を分割することで前記基板を複数枚取り出す基板分割工程を行うようにしており、
前記配線形成工程では、前記一方の検査配線と前記他方の検査配線との少なくともいずれか一方を、前記基板分割工程における前記基板の分割位置を跨ぐ形で形成している請求項10記載の素子基板の製造方法。 - 前記配線形成工程では、
前記一対の外周側領域の少なくともいずれか一方に第2配線を形成し、
前記第2配線に接続される第2検査配線を前記基板分割工程における前記基板の分割位置を跨ぐ形で形成し、
前記一方の検査配線または前記他方の検査配線と前記第2検査配線とに接続される検査配線接続部を前記基板分割工程における前記基板の分割位置よりも外側の領域に形成しており、
前記基板分割工程では、前記基板母材から前記基板を分割するのに伴って前記基板から前記検査配線接続部を除去している請求項11記載の素子基板の製造方法。 - 前記配線形成工程では、
前記基板のうち少なくとも一部が前記除去工程で除去されない予定の位置に配される複数の除去検査入力部を形成し、
複数の前記除去検査入力部間を接続し且つ前記基板のうち前記除去工程で除去される予定の位置に配される除去検査接続配線を形成しており、
前記除去工程を行った後に、複数の前記除去検査入力部間の通電状態に基づいて前記除去工程が正常に行われたか否かを判定する前記除去検査工程を行う請求項1から請求項12のいずれか1項に記載の素子基板の製造方法。 - 前記除去工程では、前記基板のうち外端から所定範囲にわたって面取りするようにしている請求項1から請求項13のいずれか1項に記載の素子基板の製造方法。
- 前記基板における配線形成面とは反対側の面に偏光板を取り付ける偏光板取付工程を、前記除去工程に先立って行うようにしている請求項1から請求項14のいずれか1項に記載の素子基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013524690A JP5738995B2 (ja) | 2011-07-19 | 2012-07-12 | 素子基板の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011157882 | 2011-07-19 | ||
JP2011157882 | 2011-07-19 | ||
JP2013524690A JP5738995B2 (ja) | 2011-07-19 | 2012-07-12 | 素子基板の製造方法 |
PCT/JP2012/067778 WO2013011911A1 (ja) | 2011-07-19 | 2012-07-12 | 素子基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013011911A1 true JPWO2013011911A1 (ja) | 2015-02-23 |
JP5738995B2 JP5738995B2 (ja) | 2015-06-24 |
Family
ID=47558089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013524690A Expired - Fee Related JP5738995B2 (ja) | 2011-07-19 | 2012-07-12 | 素子基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9276019B2 (ja) |
JP (1) | JP5738995B2 (ja) |
CN (1) | CN103608856B (ja) |
WO (1) | WO2013011911A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6000865B2 (ja) * | 2013-01-28 | 2016-10-05 | シャープ株式会社 | アクティブマトリクス基板、検査方法、及び電気機器 |
WO2015079555A1 (ja) * | 2013-11-29 | 2015-06-04 | 堺ディスプレイプロダクト株式会社 | 液晶パネル |
KR102274583B1 (ko) * | 2014-11-27 | 2021-07-06 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
CN107407844B (zh) | 2015-03-11 | 2020-09-15 | 堺显示器制品株式会社 | 液晶显示面板 |
CN105096871B (zh) * | 2015-08-11 | 2017-08-08 | 京东方科技集团股份有限公司 | 阵列基板驱动电路、阵列基板、显示面板、显示装置 |
CN107966861B (zh) * | 2017-12-12 | 2020-09-04 | 昆山龙腾光电股份有限公司 | 液晶显示装置 |
JP6753885B2 (ja) * | 2018-04-16 | 2020-09-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法 |
JP2019191403A (ja) * | 2018-04-26 | 2019-10-31 | シャープ株式会社 | 配線基板及び表示パネル |
CN109658855B (zh) | 2019-01-25 | 2021-03-23 | 合肥京东方显示技术有限公司 | 阵列基板、显示模组及其测试方法、显示面板 |
US11411026B2 (en) | 2019-10-31 | 2022-08-09 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for manufacturing array substrate and array substrate |
CN110854069A (zh) * | 2019-10-31 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法及阵列基板 |
JP2021114722A (ja) * | 2020-01-20 | 2021-08-05 | インターチップ株式会社 | 電圧制御圧電素子発振器用ic |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219839A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
JPH02251931A (ja) * | 1989-03-27 | 1990-10-09 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ |
JPH06138474A (ja) * | 1992-10-26 | 1994-05-20 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
JP2000010063A (ja) * | 1998-06-25 | 2000-01-14 | Matsushita Electric Ind Co Ltd | 液晶表示装置の検査方法および液晶表示装置 |
JP2002009407A (ja) * | 2000-06-20 | 2002-01-11 | Sharp Corp | 配線基板 |
JP2008070806A (ja) * | 2006-09-15 | 2008-03-27 | Infovision Optoelectronics Holdings Ltd | 多面取り薄膜トランジスタアレイ基板および液晶表示装置 |
JP2010181741A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 液晶表示装置の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11119683A (ja) * | 1997-10-13 | 1999-04-30 | Fujitsu Ltd | 液晶表示パネルの検査方法 |
JP5053479B2 (ja) * | 2000-09-14 | 2012-10-17 | 株式会社ジャパンディスプレイセントラル | マトリクスアレイ基板及びその製造方法 |
JP4006304B2 (ja) * | 2002-09-10 | 2007-11-14 | 株式会社 日立ディスプレイズ | 画像表示装置 |
TWI300543B (en) * | 2004-06-01 | 2008-09-01 | Au Optronics Corp | Liquid crystal display panel having a cell test structure and method for making the same |
KR101100883B1 (ko) * | 2004-11-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
CN101443700B (zh) * | 2006-07-31 | 2011-05-04 | 夏普株式会社 | 有源矩阵基板、显示装置、和有源矩阵基板的检查方法 |
CN101449202B (zh) * | 2006-08-31 | 2011-02-09 | 夏普株式会社 | 显示面板和包括该显示面板的显示装置 |
JP5138999B2 (ja) * | 2007-08-01 | 2013-02-06 | 三菱電機株式会社 | 表示装置 |
KR101571768B1 (ko) * | 2008-03-03 | 2015-11-26 | 삼성디스플레이 주식회사 | 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판 |
JP4813621B2 (ja) * | 2008-03-14 | 2011-11-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
JP2009276457A (ja) * | 2008-05-13 | 2009-11-26 | Sharp Corp | 表示装置及びその製造方法並びに貼合せ基板母材 |
KR20090126052A (ko) * | 2008-06-03 | 2009-12-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 |
US8502227B2 (en) * | 2008-07-23 | 2013-08-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device |
TW201022779A (en) * | 2008-12-12 | 2010-06-16 | Au Optronics Corp | Pixel array and manufacturing method thereof |
JP2011013626A (ja) * | 2009-07-06 | 2011-01-20 | Sharp Corp | 表示装置の製造方法 |
-
2012
- 2012-07-12 US US14/131,232 patent/US9276019B2/en not_active Expired - Fee Related
- 2012-07-12 JP JP2013524690A patent/JP5738995B2/ja not_active Expired - Fee Related
- 2012-07-12 CN CN201280030580.8A patent/CN103608856B/zh not_active Expired - Fee Related
- 2012-07-12 WO PCT/JP2012/067778 patent/WO2013011911A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219839A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
JPH02251931A (ja) * | 1989-03-27 | 1990-10-09 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイ |
JPH06138474A (ja) * | 1992-10-26 | 1994-05-20 | Matsushita Electric Ind Co Ltd | 液晶表示デバイス |
JP2000010063A (ja) * | 1998-06-25 | 2000-01-14 | Matsushita Electric Ind Co Ltd | 液晶表示装置の検査方法および液晶表示装置 |
JP2002009407A (ja) * | 2000-06-20 | 2002-01-11 | Sharp Corp | 配線基板 |
JP2008070806A (ja) * | 2006-09-15 | 2008-03-27 | Infovision Optoelectronics Holdings Ltd | 多面取り薄膜トランジスタアレイ基板および液晶表示装置 |
JP2010181741A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 液晶表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5738995B2 (ja) | 2015-06-24 |
US9276019B2 (en) | 2016-03-01 |
WO2013011911A1 (ja) | 2013-01-24 |
CN103608856B (zh) | 2016-03-09 |
US20150044789A1 (en) | 2015-02-12 |
CN103608856A (zh) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5738995B2 (ja) | 素子基板の製造方法 | |
US7304708B2 (en) | Liquid crystal display device and image display device | |
US6747722B2 (en) | Liquid crystal display device | |
KR101133765B1 (ko) | 표시 장치의 수리 장치 및 수리 방법 | |
JP4982609B2 (ja) | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 | |
US7330222B2 (en) | Display device and method for fabricating the same | |
KR20070038610A (ko) | 표시 장치의 수리 장치 및 수리 방법 | |
WO2013011855A1 (ja) | アクティブマトリクス型表示装置 | |
JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
US9419017B2 (en) | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate | |
CN109154750B (zh) | 液晶显示装置 | |
WO2013175926A1 (ja) | 回路基板及び表示装置 | |
US8300163B2 (en) | Display panel, display device, and television receiver | |
JP3119357B2 (ja) | 液晶表示装置 | |
JP2011013626A (ja) | 表示装置の製造方法 | |
JP2000155532A (ja) | 表示装置および液晶表示装置 | |
KR101331433B1 (ko) | 액정 표시장치 및 그 제조 방법 | |
JPH11119246A (ja) | 液晶表示装置の製造方法 | |
JPH0850268A (ja) | 液晶表示基板の製造方法 | |
JP2022076989A (ja) | 配線基板、表示パネル、および配線基板の欠陥修理方法 | |
WO2012176701A1 (ja) | 素子基板、表示装置、テレビ受信装置、及び素子基板の製造方法 | |
JPH0882808A (ja) | 液晶表示基板の製造方法 | |
US8208110B2 (en) | Electro-optical apparatus | |
TW202144887A (zh) | 液晶顯示裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5738995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |