WO2015079555A1 - 液晶パネル - Google Patents

液晶パネル Download PDF

Info

Publication number
WO2015079555A1
WO2015079555A1 PCT/JP2013/082156 JP2013082156W WO2015079555A1 WO 2015079555 A1 WO2015079555 A1 WO 2015079555A1 JP 2013082156 W JP2013082156 W JP 2013082156W WO 2015079555 A1 WO2015079555 A1 WO 2015079555A1
Authority
WO
WIPO (PCT)
Prior art keywords
wirings
unit
wiring
group
liquid crystal
Prior art date
Application number
PCT/JP2013/082156
Other languages
English (en)
French (fr)
Inventor
山本 明弘
琢也 大石
Original Assignee
堺ディスプレイプロダクト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 堺ディスプレイプロダクト株式会社 filed Critical 堺ディスプレイプロダクト株式会社
Priority to PCT/JP2013/082156 priority Critical patent/WO2015079555A1/ja
Priority to CN201380081282.6A priority patent/CN105793771B/zh
Priority to JP2015550286A priority patent/JP6166381B2/ja
Priority to US15/100,206 priority patent/US9823529B2/en
Publication of WO2015079555A1 publication Critical patent/WO2015079555A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy

Definitions

  • the present invention relates to a wiring structure in a driving circuit of a liquid crystal panel in which a plurality of pixels are arranged in a grid pattern.
  • the present invention relates to a liquid crystal panel that can satisfactorily prevent display unevenness while meeting the demand for a narrow frame of a display device using a liquid crystal panel.
  • a display device using a liquid crystal panel displays an image by differentiating the brightness at different locations on the liquid crystal panel.
  • the expression of light and dark is realized by adjusting the amount of light transmitted from the light source installed on the back side of the liquid crystal panel at each location.
  • the adjustment of the amount of transmitted light is realized by manipulating the alignment direction of the liquid crystal molecules of the liquid crystal layer in a liquid crystal panel sandwiched between polarizing plates having orthogonal polarization directions at different locations.
  • a color image is represented by a collection of points with different colors and brightness.
  • the liquid crystal panel uses a location corresponding to each point as a pixel, and realizes color image display by adjusting the color and brightness (brightness) of red (R), green (G), and blue (B) for each pixel. .
  • a matrix-type liquid crystal panel has a pixel region in which a plurality of pixels are arranged in a grid.
  • the liquid crystal panel realizes display of a color image by adjusting the amount of light transmitted from the light source for each pixel in the pixel area.
  • One pixel in a matrix type liquid crystal panel is composed of a plurality of sub-pixels.
  • One pixel is composed of sub-pixels for each RGB color.
  • One pixel may be composed of two subpixels for each color. In this case, one pixel consists of six subpixels.
  • one pixel is composed of two subpixels for each color, even when a pixel defect occurs in one of the two subpixels, the entire pixel is complemented by the other subpixel. Can be prevented from becoming defective pixels, and the ratio of normal pixels can be kept high. Also, by making the light transmission amounts different between the two sub-pixels, it is possible to finely adjust the color or luminance intermediate gradation of each pixel.
  • the operation of the alignment direction of the liquid crystal molecules in the liquid crystal layer is performed by adjusting the strength of the electric field applied between the electrodes facing each other across the liquid crystal layer.
  • electrodes are formed at positions corresponding to the sub-pixels on two glass substrates, that is, in a lattice shape, and the surfaces on which the electrodes are formed are arranged to face each other.
  • a liquid crystal material containing liquid crystal molecules is sealed between the two glass substrates, and the orientation direction of the liquid crystal molecules corresponding to each sub-pixel is controlled by controlling the voltage applied to each electrode.
  • each electrode is formed of a conductive material having high translucency.
  • an alignment film for aligning liquid crystal molecules is formed on a circuit including an electrode on each glass substrate.
  • wiring for controlling the voltage applied to the electrode of each subpixel is formed of a conductive material.
  • Conductive wires are formed on the glass substrate in the row direction and the column direction according to the number of subpixels in the row direction and the number of column directions, and the electrode of each subpixel is connected to each one of the wiring in the row direction and the column direction. Connected.
  • the voltage applied to the electrode of each subpixel is controlled by applying a control signal to the electrode of each column every row.
  • a thin film transistor (TFT: Thin Film Transistor) is connected to an electrode of each subpixel and an auxiliary capacitor (additional capacitor) is provided.
  • TFT Thin Film Transistor
  • auxiliary capacitor additional capacitor
  • signal wiring for applying a control voltage to each auxiliary capacitor is formed together with wiring to each electrode.
  • Auxiliary capacitance wiring includes a plurality of wirings arranged in the row direction connected to a trunk wiring wired in the column direction on both sides outside the pixel region, and the trunk wiring is connected to a control unit for auxiliary capacitance.
  • a control signal which is a rectangular wave is output from the unit.
  • the number of pixels in a recent liquid crystal panel is, for example, 1920 in the row direction and 1080 in the column direction for full high vision.
  • the number of subpixels is 1920 ⁇ 1080 ⁇ 6 cm, which is 10 million or more. Therefore, the number of auxiliary capacitor wirings for each sub-pixel is enormous. As a result, the transmission rate of the control signal to each row is lowered, and there is a possibility that it is recognized as display unevenness.
  • the wiring to the auxiliary capacitor disclosed in Patent Document 1 can suppress the rounding of the waveform of the control signal to the auxiliary capacitor.
  • the wiring of the auxiliary capacitor is a problem.
  • the present invention has been made in view of such circumstances, and a liquid crystal panel having a configuration capable of reducing a wiring area for an auxiliary capacitor in an electrode of each subpixel and suppressing waveform rounding of a rectangular wave of a signal.
  • An object of the present invention is to provide a liquid crystal panel that can satisfactorily prevent display unevenness while responding to a request for narrowing the frame of a display device using the display.
  • a plurality of electrodes and auxiliary capacitances of the electrodes are formed in a lattice shape in a central pixel region on the substrate so as to correspond to each of the plurality of pixels arranged in a lattice shape.
  • the plurality of auxiliary capacitor lines are Each of the groups is divided into a plurality of groups so as to belong to the same group every other row, and a plurality of column-direction branch wirings connected to the auxiliary capacitor wirings of the same group on points in the pixel region are provided for each group, And a trunk wiring for supplying signals to the plurality of branch wirings, and a sending section for distributing the signals from the signal sending sections to the trunk wiring by dividing the signals from the groups, the trunk wiring on the substrate.
  • Each of the unit wirings is connected to a plurality of branch wirings belonging to the same group, and the sending unit is grouped for each unit wiring. Another signal is transmitted.
  • the liquid crystal panel according to the present invention is characterized in that the unit wirings are juxtaposed in the column direction, and the number of the unit wirings in the column direction is smaller than the number of the groups.
  • the storage capacitor lines in each group are connected to each other through a plurality of different unit lines positioned at equal intervals in the row direction and a plurality of branch lines connected to the plurality of unit lines. It is characterized by being.
  • a plurality of electrodes and auxiliary capacitances of the electrodes are formed in a lattice shape in a central pixel region on the substrate so as to correspond to each of the plurality of pixels arranged in a lattice shape.
  • the plurality of auxiliary capacitor lines are Each of the groups is divided into a plurality of groups so as to belong to the same group every other row, and a plurality of column-direction branch wirings connected to the auxiliary capacitor wirings of the same group on points in the pixel region are provided for each group, And a trunk wiring that supplies signals to the plurality of auxiliary capacitance wirings, and a sending section that distributes signals from the signal sending section to the trunk wirings and sends them to the trunk wiring. It consists of unit wirings arranged so as to be divided in the column direction in the upper peripheral part, and each unit wiring is connected to a plurality of auxiliary capacity wirings belonging to the same group, A signal for each group is transmitted for each wiring.
  • the liquid crystal panel according to the present invention is characterized in that the unit wirings are arranged in parallel in the row direction, and the number of the unit wirings in the row direction is smaller than the number of the groups.
  • branch wirings of each group are wired at equal intervals in the row direction, and are connected to a plurality of different unit wirings positioned at equal intervals in the column direction and to the plurality of unit wirings. It is connected through a plurality of auxiliary capacitance lines.
  • each of the plurality of pixels includes a plurality of sub-pixels having different colors or different light intensities, and each electrode and auxiliary capacitor correspond to the sub-pixel.
  • the auxiliary capacitance lines connected to the auxiliary capacitances of the electrodes corresponding to the pixels in each row are divided into a plurality of groups every several rows, and the auxiliary capacitance wires include a plurality of column-direction branch wires for each group. Connected at points.
  • the branch wiring in the column direction is connected to a trunk wiring that is wired in the row direction outside the pixel region for each group.
  • the trunk wirings arranged outside the pixel region are divided into a plurality of parts, and each divided unit wiring is connected to the branch wiring of the same group. Can be connected to different groups of column wiring.
  • the wiring area outside the pixel region can be reduced in the column direction.
  • the trunk wiring may be wired in the column direction outside the pixel region.
  • the trunk wiring is connected to the branch wiring in the column direction via the auxiliary capacitance wiring, and further connected from the branch wiring to another auxiliary capacitance wiring in the same group.
  • the trunk wiring is divided into a plurality of units, and each divided unit wiring is connected to each group. Therefore, even if they are on the same straight line, different unit wirings are connected to auxiliary capacitance wirings of different groups.
  • the trunk wiring in the row direction is not necessary, and different unit wirings on the same straight line can be used as the trunk wiring of a plurality of groups. Therefore, the wiring area outside the pixel region can be further reduced in the column direction. Is possible.
  • the plurality of unit wirings are arranged side by side in the column direction (or row direction), but the number arranged in parallel is smaller than the number of groups.
  • branch lines are connected by group to a trunk line that is not divided in the row direction
  • the number of rows in the trunk line is the number of groups, but the number of groups is less than the number of groups in the column direction (or row direction) )
  • the wiring area outside the pixel region can be reduced in the column direction.
  • the plurality of unit wirings in the same group are positioned at equal intervals.
  • a plurality of branch wirings respectively connected to unit wirings positioned at equal intervals are connected to the auxiliary capacitance wiring at a plurality of points in the row direction. Therefore, it is possible to transmit signals evenly in the row direction to the auxiliary capacitance lines of each group.
  • unit wirings that are evenly spaced are connected to branch wirings that are evenly located via auxiliary capacitance lines, and each branch line is connected to another auxiliary line at multiple points in the row direction. Connected to capacitive wiring. In this case as well, signals can be evenly transmitted in the row direction to the auxiliary capacitance lines of each group.
  • one pixel is composed of a plurality of subpixels with different colors or different light intensities, and the subpixels are arranged in a lattice pattern within the same pixel.
  • Each electrode and auxiliary capacitor each correspond to one subpixel.
  • the auxiliary capacity wiring connected to the auxiliary capacity of each sub-pixel receives a signal through the main wiring composed of the divided unit wiring.
  • the liquid crystal panel can reduce the wiring area outside the pixel region in the column direction, it can meet the demand for a narrow frame. Further, since a plurality of branch wirings connected at a plurality of locations can be connected to the unit wiring by connecting to the auxiliary capacitance wiring arranged in the row direction, a signal to the auxiliary capacitance can be transmitted. It is possible to prevent display unevenness.
  • FIG. 3 is a front view schematically showing the liquid crystal panel in the first embodiment. It is explanatory drawing which shows the structure of a subpixel. It is explanatory drawing which shows typically the element containing the electrode formed on a board
  • FIG. 3 is an explanatory diagram schematically showing the arrangement of trunk wiring in the first embodiment.
  • FIG. 3 is an explanatory diagram showing a transmission rate to each auxiliary capacity in the first embodiment.
  • FIG. 10 is an explanatory diagram schematically showing the arrangement of trunk wiring in the second embodiment.
  • FIG. 10 is an explanatory diagram schematically showing the arrangement of trunk wiring in the third embodiment. It is explanatory drawing which shows typically arrangement
  • FIG. 1 is a front view schematically showing liquid crystal panel 100 in the first embodiment.
  • the liquid crystal panel 100 is a display panel and has a rectangular flat plate shape.
  • the liquid crystal panel 100 employs an active matrix method.
  • the liquid crystal panel 100 has a pixel region 10 in which a plurality of pixels 1 are arranged in a grid pattern. For example, in the pixel region 10, 1920 pixels 1 are arranged in the row direction and 1080 pixels 1 are arranged in the column direction. Note that the pixel 1 in the first embodiment includes six sub-pixels 11 as described later.
  • the liquid crystal panel 100 is configured as follows.
  • the color filter 21 is formed on the substrate 2 on the surface side of the liquid crystal panel 100 among the pair of translucent rectangular substrates (glass substrates) 2 and 3.
  • a translucent insulating film is formed on the color filter 21, an electrode 22 is formed, and an alignment film is formed on the electrode 22.
  • each element including the electrode 31 for driving the liquid crystal is formed of a conductive material having high translucency, and an alignment film is formed on the electrode 31.
  • a sealing material for sealing the spacer and the liquid crystal is formed outside the pixel region 10 on the alignment film side of either one of the substrates 2 and 3.
  • the substrates 2 and 3 are bonded together so as to face each other on the alignment film side.
  • a liquid crystal material containing liquid crystal molecules is injected into a space generated by the spacer between the substrate 2 and the substrate 3 and sealed. Further, polarizing filters are attached to the substrates 2 and 3 on the outer surface opposite to the facing surfaces. Furthermore, a drive circuit connected to the element including the electrodes 22 and 31 on the substrates 2 and 3 is connected.
  • FIG. 2 is an explanatory diagram showing the configuration of subpixels.
  • FIG. 2 is an enlarged view from the polarizing filter side (surface side) of a portion corresponding to the pixel 1 in the substrate 2 in FIG. In FIG. 2, the polarizing filter and the base material of the substrate 2 are not shown.
  • the pixel 1 includes six sub-pixels 11Ra, 11Rb, 11Ga, 11Gb, 11Ba, and 11Bb.
  • the six subpixels 11Ra, 11Rb, 11Ga, 11Gb, 11Ba, and 11Bb are composed of red (R) subpixels 11Ra and 11Rb, green (G) subpixels 11Ga and 11Gb, and blue (B) subpixels 11Ba and 11Bb. Each color is composed of two sub-pixels.
  • the color filter 21 of the substrate 2 includes filters 21R, 21G, and 21B and a black matrix 20.
  • Each of the red filter 21R, the green filter 21G, and the blue filter 21B is a strip-like filter having a length in the short direction of the pixel region 10 and a width corresponding to the sub-pixel 11.
  • the filters 21R, 21G, and 21B are cyclically arranged in the order of RGBRGB in the longitudinal direction along the short direction of the substrate 2.
  • the black matrix 20 is a resin film containing, for example, carbon black, and is formed to have a substantially rectangular opening at a position corresponding to each sub-pixel 11 so that light does not pass through the gap between the sub-pixels 11. .
  • the red filter 21R passes through the locations corresponding to the subpixels 11Ra and 11Rb
  • the green filter 21G passes through the locations corresponding to the subpixels 11Ga and 11Gb
  • the filter 21B passes through the locations corresponding to the subpixels 11Ba and 11Bb. Can be seen from the front side.
  • the counter electrode 22 is formed on the color filter 21 of the substrate 2, and each counter electrode 22 is connected to a common voltage Vcom (see the circuit diagram of FIG. 4).
  • FIG. 3 is an explanatory diagram schematically showing an element including the electrode 31 formed on the substrate 3
  • FIG. 4 is a diagram showing a circuit configuration of the element including the electrode 31 formed on the substrate 3.
  • FIG. 3 shows a state in which the portion corresponding to the pixel 1 is enlarged from the alignment film side (surface side). The alignment film is not shown.
  • pixel electrodes 31 are formed on the substrate 3 so as to correspond to the sub-pixels 11.
  • the pixel electrode 31 is made of a transparent conductive material.
  • ITO Indium tin oxide
  • a thin film transistor (TFT) 32 and an auxiliary capacitor Cs are formed on each pixel electrode 31, and a source bus line 33 and a gate bus line for supplying a signal to each thin film transistor 32 and the auxiliary capacitor Cs.
  • TFT thin film transistor
  • auxiliary capacitor Cs are formed on each pixel electrode 31, and a source bus line 33 and a gate bus line for supplying a signal to each thin film transistor 32 and the auxiliary capacitor Cs.
  • an auxiliary capacity bus line 37, and a branch wiring 38 are formed.
  • the thin film transistor 32 is formed near the center between the two sub-pixels 11Ra and 11Rb (11Ga, 11Gb, 11Ba, and 11Bb) of each color.
  • the thin film transistor 32 includes a source electrode 321, a gate electrode 322, and a drain electrode 323.
  • the auxiliary capacitor Cs is formed on the outer side above or below the two sub-pixels 11Ra and 11Rb (11Ga, 11Gb, 11Ba, and 11Bb) of each color.
  • the auxiliary capacitance Cs is formed between the auxiliary capacitance electrodes 35 and 36 facing each other through an insulating film.
  • the gate bus line 34 is wired in the row direction between the pixel electrodes 31 so as to pass through the center of each pixel 1 in the row direction. Note that the gate bus line 34 is formed to open one line between the pixel electrodes 31.
  • the gate bus line 34 is formed on the upper or lower edge of the pixel electrode 31 via an insulating layer.
  • a gate electrode 322 of the thin film transistor 32 is formed so as to protrude from the gate bus line 34 in the column direction.
  • the gate bus line 34 is connected to a gate driver (not shown) outside the substrate 3.
  • the source bus line 33 is wired between the pixel electrodes 31 in the column direction.
  • the source bus line 33 is formed below a part of the pixel electrode 31 and above a part of the gate bus line 34 via an insulating layer.
  • a source electrode 321 of the thin film transistor 32 is formed so as to protrude in a row direction from a position corresponding to a gap between the pixel electrodes 31 of the source bus line 33.
  • the source bus line 33 is connected to a source driver (not shown) outside the substrate 3.
  • the auxiliary capacitance bus lines 37 are wired in the row direction so as to alternate with the gate bus lines 34, with one row being formed in the row direction gap between the pixel electrodes 31.
  • the auxiliary capacitance bus line 37 is formed on the upper or lower edge of the pixel electrode 31 via an insulating layer.
  • the branch wiring 38 is wired in the column direction on any pixel electrode 31 in each pixel 1.
  • the branch wiring 38 is formed of a metal material in the same layer as the source bus line 33, and is connected to the auxiliary capacitor bus line 37 via a contact hole every other row.
  • the branch wiring 38 connects between the auxiliary capacity bus line 37 and the trunk wiring 70 as will be described later.
  • the drain electrode 323 of the thin film transistor 32 is formed on the gate bus line 34 via an insulating layer along the row direction so as to face the source electrode 321 protruding from the source bus line 33.
  • the auxiliary capacitance electrode 35 is formed on the auxiliary capacitance bus line 37 via an insulating layer.
  • the auxiliary capacitance electrode 35 is electrically connected to the pixel electrode 31 through a contact hole 351 that penetrates the insulating layer.
  • the auxiliary capacitance electrode 36 is a part of the auxiliary capacitance bus line 37 that faces the auxiliary capacitance electrode 35.
  • the drain electrode 323 is connected to the auxiliary capacitance electrode 35 by an extraction wiring 315 arranged so as to extend over the pixel electrode 31 in the column direction.
  • the drain electrode 323 is connected to the pixel electrode 31 that is electrically connected to the auxiliary capacitance electrode 35 via the contact hole 351.
  • the pixel electrode 31, the thin film transistor 32, and the auxiliary capacitor Cs thus configured are supplied via the source bus line 33 at the timing when the thin film transistors 32 of each row are turned on one by one via the gate bus line 34.
  • the pixel electrode 31 inputs a control signal to the pixel electrode 31 in each row, and the information of the control signal is held in the auxiliary capacitor Cs.
  • the light transmission amount in the liquid crystal layer corresponding to the sub-pixels 11Ra, 11Rb, 11Ga, 11Gb, 11Ba, and 11Bb of each color is adjusted, and the image display that finely expresses the color and luminance gradation of each pixel 1 Is realized.
  • the direction of the signal voltage changes to the auxiliary capacitance electrode 36 of each auxiliary capacitance Cs, and the amount of change is
  • different luminance levels are set for the sub-pixels 11Ra and 11Rb (11Ga, 11Gb, 11Ba, and 11Bb) of the respective colors.
  • a control signal to the auxiliary capacitance electrode 36 of each auxiliary capacitance Cs is output for each row from the auxiliary capacitance control unit 7 electrically connected to the substrate 3 and transmitted via the auxiliary capacitance bus line 37. Is done. A rectangular wave is used as the control signal. Since a control signal has to be transmitted to a large number of auxiliary capacitors Cs, a problem called waveform dullness has occurred.
  • the liquid crystal panel 1 in the first embodiment includes the row-direction trunk wiring 70 composed of the divided unit wirings 71 to 74 in order to transmit the control signal from the auxiliary capacitance control unit 7 reliably and at high speed. It is set as the structure provided.
  • FIG. 5 is an explanatory diagram schematically showing the arrangement of the main wiring 70 in the first embodiment.
  • the main wiring 70 is arranged in the upper peripheral portion outside the pixel region 10 so that the two wirings are divided into the same number along the row direction.
  • the divided lines are referred to as unit wirings 71 to 74, respectively.
  • two main wirings 71 to 74 along the row direction are arranged in parallel in the column direction and an even number in the row direction to constitute the trunk wiring 70.
  • the number of unit wirings 71 to 74 in the row direction corresponds to the number of auxiliary capacitance control units 7 described below.
  • the auxiliary capacitance control unit 7 is similarly divided into block units in response to the source driver outputting a control signal in block units obtained by dividing the pixel region 10 into a plurality of columns.
  • the auxiliary capacity control unit 7 of each block is connected to two unit wirings 71 and 72 (or 73 and 74) arranged in parallel vertically among the unit wirings 71 to 74, and the connected unit wirings.
  • a control signal for the auxiliary capacitor Cs is output to 71 and 72 (or 73 and 74), respectively.
  • the branch wiring 38 is wired in the column direction across the pixel region 10. Further, the branch wiring 38 is connected to any one of the unit wirings 71 to 74. Adjacent branch wirings 38 are connected to different unit wirings 71-74.
  • connection relationship between the trunk wiring 70, the branch wiring 38, and the auxiliary capacity bus line 37 is divided into four groups, and a control signal is transmitted from the auxiliary capacity control unit 7 for each group.
  • the connection relationship will be described in detail below.
  • the plurality of auxiliary capacity bus lines 37 are separated so as to form the same group every four rows.
  • the auxiliary capacitor bus lines 37 in the same group are connected to a plurality of branch wires 38 in the same group.
  • Four branch lines 38 are connected to each of the unit lines 71 to 74, and the four branch lines 38 belong to the same group.
  • the auxiliary capacity bus line 37 is cyclically divided into four groups from the top as groups I, II, III, IV, I,.
  • the branch wiring 38 has groups I, II, I, II, I, II, I, II, III, IV, III, IV, III, IV, III, IV, I, II,. Have been separated.
  • the branch wiring 38 is arranged so as to be wired to one block every two groups (groups I and II, and groups III and IV), and adjacent branch wirings 38 in one block belong to different groups. It is like that. For each of the groups I to IV, the storage capacitor bus line 37 and the branch wiring 38 belonging to the same group are connected.
  • the unit wirings 71 to 74 constituting the trunk wiring 70 are classified into unit wiring 71 belonging to group I, unit wiring 72 belonging to group II, unit wiring 73 belonging to group III, and unit wiring 74 belonging to group IV. Has been.
  • the unit wiring 71 belonging to the group I and the unit wiring 72 belonging to the group II are arranged in one block in the vertical direction.
  • the unit wiring 73 belonging to the group III and the unit wiring 74 belonging to the group IV are arranged vertically in the column direction so as to be wired to another block.
  • the unit wiring 71 and the unit wiring 73 may be arranged vertically, and the unit wiring 72 and the unit wiring 74 may be arranged vertically, or may be reversed upside down.
  • the branch wiring 38 connected to the unit wiring 71 is group I
  • the branch wiring 38 connected to the unit wiring 72 is group II. Since the branch wirings 38 adjacent to each other in the same block belong to different groups, the branch wirings 38 of Group I and the branch wirings 38 of Group II are alternately arranged.
  • the branch wiring 38 connected to the unit wiring 73 is group III
  • the branch wiring 38 connected to the unit wiring 74 is group IV
  • the branch wiring 38 of group III and group IV is They are arranged alternately in the pixel region 10.
  • the unit wirings 71 of group I are arranged at equal intervals in the row direction.
  • the branch wirings 38 of group I are arranged at equal intervals in the row direction even within one unit wiring 71.
  • the group I branch wirings 38 are arranged at almost equal intervals and connected to the group I storage capacitor bus lines 37 every four lines in the pixel region 10 as a whole.
  • the unit wirings 72 to 74 are arranged at equal intervals in the row direction
  • the branch wirings 38 are arranged at equal intervals in the row direction.
  • FIG. 9 is an explanatory view schematically showing the arrangement of the trunk wiring 90 in the prior art.
  • the auxiliary capacitance control unit 9 outputs a control signal for each row to the auxiliary capacitance bus line 97 wired in the row direction via the trunk wiring 90 and the branch wiring 98.
  • the auxiliary capacity controller 9 is divided into blocks.
  • the trunk wiring 90 in the prior art is composed of four lines 91 to 94 that are wired over the entire periphery in the longitudinal direction of the liquid crystal panel in the upper peripheral portion outside the pixel region 10.
  • the branch wiring 98 is wired in the column direction over the inside and outside of the pixel region 10.
  • the branch wiring 98 is connected to any of the lines 91 to 94 constituting the trunk wiring 90. Adjacent branch lines 98 are connected to different lines 91-94.
  • the trunk wiring 90 is divided into a group I line 91, a group II line 92, a group III line 93, and a group IV line 94.
  • the branch wiring 98 is divided into groups in the order of I, II, III, IV, I, II, III, IV, I, II,.
  • the branch wiring 98 of the same group and the lines 91 to 94 of the trunk wiring 90 are connected.
  • the trunk wiring 90 occupies a wiring area corresponding to the four lines 91 to 94.
  • the number of groups 4 is divided into two as in the first embodiment, and two lines are divided.
  • the wiring area of the trunk wiring can be reduced in the column direction.
  • the number of groups is four, and the configuration includes a trunk wiring 70 that is divided into two in the column direction and wired to divide the two wirings. .
  • the number of groups is not limited to four.
  • the number of groups is “12”.
  • the trunk wiring 70 may be divided into 12 groups divided into two to divide six wirings, or divided into three to divide four wirings, Similarly, the wiring may be divided into six so as to divide two wirings.
  • the number of branch wirings 38 connected to one unit wiring 71 to 74 is four for ease of explanation. However, in practice, it is possible to arrange the branch wirings 38 in all the subpixels, or to arrange the branch wirings 38 in the subpixels of a specific color.
  • FIG. 6 is an explanatory diagram showing a transmission rate to each auxiliary capacitor Cs in the first embodiment.
  • the arrival rate of the control signal to each auxiliary capacitor Cs when the number of wirings in the column direction of the trunk wiring 70 is 12, 6, 4, 2 is simulated.
  • the results obtained are shown in the table.
  • the arrival rate of the control signal to each auxiliary capacity Cs indicates the arrival rate within 10/12 unit time of the time width in which the positive and negative of the rectangular wave is switched. It has been confirmed that the display quality is not affected if the arrival rate is 99% or more.
  • the arrival rate is 99.9 because it can be connected to the auxiliary capacity bus line at a plurality of points. %.
  • the arrival rate is 99.9%.
  • the arrival rate is 99.8%.
  • the arrival rate is 99.2%.
  • the arrival rate is 99% or more, and the display quality is not affected. Therefore, for example, even in a configuration including a trunk wiring composed of unit wirings that are divided into six parts and divided into two wirings, waveform dullness is suppressed and a display panel with sufficient display quality is realized. Can respond to the request for narrowing the frame.
  • the divided auxiliary capacitance control unit 7 is connected to the unit wirings 71 and 72 of the groups I and II or the unit wirings 73 and 74 of the groups III and IV, respectively.
  • the number of unit wirings is doubled, and the divided auxiliary capacitance control unit 7 is connected to the unit wirings 71 to 74 of the four groups I to IV, respectively. .
  • FIG. 7 is an explanatory diagram schematically showing the arrangement of the trunk wiring 70 in the second embodiment.
  • the trunk line 70 is wired in the upper peripheral portion outside the pixel region 10 so that two lines are divided into the same number along the row direction.
  • Each divided line is unit wiring 71-74.
  • the unit wirings 71 to 74 in the second embodiment are half the length in the row direction as compared with the first embodiment, and the number of the unit wirings 71 to 74 is twice in the row direction.
  • the auxiliary capacitance control unit 7 is connected to each of four unit wirings 71 to 74 arranged in parallel in 2 rows and 2 columns, and a control signal to each of the connected unit wirings 71 to 74 is supplied to the auxiliary capacitance Cs. Is output.
  • connection relationship between the main wiring 70, the branch wiring 38, and the auxiliary capacitance bus line 37 is divided into four groups, and the control signal is transmitted from the auxiliary capacitance control unit 7 for each group. It is.
  • the plurality of auxiliary capacity bus lines 37 are separated so as to form the same group every four rows.
  • the auxiliary capacitor bus lines 37 in the same group are connected to a plurality of branch wires 38 in the same group.
  • Two branch wirings 38 are connected to each unit wiring 71 to 74, and the two branch wirings 38 belong to the same group.
  • the auxiliary capacity bus line 37 is cyclically divided into four groups from the top as groups I, II, III, IV, I, II,.
  • the branch wirings 38 are arranged in the order of groups I, II, I, II, III, IV, III, IV, I, II, I, II, III, IV, III, IV, I, II, I,. They are separated into groups.
  • the branch wirings 38 are arranged in one block every four groups (groups I to IV), and the adjacent branch wirings 38 in one block belong to different groups.
  • the storage capacitor bus lines 37 and branch wirings 38 belonging to the same group I to IV are connected to each other.
  • the unit wirings 71 to 74 constituting the trunk wiring 70 are classified into unit wiring 71 belonging to group I, unit wiring 72 belonging to group II, unit wiring 73 belonging to group III, and unit wiring 74 belonging to group IV.
  • Unit wiring 71 belonging to group I and unit wiring 72 belonging to group II are arranged vertically in the column direction
  • unit wiring 73 belonging to group III and unit wiring 74 belonging to group IV are arranged vertically in the column direction.
  • the four groups of unit wirings 71 to 74 are wired in one block.
  • the unit wiring 71 and the unit wiring 73 may be arranged vertically, and the unit wiring 72 and the unit wiring 74 may be arranged vertically, or may be reversed upside down.
  • the branch wiring 38 connected to the unit wiring 71 is group I
  • the branch wiring 38 connected to the unit wiring 72 is group II. Since the adjacent branch lines 38 in the same block belong to different groups, the branch lines 38 of Group I and the branch lines 38 of Group II are alternately arranged.
  • the branch wiring 38 connected to the unit wiring 73 is group III
  • the branch wiring 38 connected to the unit wiring 74 is group IV
  • the branch wiring 38 of group III and group IV is They are arranged alternately in the pixel region 10.
  • the unit wirings I of the group I are arranged at equal intervals in the row direction.
  • the branch wirings 38 of group I are arranged at equal intervals in the row direction even within one unit wiring 71.
  • the group I branch wirings 38 are arranged at almost equal intervals every four lines and connected to the group I auxiliary capacitance bus lines 37 even when viewed as a whole in the pixel region 10.
  • the unit wirings 72 to 74 are arranged at equal intervals in the row direction, and the branch wirings 38 are also arranged at equal intervals in the row direction.
  • the unit wiring in which the two wirings are separated is used rather than the configuration in which the trunk wiring 90 composed of the four lines 91 to 94 is wired in the row direction (FIG. 8).
  • the trunk wiring 90 composed of the four lines 91 to 94 is wired in the row direction (FIG. 8).
  • the wiring area of the trunk line can be reduced in the column direction.
  • the load on the trunk wiring 70 is substantially the same as that in the conventional technique, the waveform dullness of the control signal to each auxiliary capacitor Cs can be suppressed as in the conventional technique.
  • the main wiring 70 is arranged in the row direction.
  • the main wiring 70 is arranged in the column direction.
  • FIG. 8 is an explanatory view schematically showing the arrangement of the trunk wiring 70 in the third embodiment.
  • the trunk line 70 is wired in the peripheral part of both sides outside the pixel region 10 so that two lines are divided into the same number along the column direction.
  • Each divided line is unit wiring 71-74.
  • one side part is expanded and shown.
  • the auxiliary capacitance control unit 7 is similarly divided into block units in response to the gate driver outputting a control signal in block units obtained by dividing the pixel region 10 into a plurality of rows.
  • the auxiliary capacity control unit 7 of each block is connected to two unit wirings 71 and 72 (or 73 and 74) arranged in parallel on the left and right of the unit wirings 71 to 74, and the connected unit wirings.
  • a control signal for the auxiliary capacitor Cs is output to 71 and 72 (or 73 and 74), respectively.
  • connection relationship between the trunk wiring 70, the branch wiring 38, and the auxiliary capacitance bus line 37 is divided into four groups, and the control signal is transmitted from the auxiliary capacitance control unit 7 for each group. It is.
  • the plurality of auxiliary capacity bus lines 37 are separated so as to form the same group every four rows.
  • the auxiliary capacitor bus lines 37 in the same group are connected to a plurality of branch wires 38 in the same group.
  • the auxiliary capacity bus line 37 is connected to each unit wiring 71 to 74 for each group.
  • the auxiliary capacity bus line 37 is cyclically divided into four groups from the top as groups I, II, III, IV, I,.
  • the branch wirings 38 are cyclically divided into groups I, II, III, IV, I,... From the left. For each of the groups I to IV, the storage capacitor bus line 37 and the branch wiring 38 belonging to the same group are connected.
  • the unit wirings 71 to 74 constituting the trunk wiring 70 are such that the unit wiring 71 belonging to the group I and the unit wiring 72 belonging to the group II are wired in one block side by side in the row direction. Similarly, the unit wiring 73 belonging to the group III and the unit wiring 74 belonging to the group IV are arranged in the left and right in the row direction so as to be wired to another block.
  • the unit wiring 71 and the unit wiring 73 may be arranged on the left and right, and the unit wiring 72 and the unit wiring 74 may be arranged on the left and right, or may be reversed left and right.
  • the auxiliary capacity bus line 37 in the same block as the unit wiring 71 of the group I is connected to the unit wiring 71.
  • the group I auxiliary capacitance bus lines 37 are connected to the branch wires 38 of the same group I, and the group I branch wires 38 are connected to the auxiliary capacitance bus lines 37 of the same group I in all blocks.
  • the group I control signal sent from the auxiliary capacitance control unit 7 is transmitted from the unit wiring 71 to the group I branch wiring 38 via the group I auxiliary capacitance bus line 37 and via the branch wiring 38. Further, it is transmitted to the auxiliary capacity bus line 37 of the group I of another block.
  • the unit wirings 71 of group I are arranged at equal intervals in the column direction.
  • the group I branch wirings 38 are arranged in the pixel region 10 every four lines and are arranged at substantially equal intervals in the row direction and connected to the auxiliary capacitor bus lines 37. Accordingly, the control signal is transmitted almost evenly to the auxiliary capacity bus line 37 of each block. As a result, the wiring area of the trunk wiring can be reduced, and the waveform dullness of the control signal to each auxiliary capacitor Cs can be suppressed in the same manner as in the conventional technique.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

 液晶パネルを用いる表示装置の狭額縁化の要請に対応しつつ、表示ムラの防止を良好に実現することができる液晶パネル及び該液晶パネルを用いた表示装置を提供する。 複数の画素を構成する複数の副画素に対応するように、格子状に形成されている複数の電極夫々に、補助容量が接続されてある。補助容量へ制御信号を伝達するための信号線である補助容量配線は、行方向に配線されてある。複数の補助容量配線は、複数行おきに同一グループに属するように、複数のグループに分別されており、同一グループの補助容量配線に前記画素領域内の点上で接続される列方向の枝配線が各グループについて複数備えられ、更に、複数の枝配線へ信号を支給する幹配線が接続されてある。該幹配線は、前記基板上の周辺部に行方向に分断されるようにして配されている単位配線からなり、単位配線毎に、同一グループに属する複数の枝配線に接続されてある。

Description

液晶パネル
 本発明は、複数の画素が格子状に配置された液晶パネルの駆動回路における配線構造に関する。特に、液晶パネルを用いる表示装置の狭額縁化の要請に対応しつつ、表示ムラの防止を良好に実現することができる液晶パネルに関する。
 液晶パネルを用いた表示装置は、液晶パネルにおける異なる場所毎に明暗を異ならしめることで画像を表示する。明暗の表現は、液晶パネルの背面側に設置した光源からの光の透過量を各場所で調整して実現する。光の透過量の調整は、偏光方向が直交する偏光板で挟んだ液晶パネルにおける液晶層の液晶分子の配向方向を、異なる場所毎に操作することで実現される。カラー画像は、色及び明暗が異なる点の集まりによって表現される。液晶パネルは、各点に対応する場所を画素とし、画素毎に赤(R)、緑(G)、及び青(B)の色及び明暗(輝度)を調整してカラー画像の表示を実現する。特にマトリクス方式の液晶パネルは、複数の画素が格子状に並列する画素領域を有している。該液晶パネルは、画素領域の画素毎に、光源からの光の透過量を色別に調整することでカラー画像の表示を実現する。
 マトリクス方式の液晶パネルにおける1つの画素は、複数の副画素からなる。1つの画素は、RGBの色毎の副画素で構成されている。1つの画素は、各色で2つずつの副画素からなる構成とされることがある。この場合、1つの画素は6つの副画素からなる。1つの画素が、各色で2つずつの副画素からなる構成では、2つの副画素の内、一方の副画素に画素欠陥が発生したときでも、他方の副画素で補完して1つの画素全体が欠陥画素となることを防止でき、正常画素の割合を高く維持することができる。また、2つの副画素における光の透過量を異ならしめることで、各画素の色又は輝度の中間階調を微細に調整することも可能となる。
 液晶層の液晶分子の配向方向の操作は、液晶層を挟んで対向する電極間に印加する電界の強度を調整して行なう。マトリクス方式の液晶パネルでは、2枚のガラス基板上の副画素に対応する箇所に、つまり格子状となるように、電極を夫々形成し、電極が形成されている側の面を対向配置させた前記2枚のガラス基板の間に液晶分子を含む液晶材料を封入し、各電極への印加電圧を制御することで各副画素に対応する液晶分子の配向方向を操作する。なお、各電極は、透光性が高い導電材料で形成される。また、各ガラス基板上の電極を含む回路上には、液晶分子を配向させるための配向膜が形成される。
 また、ガラス基板には、各副画素の電極への印加電圧を制御するための配線が、導電材料で形成されている。ガラス基板には、副画素の行方向の数及び列方向の数に応じて行方向及び列方向に導線が形成され、各副画素の電極は、行方向及び列方向の配線各々1つずつに接続される。各副画素の電極への印加電圧は、一行毎に各列の電極へ制御信号を印加することによって制御される。
 アクティブマトリクス方式の液晶パネルでは更に、各副画素の電極に薄膜トランジスタ(TFT:Thin Film Transistor)を接続させると共に、補助容量(付加コンデンサ)を設けてある。これにより、一行毎に、各列の電極へ信号を印加するための制御信号が伝達されている間に、各副画素で制御電圧を保持することができ、表示品位を向上させることが可能となる。また、2つの副画素の補助容量への制御電圧を異ならしめることにより、各々の副画素に印加される電圧に差を設けることができ、各画素の中間階調を微細に調整することが可能となる。
 そのためガラス基板には、各電極への配線と共に、各補助容量への制御電圧を付加するための信号用の配線が形成される。補助容量用の配線は、行方向に配列された複数の配線が、画素領域外の両側に列方向に配線された幹配線に接続され幹配線が補助容量用の制御部に接続され、該制御部から矩形波である制御信号が出力される。
 昨今の液晶パネルにおける画素数は、例えばフルハイビジョンであれば、行方向に1920、列方向に1080である。1つの画素が、RGBの色別に2つの副画素からなる6つの副画素で構成される場合、副画素の数は1920×1080×6 となり1千万個以上である。したがって、各副画素の補助容量の配線は、膨大な数及び距離となる。これにより、各行への制御信号の伝達率が低下し、表示ムラとして認識される虞があった。
 制御信号の伝達率の低下は、幹配線を太くすることで防止することができる。しかしながら、昨今の液晶パネルを用いた表示装置では、大型化及び薄型化と共に、狭額縁化が求められている。幹配線を太くすることは、狭額縁化の要請に反する。そこで、特許文献1では、補助容量への配線に枝線を設けて矩形波である制御信号の鈍りを抑止すると共に、更に、各補助容量への制御電圧を複数の種類にグループ分けすることで伝達速度を向上させるようにしてある。
国際公開WO2010/134439号
 特許文献1に開示されている補助容量への配線により、補助容量への制御信号の波形のなまりを抑制することができる。しかしながら、さらなる狭額化を実現し、且つ波形鈍りを防止するためには、補助容量用の配線の取り回しが課題となる。
 本発明は斯かる事情に鑑みてなされたものであり、各副画素の電極における補助容量に対する配線面積を縮小させ、且つ信号の矩形波の波形なまりを抑制することが可能な構成によって、液晶パネルを用いる表示装置の狭額縁化の要請に対応しつつ、表示ムラの防止を良好に実現することができる液晶パネルを提供することを目的とする。
 本発明に係る液晶パネルは、格子状に配列されている複数の画素夫々に対応するように、複数の電極及び該電極の補助容量が基板上の中央の画素領域に格子状に形成してあり、各行の画素に対応する補助容量に接続された複数の補助容量配線と、該補助容量配線を通じて各補助容量へ信号を送出する信号送出部とを備える液晶パネルにおいて、前記複数の補助容量配線は、複数行おきに同一グループに属するように複数のグループに分別されており、同一グループの補助容量配線に前記画素領域内の点上で接続される列方向の枝配線を各グループについて複数備え、更に、該複数の枝配線へ信号を支給する幹配線と、前記信号送出部からの信号をグループ別に分配して前記幹配線へ送出する送出部とを備え、前記幹配線は、前記基板上の周辺部に行方向に分断されるように配されている単位配線からなり、該単位配線毎に、同一グループに属する複数の枝配線に接続されており、前記送出部は、前記単位配線毎にグループ別の信号を送出するようにしてあることを特徴とする。
 本発明に係る液晶パネルは、前記単位配線は列方向に並設されており、該単位配線の列方向の数は前記グループの数よりも少ないことを特徴とする。
 本発明に係る液晶パネルは、各グループの補助容量配線は、行方向に均等間隔に位置する異なる複数の単位配線と、該複数の単位配線に夫々接続されている複数の枝配線を介して接続されてあることを特徴とする。
 本発明に係る液晶パネルは、格子状に配列されている複数の画素夫々に対応するように、複数の電極及び該電極の補助容量が基板上の中央の画素領域に格子状に形成してあり、各行の画素に対応する補助容量に接続された複数の補助容量配線と、該補助容量配線を通じて各補助容量へ信号を送出する信号送出部とを備える液晶パネルにおいて、前記複数の補助容量配線は、複数行おきに同一グループに属するように複数のグループに分別されており、同一グループの補助容量配線に前記画素領域内の点上で接続される列方向の枝配線を各グループについて複数備え、更に、前記複数の補助容量配線へ信号を支給する幹配線と、前記信号送出部からの信号をグループ別に分配して前記幹配線へ送出する送出部とを備え、前記幹配線は、前記基板上の周辺部に列方向に分断されるように配されている単位配線からなり、該単位配線毎に、同一グループに属する複数の補助容量配線に接続されており、前記送出部は、前記単位配線毎にグループ別の信号を送出するようにしてあることを特徴とする。
 本発明に係る液晶パネルは、前記単位配線は、行方向に並設されており、該単位配線の行方向の数は前記グループの数よりも少ないことを特徴とする。
 本発明に係る液晶パネルは、各グループの枝配線は行方向に均等間隔に配線されており、列方向に均等間隔に位置する異なる複数の単位配線と、該複数の単位配線に夫々接続されている複数の補助容量配線を介して接続されてあることを特徴とする。
 本発明に係る液晶パネルは、前記複数の画素は夫々、異なる色別又は異なる光強度別の複数の副画素からなり、各電極及び補助容量は前記副画素に各々対応するようにしてあることを特徴とする。
 本発明では、各行の画素に対応する電極の補助容量に接続されている補助容量配線は、数行おきに複数のグループに分別され、補助容量配線には列方向の枝配線がグループ別に、複数箇所で接続されている。列方向の枝配線はグループ毎に、画素領域外に行方向に配線されている幹配線に接続される。画素領域外に配される幹配線は、複数に分断されており、分断された単位配線毎に同一グループの枝配線に接続するようにしてあるから、同一直線上にあっても、異なる単位配線は異なるグループの列配線と接続できる。同一直線上の異なる単位配線を、複数のグループの幹配線として用いることができるから、画素領域外における配線面積を列方向に縮小することが可能である。
 なお、幹配線は、画素領域外に列方向に配線されてもよい。この場合、幹配線はグループ毎に、補助容量配線を介して列方向の枝配線へ接続され、枝配線から更に同一グループの他の補助容量配線へ接続される。この場合も、幹配線は複数に分断され、分断された単位配線毎にグループ別に接続するようにしてあるから、同一直線上にあっても、異なる単位配線は異なるグループの補助容量配線へ接続される。この場合、行方向の幹配線は不要であり、同一直線上の異なる単位配線を、複数のグループの幹配線として用いることができるから、画素領域外の配線面積を列方向に更に縮小することが可能である。
 本発明では、複数の単位配線は、列方向(又は行方向)に並設されているが、並設されている数はグループの数より少ない。行方向に分断されずに配線される幹配線に、枝配線がグループ別に接続される場合、幹配線の行数はグループの数となるが、グループの数より少ない数で列方向(又は行方向)に並設される単位配線で幹配線を構成することにより、画素領域外における配線面積を列方向に縮小することが可能である。
 本発明では、同一グループの複数の単位配線は、均等間隔に位置するようにしてある。均等間隔に位置する単位配線に夫々接続される複数の枝配線が、行方向に複数の点で補助容量配線に接続される。したがって、各グループの補助容量配線へ行方向に均等に信号を伝達させることが可能となる。
 また、幹配線を列方向に配線する場合、均等間隔に位置する単位配線が補助容量配線を介して均等に位置する枝配線へ接続し、各枝配線が行方向に複数の点で他の補助容量配線に接続される。この場合も各グループの補助容量配線へ行方向に均等に信号を伝達させることが可能となる。
 本発明では、1つの画素は、異なる色別又は異なる光強度別の複数の副画素からなり、副画素は同一画素内で格子状に並ぶものである。各電極及び補助容量は、各々1つの副画素に対応する。各副画素の補助容量へ接続される補助容量配線が、分断された単位配線からなる幹配線を介して信号を受ける。1つの画素が、異なる色及び異なる光強度別の複数の副画素に対応する構成により、1つの画素で微細な色表現及び階調表現が可能となる。補助容量の数が多くなるが、幹配線が分断された単位配線からなる構成により、配線面積の縮小及び補助容量への信号の伝達率の維持を実現することが可能となる。
 本発明による場合、液晶パネルは、画素領域外における配線面積を列方向に縮小することが可能であるから、狭額縁化の要請に対応することができる。更に、行方向に配されている補助容量配線に、複数箇所で接続する複数の枝配線を単位配線に接続して補助容量への信号を伝達することができるから、矩形波である信号の鈍りを防止することができ、表示ムラの防止を実現することができる。
実施の形態1における液晶パネルを模式的に示す正面図である。 副画素の構成を示す説明図である。 基板上に形成される電極を含む素子を模式的に示す説明図である。 基板上に形成される電極を含む素子の回路構成を示す図である。 実施の形態1における幹配線の配置を模式的に示す説明図である。 実施の形態1における各補助容量への伝達率を示す説明図である。 実施の形態2における幹配線の配置を模式的に示す説明図である。 実施の形態3における幹配線の配置を模式的に示す説明図である。 従来技術における幹配線の配置を模式的に示す説明図である。
 以下に、本発明の実施の形態について図面に基づき具体的に説明する。
 (実施の形態1)
 図1は、実施の形態1における液晶パネル100を模式的に示す正面図である。液晶パネル100は、表示パネルであり、矩形の平板状をなす。
 液晶パネル100は、アクティブマトリクス方式を採用している。液晶パネル100は、複数の画素1が格子状に配列している画素領域10を有している。例えば、画素領域10には、行方向に画素1が1920個、列方向に画素1が1080個配列している。なお、実施の形態1における画素1は、後述するように6つの副画素11からなる。
 液晶パネル100は、以下のように構成される。1対の透光性の矩形状基板(ガラス基板)2,3の内、液晶パネル100の表面側の基板2上にカラーフィルタ21が形成される。基板2には、カラーフィルタ21上に透光性の絶縁膜が形成され、更に、電極22が形成され、電極22上には配向膜が形成される。一方の基板3には、液晶を駆動するための電極31を含む各素子が、透光性が高い導電材料で形成され、電極31上に配向膜が形成される。基板2,3のいずれか一方の配向膜側の画素領域外10にスペーサ及び液晶を封止するためのシール材が形成される。基板2と基板3とが配向膜側で対向するように貼り合わせられる。基板2と基板3との間のスペーサによって生じた空間に液晶分子を含む液晶材料が注入され、封止される。更に基板2,3には、対向面と反対側の外面に偏光フィルタが各貼付される。更に、基板2,3上の電極22,31を含む素子に接続される駆動回路が接続される。
 図2は、副画素の構成を示す説明図である。図2は、図1中の基板2における画素1に対応する部分の偏光フィルタ側(表面側)からの拡大図である。なお、図2において偏光フィルタ及び基板2の基材は図示を省略する。
 画素1は、6つの副画素11Ra,11Rb,11Ga,11Gb,11Ba,11Bbからなる。6つの副画素11Ra,11Rb,11Ga,11Gb,11Ba,11Bbは、赤色(R)の副画素11Ra,11Rb、緑色(G)の副画素11Ga,11Gb、青色(B)の副画素11Ba,11Bbと、色別に各2つの副画素からなる。
 図2に示すように、基板2のカラーフィルタ21は、フィルタ21R,21G,21Bと、ブラックマトリックス20とからなる。赤色のフィルタ21R、緑色のフィルタ21G、青色のフィルタ21Bは夫々、画素領域10の短手方向の長さ及び副画素11分の幅を有する短冊状のフィルタである。フィルタ21R,21G,21Bは、基板2の短手方向に沿って、長手方向にRGBRGB…の順で巡回的に並列される。ブラックマトリックス20は、例えばカーボンブラックを含む樹脂膜であり、副画素11間の隙間を光が透過しないよう、副画素11夫々に対応する箇所に略矩形の開口部を有するように形成されている。これにより、副画素11Ra,11Rbに対応する箇所に赤色のフィルタ21Rが、副画素11Ga,11Gbに対応する箇所に緑色のフィルタ21Gが、副画素11Ba,11Bbに対応する箇所にフィルタ21Bが透過して表側から視認できるようにしてある。
 基板2のカラーフィルタ21上には、対向電極22が形成されており、対向電極22は夫々、共通電圧Vcom に接続されている(図4の回路図参照)。
 図3は、基板3上に形成される電極31を含む素子を模式的に示す説明図であり、図4は、基板3上に形成される電極31を含む素子の回路構成を示す図である。図3は、画素1に対応する部分の配向膜側(表面側)から拡大してみた様子を表している。なお、配向膜は図示を省略している。
 図3に示すように、基板3には、各副画素11に対応するように、画素電極31が形成されている。画素電極31は、透明導電材料により形成されてある。例えば、ITO(Indium tin oxide:酸化インジウムスズ)が用いられる。また基板3には、各画素電極31に、薄膜トランジスタ(TFT:Thin film transistor)32及び補助容量Csが各々形成され、各薄膜トランジスタ32及び補助容量Csへ信号を供給するソースバスライン33、ゲートバスライン34、補助容量バスライン37、及び枝配線38が形成されている。
 薄膜トランジスタ32は、各色の2つの副画素11Ra,11Rb(11Ga,11Gb、11Ba,11Bb)間の中央寄りに形成されている。薄膜トランジスタ32は、ソース電極321、ゲート電極322及びドレイン電極323を有している。
 補助容量Csは、各色の2つの副画素11Ra,11Rb(11Ga,11Gb、11Ba,11Bb)の上又は下の外側寄りに形成されている。なお補助容量Csは、絶縁膜を介して対向する補助容量電極35,36間により形成されている。
 ゲートバスライン34は、各画素1の中央を行方向に通るように、各画素電極31間に行方向に配線されている。なお、ゲートバスライン34は、各画素電極31間を1行ずつ開けるようにしてある。ゲートバスライン34は、画素電極31の上又は下の縁部上に絶縁層を介して形成されている。ゲートバスライン34から、列方向へ突出するようにして薄膜トランジスタ32のゲート電極322が形成されている。ゲートバスライン34は、基板3外のゲートドライバ(図示せず)に接続されている。
 ソースバスライン33は、各画素電極31間に列方向に配線されている。ソースバスライン33は、画素電極31の一部の下、及びゲートバスライン34の一部の上に、絶縁層を介して形成されている。ソースバスライン33の各画素電極31間の隙間に対応する箇所から、行方向へ突出するようにして薄膜トランジスタ32のソース電極321が形成されている。ソースバスライン33は、基板3外のソースドライバ(図示せず)に接続されている。
 補助容量バスライン37は、ゲートバスライン34と交互になるように、各画素電極31間の行方向の隙間上を1行ずつ開けて行方向に配線されている。補助容量バスライン37は、画素電極31の上又は下の縁部上に絶縁層を介して形成されている。
 枝配線38は、各画素1において何れかの画素電極31上に列方向に配線されている。枝配線38は、ソースバスライン33と同層にメタル材料で形成され、複数行おきに補助容量バスライン37にコンタクトホールを介して接続されている。枝配線38は、後述するように、補助容量バスライン37と幹配線70との間を接続する。
 薄膜トランジスタ32のドレイン電極323は、ソースバスライン33から突出するソース電極321と対向するように行方向に沿って、ゲートバスライン34上に絶縁層を介して形成されている。
 補助容量電極35は、補助容量バスライン37上に絶縁層を介して形成されている。補助容量電極35は、絶縁層を貫通するコンタクトホール351を介して画素電極31と電気的に接続している。補助容量電極36は、補助容量バスライン37上の、補助容量電極35と対向する一部である。
 ドレイン電極323は、画素電極31上を列方向に渡るように配されている引出配線315により、補助容量電極35と接続される。また、ドレイン電極323は、補助容量電極35とコンタクトホール351を介して電気的に接続している画素電極31に接続されている。
 このように構成される画素電極31、薄膜トランジスタ32及び補助容量Csにより、ゲートバスライン34を介して各行の薄膜トランジスタ32が1行ずつオン状態となったタイミングで、ソースバスライン33を介して供給される各行の画素電極31への制御信号を画素電極31が入力し、制御信号の情報を補助容量Csにて保持するようにしてある。これにより、各色の副画素11Ra,11Rb,11Ga,11Gb,11Ba,11Bbに対応する液晶層における光の透過量を調整して、各画素1の色及び輝度の階調を微細に表現した画像表示を実現する。
 このとき、実施の形態1では、各色の副画素11Ra,11Rb(11Ga,11Gb、11Ba,11Bb)において、各々の補助容量Csの補助容量電極36へ、信号電圧変化の方向が逆で変化量が同一の制御信号を送出することにより、各色の副画素11Ra,11Rb(11Ga,11Gb、11Ba,11Bb)で異なる輝度レベルとするようにしてある。これにより、輝度調整をより微細に行なって中間調の表現を豊かにし、視野角特性を向上させることが可能である。
 各々の補助容量Csの補助容量電極36への制御信号は、基板3に電気的に接続される補助容量制御部7から、行毎に制御信号が出力され、補助容量バスライン37を介して伝達される。制御信号には矩形波が用いられる。多数の補助容量Csへ制御信号を伝達しなければならないため、波形鈍りと呼ばれる現象が生じることが問題であった。
 そこで、実施の形態1における液晶パネル1は、補助容量制御部7からの制御信号を確実かつ高速に伝達するために、分断された単位配線71~74で構成される行方向の幹配線70を備える構成とする。
 以下、実施の形態1における幹配線70について、図面を参照して詳細に説明する。図5は、実施の形態1における幹配線70の配置を模式的に示す説明図である。
 幹配線70は画素領域10外の上部の周辺部に、行方向に沿って、2本の配線が同数に分断されるようにして配されてある。分断された線を夫々、単位配線71~74という。換言すれば、行方向に沿った単位配線71~74が、列方向に2本、行方向に偶数本並設されて幹配線70を構成する。なお、単位配線71~74の行方向の並列数は、以下に説明する補助容量制御部7の数に対応するようにしてある。
 補助容量制御部7は、ソースドライバが画素領域10を列方向に複数に分割したブロック単位で制御信号を出力することに対応して、同様にブロック単位に分割されている。各ブロックの補助容量制御部7は夫々、単位配線71~74の内、上下に並列された2本の単位配線71,72(又は73,74)と接続されており、接続されている単位配線71,72(又は73,74)へ、各々補助容量Csへの制御信号を出力する。
 枝配線38は、画素領域10内外に亘って、列方向に配線されている。また、枝配線38は、単位配線71~74のいずれかに接続されている。隣り合う枝配線38は異なる単位配線71~74に接続するようにしてある。
 なお、幹配線70、枝配線38及び補助容量バスライン37の接続関係は、4つのグループに分けられており、グループ別に制御信号が補助容量制御部7から伝達されるようにしてある。以下に、接続関係について詳細に説明する。
 複数の補助容量バスライン37は、4行おきに同一グループとなるように分別されている。各グループ単位で、同一グループの補助容量バスライン37は、同一グループの複数の枝配線38に接続するようにしてある。枝配線38は、各単位配線71~74に、4本ずつ接続するようにしてあり、該4本の枝配線38は同一グループに属している。
 具体的には、補助容量バスライン37は、上からグループI,II,III,IV,I,…と巡回的に、4つのグループに分別されている。枝配線38は、左からグループI,II,I,II,I,II,I,II,III,IV,III,IV,III,IV,III,IV,I,II,…の順で各グループに分別されている。枝配線38は、2グループ毎に(グループI,II、及びグループIII,IV)、1つのブロックに配線されるようにしてあり、且つ1つのブロック内で隣り合う枝配線38が異なるグループに属するようにしてある。そして、グループI~IV毎に、同一のグループに属する補助容量バスライン37と枝配線38とが接続されている。
 幹配線70を構成する単位配線71~74は、グループIに属する単位配線71と、グループIIに属する単位配線72と、グループIIIに属する単位配線73と、グループIVに属する単位配線74とに分別されている。グループIに属する単位配線71と、グループIIに属する単位配線72とが列方向に上下に並んで1つのブロックに配線されるようにしてある。同様にして、グループIIIに属する単位配線73と、グループIVに属する単位配線74とが列方向に上下に並んで他の1つのブロックに配線されるようにしてある。なお、単位配線71と単位配線73とが上下に並び、単位配線72と単位配線74とが上下に並ぶ構成としてもよいし、上下反転させてもよい。単位配線71に接続されている枝配線38はグループIであり、単位配線72に接続されている枝配線38はグループIIである。同一ブロック内で隣り合う枝配線38が異なるグループに属するようにしてあるから、グループIの枝配線38とグループIIの枝配線38とが交互に並んでいる。同様にして、単位配線73に接続されている枝配線38はグループIIIであり、単位配線74に接続されている枝配線38はグループIVであって、グループIIIとグループIVの枝配線38は、画素領域10内で交互に並んでいる。
 各グループ単位で見た場合、例えばグループIの単位配線71は、行方向に均等間隔に配置されている。グループIの枝配線38は、1つの単位配線71内でも行方向に均等間隔に配置されている。グループIの枝配線38は、画素領域10内の全体としてみても、4本毎に、ほぼ均等間隔に配置されてグループIの補助容量バスライン37に接続されている。他のグループII~IVにおいても、単位配線72~74は、行方向に均等間隔に配置されており、枝配線38は行方向に均等間隔に配置されている。
 図9は、従来技術における幹配線90の配置を模式的に示す説明図である。従来技術における液晶パネルでは、補助容量制御部9が、行方向に配線された補助容量バスライン97へ、幹配線90及び枝配線98を介して制御信号を行毎に出力する。従来技術においても補助容量制御部9は、ブロック単位に分割されている。
 従来技術における幹配線90は、画素領域10外の上部の周辺部に、液晶パネルの長手方向の略全体に亘って配線される4本の線91~94から構成される。枝配線98は、画素領域10内外に亘って、列方向に配線されている。枝配線98は、幹配線90を構成する線91~94のいずれかに接続されている。隣り合う枝配線98は異なる線91~94に接続するようにしてある。
 従来技術において具体的には、幹配線90は、グループIの線91と、グループIIの線92と、グループIIIの線93と、グループIVの線94とに分別される。そして枝配線98は、左からI,II,III,IV,I,II,III,IV,I,II,…の順で各グループに分別されている。そして、同一のグループの枝配線98と幹配線90の線91~94とが接続するようにしてある。この場合、幹配線90は、4本の線91~94の分だけ配線面積を占める。
 このようにして、4本の線91~94からなる幹配線90を行方向に配線する構成とするよりも、実施の形態1のようにグループの数である4を2分割して2本の配線を分断するようにして配線した単位配線71~74を各々のグループの幹線として用いる構成とすることにより、幹配線の配線面積を列方向に縮小することができる。なおこのとき、従来技術と本発明とを比較した場合、画素領域10内での枝配線38,98から各補助容量バスライン37,97への入力点数は変わらない。したがって、本発明を適用した場合の幹配線70の負荷は、従来技術と略同等であるから、各補助容量Csへの制御信号の波形鈍りも、従来技術と同じように抑制することが可能である。
 なお、上述の説明及び図面では、説明を容易にするためにグループの数を4つとし、列方向に2分割して2本の配線を分断するように配線した幹配線70を備える構成とした。しかしながら、グループの数は4つに限らない。例えば、既存の製品では、グループの数は「12」である。この場合、幹配線70は、12グループを2分割して6本の配線を分断するように配線したものでもよいし、3分割して4本の配線を分断するように配線したものでもよく、同様に、6分割して2本の配線を分断するように配線したものでもよい。上述の説明及び図面では、説明を容易にするために、1つの単位配線71~74へ接続されている枝配線38は4本としている。しかしながら、実際には、全ての副画素に枝配線38を配置するか、又は、特定の色の副画素に枝配線38を配置することが可能である。
 図6は、実施の形態1における各補助容量Csへの伝達率を示す説明図である。図6では、グループの数が12の場合に、幹配線70の列方向の配線の数を12、6、4、2としたときの、各補助容量Csへの制御信号の到達率をシミュレーションして得られた結果を表で示している。なお、各補助容量Csへの制御信号の到達率とは、矩形波の正負が切り替わる時間幅の10/12単位時間後以内における到達率を示している。到達率が99%以上確保できれば表示品質に影響が無いことが確認されている。
 図6に示すように、グループを分割せずに従来技術のような構成で幹配線及び枝配線を用いる場合、複数点で補助容量バスラインに接続することができることにより、到達率は99.9%である。また、12グループを2分割し、6本の配線を分断するようにした単位配線からなる幹配線を用いる場合も、到達率は99.9%である。12グループを3分割し、4本の配線を分断するようにした単位配線からなる幹配線を用いる場合、到達率は99.8%である。更に、12グループを6分割し、2本の配線を分断するようにした単位配線からなる幹配線を用いる場合、到達率は99.2%である。このように、幹配線70の列方向の配線の本数が12、6、4、2のいずれでも、到達率は99%以上となり、表示品質に影響がない。したがって、例えば6分割して2本の配線を分断するようにして配線した単位配線からなる幹配線を備える構成であっても、波形鈍りを抑制し、十分な表示品質の表示パネルを実現することができ、狭額縁化の要請に対応することができる。
 (実施の形態2)
 実施の形態1では、分割された補助容量制御部7が夫々、グループI及びIIの単位配線71,72、又は、グループIII及びIVの単位配線73,74に接続されている構成とした。これに対し、実施の形態2では、単位配線の数を2倍にし、分割された補助容量制御部7が夫々、4つのグループI~IVの単位配線71~74に接続されている構成とする。
 図7は、実施の形態2における幹配線70の配置を模式的に示す説明図である。幹配線70は、画素領域10外の上部の周辺部に、行方向に沿って、2本の線が同数に分断されるようにして配線されている。分断された各線は単位配線71~74である。なお、実施の形態2における単位配線71~74は、実施の形態1と比較して行方向に半分の長さであり、本数は行方向に2倍である。
 補助容量制御部7は夫々、2行2列に並列された4本の単位配線71~74に夫々接続されており、接続されている単位配線71~74へ、各々補助容量Csへの制御信号を出力する。
 実施の形態2においても、幹配線70、枝配線38及び補助容量バスライン37の接続関係は、4つのグループに分けられており、グループ別に制御信号が補助容量制御部7から伝達されるようにしてある。
 複数の補助容量バスライン37は、4行おきに同一グループとなるように分別されている。各グループ単位で、同一グループの補助容量バスライン37は、同一グループの複数の枝配線38に接続するようにしてある。枝配線38は、各単位配線71~74に、2本ずつ接続するようにしてあり、該2本の枝配線38は同一グループに属している。
 具体的には、補助容量バスライン37は、上からグループI,II,III,IV,I,II,…と巡回的に、4つのグループに分別されている。枝配線38は、左からグループI,II,I,II,III,IV,III,IV,I,II,I,II,III,IV,III,IV,I,II,I,…の順で各グループに分別されている。枝配線38は4つのグループ毎に(グループI~IV)、1つのブロックに配線されるようにしてあり、且つ1つのブロック内で隣り合う枝配線38が異なるグループに属するようにしてある。そして、同一のグループI~IVに属する補助容量バスライン37と枝配線38とが各々接続されている。
 幹配線70を構成する単位配線71~74は、グループIに属する単位配線71と、グループIIに属する単位配線72と、グループIIIに属する単位配線73と、グループIVに属する単位配線74とに分別されている。グループIに属する単位配線71と、グループIIに属する単位配線72とが列方向に上下に並び、また、グループIIIに属する単位配線73と、グループIVに属する単位配線74とが列方向に上下に並び、4つのグループの単位配線71~74が1つのブロックに配線されるようにしてある。単位配線71と単位配線73とが上下に並び、単位配線72と単位配線74とが上下に並ぶ構成としてもよいし、上下反転させてもよい。単位配線71に接続されている枝配線38はグループIであり、単位配線72に接続されている枝配線38はグループIIである。同一ブロック内で隣り合う枝配線38は異なるグループに属するようにしてあるから、グループIの枝配線38とグループIIの枝配線38とが交互に並んでいる。同様にして、単位配線73に接続されている枝配線38はグループIIIであり、単位配線74に接続されている枝配線38はグループIVであって、グループIIIとグループIVの枝配線38は、画素領域10内で交互に並んでいる。
 実施の形態2における構成でも、各グループ単位で見た場合、例えばグループIの単位配線Iは、行方向に均等間隔に配置されている。グループIの枝配線38は、1つの単位配線71内でも行方向に均等間隔に配置されている。グループIの枝配線38は、画素領域10内の全体としてもみても、4本毎に、ほぼ均等間隔に配置されてグループIの補助容量バスライン37に接続されている。他のグループII~IVにおいても、単位配線72~74、行方向に均等間隔に配置されており、枝配線38も行方向に均等間隔に配置されている。
 実施の形態2における構成でも、4本の線91~94からなる幹配線90を行方向に配線する構成(図8)とするよりも、2本の配線を分断するようにして配線した単位配線71~74を各々のグループの幹線として用いる構成とすることにより、幹配線の配線面積を列方向に縮小することができる。なおこのとき、従来技術と本発明とを比較した場合、画素領域10内での枝配線38から各補助容量バスライン37への入力点数は変わらない。したがって、幹配線70の負荷は、従来技術と略同等であるから、各補助容量Csへの制御信号の波形鈍りも、従来技術と同じように抑制することが可能である。
 (実施の形態3)
 実施の形態1及び2では、幹配線70は行方向に配されている構成とした。これに対し、実施の形態3では、幹配線70が列方向に配される構成とする。
 図8は、実施の形態3における幹配線70の配置を模式的に示す説明図である。幹配線70は、画素領域10外の両側部の周辺部に、列方向に沿って、2本の線が同数に分断されるようにして配線されている。分断された各線は単位配線71~74である。なお図8では、一方の側部を拡大して示している。
 補助容量制御部7は、ゲートドライバが画素領域10を行方向に複数に分割したブロック単位で制御信号を出力することに対応して、同様にブロック単位に分割されている。各ブロックの補助容量制御部7は夫々、単位配線71~74の内、左右に並列された2本の単位配線71,72(又は73,74)と接続されており、接続されている単位配線71,72(又は73,74)へ、各々補助容量Csへの制御信号を出力する。
 実施の形態3においても、幹配線70、枝配線38及び補助容量バスライン37の接続関係は、4つのグループに分けられており、グループ別に制御信号が補助容量制御部7から伝達されるようにしてある。
 複数の補助容量バスライン37は、4行おきに同一グループとなるように分別されている。各グループ単位で、同一グループの補助容量バスライン37は、同一グループの複数の枝配線38に接続するようにしてある。補助容量バスライン37は、各単位配線71~74に、グループ別に接続されている。
 具体的には、補助容量バスライン37は、上からグループI,II,III,IV,I,…と巡回的に、4つのグループに分別されている。枝配線38は、左からグループI,II,III,IV,I,…と巡回的に各グループに分別されている。グループI~IV毎に、同一のグループに属する補助容量バスライン37と枝配線38とが接続されている。
 幹配線70を構成する単位配線71~74は、グループIに属する単位配線71と、グループIIに属する単位配線72とが行方向に左右に並んで1つのブロックに配線されるようにしてある。同様にして、グループIIIに属する単位配線73と、グループIVに属する単位配線74とが行方向に左右に並んで他の1つのブロックに配線されるようにしてある。なお、単位配線71と単位配線73とが左右に並び、単位配線72と単位配線74とが左右に並ぶ構成としてもよいし、左右反転させてもよい。
 グループIの単位配線71と同一のブロック内の補助容量バスライン37は、単位配線71に接続されている。グループIの補助容量バスライン37は、同一グループIの枝配線38と接続されており、グループIの枝配線38は、全ブロック内の同一グループIの補助容量バスライン37と接続されている。これにより、補助容量制御部7から送出されたグループIの制御信号は、単位配線71からグループIの補助容量バスライン37を介してグループIの枝配線38へ伝達され、枝配線38を介して更に他のブロックのグループIの補助容量バスライン37へ伝達される。
 各グループ単位で見た場合、例えばグループIの単位配線71は、列方向に均等間隔に配置される。グループIの枝配線38は、画素領域10内に4本毎に、行方向にほぼ均等間隔に配置されて各補助容量バスライン37に接続されている。したがって、各ブロックの補助容量バスライン37へほぼ均等に制御信号が伝達される。これにより、幹配線の配線面積を縮小することができると共に、各補助容量Csへの制御信号の波形鈍りも、従来技術と同じように抑制することが可能である。
 開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
 100 液晶パネル
 1 画素
 11,11Ra,11Rb,11Ga,11Gb,11Ba,11Bb 副画素
 37 補助容量バスライン(補助容量配線)
 38 枝配線
 7 補助容量制御部(信号送出部)
 70 幹配線
 71,72,73,74 単位配線

Claims (7)

  1.  格子状に配列されている複数の画素夫々に対応するように、複数の電極及び該電極の補助容量が基板上の中央の画素領域に格子状に形成してあり、各行の画素に対応する補助容量に接続された複数の補助容量配線と、該補助容量配線を通じて各補助容量へ信号を送出する信号送出部とを備える液晶パネルにおいて、
     前記複数の補助容量配線は、複数行おきに同一グループに属するように複数のグループに分別されており、
     同一グループの補助容量配線に前記画素領域内の点上で接続される列方向の枝配線を各グループについて複数備え、
     更に、
     該複数の枝配線へ信号を支給する幹配線と、
     前記信号送出部からの信号をグループ別に分配して前記幹配線へ送出する送出部と
     を備え、
     前記幹配線は、前記基板上の周辺部に行方向に分断されるように配されている単位配線からなり、該単位配線毎に、同一グループに属する複数の枝配線に接続されており、
     前記送出部は、前記単位配線毎にグループ別の信号を送出するようにしてあること
     を特徴とする液晶パネル。
  2.  前記単位配線は列方向に並設されており、該単位配線の列方向の数は前記グループの数よりも少ない
     ことを特徴とする請求項1に記載の液晶パネル。
  3.  各グループの補助容量配線は、行方向に均等間隔に位置する異なる複数の単位配線と、該複数の単位配線に夫々接続されている複数の枝配線を介して接続されてある
     ことを特徴とする請求項1に記載の液晶パネル。
  4.  格子状に配列されている複数の画素夫々に対応するように、複数の電極及び該電極の補助容量が基板上の中央の画素領域に格子状に形成してあり、各行の画素に対応する補助容量に接続された複数の補助容量配線と、該補助容量配線を通じて各補助容量へ信号を送出する信号送出部とを備える液晶パネルにおいて、
     前記複数の補助容量配線は、複数行おきに同一グループに属するように複数のグループに分別されており、
     同一グループの補助容量配線に前記画素領域内の点上で接続される列方向の枝配線を各グループについて複数備え、
     更に、
     前記複数の補助容量配線へ信号を支給する幹配線と、
     前記信号送出部からの信号をグループ別に分配して前記幹配線へ送出する送出部と
     を備え、
     前記幹配線は、前記基板上の周辺部に列方向に分断されるように配されている単位配線からなり、該単位配線毎に、同一グループに属する複数の補助容量配線に接続されており、前記送出部は、前記単位配線毎にグループ別の信号を送出するようにしてあること
     を特徴とする液晶パネル。
  5.  前記単位配線は、行方向に並設されており、該単位配線の行方向の数は前記グループの数よりも少ない
     ことを特徴とする請求項4に記載の液晶パネル。
  6.  各グループの枝配線は行方向に均等間隔に配線されており、列方向に均等間隔に位置する異なる複数の単位配線と、該複数の単位配線に夫々接続されている複数の補助容量配線を介して接続されてある
     ことを特徴とする請求項4に記載の液晶パネル。
  7.  前記複数の画素は夫々、異なる色別又は異なる光強度別の複数の副画素からなり、各電極及び補助容量は前記副画素に各々対応するようにしてあること
     を特徴とする請求項1から6のいずれか1つに記載の液晶パネル。
PCT/JP2013/082156 2013-11-29 2013-11-29 液晶パネル WO2015079555A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2013/082156 WO2015079555A1 (ja) 2013-11-29 2013-11-29 液晶パネル
CN201380081282.6A CN105793771B (zh) 2013-11-29 2013-11-29 液晶面板
JP2015550286A JP6166381B2 (ja) 2013-11-29 2013-11-29 液晶パネル
US15/100,206 US9823529B2 (en) 2013-11-29 2013-11-29 Liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082156 WO2015079555A1 (ja) 2013-11-29 2013-11-29 液晶パネル

Publications (1)

Publication Number Publication Date
WO2015079555A1 true WO2015079555A1 (ja) 2015-06-04

Family

ID=53198543

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/082156 WO2015079555A1 (ja) 2013-11-29 2013-11-29 液晶パネル

Country Status (4)

Country Link
US (1) US9823529B2 (ja)
JP (1) JP6166381B2 (ja)
CN (1) CN105793771B (ja)
WO (1) WO2015079555A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126588A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネルおよび液晶表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109863550B (zh) * 2016-09-06 2022-09-27 堺显示器制品株式会社 显示装置
CN112313730B (zh) * 2018-06-20 2023-03-28 堺显示器制品株式会社 显示面板以及显示面板的制造方法
JP2020064092A (ja) * 2018-10-15 2020-04-23 三菱電機株式会社 立体表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087049A1 (ja) * 2009-01-27 2010-08-05 シャープ株式会社 液晶表示装置
WO2012157725A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135893A1 (ja) * 2006-05-19 2007-11-29 Sharp Kabushiki Kaisha 表示装置
CN102428404B (zh) * 2009-05-21 2015-07-15 夏普株式会社 液晶面板
US9276019B2 (en) * 2011-07-19 2016-03-01 Sharp Kabushiki Kaisha Method of manufacturing element substrate
CN102955306B (zh) * 2011-08-30 2015-12-02 上海天马微电子有限公司 液晶显示装置及其测试方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087049A1 (ja) * 2009-01-27 2010-08-05 シャープ株式会社 液晶表示装置
WO2012157725A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126588A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネルおよび液晶表示装置

Also Published As

Publication number Publication date
CN105793771A (zh) 2016-07-20
JPWO2015079555A1 (ja) 2017-03-16
JP6166381B2 (ja) 2017-07-19
CN105793771B (zh) 2019-03-22
US20170031220A1 (en) 2017-02-02
US9823529B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
US9019186B2 (en) Liquid crystal display device
JP6053278B2 (ja) 2画面表示装置
JP5480970B2 (ja) 表示パネル及び表示装置
US20080316413A1 (en) Display panel
US9019184B2 (en) Liquid crystal display device including specific subpixel arrangement
WO2010134439A1 (ja) 液晶パネル
WO2019119810A1 (zh) 显示面板的驱动方法、驱动装置及显示装置
US20130222747A1 (en) Display panel
US20130088681A1 (en) Display panel and display device
KR20120116785A (ko) 액정표시장치
US9536490B2 (en) Display device, display panel and driving method thereof which include applying different common voltages
US20150261053A1 (en) Liquid crystal panel and display device
WO2010109558A1 (ja) Tft基板及びこれを用いた液晶表示装置
JP6166381B2 (ja) 液晶パネル
WO2018170983A1 (zh) 阵列基板和液晶显示面板
WO2011061964A1 (ja) 液晶表示装置用基板、液晶表示装置、および液晶表示装置の駆動方法
JP6047450B2 (ja) 液晶表示装置
US9558697B2 (en) Display device driving sub-pixels of a plurality of colors
CN104516162A (zh) 一种垂直配向型液晶显示面板
US10359675B2 (en) Liquid crystal display panel
US11054704B2 (en) Light source device for display device and liquid crystal display device
US11852933B2 (en) Liquid crystal display device
US10607555B2 (en) Liquid crystal display panel
KR20140085778A (ko) 대화면 수평 전계형 액정 표시장치
CN117037731A (zh) 显示面板及驱动方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13898063

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015550286

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15100206

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13898063

Country of ref document: EP

Kind code of ref document: A1