JPWO2012074009A1 - 複合基板および製造方法 - Google Patents

複合基板および製造方法 Download PDF

Info

Publication number
JPWO2012074009A1
JPWO2012074009A1 JP2012524030A JP2012524030A JPWO2012074009A1 JP WO2012074009 A1 JPWO2012074009 A1 JP WO2012074009A1 JP 2012524030 A JP2012524030 A JP 2012524030A JP 2012524030 A JP2012524030 A JP 2012524030A JP WO2012074009 A1 JPWO2012074009 A1 JP WO2012074009A1
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
dopant concentration
main surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012524030A
Other languages
English (en)
Other versions
JP5484578B2 (ja
Inventor
勝信 北田
勝信 北田
元一 小川
元一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012524030A priority Critical patent/JP5484578B2/ja
Application granted granted Critical
Publication of JP5484578B2 publication Critical patent/JP5484578B2/ja
Publication of JPWO2012074009A1 publication Critical patent/JPWO2012074009A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 格子欠陥の少ないシリコン基板を有する複合基板を提供する。【解決手段】 複合基板４０は、絶縁性の基板３０と、基板３０の上面に一方主面が接合されている機能層２１とを有している。この機能層２１のドーパント濃度は、厚み方向の他方主面から基板３０側に近づくにつれて低くなっている。

Description

本発明は、シリコン層を有する複合基板およびその製造方法に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。このＳＯＳ構造を形成する方法として、例えば特開平１０−１２５４７号公報に開示された技術がある。
しかし、特開平１０−１２５４７号公報に開示された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。
このため、格子欠陥の少ないシリコン層を有する複合基板が求められていた。
本発明の実施形態の複合基板の製造方法は、ドーパントを有する第１シリコンで形成された第１基板を準備する工程と、前記第１基板の主面に、第２シリコンをエピタキシャル成長させて半導体層を形成する工程と、前記半導体層と絶縁性の第２基板とを接合する工程と、次いで、前記第１基板の側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングする工程とを備えており、前記エッチャントに、前記第１基板のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度においてシリコンに対するエッチングレートが一定値以上低下するものを用いるとともに、前記半導体層を形成する工程において、前記半導体層を、前記第１基板に接し、前記第１基板から離れるにつれてドーパント濃度が前記閾値まで低下する第１領域を厚み方向に有するように形成する。
本発明の実施形態の複合基板は、絶縁性の基板と、一方主面が該基板の上面に接合されている半導体層とを備え、前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている。
本発明の他の実施形態の複合基板は、絶縁性の基板と、一方主面が該基板の上面に接合されている半導体層とを備え、前記半導体層のドーパント濃度は、厚み方向の途中から、他方主面側および前記基板側に近づくにつれて高くなっている。
本発明によれば、格子欠陥の少ないシリコン層を有する複合基板を提供することができる。
（ａ）〜（ｃ）は本発明の１つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ）〜（ｃ）は図１の後の製造工程を示す断面図である。 （ａ）は本発明の１つの実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。 （ａ）〜（ｃ）は本発明の他の実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ）〜（ｃ）は図４の後の製造工程を示す断面図である。 （ａ），（ｂ）は図５の後の製造工程を示す断面図である。 （ａ）は本発明の他の実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図である。
本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
（第１の実施形態）
まず、図１（ａ）に示したように、ドーパントを有する第１シリコン（Ｓｉ）で形成された第１基板１０を準備する。この第１基板１０の第１シリコンとしては、ｐ型またはｎ型のシリコンが採用できる。この第１基板１０のドーパント濃度としては、相対的に高濃度のｐ＋＋およびｎ＋＋、ならびに中濃度のｐ＋およびｎ＋のものが採用できる。ｐ＋＋のドーパント濃度としては、１×１０１８以上１×１０２１〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が挙げられる。ｐ＋のドーパント濃度としては、１×１０１６以上１×１０１８〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ｎ＋＋のドーパント濃度としては、５×１０１７以上１×１０２１〔ａｔｏｍｓ／ｃｍ３〕以下の範囲が挙げられる。ｎ＋のドーパント濃度としては、５×１０１５以上５×１０１７〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。本実施形態では、ｐ型でドーパント濃度がｐ＋＋のものを第１基板として採用する。なお、「ｐ」および「ｎ」の右上に記載している「＋＋」および「＋」の記載は、シリコンの抵抗値を基準とするものである。
次に、第１基板１０の矢印Ｄ１方向側の上面に、第２シリコンをエピタキシャル成長させ、図１（ｂ）に示したように、半導体層２０を形成する。このエピタキシャル成長の方法としては、第１基板１０を加熱しながら、当該第１基板１０の表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。この半導体層２０は、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
この半導体層２０としては、ｐ型またはｎ型のシリコンで、且つ第１基板１０よりもドーパントが少ないものを採用できる。この半導体層２０は、第１基板１０側から上面側に向かって、ドーパント濃度が徐々に低くなるように形成される。この半導体層２０の第１基板１０と接していない側の主面は、相対的に低濃度のｐ−およびｎ−のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ−のドーパント濃度としては、１×１０１６〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ｎ−のドーパント濃度としては、５×１０１５〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の半導体層２０は、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ−となるように形成する。なお、「ｐ」および「ｎ」の右上に記載している「−」の記載は、シリコンの抵抗値を基準とするものである。この半導体層２０のドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度を徐々に変化させてもよい。
このように半導体層２０を構成することにより、半導体層２０は、その厚み方向においてドーパント濃度の分布を持つこととなる。言い換えると、半導体層２０は、少なくとも、厚み方向において第１基板１０に接する第１領域２０ｘを有するように形成されている。この第１領域２０ｘは、第１基板１０から離れるにつれてドーパント濃度が後述の閾値まで低下するように形成されている。本実施形態では、第１領域２０ｘから離れるにつれ、ドーパント濃度は閾値からも低下し続けるものとなる。
上述の工程において、半導体層２０は、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。この場合、形成したエピタキシャル層は、ドーパント濃度が第１基板１０側から徐々に変化する遷移領域のみで構成されることとなる。例えば、エッチング液のエッチングの速度が大きく変化する境界的なドーパント濃度（後述の閾値）を少し超えた程度に、エピタキシャル層のドーパント濃度を留めておくことによって、当該エピタキシャル層の厚みをエッチングによって、より薄くできる。
次に、図１（ｃ）に示したように、絶縁性の第２基板３０を準備する。この第２基板３０の形成材料としては、酸化アルミニウム単結晶（サファイア）、炭化シリコンなどを用いることができる。本実施形態では、第２基板３０としてサファイアを採用する。
次に、図２（ａ）に示したように、第２基板３０と、第１半導体層２０の第１方向側の主面とを貼り合わせる。貼り合わせの方法としては、貼り合わせる面の表面を活性化して接合する方法および静電気力を利用して接合する方法が挙げられる。表面の活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法、化学溶液で表面をエッチングして活性化する方法などが挙げられる。この接合を常温下で行なってもよい。
なお、この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合（Solid State Bonding）によって、半導体層２０と第２基板３０とが直接的に接合される。この直接的な接合に際しては、半導体層２０と第２基板３０との間に混成層が形成される場合もある。この固相接合によって接合する場合には、半導体層２０および第２基板３０は、接合する面の面粗さが小さいことが好ましい。この面荒さは、例えば算術平均粗さＲａで表される。この面粗さＲａの範囲としては、１０ｎｍ未満が挙げられる。平均面粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。
ここまでの工程を経ることによって、第１基板１０と第２基板３０との間に、半導体層２０を有する中間製造物ができる。
次に、中間製造物を矢印Ｄ２方向側から加工して、図２（ｂ）に示したように、第１基板１０の厚みを薄くする。この厚みを薄くする加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。ここでは、厚みが薄くなった第１基板を、第１薄基板１１とする。
さらに、研磨後にエッチング液でエッチングし、図２（ｃ）に示したように半導体層２０の厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチャント（エッチング液）を採用することで可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸および酢酸の混合液をエッチング液として採用する。そしてこのエッチャントは、第１基板１０のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。ここで、「エッチングレートが一定値以上低下する」とは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが１／１０以上低下するような場合を指す。この例では、このエッチング液は、ｐ型シリコンを採用している本実施形態において、閾値となるドーパント濃度が７×１０１７〜２×１０１８［ａｔｏｍｓ／ｃｍ３］を境にしてエッチング速度が著しく低下するように調整されている。そしてフッ酸、硝酸および水の混合比を１：３：８としたときには、閾値を境にしてドエッチングレートが１／１０００以上に変化するように設定している。なお、選択性のエッチングをする他の方法としては、５％程度のフッ化水素溶液内での電界エッチング法、あるいはＫＯＨ溶液でのパルス電極陽極酸化法などが挙げられる。この半導体層２０は、第１領域２０ｘがエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった半導体層を機能層２１とする。この機能層２１の厚みとしては、例えば数百ｎｍから２μｍ程度の範囲が挙げられる。なお、第１基板１０または第１薄基板１１が残っている場合は、残っている第１基板１０または第１薄基板１１も併せてエッチングする。
ここまでの工程を経ることによって、図３に示したような、絶縁性の基板３０の矢印Ｄ２方向側の上面に、半導体層２１が積層された複合基板４０を製造することができる。言い換えると、この複合基板４０は、基板３０の矢印Ｄ２方向側の上面に半導体層２１の一方主面が接合されている。この半導体層２１のドーパント濃度は、他方主面側に比べて接合側（一方主面側、基板３０側）が低くなっている。また、ドーパント濃度を電気抵抗の大きさとして考えた場合には、この半導体層２１の電気抵抗は、表面側（他方主面側）から接合側（一方主面側、基板３０側）に近づくにつれて小さくなっている。図３において、絶縁性の基板３０は、上述の製造方法を経た第２基板３０を指し、半導体層２１は、上述の製造方法を経て、半導体層２０が薄層化された機能層２１を指すものである。
上述の製造方法では、第２基板３０に接合する前に、当該第２基板３０に接合する側の面に機能層２１となる半導体層２０のドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第２基板３０の上面に形成する機能層２１の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第１基板１０側から加工することになるので、当該第１基板１０の厚みのバラツキによる影響を受けたり、第２基板３０の反りによる影響を受けたりするからである。第１基板１０の厚みのバラツキ量および第２基板３０の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。なお、シリコンウエハは、一般的に±１０〔μｍ〕の厚みバラツキがあると言われている。この厚みバラツキは、ＳＯＳ基板のシリコンに求められている厚みである、数十ｎｍから数百ｎｍのサブミクロンの値に比べてとても大きい。
上述の工程では、半導体層２０のうち、第２基板３０側においてもっともドーパント濃度が低く電気抵抗が高いものとなっている。このような構成により、複合基板４０の機能層２１に半導体素子機能部を形成したときに寄生容量やノイズの少ない優れた特性を実現することができる。
複合基板４０の製造後に、当該複合基板４０を精密研磨してもよい。この精密研磨によって、機能層２１の厚みの均一性を向上させることができる。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれる。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで基板素材２０Ｘを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
上述の工程では、第１基板１０を研磨して厚みを薄くしたが、この研磨工程を省略してもよい。研磨工程を省略した場合は、エッチングなどによって第１基板１０を除去する。
上述の工程では、基板等を洗浄する工程を明記していないが、必要に応じて基板の洗浄をしてもよい。基板の洗浄方法としては、超音波を用いた洗浄、有機溶媒を用いた洗浄、化学薬品を用いた洗浄およびＯ２アッシングを用いた洗浄などの種々の方法が挙げられる。これらの洗浄方法は、組み合わせて採用してもよい。
上述の例では、半導体層２０は、第１基板１０から離れるにつれて連続的にドーパント濃度が低下し続ける場合を例に説明したが、第１領域２０ｘを有していればよく、この例に限定されない。例えば、半導体層２０のうち、第１領域２０ｘを挟んで第１基板１０と反対側に位置する領域のドーパント濃度は、閾値以上となってもよいし、閾値と同程度の値としてもよいし、厚み方向において段階的に変化するものであってもよい。
（第２の実施形態）
図４〜６は、本発明の第２の実施形態の例の複合基板の製造方法を模式的に示す工程図である。なお、本例においては、前述した第１の実施形態の例と異なる部分について説明し、同様の要素・工程については重複する説明を省略する。
まず、図４（ａ）に示したように、図１（ａ）と同様にシリコン（Ｓｉ）で形成された第１基板１０を準備する。
次に、第１基板１０の矢印Ｄ１方向側の上面に、シリコンをエピタキシャル成長させ、半導体層２０Ａを形成する。半導体層２０Ａは、第１基板１０側から順に、第１半導体層２０ａと第２半導体層２０ｂを積層して形成される。具体的には、まず、図４（ｂ）に示したように第１半導体層２０ａを形成する。
この第１半導体層２０ａとしては、ｐ型またはｎ型のシリコンで、且つ第１基板１０よりもドーパントが少ないものを採用できる。この第１半導体層２０ａは、第１基板１０側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この第１半導体層２０の上面部（第１基板１０と接する面と反対側の面）は、相対的に低濃度のｐ−およびｎ−のドーパント濃度、ならびにノンドープのいずれか１つとなるように形成される。ｐ−のドーパント濃度としては、１×１０１６〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。ｎ−のドーパント濃度としては、５×１０１５〔ａｔｏｍｓ／ｃｍ３〕未満の範囲が挙げられる。本実施形態の第１半導体層２０ａは、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ−となるように形成する。すなわち、第１半導体層２０ａは、その第１基板１０と接する部位に第１領域２０ｘを有するものである。
次に、第１半導体層２０ａの矢印Ｄ１方向側の上面に、シリコンをエピタキシャル成長させ、図４（ｃ）に示したように第２半導体層２０ｂを形成する。この第２半導体層２０ｂは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
この第２半導体層２０ｂとしては、ｐ型またはｎ型のシリコンで、且つ第１半導体層２０ａよりもドーパントが多いものを採用できる。この第２半導体層２０ｂは、第１半導体層２０ａ側から矢印Ｄ１方向側の上面側に向かって、ドーパント濃度が徐々に濃くなるように形成される。この第２半導体層２０の上面部は、ｎ＋＋、ｎ＋、ｐ＋およびｐ＋＋のいずれか１つのドーパント濃度となるように形成される。本実施形態の第２半導体層２０ｂは、ｐ型のシリコンを採用し、上面部のドーパント濃度がｐ＋＋となるように形成する。
ここでは、第１半導体層２０ａと第２半導体層２０ｂとを別々に形成しているが、連続的に成長させてもよい。第１半導体層２０ａと第２半導体層２０ｂとを一体的に形成するには、不純物の供給量の調整することで形成できる。この一体的な半導体層２０Ａでは、ドーパント濃度の増減が変わる変曲点を境にして、第１半導体層２０ａと第２半導体層２０ｂとに分かれているものと考えられる。
このようにして形成した半導体層２０Ａは、厚み方向の途中のドーパント濃度が最も低くなり、上面側および下面側（第１基板１０側）に近づくにつれてドーパント濃度が高くなる。すなわち、半導体層２０Ａは、厚み方向において、第１基板１０側に、第１領域２０ｘを有し、第１基板１０と反対側の主面側に第２領域２０ｙを有するものとなる。第２領域２０ｙは、厚み方向において、第１基板１０と反対側の主面から第１基板１０側に向かうに連れてドーパント濃度が低下するように形成されている。この例では、さらに、第２領域２０ｙの第１基板１０と反対側の主面におけるドーパント濃度は閾値よりも高くなっている。そして、第１領域２０ｘと第２領域２０ｙとの間には、ドーパント濃度が閾値以下である中間領域２０ｚを有している。
上述の工程において、第１半導体層２０ａおよび第２半導体層２０ｂは、ドーパントの拡散濃度が飽和するまでエピタキシャル成長をしなくてもよい。
次に、半導体層２０Ａの第２半導体層２０ｂを矢印Ｄ１方向側からエッチングし、図５（ａ）に示したように、第２半導体層２０ｂの厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液は、ドーパント濃度が所定の値を上回ったり下回ったりすると、エッチングの速度が著しく低下するように調整される。このような選択的なエッチング液としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。本実施形態では、第１の実施形態におけるエッチャントと同様に、フッ酸、硝酸および酢酸の混合液をエッチャントとして採用する。この第２半導体層２０ｂは、第２領域２０ｙがエッチングされる。ここでは、エッチングによって厚みが薄くなった第２半導体層を、第２薄層２１ｂとする。
次に、図５（ｂ）に示したように、図１（ｃ）と同様に、絶縁性の第２基板３０を準備する。
次に、図５（ｃ）に示したように、第２基板３０と、第２薄層２１ｂの第１方向側の上面とを貼り合わせる。貼り合わせの方法としては、第１の実施形態において第２基板３０と半導体層２０とを貼り合わせるときと同様の手法を用いることができる。
ここまでの工程を経ることによって、第１基板１０と第２基板３０との間に、半導体層２０Ａを有する中間製造物ができる。
次に、中間製造物を矢印Ｄ２方向側から加工して、図６（ａ）に示したように、第１基板１０の厚みを薄くする。この厚みを薄くする加工方法としては、第１の実施形態において図２（ｂ）を用いて説明したのと同様の手法を用いることができる。ここでは、厚みが薄くなった第１基板を、第１薄基板１１とする。
さらに、研磨後にエッチング液でエッチングし、図６（ｂ）に示したように、半導体層２０Ａの第１半導体層２０ａの厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、上述と同様のエッチング液が挙げられる。この第１半導体層２０ａは、第１領域２０ｘをエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった第１半導体層を、第１薄層２１ａとする。なお、第１基板１０または第１薄基板１１が残っている場合は、残っている第１基板１０または第１薄基板１１も併せてエッチングする。
ここまでの工程を経ることによって、図７に示したような、絶縁性の基板３０の矢印Ｄ２方向側の上面に、一方主面が基板３０に接合された半導体層２０Ａ’を有する複合基板４０Ａを製造することができる。半導体層２０Ａ’のドーパント濃度は、厚み方向の途中から、一方主面および他方主面に近づくにつれて高くなっている。ここで、基板３０は、上記製造方法を経た第２基板３０を指す。同様に、半導体層２０Ａ’は、上記製造方法を経た第２薄層２１ｂと第１薄層２１ａとが積層されたものを指す。すなわち、半導体層２０Ａ’は、半導体層２０Ａの中間領域２０ｚで構成されている。言い換えると、この複合基板４０Ａは、第２基板３０の矢印Ｄ２方向側の上面に、第２薄層２１ｂと第１薄層２１ａとを含む機能層が接合されている。第２薄層２１ｂおよび第１薄層２１ａを１つの機能層と考える場合、この半導体層のドーパントは、矢印方向Ｄ１，Ｄ２の途中が両端側に比べて少なくなっている。逆に、この機能層のドーパントは、厚み方向の途中から両端側に近づくにつれて多くなっている。加えて、ドーパント濃度を電気抵抗の大きさとして考えた場合、この機能層の電気抵抗は、厚み方向の途中部から両端側に近づくにつれて小さくなっている。
上述の製造方法では、第２基板３０に接合する前に、当該第２基板３０に接合する側の面にドーパント濃度の勾配を形成している。このように接合前に勾配を形成することによって、接合後に勾配を形成する場合に比べて、第２基板３０の上面に形成する機能層の厚みのバラツキを低減することができる。接合後に勾配を形成すると、第１基板１０の下面から加工することになるので、当該第１基板１０の厚みのバラツキによる影響を受けたり、第２基板３０の反りによる影響を受けたりするからである。第１基板１０の厚みのバラツキ量および第２基板３０の反り量の少なくとも一方よりも厚みの薄い機能層を形成する場合は、特に有効になる。
上述の製造方法のように、半導体層２０Ａの厚み方向におけるドーパント濃度を設計することにより、機能層として残す部分のドーパント濃度を自由に設計できる。例えば、機能層として閾値以上のドーパント濃度を必要とする場合であっても、所望のドーパント濃度を有する機能層を所望の厚みで精度よく製造することができるものとなる。
上述の例では、第２基板３０と接合する前に、第２半導体層２０ｂの第２領域を除去するエッチング工程を設けたが、機能層として低抵抗の層を残す場合には、この工程を省いてもよい。
上述の例では、第２領域２０ｙは、第１基板１０と反対側の主面において閾値以上のドーパント濃度を有するように形成したが、閾値以下であってもよい。
（第１の実施形態および第２実施形態の変形例）
上述の各実施形態の例において、半導体層２０，２０Ａと第２基板３０とを接合する際に、半導体層２０，２０Ａのうち第１基板１０と反対側の主面をアモルファス状態としてもよい。
また、半導体層２０，２０Ａを、第２基板３０のうねり以上の厚みを有するように形成することが好ましい。例えば、第２基板３０としてサファイア基板を用いた場合であれば、うねりを１０μ程度有するため、厚みを１０μｍ以上とすることが好ましい。このように形成することにより、第２基板３０のうねりに悪影響を受けずに、所望の厚みの機能層２１を形成することができる。
１０・・・第１基板
１１・・・第１薄基板
２０・・・半導体層
２０ｘ・・・第１領域
２０ｙ・・・第２領域
２０ｚ・・・中間領域
２１・・・機能層
３０・・・第２基板
４０・・・複合基板
本発明の実施形態の複合基板の製造方法は、ドーパントを有する第１シリコンで形成された第１基板を準備する工程と、前記第１基板の主面に、第２シリコンをエピタキシャル成長させて半導体層を形成する工程と、次いで、前記半導体層と絶縁性の第２基板とを、前記半導体層および前記第２基板の接合する主面同士を活性化して常温で直接接触させることによって両者を接合する工程と、次いで、前記第１基板の側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングする工程とを備えており、前記エッチャントに、前記第１基板のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度においてシリコンに対するエッチングレートが一定値以上低下するものを用いるとともに、前記半導体層を形成する工程において、前記半導体層のエピタキシャル成長を、前記第１基板から前記ドーパントを拡散させながら行なうか、不純物の供給量を調整しながら行なうか、のいずれかの手法で行ない、前記半導体層を、前記第１基板に接し、前記第１基板から離れるにつれてドーパント濃度が前記閾値まで低下する第１領域を厚み方向に有するように形成する。
本発明の実施形態の複合基板は、絶縁性の基板と、一方主面が該基板の上面に直接接合されている半導体層とを備え、前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている。
本発明の他の実施形態の複合基板は、絶縁性の基板と、一方主面が該基板の上面に直接接合されている半導体層とを備え、前記半導体層のドーパント濃度は、厚み方向の途中から、他方主面側および前記基板側に近づくにつれて高くなっている。

Claims (12)

  1. ドーパントを有する第１シリコンで形成された第１基板を準備する工程と、
    前記第１基板の主面に、第２シリコンをエピタキシャル成長させて半導体層を形成する工程と、
    前記半導体層と絶縁性の第２基板とを接合する工程と、
    次いで、前記第１基板の側からエッチャントを用いて前記半導体層の厚みの途中まで選択エッチングする工程とを備えており、
    前記エッチャントに、前記第１基板のドーパント濃度よりも低いドーパント濃度である閾値のドーパント濃度においてシリコンに対するエッチングレートが一定値以上低下するものを用いるとともに、
    前記半導体層を形成する工程において、前記半導体層を、前記第１基板に接し、前記第１基板から離れるにつれてドーパント濃度が前記閾値まで低下する第１領域を厚み方向に有するように形成する、複合基板の製造方法。
  2. 前記半導体層を形成する工程において、前記半導体層を、前記第１基板から離れるにつれてドーパント濃度が低下するように形成する、請求項１に記載の複合基板の製造方法。
  3. 前記半導体層を形成する工程において、前記半導体層のエピタキシャル成長を、前記第１基板から前記ドーパントを拡散させながら行ない、拡散によるドーパント濃度が飽和する前に終わらせる、請求項２に記載の複合基板の製造方法。
  4. 前記半導体層を形成する工程において、前記半導体層を、前記第１基板と反対側の主面から前記第１基板側に向かうにつれて、ドーパント濃度が低下する第２領域を厚み方向に有するように形成する、請求項１に記載の複合基板の製造方法。
  5. 前記半導体層を形成する工程において、前記半導体層を、前記第２領域の前記第１基板と反対側の主面におけるドーパント濃度が前記閾値よりも高くなるように形成する、請求項４に記載の複合基板の製造方法。
  6. 前記半導体層を形成する工程において、前記半導体層を、前記第１領域と前記第２領域との間に、ドーパント濃度が前記閾値以下である中間領域を有するように形成する、請求項４または５に記載の複合基板の製造方法。
  7. 前記半導体層を形成する工程と、前記半導体層と前記第２基板とを接合する工程との間に、前記半導体層の前記第２領域の厚み方向の一部をエッチングによって除去する工程をさらに備える、請求項４乃至６のいずれかに記載の複合基板の製造方法。
  8. 前記半導体層を形成する工程において、前記半導体層を、厚みが前記第２基板のうねり以上の厚みとなるように形成する、請求項１乃至７のいずれかに記載の複合基板の製造方法。
  9. 前記半導体層と前記第２基板とを接合する工程において、前記半導体層および前記第２基板の接合する主面同士を活性化して常温で接触させることによって両者の接合を行なう、請求項１乃至８のいずれかに記載の複合基板の製造方法。
  10. 前記半導体層と前記第２基板とを接合する工程において、前記半導体層のうち前記第１基板と反対側の主面をアモルファス状態にする、請求項１乃至９のいずれかに記載の複合基板の製造方法。
  11. 絶縁性の基板と、一方主面が該基板の上面に接合されている半導体層とを備え、
    前記半導体層のドーパント濃度は、他方主面から前記基板側に近づくにつれて低くなっている、複合基板。
  12. 絶縁性の基板と、一方主面が該基板の上面に接合されている半導体層とを備え、
    前記半導体層のドーパント濃度は、厚み方向の途中から、他方主面側および前記基板側に近づくにつれて高くなっている、複合基板。
JP2012524030A 2010-11-30 2011-11-30 複合基板および製造方法 Expired - Fee Related JP5484578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012524030A JP5484578B2 (ja) 2010-11-30 2011-11-30 複合基板および製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010266111 2010-11-30
JP2010266112 2010-11-30
JP2010266111 2010-11-30
JP2010266112 2010-11-30
JP2012524030A JP5484578B2 (ja) 2010-11-30 2011-11-30 複合基板および製造方法
PCT/JP2011/077677 WO2012074009A1 (ja) 2010-11-30 2011-11-30 複合基板および製造方法

Publications (2)

Publication Number Publication Date
JP5484578B2 JP5484578B2 (ja) 2014-05-07
JPWO2012074009A1 true JPWO2012074009A1 (ja) 2014-05-19

Family

ID=46171936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012524030A Expired - Fee Related JP5484578B2 (ja) 2010-11-30 2011-11-30 複合基板および製造方法

Country Status (6)

Country Link
US (1) US20130299954A1 (ja)
EP (1) EP2648210A4 (ja)
JP (1) JP5484578B2 (ja)
KR (1) KR20130063018A (ja)
AU (1) AU2011337629A1 (ja)
WO (1) WO2012074009A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287353B2 (en) * 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
WO2014038694A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 複合基板およびその製造方法
JP6540607B2 (ja) * 2016-06-02 2019-07-10 株式会社Sumco 接合ウェーハの製造方法および接合ウェーハ
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191138A (ja) * 1995-01-10 1996-07-23 Sony Corp Ｓｏｉ基板の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2008530801A (ja) * 2005-02-11 2008-08-07 サーノフ コーポレーション 背面照射型撮像デバイスおよびその製造方法
JP2009152565A (ja) * 2007-11-27 2009-07-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2010087492A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902979A (en) * 1974-06-24 1975-09-02 Westinghouse Electric Corp Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191138A (ja) * 1995-01-10 1996-07-23 Sony Corp Ｓｏｉ基板の製造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2008530801A (ja) * 2005-02-11 2008-08-07 サーノフ コーポレーション 背面照射型撮像デバイスおよびその製造方法
JP2009152565A (ja) * 2007-11-27 2009-07-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2010087492A (ja) * 2008-09-05 2010-04-15 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
AU2011337629A1 (en) 2013-05-02
KR20130063018A (ko) 2013-06-13
JP5484578B2 (ja) 2014-05-07
EP2648210A4 (en) 2015-03-18
US20130299954A1 (en) 2013-11-14
WO2012074009A1 (ja) 2012-06-07
EP2648210A1 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5730393B2 (ja) 複合基板およびその製造方法
US9287353B2 (en) Composite substrate and method of manufacturing the same
US6569748B1 (en) Substrate and production method thereof
WO2010101016A1 (ja) 炭化珪素半導体装置の製造方法
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
JP5484578B2 (ja) 複合基板および製造方法
TWI397618B (zh) 氮化物半導體模板及其製作方法
JP2004103946A (ja) 基板及びその製造方法
WO2011027585A1 (ja) グラフェン基板、グラフェン電子デバイス及びそれらの製造方法
JP5518205B2 (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP2013135175A (ja) 複合基板およびその製造方法
CN114628523B (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
JP2013138059A (ja) 複合基板そのおよび製造方法
KR20180029663A (ko) 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
JP2013232499A (ja) 複合基板
JP2012234911A (ja) 複合基板の製造方法
JP2014007365A (ja) 複合基板の製造方法
JP2013157431A (ja) 複合基板の製造方法
JP2013251334A (ja) 複合基板の製造方法
US20230066574A1 (en) Method for forming semiconductor-on-insulator (soi) substrate
TWI758942B (zh) Soi襯底的製造方法
JP2013251340A (ja) 複合基板の製造方法
TWI546428B (zh) 磊晶用之晶片及其製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140218

R150 Certificate of patent or registration of utility model

Ref document number: 5484578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees