JP2009152565A - 半導体装置の作製方法、半導体装置及び電子機器 - Google Patents

Abstract

【課題】製造コストを低減しつつ、高速動作が可能な回路を有する半導体装置の作製方法を提供することを課題の一とする。または、該半導体装置を提供するための半導体基板の作製方法を提供することを課題の一とする。または、該半導体装置を用いた電子機器を提供することを課題の一とする。
【解決手段】基板上に非単結晶半導体層を形成した後、非単結晶半導体層の一部の領域上に単結晶半導体層を形成する。これにより、非単結晶半導体層を用いて大面積が必要とされる領域（例えば、表示装置における画素領域）の半導体素子を形成し、単結晶半導体層を用いて高速動作が求められる領域（例えば、表示装置における駆動回路領域）の半導体素子を形成することができる。
【選択図】図１

Description

半導体装置の作製方法、半導体装置及び電子機器に関する。

近年、液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置などのフラットパネルディスプレイが注目を集めている。

フラットパネルディスプレイの駆動方式としては、パッシブマトリクス方式とアクティブマトリクス方式とがある。アクティブマトリクス方式は、パッシブマトリクス方式と比較して、低消費電力化、高精細化、基板の大型化等が可能になるというメリットを有する。

ここで、アクティブマトリクス方式のパネルの構成例を、図２１を用いて簡単に説明する。図２１（Ａ）は、駆動回路をＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いて設ける構成の一例を示している。

図２１（Ａ）では、絶縁表面を有する基板２１００上に画素２１０２をマトリクス状に配列させた画素領域２１０１が形成されている。画素２１０２は、走査線側入力端子２１０３から延在する走査線と、信号線側入力端子２１０４から延在する信号線が交差することで、マトリクス状に配設される。画素領域２１０１の画素にはそれぞれ、スイッチング素子と、それに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース又はドレイン側が信号線と接続される。また、駆動回路を構成するＩＣ２１５１は、ＦＰＣ２１５０（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）と接続されている。

図２１（Ａ）のように、パネルの外部に駆動回路を設ける構成においては、単結晶シリコン基板からなる駆動回路を用いることが可能である。しかしながら、このように駆動回路を設ける場合には、パネルと駆動回路を別々に用意する必要があること、パネルと駆動回路との接続工程が必要であること等から、十分に製造コストを低減することができなかった。

そこで、コスト低減等の観点から、画素領域と駆動回路領域を一体に形成する方法が用いられるようになった（例えば、特許文献１参照）。図２１（Ｂ）は、画素領域と駆動回路領域を一体に形成した場合の構成の一例である。
特開平８−６０５３号公報

図２１（Ｂ）に示す場合には、駆動回路２１６０の半導体層としては、画素領域と同様に非晶質シリコンや微結晶シリコン、多結晶シリコンなどの非単結晶シリコンが用いられている。しかしながら、非晶質シリコンはもとより、微結晶シリコンや多結晶シリコンを用いる場合であっても、その特性は単結晶シリコンを用いる場合には遠く及ばないという問題が存在する。このため、駆動回路一体型のパネルに用いられる半導体素子では、必要かつ十分な特性（例えば、トランジスタにおける移動度やＳ値）が得られておらず、駆動回路という高速動作が求められる半導体装置を作製するに際して大きな問題となっている。

上記問題点に鑑み、製造コストを低減しつつ、高速動作が可能な回路を有する半導体装置の作製方法を提供することを課題の一とする。または、該半導体装置を提供するための半導体基板の作製方法を提供することを課題の一とする。または、該半導体装置を用いた電子機器を提供することを課題の一とする。

開示する発明では、基板（例えば、絶縁体からなる基板）上に非単結晶半導体層を形成した後、非単結晶半導体層の一部の領域上に単結晶半導体層を形成する。これにより、非単結晶半導体層を用いて大面積が必要とされる領域（例えば、表示装置における画素領域）の半導体素子を形成し、単結晶半導体層を用いて高速動作が求められる領域（例えば、表示装置における駆動回路領域）の半導体素子を形成することができる。つまり、単結晶半導体層を用いた駆動回路を有する駆動回路一体型のパネルを提供することができる。なお、単結晶半導体層の形成方法としては、例えば、単結晶半導体基板に対してイオンを照射し、該単結晶半導体基板を単結晶半導体層の被形成面に貼り合わせ、その後の加熱により、該イオンが照射された領域から単結晶半導体基板を分離させて、被形成面に単結晶半導体層を残存させる方法を用いることができる。

開示する半導体装置の作製方法の一は、基板上に絶縁層を形成し、絶縁層上に非単結晶半導体層を形成し、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、非単結晶半導体層と単結晶半導体基板の表面を貼り合わせ、単結晶半導体基板を損傷領域にて分離させることにより、非単結晶半導体層の一部の領域（第１の領域）上に単結晶半導体層を形成し、非単結晶半導体層の一部の領域以外の領域（第２の領域）を用いて画素領域の半導体素子を形成し、単結晶半導体層を用いて駆動回路領域の半導体素子を形成することを特徴としている。

また、開示する半導体装置の作製方法の他の一は、基板上に第１の絶縁層を形成し、第１の絶縁層上に非単結晶半導体層を形成し、単結晶半導体基板の表面に第２の絶縁層を形成し、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、非単結晶半導体層と第２の絶縁層を貼り合わせ、単結晶半導体基板を損傷領域にて分離させることにより、非単結晶半導体層の一部の領域（第１の領域）上に単結晶半導体層を形成し、非単結晶半導体層の一部の領域以外の領域（第２の領域）を用いて画素領域の半導体素子を形成し、単結晶半導体層を用いて駆動回路領域の半導体素子を形成することを特徴としている。

また、開示する半導体装置の作製方法の他の一は、基板上に第１の絶縁層を形成し、第１の絶縁層上に非単結晶半導体層を形成し、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板の表面に第２の絶縁層を形成し、非単結晶半導体層と第２の絶縁層を貼り合わせ、単結晶半導体基板を損傷領域にて分離させることにより、非単結晶半導体層の一部の領域（第１の領域）上に単結晶半導体層を形成し、非単結晶半導体層の一部の領域以外の領域（第２の領域）を用いて画素領域の半導体素子を形成し、単結晶半導体層を用いて駆動回路領域の半導体素子を形成することを特徴としている。

上記において、画素領域の半導体素子を形成する前、且つ、駆動回路領域の半導体素子を形成する前に、非単結晶半導体層、及び、単結晶半導体層に対してレーザー光を照射することにより、非単結晶半導体層を微結晶半導体、又は、多結晶半導体に変化させると共に、単結晶半導体層の表面の平坦性を向上させても良い。

また、上記の半導体装置に係る半導体基板の作製方法は、基板上に絶縁層を形成し、絶縁層上に非単結晶半導体層を形成し、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、非単結晶半導体層と単結晶半導体基板を貼り合わせ、単結晶半導体基板を損傷領域にて分離させることにより、非単結晶半導体層の一部の領域上に単結晶半導体層を形成することを特徴としている。また、基板上に第１の絶縁層を形成し、第１の絶縁層上に非単結晶半導体層を形成し、単結晶半導体基板上に第２の絶縁層を形成し、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、非単結晶半導体層と第２の絶縁層を貼り合わせ、単結晶半導体基板を損傷領域にて分離させることにより、非単結晶半導体層の一部の領域上に単結晶半導体層を形成することを特徴としている。また、基板上に第１の絶縁層を形成し、第１の絶縁層上に非単結晶半導体層を形成し、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板上に第２の絶縁層を形成し、非単結晶半導体層と第２の絶縁層を貼り合わせ、単結晶半導体基板を損傷領域にて分離させることにより、非単結晶半導体層の一部の領域上に単結晶半導体層を形成することを特徴としている。

開示する半導体装置の一は、基板上の絶縁層と、絶縁層上の第１の非単結晶半導体層と、絶縁層上の第２の非単結晶半導体層と、第２の非単結晶半導体層上の単結晶半導体層を有し、第１の非単結晶半導体層を用いて画素領域の半導体素子が形成されており、単結晶半導体層を用いて駆動回路領域の半導体素子が形成されていることを特徴としている。

開示する半導体装置の他の一は、基板上の第１の絶縁層と、第１の絶縁層上の第１の非単結晶半導体層と、第１の絶縁層上の第２の非単結晶半導体層と、第２の非単結晶半導体層上の第２の絶縁層と、第２の絶縁層上の単結晶半導体層を有し、第１の非単結晶半導体層を用いて画素領域の半導体素子が形成されており、単結晶半導体層を用いて駆動回路領域の半導体素子が形成されていることを特徴としている。

また、上記の半導体装置に係る半導体基板は、基板上の第１の絶縁層と、第１の絶縁層上の第１の非単結晶半導体層と、第１の絶縁層上の第２の非単結晶半導体層と、第２の非単結晶半導体層上の単結晶半導体層を有することを特徴としている。また、基板上の第１の絶縁層と、第１の絶縁層上の第１の非単結晶半導体層と、第１の絶縁層上の第２の非単結晶半導体層と、第２の非単結晶半導体層上の第２の絶縁層と、第２の絶縁層上の単結晶半導体層を有することを特徴としている。

なお、上記半導体装置を用いることにより、様々な電子機器を提供することができる。

なお、上記において非単結晶半導体層の結晶性は、単結晶以外であれば特に限られない。例えば、非晶質、微結晶、又は多結晶とすることができる。ここで、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいうものとする。また、欠陥の多少については問わないものとする。

開示する発明により、非単結晶半導体層を用いて大面積が求められる回路領域（例えば、画素領域）の半導体素子を形成し、単結晶半導体層を用いて高速動作が求められる回路領域（例えば、駆動回路領域）の半導体素子を形成することができる。これにより、優れた駆動回路を有する半導体装置を提供することができる。また、駆動回路一体型であるため、半導体装置の薄型化、額縁領域の面積縮小などを実現することができる。また、非単結晶半導体層を用いて画素領域を形成することができるため、半導体装置の大型化が極めて容易である。

なお、開示する発明では、非単結晶半導体層表面の平坦性が極めて高いことを利用して、非単結晶半導体層上に単結晶半導体層を形成している。このため、接合（貼り合わせ）に係る層を別途設ける必要が無く、半導体基板の作製コストを低減することができる。ここで、単結晶半導体層は、非単結晶半導体層上に接するよう形成しても良いし、非単結晶半導体層上に絶縁層などを形成した後に形成しても良い。

なお、レーザー光を照射する場合には、非単結晶半導体層と単結晶半導体層の特性を一度に向上させることができる。すなわち、非単結晶半導体層の微結晶化又は多結晶化の工程と、単結晶半導体層の欠陥低減及び平坦性向上のための工程を、一度に行うことができる。もちろん、非単結晶半導体層及び単結晶半導体層のいずれかのみにレーザー光を照射する構成としても良い。

発明の実施の形態について、図面を用いて以下に説明する。本発明は多くの異なる態様で実施することが可能であり、発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、半導体装置の作製に用いる半導体基板の作製方法について、図１乃至３を参照して説明する。

はじめに、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。

なお、ベース基板１００としては、ガラス基板の他にも、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板（ガラス基板含む）、金属やステンレスなどの導電体でなる基板などを用いることもできる。

次に、ベース基板１００の表面に絶縁層１０２を形成する（図１（Ｂ）参照）。絶縁層１０２は単層構造でも良いし積層構造でも良い。絶縁層１０２を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を挙げることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いても良い。

なお、本明細書において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。

なお、絶縁層１０２を形成しない構成とすることも可能であるが、ベース基板１００にアルカリ金属やアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いる場合には、このような不純物がベース基板１００から半導体層に拡散しないように、絶縁層１０２を設けることが好ましい。このような用途には、特に、窒化珪素、窒化酸化珪素、窒化アルミニウム、窒化酸化アルミニウムなどが適している。

その後、絶縁層１０２の表面に非単結晶半導体層１０４を形成する（図１（Ｃ）参照）。非単結晶半導体層１０４を構成する材料としては、例えば、シリコン（珪素）、ゲルマニウム、シリコンゲルマニウムなどの第４族元素でなる半導体材料や、ガリウムヒ素、インジウムリンなどの化合物半導体材料を用いることができる。非単結晶半導体層１０４の結晶性については、単結晶半導体以外であれば特に限定されず、例えば、非晶質（アモルファス）、１ｎｍ〜１００ｎｍ程度の結晶粒を有する微結晶、１００ｎｍ以上の結晶粒を有する多結晶など、様々な結晶性の非単結晶半導体層１０４を用いることができる。例えば、非単結晶半導体層１０４に非晶質半導体を用いる場合には、スパッタ法、ＣＶＤ法などにより形成すれば良く、微結晶半導体を用いる場合には、水素の含有量を増加させた原料ガスを用いて、ＣＶＤ法により形成することができる。多結晶半導体を用いる場合には、例えば非晶質半導体を形成した後さらに結晶化する構成としても良い。

なお、開示する発明においては、後に形成する単結晶半導体層と非単結晶半導体層１０４に同時にレーザー光の照射を行うことが可能であるため、単結晶半導体層にレーザー光を照射する際に非単結晶半導体層１０４を微結晶化又は多結晶化しても良い。また、必要があれば、上記主成分の他に、微量の不純物元素（リン、ヒ素、ボロン等）が含まれていても良い。

非単結晶半導体層１０４は、半導体素子の活性層として機能すると共に、接合に係る層（接合を形成する層、貼り合わせに係る層）としても機能する。非単結晶半導体層１０４を接合に係る層として機能させるためには、表面の平坦性が十分に高い非単結晶半導体層１０４を形成する必要がある。この点、ＣＶＤ法によって形成される非晶質シリコンは、表面の平坦性が高く、接合に係る層として適しているといえる。

なお、非単結晶半導体層１０４として、プラズマＣＶＤ法を用いて非晶質シリコンを形成する場合には、非晶質シリコンから水素を追い出すための熱処理を行っても良い。これは、プラズマＣＶＤ法にて形成した非晶質シリコン中には水素が多量に含まれている可能性があるためである。該水素を除去せずにレーザー光の照射処理などを行った場合には、得られる半導体層の表面凹凸が大きくなり、また、ピンホールが生じることもある。このため、水素含有量の多い非晶質シリコンを用いる場合には、水素を追い出すための熱処理を行うと良い。

上記熱処理の条件としては、例えば、５００℃、１時間とすることができるが、これに限られない。基板の耐熱性が許せば、高温、短時間の条件にて加熱処理を行っても良い。

次に、単結晶半導体基板１１０を用意する（図１（Ｄ）参照）。単結晶半導体基板１１０を薄片化した単結晶半導体層をベース基板１００に貼り合わせることで、半導体基板が作製される。単結晶半導体基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１１０として、単結晶シリコン基板を用いることとする。単結晶半導体基板１１０のサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることが好ましい。

なお、本実施の形態においては、ベース基板１００を処理した後に単結晶半導体基板１１０を処理する構成としているが、これは説明の便宜のためであり、開示する発明は該順序に限定して解釈されるものではない。すなわち、単結晶半導体基板１１０を処理した後にベース基板１００を処理しても良いし、ベース基板１００の処理と単結晶半導体基板１１０の処理を並列に行う構成としても良い。

単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０表面に、絶縁層１１２を形成する（図１（Ｅ）参照）。絶縁層１１２は単層構造又は２層以上の多層構造とすることができる。その厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。

絶縁層１１２を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を挙げることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いてもよい。

絶縁層１１２の形成方法としては、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０の酸化（又は窒化）による方法などがある。絶縁層１１２も接合に係る層となるから、表面の平坦性が高い絶縁層を形成して絶縁層１１２とすることが好ましい。なお、絶縁層１１２は形成しなくても良いが、非単結晶半導体層１０４と後に形成する単結晶半導体層との絶縁を確保するためには絶縁層１１２を形成することが好ましい。

次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１３０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図１（Ｆ）参照）。イオンビーム１３０の照射前に絶縁層１１２を形成することで、イオン照射の際の単結晶半導体基板１１０の汚染を防止し、また、照射されるイオンの衝撃で単結晶半導体基板１１０が損傷することを防止できる。損傷領域１１４が形成される領域の深さは、イオンビーム１３０の加速エネルギーとイオンビーム１３０の入射角によって制御することができる。ここで、損傷領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。

上述の損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。損傷領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。

イオンを単結晶半導体基板１１０に照射する際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの注入を行うこともできる。本明細書において、イオン注入装置又はイオンドーピング装置のいずれか一方を特に用いる必要がある場合にのみそれを明記し、特に明記しないときは、いずれの装置を用いてイオンの照射を行っても良いこととする。

イオンドーピング装置を用いる場合のイオンの照射工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０^１６ｉｏｎｓ／ｃｍ^２以上４×１０^１６ｉｏｎｓ／ｃｍ^２以下
・ビーム電流密度 ２μＡ／ｃｍ^２以上（好ましくは５μＡ／ｃｍ^２以上、より好ましくは１０μＡ／ｃｍ^２以上）

イオンドーピング装置を用いる場合、イオンの照射工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋を生成することができる。該ガスをソースガスとして用いる場合には、Ｈ_３ ^＋を多く照射することが好ましい。具体的には、イオンビーム１３０に、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の総量に対してＨ_３ ^＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ_３ ^＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ_３ ^＋の割合を高めておくことで、損傷領域１１４に１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の濃度で水素を含ませることが可能である。これにより、損傷領域１１４からの剥離が容易になる。また、Ｈ_３ ^＋イオンを多く照射することで、Ｈ^＋、Ｈ_２ ^＋を照射するよりもイオンの照射効率が向上する。つまり、イオン照射に掛かる時間を短縮することができる。また、Ｈ_３ ^＋を用いることで、イオンの平均侵入深さを浅くすることができるため、損傷領域１１４を浅い領域に形成することが可能になる。

イオン注入装置を用いる場合には、質量分離により、Ｈ_３ ^＋イオンが注入されるようにすることが好ましい。もちろん、Ｈ_２ ^＋を注入してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して注入するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。

イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ_３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ^＋イオンの割合が高いイオンビーム１３０を作り出すことができる。このようなイオンビーム１３０を用いることで、損傷領域１１４を効率よく形成することができる。

また、複数回のイオン照射工程を行うことで、損傷領域１１４を形成することもできる。この場合、イオン照射工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン照射を行い、次に、水素ガスを含むガスを用いてイオン照射を行うこともできる。

以下において、開示する発明の特徴の一とも言えるイオンの照射方法について考察する。

開示する発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。

（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ^＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ_２→ｅ＋Ｈ_２ ^＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ_２→ｅ＋（Ｈ_２）^＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ_２ ^＋→ｅ＋（Ｈ_２ ^＋）^＊→ｅ＋Ｈ^＋＋Ｈ ・・・・・ （４）
Ｈ_２ ^＋＋Ｈ_２→Ｈ_３ ^＋＋Ｈ ・・・・・ （５）
Ｈ_２ ^＋＋Ｈ_２→Ｈ^＋＋Ｈ＋Ｈ_２ ・・・・・ （６）
ｅ＋Ｈ_３ ^＋→ｅ＋Ｈ^＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ_３ ^＋→Ｈ_２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ_３ ^＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）

図３に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図３に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。

（Ｈ_３ ^＋の生成過程）
上記のように、Ｈ_３ ^＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ_３ ^＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ_３ ^＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ_３ ^＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ_３ ^＋の割合は減少する。

上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ_２ ^＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ_２ ^＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。

荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。

また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。

これをＨ_２ ^＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ_２ ^＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ_２ ^＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ_３ ^＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ_３ ^＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ_２ ^＋の運動エネルギーは大きくなり、反対の状況では、Ｈ_２ ^＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ_３ ^＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ_３ ^＋は増加する傾向となる。

（イオン源による差異）
ここで、イオン種の割合（特にＨ_３ ^＋の割合）が異なる例を示す。図２２は、１００％水素ガス（イオン源の圧力：４．７×１０^−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図２２では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図２２から、上記イオン源により生成されるイオンの割合は、Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。

図２３は、図２２とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０^−３Ｐａの時に、ＰＨ_３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図２２と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図２３から、プラズマ中のイオンの割合はＨ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝３７：５６：７程度であることが分かる。なお、図２３はソースガスがＰＨ_３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。

図２３のデータを得たイオン源の場合には、Ｈ^＋、Ｈ_２ ^＋及びＨ_３ ^＋のうち、Ｈ_３ ^＋が７％程度しか生成されていない。他方、図２２のデータを得たイオン源の場合には、Ｈ_３ ^＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。

（Ｈ_３ ^＋の照射メカニズム）
図２２のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ^＋で、照射後もＨ^＋（Ｈ）である場合
２．照射されるイオン種がＨ_２ ^＋で、照射後もＨ_２ ^＋（Ｈ_２）のままである場合
３．照射されるイオン種がＨ_２ ^＋で、照射後に２個のＨ（Ｈ^＋）に分裂する場合
４．照射されるイオン種がＨ_３ ^＋で、照射後もＨ_３ ^＋（Ｈ_３）のままである場合
５．照射されるイオン種がＨ_３ ^＋で、照射後に３個のＨ（Ｈ^＋）に分裂する場合。

（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ_２ ^＋を質量２倍のＨ^＋に置き換えて計算した。また、モデル４ではＨ_３ ^＋を質量３倍のＨ^＋に置き換えて計算した。さらに、モデル３ではＨ_２ ^＋を運動エネルギー１／２のＨ^＋に置き換え、モデル５ではＨ_３ ^＋を運動エネルギー１／３のＨ^＋に置き換えて計算を行った。

なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。

図２４に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２２の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶ程度なのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ_２ ^＋やＨ_３ ^＋が、Ｈ^＋やＨに分離しているためと思われる。

以上より、モデル２乃至モデル４については、以下では考慮しない。図２５乃至図２７に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図２２の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図２５は加速電圧を８０ｋＶとした場合を示し、図２６は加速電圧を６０ｋＶとした場合を示し、図２７は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。

フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］

現実に照射されるイオン種の割合（Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度）を考えればＨ_２ ^＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。

図２８に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ^＋（モデル１）］：［Ｈ_３ ^＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ^＋の数を１とした場合、モデル５におけるＨ_３ ^＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比（Ｈ^＋：Ｈ_２ ^＋：Ｈ_３ ^＋＝１：１：８程度）に近い値が得られていると言える。

（Ｈ_３ ^＋を用いる効果）
図２２に示すようなＨ_３ ^＋の割合を高めた水素イオン種を基板に照射することで、Ｈ_３ ^＋に起因する複数のメリットを享受することができる。例えば、Ｈ_３ ^＋はＨ^＋やＨなどに分離して基板内に導入されるため、主にＨ^＋やＨ_２ ^＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ_３ ^＋が分離した後のＨ^＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。

なお、本明細書では、Ｈ_３ ^＋を効率的に照射するために、図２２に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ_３ ^＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ_３ ^＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。

なお、本実施の形態においては、絶縁層１１２をイオン照射の前に形成する構成としたが、イオン照射の後に形成しても良い。また、絶縁層１１２を形成しない構成としても良い。

その後、上記の処理が施されたベース基板１００の一部の領域に単結晶半導体基板１１０を貼り合わせる（図１（Ｇ）参照）。具体的には、非単結晶半導体層１０４が形成されたベース基板１００、及び絶縁層１１２が形成された単結晶半導体基板１１０の表面を超音波洗浄などの方法で洗浄し、その後、非単結晶半導体層１０４の一部の領域と絶縁層１１２を密着させる。これにより、非単結晶半導体層１０４と絶縁層１１２が接合する。単結晶半導体基板１１０上に絶縁層１１２を形成しない場合には、非単結晶半導体層１０４と単結晶半導体基板１１０とを密着させて、接合させればよい。なお、接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。

開示する発明の特徴の一つとして、接合に係る層に非単結晶半導体層を用いることが挙げられる。接合に係る層として非単結晶半導体層を用いることができるのは、その表面の平坦性が極めて高く、接合に係る層として適しているためである。このような、平坦性の高い非単結晶半導体層としては、特に、非晶質半導体層や微結晶半導体層が好ましい。ここで、上述の非単結晶半導体層の平坦性を確保するためには、成膜後、レーザー光の照射などの平坦性に悪影響を及ぼす可能性がある処理は極力避けることが好ましい。もちろん、接合を形成した後はレーザー光を照射しても構わない。また、接合を形成する前に、平坦性に悪影響を与えない処理や平坦性が向上する処理を施してもよい。

このように、非単結晶半導体層１０４を接合に係る層として用いることで、非単結晶半導体層１０４と絶縁層１１２を常温で接合する（貼り合わせる）ことができる。これにより、ベース基板１００として、ガラス基板をはじめとする耐熱性の低い基板を用いることが可能となる。なお、絶縁層１１２の接合に係る部分として、有機シランを用いてプラズマＣＶＤ法により形成した酸化珪素を用いる場合には、接合をより良好に形成することができるため好ましい。

非単結晶半導体層１０４と絶縁層１１２の結合をより強固なものとするために、非単結晶半導体層１０４又は絶縁層１１２の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、非単結晶半導体層１０４又は絶縁層１１２の表面に水酸基が付加されるため、接合界面に水素結合を形成することができる。なお、単結晶半導体基板１１０上に絶縁層１１２を形成しない場合には、単結晶半導体基板１１０の表面を親水性にする処理を行ってもよい。

非単結晶半導体層１０４と絶縁層１１２を密着させた後には、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで、非単結晶半導体層１０４と絶縁層１１２の結合力を向上させることができる。加熱処理の温度は、ベース基板１００の耐熱性に応じて決定すればよい。例えば、ベース基板１００としてガラス基板を用いる場合には、加熱処理の温度はガラスの歪み点以下に抑える必要がある。加圧処理を施す場合には、接合界面に垂直な方向に力が加わるように圧力を加えるとよい。加える圧力はベース基板１００及び単結晶半導体基板１１０の強度を考慮して決定することができる。なお、本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。

次に、単結晶半導体基板１１０を、単結晶半導体層１１６と単結晶半導体基板１１８に分離する（図１（Ｈ）参照）。単結晶半導体基板１１０の分離は、非単結晶半導体層１０４と絶縁層１１２を貼り合わせた後、単結晶半導体基板１１０を加熱することにより行う。この場合にも、ベース基板１００の耐熱温度を目安に加熱温度を決定することができる。例えば、ベース基板１００としてガラス基板を用いる場合には、加熱温度は４００℃以上ガラスの歪み点以下とすることが好ましい。ただし、短時間であれば、ガラスの歪み点以上の加熱処理を行っても良い。なお、本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。

上述のような加熱処理を行うことにより、損傷領域１１４に形成された微小な空孔の体積変化が生じ、損傷領域１１４に亀裂が生ずる。その結果、損傷領域１１４に沿って単結晶半導体基板１１０が分離する。絶縁層１１２は非単結晶半導体層１０４と接合しているので、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存することになる。また、この加熱処理で、非単結晶半導体層１０４と絶縁層１１２の接合界面が加熱されるため、接合界面に共有結合が形成され、非単結晶半導体層１０４と絶縁層１１２の結合力が向上する。

以上により、ベース基板１００の一部の領域上に単結晶半導体層１１６が形成される。該半導体基板は、ベース基板１００上に絶縁層１０２、非単結晶半導体層１０４が順に積層され、非単結晶半導体層１０４の一部の領域上には、絶縁層１１２、単結晶半導体層１１６が順に積層された構成となっている。また、非単結晶半導体層１０４と絶縁層１１２との界面において接合が形成されている。なお、絶縁層１１２を形成しない場合には、非単結晶半導体層１０４と単結晶半導体層１１６との界面において接合が形成されることになる。

上述のようにして形成された半導体基板において、単結晶半導体層１１６の表面には、分離工程やイオン照射工程による欠陥が存在し、また、その平坦性は損なわれている。このような凹凸のある単結晶半導体層１１６の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。そのため、単結晶半導体層１１６の平坦化処理を行う。また、単結晶半導体層１１６に欠陥が存在する場合には、ゲート絶縁層との界面における局在準位密度が高くなるなど、トランジスタの性能及び信頼性に悪影響を与えるため、単結晶半導体層１１６の欠陥を減少させる処理を行う。

本実施の形態において、単結晶半導体層１１６の平坦性向上、および欠陥の低減は、単結晶半導体層１１６にレーザー光１３２を照射することで実現される（図２（Ａ）参照）。レーザー光１３２を単結晶半導体層１１６の上面側から照射することで、単結晶半導体層１１６上面を溶融させる。溶融した後、単結晶半導体層１１６が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層１２０が得られる（図２（Ｂ）参照）。本実施の形態においては、レーザー光１３２を用いているため、ベース基板１００を加熱する必要が無く、ベース基板１００の温度上昇が抑えられる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能になる。もちろん、ベース基板の耐熱温度の範囲内における加熱を行う構成としても良い。ベース基板を加熱することにより、比較的低いエネルギー密度のレーザー光を用いる場合であっても、欠陥の低減を効果的に進めることができる。一方で、６５０℃以下程度の温度への加熱のみでは欠陥の低減は進まず、この意味において、レーザー光の照射は必須であるといえる。

なお、レーザー光１３２の照射による単結晶半導体層１１６の溶融は、部分溶融とする必要がある。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層１１６が絶縁層１１２との界面まで溶融され、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層１１６の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。

なお、非単結晶半導体層１０４として、例えば、非晶質半導体を用いている場合には、レーザー光１３２の照射により微結晶化又は多結晶化させても良い。これにより、後に形成する半導体装置の特性を向上させることができる。もちろん、後の半導体装置に用いる半導体層として非晶質半導体が好ましい場合や、非単結晶半導体層１０４としてあらかじめ微結晶半導体や多結晶半導体を用いている場合には、非単結晶半導体層１０４に対してレーザー光１３２を照射する必要はない。

上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ_２レーザー、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、Ｙ_２Ｏ_３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等を用いることができる。なお、部分溶融させるためにはパルス発振レーザーを用いることが好ましいが、これに限定して解釈されるものではない。すなわち、連続発振レーザーの使用を除外するものではない。なお、連続発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ_２レーザー、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、Ｙ_２Ｏ_３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等がある。

レーザー光１３２の波長は、単結晶半導体層１１６に吸収される波長とする必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１３２のエネルギー密度は、レーザー光１３２の波長、レーザー光の表皮深さ、単結晶半導体層１１６の膜厚などを考慮して決定することができる。レーザー光１３２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ^２以上８００ｍＪ／ｃｍ^２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。

なお、イオン照射工程においてイオンの侵入深さを調節し、単結晶半導体層１１６の厚さを５０ｎｍより大きくすることで、レーザー光１３２のエネルギー密度の調節が容易になる。これにより、レーザー光１３２の照射による半導体層表面の平坦性の向上、および欠陥の低減を、歩留まりよく実現することができる。なお、単結晶半導体層１１６を厚くするとレーザー光１３２のエネルギー密度を高くする必要が出てくるため、単結晶半導体層１１６の厚さは２００ｎｍ以下とすることが好ましい。

レーザー光１３２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１３２を照射するには、気密性のあるチャンバー内でレーザー光１３２を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１３２の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。

なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層１１６の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１３２の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１３２の照射は、真空中で行ってもよい。真空中でレーザー光１３２を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。

上述のようにレーザー光１３２を照射した後には、単結晶半導体層１２０の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２０の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１２０がシリコン材料からなる層である場合、ＳＦ_６と０_２をプロセスガスに用いたドライエッチング処理で、単結晶半導体層１２０を薄くすることができる。なお、非単結晶半導体層１０４と単結晶半導体層１２０とが同じ半導体材料からなる場合には、上記のエッチング処理により非単結晶半導体層１０４も薄膜化することになる。このため、上記のエッチング処理を施す場合には、あらかじめ非単結晶半導体層１０４を厚めに形成しておくか、又は非単結晶半導体層１０４を覆うマスク等を形成しておくことが好ましい。以上により、薄い単結晶半導体層１２２を非単結晶半導体層１０４の一部の領域上に有する半導体基板１４０を作製することができる（図２（Ｃ）参照）。

なお、本実施の形態においては、レーザー光の照射により表面を平坦化等した後でエッチング処理を行う構成を例に挙げているが、開示する発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記エッチング処理を適用しても良い。また、レーザー光の照射と上記エッチング処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理（エッチバック処理）を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。

また、レーザー光１３２を照射した後に、ベース基板１００の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１３２の照射による効果が促進され、効率的な欠陥の除去や平坦性の向上が可能になる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。また、上述のエッチング処理や加熱処理などに加えて、又は代えて、ＣＭＰによる平坦化を施すこともできる。

本実施の形態にて示した方法を用いることにより、単結晶半導体層と非単結晶半導体層とが併せて設けられた基板を提供することができる。これにより、高性能な回路（高速動作が要求される領域の回路）を、単結晶半導体層を用いて形成することができ、大面積が要求される領域の回路を、非単結晶半導体層を用いて形成することができる。

ここで、本実施の形態における非単結晶半導体層は二つの機能を有している。その一つは、ベース基板と単結晶半導体層を接着する層（接合に係る層、貼り合わせに係る層）としての機能であり、もう一つが、半導体素子を形成する材料層としての機能である。このような機能を有する非単結晶半導体層を用いることにより、接合に係る層と、半導体素子を形成する材料層とを別に形成する場合と比べて、半導体基板の作製コストを低減することができる。

なお、上記の高速動作が要求される領域の回路とは、一定以上の周波数での駆動が求められる回路を言う。一例としては、１ＭＨｚ以上の周波数での動作が求められる回路を言う。用いる半導体層を求められる周波数で規定するのは、回路に用いられるスイッチング素子の動作可能な周波数が半導体材料に大きく依存しているためである。電界効果トランジスタにおけるキャリアの移動度が大きい単結晶半導体（単結晶シリコンにおける電子の場合で５００ｃｍ^２／Ｖ・ｓ程度）を用いたスイッチング素子は、信号の伝達速度が大きく高周波数動作に向いている。一方で、キャリアの移動度が小さい非単結晶半導体（非晶質シリコンにおける電子の場合で１ｃｍ^２／Ｖ・ｓ程度）を用いたスイッチング素子は、信号の伝達速度も小さく高周波数動作には向かない。なお、スイッチング素子の動作可能な周波数の上限は、材料以外のパラメータ（例えばチャネル長、チャネル幅、不純物元素の含有量等）にも依存するため、一律に、ある周波数以上を高速動作と規定することは困難である。ここでは、表示装置における駆動回路に要求される性能を一応の目安として、周波数の基準を示した。

また、本実施の形態において示したように、レーザー光を照射して単結晶半導体層の平坦性の向上及び欠陥の低減を図る場合には、同時に、非単結晶半導体層にもレーザー光を照射してその結晶性を向上させることができる。この場合には、一度の工程で、単結晶半導体層の特性向上と非単結晶半導体層の特性向上を実現することができる。つまり、非単結晶半導体層の特性のみを向上させる工程が不要となるため、工程数の増加を抑制することが可能であり、高性能な半導体基板を低コストに作製することができる。

なお、単結晶半導体層を用いて全ての半導体素子を作製することも可能であるが、これは、大面積が要求される半導体装置ではあまり現実的なものではない。例えば、大型の表示装置を作製する場合には、ベース基板上に複数の単結晶半導体層を隙間無く配置しなくてはならないが、これは非常に困難である。また、表示装置における画素領域の半導体素子に要求される特性は、非単結晶半導体で十分に満足されるものであり、単結晶半導体層を画素領域の半導体素子に用いるメリットはあまり大きくはない。これらを考慮すれば、開示する発明のように、大面積が要求される領域には非単結晶半導体層を用い、高性能（高速動作）が要求される領域には単結晶半導体層を用いることが、要求される特性及びコストの面から好ましいと言える。

（実施の形態２）
本実施の形態では、実施の形態１において作製した半導体基板を用いた半導体装置の作製方法について、図４乃至６を参照して説明する。ここでは、一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。

図４（Ａ）は、実施の形態１において作製した半導体基板１４０の断面図を示している。

非単結晶半導体層１０４及び単結晶半導体層１２２には、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物、若しくはリン、砒素などのｎ型を付与する不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタの形成領域にはｐ型を付与する不純物を添加し、ｐチャネル型トランジスタの形成領域にはｎ型を付与する不純物を添加することができる。上述の不純物を添加する際には、ドーズ量が１×１０^１５／ｃｍ^２以上１×１０^１７／ｃｍ^２以下程度となるように行えばよい。

上記単結晶半導体層１２２及び非単結晶半導体層１０４に対してエッチング処理を施して、単結晶半導体層１２２及び非単結晶半導体層１０４を島状に分離して単結晶半導体層４０２及び非単結晶半導体層４０４を形成する（図４（Ｂ）参照）。なお、図４（Ｂ）では、単結晶半導体層４０２と非単結晶半導体層４０４を同じ大きさで表しているが、これは模式図にすぎず、単結晶半導体層４０２と非単結晶半導体層４０４とを同じ大きさとすることに限られない。半導体層の特性を考慮すれば、単結晶半導体層を用いたトランジスタは、非単結晶半導体を用いたトランジスタより小型化が可能である。すなわち、単結晶半導体層４０２を非単結晶半導体層４０４と比較して小さく形成してもよい。また、本実施の形態においては、絶縁層１１２の周辺の非単結晶半導体層を残存させているが、これに限定して解釈されるものではない。

次に、単結晶半導体層４０２と非単結晶半導体層４０４を覆うように、ゲート絶縁層４０６を形成する（図４（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層４０６としても良い。

プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などとの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を半導体層に接するように形成する。

上述した高密度プラズマ処理による半導体層の酸化又は窒化は固相反応であるため、ゲート絶縁層４０６と、単結晶半導体層４０２又は非単結晶半導体層４０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化又は窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。このように、高密度プラズマ処理により形成された絶縁層をトランジスタのゲート絶縁層の一部または全部に用いることで、特性のばらつきを抑制することができる。

プラズマ処理による絶縁層の作製方法のより具体的な一例について説明する。亜酸化窒素（Ｎ_２Ｏ）を、アルゴン（Ａｒ）を用いて１倍以上３倍以下（流量比）に希釈し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して、単結晶半導体層４０２と非単結晶半導体層４０４の表面を酸化または窒化させる。この処理により１ｎｍ以上１０ｎｍ以下（好ましくは２ｎｍ以上６ｎｍ以下）のゲート絶縁層４０６の下層を形成する。さらに、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０Ｐａ以上３０Ｐａ以下の圧力下で３ｋＷ以上５ｋＷ以下のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化珪素膜を形成し、ゲート絶縁層４０６の上層とする。このように、固相反応と気相成長法を組み合わせてゲート絶縁層４０６を形成することにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層４０６を形成することができる。なお、この場合においてゲート絶縁層４０６は２層構造となる。

或いは、単結晶半導体層４０２と非単結晶半導体層４０４を熱酸化させることで、ゲート絶縁層４０６を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性の比較的高いベース基板を用いることが好ましい。

なお、水素を含むゲート絶縁層４０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁層４０６中に含まれる水素を単結晶半導体層４０２及び非単結晶半導体層４０４中に拡散させるようにしても良い。この場合、ゲート絶縁層４０６として、プラズマＣＶＤ法を用いた窒化珪素又は窒化酸化珪素を用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、単結晶半導体層４０２及び非単結晶半導体層４０４に水素を供給することで、単結晶半導体層４０２若しくは非単結晶半導体層４０４の内部、ゲート絶縁層４０６と単結晶半導体層４０２の界面及びゲート絶縁層４０６と非単結晶半導体層４０４の界面における欠陥を効果的に低減することができる。

次に、ゲート絶縁層４０６上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、単結晶半導体層４０２と非単結晶半導体層４０４の上方に電極４０８及び電極４１０を形成する（図４（Ｄ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体層に導電性を付与する不純物元素をドーピングした多結晶珪素など、半導体材料を用いて形成しても良い。

本実施の形態では電極４０８及び電極４１０を単層の導電層で形成しているが、開示する発明の半導体装置は該構成に限定されない。電極４０８は積層された複数の導電層で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。

なお、電極４０８及び電極４１０を形成する際に用いるマスクは、酸化珪素や窒化酸化珪素等の材料を用いて形成してもよい。この場合、酸化珪素膜や窒化酸化珪素膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状の電極４０８及び電極４１０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極４０８及び電極４１０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。

また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電層をエッチングすることで、電極４０８及び電極４１０を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素などを適宜用いることができる。

次に、電極４０８及び電極４１０をマスクとして、一導電型を付与する不純物元素を単結晶半導体層４０２及び非単結晶半導体層４０４に添加する（図５（Ａ）参照）。本実施の形態では、単結晶半導体層４０２及び非単結晶半導体層４０４にｎ型を付与する不純物元素（例えばリンやヒ素など）を添加する場合について説明するが、ｐ型を付与する不純物元素（例えばボロンなど）を添加してもよい。なお、ｎ型を付与する不純物元素とｐ型を付与する不純物元素の添加を選択的に行うためには、ｎ型の不純物を添加する際にはｐ型の不純物が添加される半導体層をマスク等で覆い、ｐ型の不純物を添加する際にはｎ型の不純物が添加される半導体層をマスク等で覆う。又は、全ての半導体層に、先にｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一部の半導体層に対して、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、単結晶半導体層４０２に不純物領域４１２、非単結晶半導体層４０４に不純物領域４１４が形成される。

次に、電極４０８の側面にサイドウォール４１６を、電極４１０の側面にサイドウォール４１８を形成する（図５（Ｂ）参照）。サイドウォール４１６及びサイドウォール４１８は、例えば、ゲート絶縁層４０６、電極４０８及び電極４１０を覆うように新たに絶縁層を形成し、該絶縁層に対して垂直方向を主体とした異方性エッチング処理を施すことにより形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁層４０６を部分的にエッチングしても良い。本実施の形態においては、電極４０８及びサイドウォール４１６の下部のゲート絶縁層４０６並びに電極４１０及びサイドウォール４１８の下部のゲート絶縁層４０６以外は除去しているが、開示する発明がこれに限定されるものではない。サイドウォール４１６及びサイドウォール４１８を形成するための絶縁層としては、プラズマＣＶＤ法やスパッタリング法等により、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ_３とヘリウムの混合ガスを用いることができる。なお、サイドウォール４１６及びサイドウォール４１８を形成する工程は、これらに限定されるものではない。

次に、ゲート絶縁層４０６、電極４０８及びサイドウォール４１６並びに電極４１０及びサイドウォール４１８をマスクとして、単結晶半導体層４０２、非単結晶半導体層４０４に一導電型を付与する不純物元素を添加する（図５（Ｃ）参照）。なお、単結晶半導体層４０２、非単結晶半導体層４０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。これにより、単結晶半導体層４０２に、一対の高濃度不純物領域４２０と、一対の低濃度不純物領域４２２と、チャネル形成領域４２４が形成され、非単結晶半導体層４０４に、一対の高濃度不純物領域４２６と、一対の低濃度不純物領域４２８と、チャネル形成領域４３０とが形成される。高濃度不純物領域４２０、高濃度不純物領域４２６はソース領域又はドレイン領域として機能し、低濃度不純物領域４２２、低濃度不純物領域４２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。

なお、図５においては、単結晶半導体層４０２上に形成されたサイドウォール４１６と、非単結晶半導体層４０４上に形成されたサイドウォール４１８を同じ大きさで表しているが、これは模式図にすぎず、開示する発明がこれに限定して解釈されるものではない。サイドウォールの大きさに従ってＬＤＤ領域の大きさも変化するため、トランジスタが要求される特性に応じてサイドウォール４１６とサイドウォール４１８の大きさを適宜設定すればよい。

ソース領域及びドレイン領域をさらに低抵抗化するために、単結晶半導体層４０２及び非単結晶半導体層４０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱（例えば、ＧＲＴＡ法、ＬＲＴＡ法等を用いた加熱）により、半導体層中の珪素と金属とを反応させて行う。単結晶半導体層４０２や非単結晶半導体層４０４が薄い場合には、単結晶半導体層４０２、非単結晶半導体層４０４の底部までシリサイド反応を進めても良い。また、レーザー光の照射などによってもシリサイド層を形成することができる。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。

上述の工程により、単結晶半導体を用いたｎチャネル型トランジスタ４５０及び非単結晶半導体を用いたｎチャネル型トランジスタ４５２が形成される。なお、図５（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電層は形成されていないが、ソース電極又はドレイン電極として機能する導電層を含めてトランジスタと呼んでもよい。

次に、ｎチャネル型トランジスタ４５０、ｎチャネル型トランジスタ４５２を覆うように絶縁層４３２を形成する（図５（Ｄ）参照）。絶縁層４３２は必ずしも設ける必要はないが、絶縁層４３２を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ４５０、ｎチャネル型トランジスタ４５２に侵入することを防止できる。具体的には、絶縁層４３２を、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化珪素膜を、絶縁層４３２として用いる。この場合、上述の水素化の工程は、該窒化酸化珪素膜形成後に行っても良い。なお、本実施の形態においては、絶縁層４３２を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化珪素膜と窒化酸化珪素膜との積層構造とすることができる。

次に、ｎチャネル型トランジスタ４５０、ｎチャネル型トランジスタ４５２を覆うように、絶縁層４３２上に絶縁層４３４を形成する。絶縁層４３４は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４３４を形成しても良い。また、絶縁層４３４は、その表面をＣＭＰ法などにより平坦化させても良い。

絶縁層４３４の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

次に、単結晶半導体層４０２と非単結晶半導体層４０４がそれぞれ一部露出するように絶縁層４３２及び絶縁層４３４にコンタクトホールを形成する。そして、該コンタクトホールを介して単結晶半導体層４０２と非単結晶半導体層４０４に接する導電層４３６、導電層４３８を形成する（図６（Ａ）参照）。導電層４３６及び導電層４３８は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。

導電層４３６、導電層４３８は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電層４３６、導電層４３８として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等の材料を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層４３６、導電層４３８は、単層構造としても良いし、積層構造としても良い。

アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電層４３６、導電層４３８を形成する材料として適している。特に、アルミニウムシリコンは、ヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。

導電層４３６、導電層４３８を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電層を形成すると、ヒロックの発生をより一層抑制することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、単結晶半導体層４０２と非単結晶半導体層４０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電層４３６と単結晶半導体層４０２、及び導電層４３８と非単結晶半導体層４０４のコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電層４３６、導電層４３８を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。

また、導電層４３６、導電層４３８として、ＷＦ_６ガスとＳｉＨ_４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ_６を水素還元して形成したタングステンを、導電層４３６、導電層４３８として用いても良い。

なお、導電層４３６はｎチャネル型トランジスタ４５０の高濃度不純物領域４２０に接続されている。導電層４３８はｎチャネル型トランジスタ４５２の高濃度不純物領域４２６に接続されている。

図６（Ａ）に示したｎチャネル型トランジスタ４５０及びｎチャネル型トランジスタ４５２の平面図を、図６（Ｂ）に示す。ここで、図６（Ｂ）のＡ−Ｂにおける断面が図６（Ａ）に対応している。ただし、図６（Ｂ）においては、簡単のため、絶縁層４３２、絶縁層４３４、導電層４３６、導電層４３８などの構成要素を省略している。

なお、本実施の形態においては、ｎチャネル型トランジスタ４５０とｎチャネル型トランジスタ４５２が、それぞれゲート電極として機能する電極を１つずつ有する場合を例示しているが、開示する発明は該構成に限定されない。開示する発明で作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。

以上により、複数のトランジスタを有する半導体装置を作製することができる。

本実施の形態にて示したように、開示する発明を用いて単結晶半導体と非単結晶半導体の特性を生かした半導体装置を作製することができる。すなわち、高い性能が要求される回路には単結晶半導体層を用い、大面積が要求される回路には、非単結晶半導体層を用いた半導体装置を提供することができる。

なお、開示する発明の半導体基板を用いなくとも本実施の形態における半導体装置に近い構造の半導体装置を作製することはできる。例えば、先に、単結晶半導体層を形成して該単結晶半導体層をパターニングし、その後、非単結晶半導体層を形成して該非単結晶半導体層をパターニングするという方法がある。また、先に、非単結晶半導体層を形成して該非単結晶半導体層をパターニングし、その後、非単結晶半導体層が除去された領域に単結晶半導体層を形成し、パターニングするという方法もある。しかしながら、これらの場合には、単結晶半導体層のパターニングに用いるマスクと、非単結晶半導体層のパターニングに用いるマスクを別に用意する必要があり、工程数の増加の点で不利である。

この点、開示する発明では非単結晶半導体層を接合に係る層として用いることで、単結晶半導体層と非単結晶半導体層のパターニングを一のマスクにて実現している。また、非単結晶半導体層を接合に係る層として用いることにより、接合に係る層を別途設ける必要がない。このため、半導体装置の作製にかかるコストを低減でき、半導体装置の価格を抑えることができる。また、単結晶半導体層へのレーザー光の照射の際に非単結晶半導体層に対してレーザー光を照射した半導体基板を用いることができるため、特性が優れた大型の半導体装置を安価に作製することができる。

本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、半導体基板の作製方法の別の一例について、図７及び８を参照して説明する。

まず、ベース基板１００を用意する（図７（Ａ）参照）。ベース基板１００の詳細は実施の形態１を参照することができるため、ここでは省略する。

次に、ベース基板１００の表面に絶縁層１０２を形成する（図７（Ｂ）参照）。絶縁層１０２は単層構造でも良いし積層構造でも良い。絶縁層１０２を構成する材料等の詳細についても、実施の形態１を参照することができる。絶縁層１０２を形成しない構成とすることも可能であるが、ベース基板１００にアルカリ金属やアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いる場合には、このような不純物がベース基板１００から半導体層に拡散しないように、絶縁層１０２を設けることが好ましい。このような用途には、特に、窒化珪素、窒化酸化珪素、窒化アルミニウム、窒化酸化アルミニウムなどが適している。

その後、絶縁層１０２の表面に非単結晶半導体層１０４を形成する（図７（Ｃ）参照）。非単結晶半導体層１０４の詳細についても実施の形態１を参照することができる。

非単結晶半導体層１０４は、半導体素子の活性層として機能すると共に、接合に係る層（接合を形成する層）としても機能する。非単結晶半導体層１０４を接合に係る層として機能させるためには、表面の平坦性が十分に高い非単結晶半導体層１０４を形成する必要がある。この点、ＣＶＤ法によって形成される非晶質シリコンは、表面の平坦性が高く、接合に係る層として適しているといえる。

次に、単結晶半導体基板１１０を用意する（図７（Ｄ）参照）。単結晶半導体基板１１０を薄片化した単結晶半導体層をベース基板１００に貼り合わせることで、半導体基板が作製される。単結晶半導体基板１１０の詳細については実施の形態１を参照することができる。

なお、本実施の形態においては、ベース基板１００を処理した後に単結晶半導体基板１１０を処理する構成としているが、これは説明の便宜のためであり、開示する発明が該順序に限定して解釈されるものではない。すなわち、単結晶半導体基板１１０を処理した後にベース基板１００を処理しても良いし、ベース基板１００の処理と単結晶半導体基板１１０の処理を並列に行う構成としても良い。

単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０表面に、絶縁層１１２ａを形成する（図７（Ｅ）参照）。絶縁層１１２ａは単層構造又は２層以上の多層構造とすることができる。その厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。

絶縁層１１２ａを構成する材料は特に限定されないが、例えば、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を挙げることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いてもよい。絶縁層１１２ａの形成方法としては、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０の酸化（又は窒化）による方法などが挙げられる。

次に、絶縁層１１２ａを介して、電界で加速されたイオンでなるイオンビーム１３０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図７（Ｆ）参照）。イオンビーム１３０の照射前に絶縁層１１２ａを形成することで、イオン照射の際の単結晶半導体基板１１０の汚染を防止し、また、照射されるイオンの衝撃で単結晶半導体基板１１０が損傷することを防止できる。損傷領域１１４が形成される領域の深さは、イオンビーム１３０の加速エネルギーとイオンビーム１３０の入射角によって制御することができる。ここで、損傷領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。

上述の損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。損傷領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。

イオンを単結晶半導体基板１１０に照射する際には、イオン注入装置又はイオンドーピング装置を用いることができる。詳細については、実施の形態１を参照することができる。

次に、絶縁層１１２ａを除去し、新たに絶縁層１１２ｂを形成する（図７（Ｇ））。絶縁層１１２ａを除去するのは、イオン照射の際に絶縁層１１２ａが損傷する可能性が高いためである。新たに形成する絶縁層１１２ｂは、絶縁層１１２ａと同様の材料を用いて形成することができる。絶縁層１１２ｂは接合に係る層となるから、表面の平坦性が高い絶縁層を形成して絶縁層１１２ｂとすることが好ましい。

その後、上記の処理が施されたベース基板１００の一部の領域に単結晶半導体基板１１０を貼り合わせる（図７（Ｈ）参照）。具体的には、ベース基板１００上に形成された非単結晶半導体層１０４の表面、及び単結晶半導体基板１１０上に形成された絶縁層１１２ｂの表面を超音波洗浄などの方法で洗浄し、その後、非単結晶半導体層１０４の一部の領域と絶縁層１１２ｂを密着させる。これにより、非単結晶半導体層１０４と絶縁層１１２ｂが接合する。なお、接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。

このように、非単結晶半導体層１０４を接合に係る層として用いることで、非単結晶半導体層１０４と絶縁層１１２ｂを常温で接合することができる。これにより、ベース基板１００として、ガラス基板をはじめとする耐熱性の低い基板を用いることが可能となる。なお、絶縁層１１２ｂの接合に係る部分として、有機シランを用いてプラズマＣＶＤ法により形成した酸化珪素を用いる場合には、接合をより良好に形成することができるため好ましい。接合の際の処理等については、実施の形態１を参照することができる。

次に、単結晶半導体基板１１０を、単結晶半導体層１１６と単結晶半導体基板１１８に分離する（図７（Ｉ）参照）。単結晶半導体基板１１０の分離は、非単結晶半導体層１０４と絶縁層１１２ｂを貼り合わせた後、単結晶半導体基板１１０を加熱することにより行う。この場合にも、実施の形態１を参照して行うことができる。

次に、単結晶半導体層１１６にレーザー光１３２を照射する（図８（Ａ）参照）。レーザー光１３２を単結晶半導体層１１６の上面側から照射することで、単結晶半導体層１１６上面を溶融させる。溶融した後、単結晶半導体層１１６が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層１２０が得られる（図８（Ｂ）参照）。本実施の形態においては、レーザー光１３２の照射により単結晶半導体層１１６を溶融させるため、ベース基板１００を別途加熱する必要が無く、ベース基板１００の温度上昇が抑えられる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能になる。その他の詳細については実施の形態１を参照すればよい。

上述のようにレーザー光１３２を照射した後には、単結晶半導体層１２０の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２０の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。以上により、薄い単結晶半導体層１２２を非単結晶半導体層１０４の一部の領域上に有する半導体基板１４２を作製することができる（図８（Ｃ）参照）。

なお、本実施の形態においては、レーザー光の照射により表面を平坦化等した後でエッチング処理を行う構成を例に挙げているが、開示する発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理（エッチバック処理）を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。

また、レーザー光１３２を照射した後に、ベース基板１００の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１３２の照射による効果が促進され、効率的な欠陥の除去や平坦性の向上が可能になる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。また、上述のエッチング処理や加熱処理などに加えて、又は代えて、ＣＭＰによる平坦化を施すこともできる。

本実施の形態は、実施の形態１又は２と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、半導体基板の作製方法の別の一例について、図９及び１０を参照して説明する。なお、ベース基板１００上に絶縁層１０２及び非単結晶半導体層１０４を形成するまでの工程は実施の形態１又は３と同様であるため、詳細については省略する（図９（Ａ）、（Ｂ）、（Ｃ）参照）。

次に、単結晶半導体基板１１０を用意し（図９（Ｄ）参照）、単結晶半導体基板１１０に対してイオンビーム１３０を照射して、損傷領域１１４を形成する（図９（Ｅ）参照）。損傷領域１１４が形成される領域の深さは、イオンビーム１３０の加速エネルギーとイオンビーム１３０の入射角によって制御することができる。ここで、損傷領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。

上述の損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。損傷領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。

イオンを単結晶半導体基板１１０に照射する際には、イオン注入装置又はイオンドーピング装置を用いることができる。詳細については、実施の形態１を参照することができる。

その後、上記の処理が施されたベース基板１００の一部の領域に単結晶半導体基板１１０を貼り合わせる（図９（Ｆ）参照）。具体的には、ベース基板１００上に形成された非単結晶半導体層１０４の表面、及び単結晶半導体基板１１０の表面を超音波洗浄などの方法で洗浄し、その後、非単結晶半導体層１０４の一部の領域と単結晶半導体基板１１０を密着させる。これにより、非単結晶半導体層１０４と単結晶半導体基板１１０が接合する。なお、接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。

このように、非単結晶半導体層１０４を接合に係る層として用いることで、非単結晶半導体層１０４と単結晶半導体基板１１０を常温で接合することができる。これにより、ベース基板１００として、ガラス基板をはじめとする耐熱性の低い基板を用いることが可能となる。なお、本実施の形態においては、単結晶半導体基板１１０上に絶縁層を設けていない。これにより、絶縁層を設ける場合と比較して、半導体基板の作製コストを低減することができる。接合の際の処理等については、実施の形態１を参照すればよい。

次に、単結晶半導体基板１１０を、単結晶半導体層１１６と単結晶半導体基板１１８に分離する（図９（Ｇ）参照）。単結晶半導体基板１１０の分離は、非単結晶半導体層１０４と単結晶半導体基板１１０を貼り合わせた後、単結晶半導体基板１１０を加熱することにより行う。この場合にも、実施の形態１を参照して行うことができる。

次に、単結晶半導体層１１６にレーザー光１３２を照射する（図１０（Ａ）参照）。レーザー光１３２を単結晶半導体層１１６の上面側から照射することで、単結晶半導体層１１６上面を溶融させる。溶融した後、単結晶半導体層１１６が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層１２０が得られる（図１０（Ｂ）参照）。本実施の形態においては、レーザー光１３２を用いているため、ベース基板１００を加熱する必要が無く、ベース基板１００の温度上昇が抑えられる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能になる。その他の詳細については実施の形態１を参照すればよい。

上述のようにレーザー光１３２を照射した後には、単結晶半導体層１２０の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２０の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。以上により、薄い単結晶半導体層１２２を非単結晶半導体層１０４の一部の領域上に有する半導体基板１４４を作製することができる（図１０（Ｃ）参照）。

なお、本実施の形態においては、レーザー光の照射により表面を平坦化等した後でエッチング処理を行う構成を例に挙げているが、開示する発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理（エッチバック処理）を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。

また、レーザー光１３２を照射した後に、ベース基板１００の耐熱温度以下における加熱処理を施しても良い。これにより、レーザー光１３２の照射による効果が促進され、効率的な欠陥の除去や平坦性の向上が可能になる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。また、上述のエッチング処理や加熱処理などに加えて、又は代えて、ＣＭＰによる平坦化を施すこともできる。

本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、開示する発明の半導体装置の製造方法の一例について、図１１乃至１４を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、半導体装置は液晶表示装置に限られるものではない。

はじめに、実施の形態１に示す方法などを用いて作製された、非単結晶半導体層及び単結晶半導体層を有する半導体基板を用意する（図１１（Ａ）参照）。ここでは、絶縁表面を有する基板１１００（ベース基板）の上に絶縁層１１０１及び非単結晶半導体層１１０２、を順に設け、また、非単結晶半導体層１１０２の一部の領域上に絶縁層１１０３及び単結晶半導体層１１０４を順に設けた構成を用いて説明するが、開示する発明はこれに限られるものではない。詳細については、実施の形態１を参照することができる。なお、該半導体基板は、実施の形態１における半導体基板１４０に対応したものである。

次に、非単結晶半導体層１１０２及び単結晶半導体層１１０４を所望の形状にパターニングして、島状の半導体層を形成する。詳細については実施の形態２等を参照することができる。パターニングの際のエッチング加工としては、ドライエッチング（プラズマエッチング等）、ウエットエッチングのいずれを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ_４、ＮＦ_３、Ｃｌ_２、ＢＣｌ_３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。

また、テーパー形状となるように島状の半導体層を形成しても良いし、島状の半導体層の端部が丸みを帯びた形状となるように加工しても良い。島状の半導体層がテーパー形状となるように形成されることで、後に形成される絶縁層や導電層の被覆が良好に行われるため、絶縁層や導電層の段切れを防止することができる。また、島状の半導体層の端部が丸みを帯びることにより、電界の集中を緩和して半導体素子に不具合が生じることを防止できる。

非単結晶半導体層１１０２及び単結晶半導体層１１０４をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例えば、ｐ型不純物として、硼素を５×１０^１６／ｃｍ^３以上１×１０^１８／ｃｍ^３以下の濃度で添加することができる。

次に、島状の半導体層を覆うゲート絶縁層１１０８を形成する（図１１（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の半導体層をそれぞれ半導体層１１１０、半導体層１１１２、半導体層１１１４と呼ぶことにする。ゲート絶縁層１１０８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層１１０８は単層構造であっても良いし、積層構造としても良い。さらに、半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。

次に、ゲート絶縁層１１０８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜と第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜と第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜や第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層の積層構造を用いて説明しているが、開示する発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。

次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜と第２の導電膜を所望の形状に加工し、第１のゲート電極層１１１８ａ、第１のゲート電極層１１１８ｂ、第１のゲート電極層１１１８ｃ、第１のゲート電極層１１１８ｄ、第１の導電層１１１８ｅ、導電層１１２０ａ、導電層１１２０ｂ、導電層１１２０ｃ、導電層１１２０ｄ、及び導電層１１２０ｅを形成する（図１１（Ｃ）参照）。

ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス、又はＯ_２を適宜用いることができる。本実施の形態では、ＣＦ_４、Ｃｌ_２、Ｏ_２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ_４、Ｃｌ_２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。

次に、マスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅを用いて、導電層１１２０ａ、導電層１１２０ｂ、導電層１１２０ｃ、導電層１１２０ｄ、及び導電層１１２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層１１２２ａ、第２のゲート電極層１１２２ｂ、第２のゲート電極層１１２２ｃ、第２のゲート電極層１１２２ｄ、及び第２の導電層１１２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状であるが、そのテーパー角は、第１のゲート電極層及び第１の導電層の有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ_２、ＳＦ_６、Ｏ_２を用いる。

以上の工程によって、周辺駆動回路領域１１８０に、ゲート電極層１１２４ａ、ゲート電極層１１２４ｂ、画素領域１１８２に、ゲート電極層１１２４ｃ、ゲート電極層１１２４ｄ、及び導電層１１２４ｅを形成することができる（図１１（Ｄ）参照）。なお、マスク１１１６ａ、マスク１１１６ｂ、マスク１１１６ｃ、マスク１１１６ｄ、及びマスク１１１６ｅは、上記工程の後に除去する。

次に、ゲート電極層１１２４ａ、ゲート電極層１１２４ｂ、ゲート電極層１１２４ｃ、ゲート電極層１１２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域１１２６ａ、第１のｎ型不純物領域１１２６ｂ、第１のｎ型不純物領域１１２８ａ、第１のｎ型不純物領域１１２８ｂ、第１のｎ型不純物領域１１３０ａ、第１のｎ型不純物領域１１３０ｂ、第１のｎ型不純物領域１１３０ｃを形成する（図１２（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０^１６／ｃｍ^３以上５×１０^１９／ｃｍ^３以下程度の濃度で含まれるようにする。

次に、半導体層１１１０、半導体層１１１４の一部を覆うマスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃを形成する。そして、マスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃ、及び第２のゲート電極層１１２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域１１３４ａ、第２のｎ型不純物領域１１３４ｂ、第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂ、第２のｎ型不純物領域１１４０ａ、第２のｎ型不純物領域１１４０ｂ、第２のｎ型不純物領域１１４０ｃ、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ_３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が１×１０^１７／ｃｍ^３以上１×１０^２１／ｃｍ^３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂには、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域１１３８、チャネル形成領域１１４４ａ及びチャネル形成領域１１４４ｂが形成される（図１２（Ｂ）参照）。

第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１１３６ａ、第３のｎ型不純物領域１１３６ｂは、第１のゲート電極層１１１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域１１４２ａ、第３のｎ型不純物領域１１４２ｂ、第３のｎ型不純物領域１１４２ｃ、第３のｎ型不純物領域１１４２ｄはゲート電極層１１２４ｃ、ゲート電極層１１２４ｄと重なっておらず、オフ電流を低減する効果がある。

次に、マスク１１３２ａ、マスク１１３２ｂ、マスク１１３２ｃを除去し、半導体層１１１２、半導体層１１１４を覆うマスク１１４６ａ、マスク１１４６ｂを形成する。そして、マスク１１４６ａ、マスク１１４６ｂ、ゲート電極層１１２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域１１４８ａ、第１のｐ型不純物領域１１４８ｂ、第２のｐ型不純物領域１１５０ａ、第２のｐ型不純物領域１１５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ_２Ｈ_６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素である硼素（Ｂ）が１×１０^１８／ｃｍ^３以上５×１０^２１／ｃｍ^３以下程度の濃度で含まれるようにする。また、チャネル形成領域１１５２が形成される（図１２（Ｃ）参照）。

第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。

その後、マスク１１４６ａ、マスク１１４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。

次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１１５４と絶縁膜１１５６の積層構造とする（図１３（Ａ）参照）。絶縁膜１１５４として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜１１５６として酸化窒化シリコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜１１５４及び絶縁膜１１５６を、プラズマＣＶＤ法を用いて、大気に晒さずに連続的に形成する。なお、絶縁膜１１５４及び絶縁膜１１５６は上記材料に限定されるものではない。

絶縁膜１１５４、絶縁膜１１５６は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、アリール基）やフルオロ基を用いても良い。有機基は、フルオロ基を有していても良い。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。

次いで、レジスト材料からなるマスクを用いて絶縁膜１１５４、絶縁膜１１５６、ゲート絶縁層１１０８に半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化シリコン膜である絶縁膜１１５６と、窒化酸化シリコン膜である絶縁膜１１５４及びゲート絶縁層１１０８と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１１５６を除去する。次に、第２のエッチングによって、絶縁膜１１５４及びゲート絶縁層１１０８を除去し、ソース又はドレインに達する開口部を形成する。

その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１１５８ａ、ソース電極層又はドレイン電極層１１５８ｂ、ソース電極層又はドレイン電極層１１６０ａ、ソース電極層又はドレイン電極層１１６０ｂ、ソース電極層又はドレイン電極層１１６２ａ、ソース電極層又はドレイン電極層１１６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。

以上の工程で周辺駆動回路領域１１８０にｐチャネル型薄膜トランジスタ１１６４及びｎチャネル型薄膜トランジスタ１１６６が、画素領域１１８２にｎチャネル型薄膜トランジスタ１１６８及び容量配線１１７０が形成される（図１３（Ｂ）参照）。

次に第２の層間絶縁層として絶縁膜１１７２を形成する。絶縁膜１１７２としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。

次に、画素領域１１８２の絶縁膜１１７２にコンタクトホールを形成し、画素電極層１１７４を形成する（図１３（Ｃ）参照）。画素電極層１１７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。

また、画素電極層１１７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける透過率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。

共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロール）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。

さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調節してもよい。

上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等により画素電極層１１７４となる薄膜を形成することができる。

次に、画素電極層１１７４及び絶縁膜１１７２を覆うように、配向膜と呼ばれる絶縁層１４０２を形成する（図１４（Ｂ）参照）。絶縁層１４０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図１４は、半導体装置の平面図及び断面図を示しており、図１４（Ａ）は半導体装置の平面図、図１４（Ｂ）は図１４（Ａ）のＥ−Ｆにおける断面図である。半導体装置には、外部端子接続領域１１７６、封止領域１１７８、周辺駆動回路領域１１８０、画素領域１１８２が設けられる。

絶縁層１４０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層１４０６も、絶縁層１４０２と同様にして形成することができる。

その後、対向基板１４００と、絶縁性表面を有する基板１１００とを、シール材１４１４及びスペーサ１４１６を介して貼り合わせ、その空隙に液晶層１４０４を設ける。なお、対向基板１４００には、配向膜として機能する絶縁層１４０６、対向電極として機能する導電層１４０８、カラーフィルターとして機能する着色層１４１０、偏光子１４１２（偏光板ともいう）等が設けられている。なお、絶縁性表面を有する基板１１００にも偏光子１４１８（偏光板）を設けるが、開示する発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。

続いて、画素領域と電気的に接続されている端子電極層１４２０に、異方性導電体層１４２２を介して、ＦＰＣ１４２４を接続する。ＦＰＣ１４２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。

本実施の形態においては、実施の形態１に示した方法を用いて作製された半導体基板を用いて液晶表示装置を作製している。このため、非単結晶半導体層を用いて画素領域の半導体素子を形成し、単結晶半導体層を用いて駆動回路領域の半導体素子を形成することができる。これにより、大面積な表示領域と優れた駆動回路を有する液晶表示装置を提供することができる。また、駆動回路一体型とすることにより、表示装置の薄型化、額縁領域の面積縮小などを実現することができる。また、非単結晶半導体層を用いて画素領域を形成することができるため、表示装置の大型化が極めて容易である。また、接合に係る層を別途設ける必要が無いため、表示装置の製造コストを低減することができる。

また、実施の形態１に示した半導体基板では、非単結晶半導体層と単結晶半導体層にレーザー光を照射することにより、非単結晶半導体層と単結晶半導体層の特性を一度に向上させることができる。これにより、非単結晶半導体層の微結晶化又は多結晶化の工程と、単結晶半導体層の欠陥低減及び平坦性向上のための工程を一度に行うことができるため、工程数の増加を抑制することができ、半導体基板の製造コストを低減することができる。つまり、高性能な表示装置を、低コストに作製することができる。

なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、開示する発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至４と適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、開示する発明に係る発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトランジスタの作製方法は、実施の形態５を参照することができるため、詳細については省略する。

なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図１５を用いて説明するが、開示する発明はこれに限られるものではない。

図１５の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図１５（Ａ）は半導体装置の平面図であり、図１５（Ｂ）は、図１５（Ａ）のＧ−Ｈにおける断面図である。図１５において半導体装置は、外部端子接続領域１５３０、封止領域１５３２、駆動回路領域１５３４、画素領域１５３６を有している。

図１５に示す半導体装置は、素子基板１５００、薄膜トランジスタ１５５０、薄膜トランジスタ１５５２、薄膜トランジスタ１５５４、薄膜トランジスタ１５５６、発光素子１５６０、絶縁層１５６８、充填材１５７０、シール材１５７２、配線層１５７４、端子電極層１５７６、異方性導電層１５７８、ＦＰＣ１５８０、封止基板１５９０などによって構成されている。なお、発光素子１５６０は、第１の電極層１５６２と発光層１５６４と第２の電極層１５６６とを含む。

第１の電極層１５６２としては、発光層１５６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層１５６６としては、発光層１５６４より放射する光を反射することができる導電性材料を用いる。

第１の電極層１５６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。

また、第１の電極層１５６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。なお、詳細については実施の形態２を参照することができるため、ここでは省略する。

第２の電極層１５６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。

なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層１５６２を形成し、光透過性を有する材料を用いて第２の電極層１５６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層１５６２及び第２の電極層１５６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造により、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。

なお、一般に、光透過性を有さないと考えられる金属のような材料であっても、膜厚を小さく（５ｎｍ以上３０ｎｍ以下程度）することにより、光を透過させることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。

また、上面放射や両面放射の場合には、封止基板１５９０にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。

本実施の形態においては、実施の形態１に示した方法を用いて作製された半導体基板を用いてエレクトロルミネッセンス表示装置を作製している。このため、非単結晶半導体層を用いて画素領域の半導体素子を形成し、単結晶半導体層を用いて駆動回路領域の半導体素子を形成することができる。これにより、大面積な表示領域と優れた駆動回路を有するエレクトロルミネッセンス表示装置を提供することができる。また、駆動回路一体型とすることにより、表示装置の薄型化、額縁領域の面積縮小などを実現することができる。また、非単結晶半導体層を用いて画素領域を形成することができるため、表示装置の大型化が極めて容易である。また、接合に係る層を別途設ける必要が無いため、表示装置の製造コストを低減することができる。

また、実施の形態１に示した半導体基板では、非単結晶半導体層と単結晶半導体層にレーザー光を照射することにより、非単結晶半導体層と単結晶半導体層の特性を一度に向上させることができる。これにより、非単結晶半導体層の微結晶化又は多結晶化の工程と、単結晶半導体層の欠陥低減及び平坦性向上のための工程を一度に行うことができるため、工程数の増加を抑制することができ、半導体基板の製造コストを低減することができる。つまり、高性能な表示装置を、低コストに作製することができる。

なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、開示する発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、開示する発明に係る半導体装置の別の例について、図１６及び１７を参照して説明する。なお、本実施の形態においては、マイクロプロセッサ及び電子タグを例に挙げて説明するが、半導体装置はこれらに限られるものではない。

図１６に、マイクロプロセッサの構成の一例を示す。図１６のマイクロプロセッサ１６００は、開示する発明の半導体基板を用いて製造されるものである。該マイクロプロセッサ１６００は、演算回路１６０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ（ＡＬＵ））、演算回路制御部１６０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部１６０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部１６０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部１６０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ１６０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部１６０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース１６０８（Ｂｕｓ Ｉ／Ｆ）、ＲＯＭ１６０９（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、読み出し専用メモリ）、及びＲＯＭインターフェース１６１０（ＲＯＭ Ｉ／Ｆ）を有している。

バスインターフェース１６０８を介してマイクロプロセッサ１６００に入力された命令は、命令解析部１６０３に入力され、デコードされた後、演算回路制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５に入力される。演算回路制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５は、デコードされた命令に基づき各種制御を行う。具体的には、演算回路制御部１６０２は、演算回路１６０１の動作を制御するための信号を生成する。また、割り込み制御部１６０４は、マイクロプロセッサ１６００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度等から判断して処理する。レジスタ制御部１６０７は、レジスタ１６０６のアドレスを生成し、マイクロプロセッサ１６００の状態に応じてレジスタ１６０６の読み出しや書き込みを行う。タイミング制御部１６０５は、演算回路１６０１、演算回路制御部１６０２、命令解析部１６０３、割り込み制御部１６０４、レジスタ制御部１６０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１６０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１６に示すマイクロプロセッサ１６００の構成は、あくまで一例であり、その用途によって適宜構成を変更することができる。

本実施の形態においては、実施の形態１などに示した半導体基板を用いてマイクロプロセッサを作製している。これにより、高速動作が要求される領域にのみ単結晶半導体層を使用することができる。したがって、半導体装置の製造コストを抑えつつ、高性能な半導体装置を提供することができる。また、マイクロプロセッサを表示装置と一体に形成することも可能である。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１７を参照して説明する。図１７は無線通信により外部装置と信号の送受信を行って動作する無線タグの一例である。なお、開示する発明の無線タグは内部に中央処理装置（ＣＰＵ）を有しており、いわば小型のコンピュータである。無線タグ１７００は、アナログ回路部１７０１とデジタル回路部１７０２を有している。アナログ回路部１７０１として、共振容量を有する共振回路１７０３、整流回路１７０４、定電圧回路１７０５、リセット回路１７０６、発振回路１７０７、復調回路１７０８、変調回路１７０９を有している。デジタル回路部１７０２は、ＲＦインターフェース１７１０、制御レジスタ１７１１、クロックコントローラ１７１２、ＣＰＵインターフェース１７１３、ＣＰＵ１７１４、ＲＡＭ１７１５、ＲＯＭ１７１６を有している。

このような構成の無線タグ１７００の動作は以下の通りである。アンテナ１７１７が外部から信号を受けると、共振回路１７０３は該信号を元に誘導起電力を発生する。整流回路１７０４を経た誘導起電力により、容量部１７１８が充電される。この容量部１７１８はセラミックコンデンサーや電気二重層コンデンサーなどで形成されていることが好ましい。容量部１７１８は無線タグ１７００と一体にて形成されていても良いし、別の部品として無線タグ１７００を構成する絶縁表面を有する基板に取り付けられていても良い。

リセット回路１７０６は、デジタル回路部１７０２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇のタイミングから遅れて立ち上がる信号をリセット信号として生成する。発振回路１７０７は、定電圧回路１７０５により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１７０８は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路１７０９は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路１７０９は、共振回路１７０３の共振点を変化させることにより通信信号の振幅を変化させている。クロックコントローラ１７１２は、電源電圧又はＣＰＵ１７１４における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路１７１９が行っている。

アンテナ１７１７から無線タグ１７００に入力された信号は復調回路１７０８で復調された後、ＲＦインターフェース１７１０で制御コマンドやデータなどに分けられる。制御コマンドは制御レジスタ１７１１に格納される。制御コマンドには、ＲＯＭ１７１６に記憶されているデータの読み出し命令、ＲＡＭ１７１５へのデータの書き込み命令、ＣＰＵ１７１４への演算命令などが含まれている。ＣＰＵ１７１４は、ＣＰＵインターフェース１７１３を介してＲＯＭ１７１６、ＲＡＭ１７１５、制御レジスタ１７１１にアクセスする。ＣＰＵインターフェース１７１３は、ＣＰＵ１７１４が要求するアドレスより、ＲＯＭ１７１６、ＲＡＭ１７１５、制御レジスタ１７１１のいずれかに対するアクセス信号を生成する機能を有している。

ＣＰＵ１７１４の演算方式は、ＲＯＭ１７１６にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算を、プログラムを用いてＣＰＵ１７１４が実行する方式を適用することができる。

本実施の形態においては、実施の形態１などに示した半導体基板を用いて無線タグを作製している。これにより、高速動作が要求される領域にのみ単結晶半導体層を使用することができる。したがって、半導体装置の製造コストを抑えつつ、高性能な半導体装置を提供することができる。また、無線タグを表示装置と一体に形成することも可能である。

なお、本実施の形態は、実施の形態１乃至６と適宜組み合わせて用いることができる。

（実施の形態８）
本実施の形態では、開示する発明の半導体装置、特に表示装置を用いた電子機器について、図１８及び１９を参照して説明する。

開示する発明の半導体装置（特に表示装置）を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図１８（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１８０１、支持台１８０２、表示部１８０３、スピーカー部１８０４、ビデオ入力端子１８０５等を含む。表示部１８０３には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。

図１８（Ｂ）はデジタルカメラである。本体１８１１の正面部分には受像部１８１３が設けられており、本体１８１１の上面部分にはシャッターボタン１８１６が設けられている。また、本体１８１１の背面部分には、表示部１８１２、操作キー１８１４、及び外部接続ポート１８１５が設けられている。表示部１８１２には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能なデジタルカメラを提供することができる。

図１８（Ｃ）はノート型パーソナルコンピュータである。本体１８２１には、キーボード１８２４、外部接続ポート１８２５、ポインティングデバイス１８２６が設けられている。また、本体１８２１には、表示部１８２３を有する筐体１８２２が取り付けられている。表示部１８２３には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能なノート型パーソナルコンピュータを提供することができる。

図１８（Ｄ）はモバイルコンピュータであり、本体１８３１、表示部１８３２、スイッチ１８３３、操作キー１８３４、赤外線ポート１８３５等を含む。表示部１８３２にはアクティブマトリクス表示装置が設けられている。表示部１８３２には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能なモバイルコンピュータを提供することができる。

図１８（Ｅ）は画像再生装置である。本体１８４１には、表示部１８４４、記録媒体読み込み部１８４５及び操作キー１８４６が設けられている。また、本体１８４１には、スピーカー部１８４７及び表示部１８４３それぞれを有する筐体１８４２が取り付けられている。表示部１８４３及び表示部１８４４それぞれには、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能な画像再生装置を提供することができる。

図１８（Ｆ）は電子書籍である。本体１８５１には操作キー１８５３が設けられている。また、本体１８５１には複数の表示部１８５２が取り付けられている。表示部１８５２には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能な電子書籍を提供することができる。

図１８（Ｇ）はビデオカメラであり、本体１８６１には外部接続ポート１８６４、リモコン受信部１８６５、受像部１８６６、バッテリー１８６７、音声入力部１８６８、操作キー１８６９が設けられている、また、本体１８６１には、表示部１８６２を有する筐体１８６３が取り付けられている。表示部１８６２には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能なビデオカメラを提供することができる。

図１８（Ｈ）は携帯電話であり、本体１８７１、筐体１８７２、表示部１８７３、音声入力部１８７４、音声出力部１８７５、操作キー１８７６、外部接続ポート１８７７、アンテナ１８７８等を含む。表示部１８７３には、開示する発明の半導体装置が用いられている。開示する発明により、安価で高性能な携帯電話を提供することができる。

図１９は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１９００の構成の一例である。ここで、図１９（Ａ）は正面図、図１９（Ｂ）は背面図、図１９（Ｃ）は展開図である。携帯電子機器１９００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。

携帯電子機器１９００は、筐体１９０１及び筐体１９０２で構成されている。筐体１９０１は、表示部１９１１、スピーカー１９１２、マイクロフォン１９１３、操作キー１９１４、ポインティングデバイス１９１５、カメラ用レンズ１９１６、外部接続端子１９１７等を備え、筐体１９０２は、キーボード１９２１、外部メモリスロット１９２２、カメラ用レンズ１９２３、ライト１９２４、イヤフォン端子１９２５等を備えている。また、アンテナは筐体１９０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。

表示部１９１１には、開示する発明の半導体装置が組み込まれている。なお、表示部１９１１に表示される映像（及びその表示方向）は、携帯電子機器１９００の使用形態に応じて様々に変化する。また、表示部１９１１と同一面にカメラ用レンズ１９１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１９１２及びマイクロフォン１９１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１９２３（及び、ライト１９２４）を用いて静止画及び動画の撮影を行う場合には、表示部１９１１はファインダーとして用いられることになる。操作キー１９１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。

重なり合った筐体１９０１と筐体１９０２（図１９（Ａ））は、スライドし、図１９（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１９２１、ポインティングデバイス１９１５を用いた円滑な操作が可能である。外部接続端子１９１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１９２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。開示する発明により、安価で高性能な携帯電子機器を提供することができる。

以上の様に、開示する発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至７と適宜組み合わせて用いることができる。

（実施の形態９）
本実施の形態では、開示する発明の半導体装置、特に無線タグの用途について、図２０を参照して説明する。

開示する発明により無線タグとして機能する半導体装置を形成することができる。無線タグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２０（Ａ）参照）、包装用容器類（包装紙やボトル等、図２０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２０（Ｂ）参照）、乗物類（自転車等、図２０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２０（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図２０において、無線タグは２０００で示すものである。

なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、携帯電話の他、実施の形態５にて示した物品等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。

無線タグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。開示する発明により作製することが可能な無線タグは、安価ながらも高い信頼性を有しており、さまざまな物品に対して適用することができる。

開示する発明により形成することが可能な無線タグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられる無線タグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。また、無線タグを表示装置と一体に設けることで、視覚による認識を可能にしても良い。

以上の様に、開示する発明の適用範囲は極めて広く、あらゆる物品に対して用いることが可能である。なお、本実施の形態は、実施の形態１乃至８と適宜組み合わせて用いることができる。

半導体基板の作製方法について示す図である。 半導体基板の作製方法について示す図である。 水素イオン種のエネルギーダイアグラムについて示す図である。 半導体装置の作製工程を示す断面図である。 半導体装置の作製工程を示す断面図である。 半導体装置の平面図及び断面図である。 半導体基板の作製方法について示す図である。 半導体基板の作製方法について示す図である。 半導体基板の作製方法について示す図である。 半導体基板の作製方法について示す図である。 半導体装置の作製工程を示す断面図である。 半導体装置の作製工程を示す断面図である。 半導体装置の作製工程を示す断面図である。 半導体装置の平面図及び断面図である。 半導体装置の平面図及び断面図である。 半導体装置の構成を示す図である。 半導体装置の構成を示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置の用途を示す図である。 従来の半導体装置を示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。

符号の説明

１００ ベース基板
１０２ 絶縁層
１０４ 非単結晶半導体層
１１０ 単結晶半導体基板
１１２ 絶縁層
１１２ａ 絶縁層
１１２ｂ 絶縁層
１１４ 損傷領域
１１６ 単結晶半導体層
１１８ 単結晶半導体基板
１２０ 単結晶半導体層
１２２ 単結晶半導体層
１３０ イオンビーム
１３２ レーザー光
１４０ 半導体基板
１４２ 半導体基板
１４４ 半導体基板
４０２ 単結晶半導体層
４０４ 非単結晶半導体層
４０６ ゲート絶縁層
４０８ 電極
４１０ 電極
４１２ 不純物領域
４１４ 不純物領域
４１６ サイドウォール
４１８ サイドウォール
４２０ 高濃度不純物領域
４２２ 低濃度不純物領域
４２４ チャネル形成領域
４２６ 高濃度不純物領域
４２８ 低濃度不純物領域
４３０ チャネル形成領域
４３２ 絶縁層
４３４ 絶縁層
４３６ 導電層
４３８ 導電層
４５０ ｎチャネル型トランジスタ
４５２ ｎチャネル型トランジスタ
１１００ 基板
１１０１ 絶縁層
１１０２ 非単結晶半導体層
１１０３ 絶縁層
１１０４ 単結晶半導体層
１１０８ ゲート絶縁層
１１１０ 半導体層
１１１２ 半導体層
１１１４ 半導体層
１１１６ａ マスク
１１１６ｂ マスク
１１１６ｃ マスク
１１１６ｄ マスク
１１１６ｅ マスク
１１１８ａ ゲート電極層
１１１８ｂ ゲート電極層
１１１８ｃ ゲート電極層
１１１８ｄ ゲート電極層
１１１８ｅ 導電層
１１２０ａ 導電層
１１２０ｂ 導電層
１１２０ｃ 導電層
１１２０ｄ 導電層
１１２０ｅ 導電層
１１２２ａ ゲート電極層
１１２２ｂ ゲート電極層
１１２２ｃ ゲート電極層
１１２２ｄ ゲート電極層
１１２２ｅ 導電層
１１２４ａ ゲート電極層
１１２４ｂ ゲート電極層
１１２４ｃ ゲート電極層
１１２４ｄ ゲート電極層
１１２４ｅ 導電層
１１２６ａ ｎ型不純物領域
１１２６ｂ ｎ型不純物領域
１１２８ａ ｎ型不純物領域
１１２８ｂ ｎ型不純物領域
１１３０ａ ｎ型不純物領域
１１３０ｂ ｎ型不純物領域
１１３０ｃ ｎ型不純物領域
１１３２ａ マスク
１１３２ｂ マスク
１１３２ｃ マスク
１１３４ａ ｎ型不純物領域
１１３４ｂ ｎ型不純物領域
１１３６ａ ｎ型不純物領域
１１３６ｂ ｎ型不純物領域
１１３８ チャネル形成領域
１１４０ａ ｎ型不純物領域
１１４０ｂ ｎ型不純物領域
１１４０ｃ ｎ型不純物領域
１１４２ａ ｎ型不純物領域
１１４２ｂ ｎ型不純物領域
１１４２ｃ ｎ型不純物領域
１１４２ｄ ｎ型不純物領域
１１４４ａ チャネル形成領域
１１４４ｂ チャネル形成領域
１１４６ａ マスク
１１４６ｂ マスク
１１４８ａ ｐ型不純物領域
１１４８ｂ ｐ型不純物領域
１１５０ａ ｐ型不純物領域
１１５０ｂ ｐ型不純物領域
１１５２ チャネル形成領域
１１５４ 絶縁膜
１１５６ 絶縁膜
１１５８ａ ドレイン電極層
１１５８ｂ ドレイン電極層
１１６０ａ ドレイン電極層
１１６０ｂ ドレイン電極層
１１６２ａ ドレイン電極層
１１６２ｂ ドレイン電極層
１１６４ ｐチャネル型薄膜トランジスタ
１１６６ ｎチャネル型薄膜トランジスタ
１１６８ ｎチャネル型薄膜トランジスタ
１１７０ 容量配線
１１７２ 絶縁膜
１１７４ 画素電極層
１１７６ 外部端子接続領域
１１７８ 封止領域
１１８０ 周辺駆動回路領域
１１８２ 画素領域
１４００ 対向基板
１４０２ 絶縁層
１４０４ 液晶層
１４０６ 絶縁層
１４０８ 導電層
１４１０ 着色層
１４１２ 偏光子
１４１４ シール材
１４１６ スペーサ
１４１８ 偏光子
１４２０ 端子電極層
１４２２ 異方性導電体層
１４２４ ＦＰＣ
１５００ 素子基板
１５３０ 外部端子接続領域
１５３２ 封止領域
１５３４ 駆動回路領域
１５３６ 画素領域
１５５０ 薄膜トランジスタ
１５５２ 薄膜トランジスタ
１５５４ 薄膜トランジスタ
１５５６ 薄膜トランジスタ
１５６０ 発光素子
１５６２ 電極層
１５６４ 発光層
１５６６ 電極層
１５６８ 絶縁層
１５７０ 充填材
１５７２ シール材
１５７４ 配線層
１５７６ 端子電極層
１５７８ 異方性導電層
１５８０ ＦＰＣ
１５９０ 封止基板
１６００ マイクロプロセッサ
１６０１ 演算回路
１６０２ 演算回路制御部
１６０３ 命令解析部
１６０４ 制御部
１６０５ タイミング制御部
１６０６ レジスタ
１６０７ レジスタ制御部
１６０８ バスインターフェース
１６０９ ＲＯＭ
１６１０ ＲＯＭインターフェース
１７００ 無線タグ
１７０１ アナログ回路部
１７０２ デジタル回路部
１７０３ 共振回路
１７０４ 整流回路
１７０５ 定電圧回路
１７０６ リセット回路
１７０７ 発振回路
１７０８ 復調回路
１７０９ 変調回路
１７１０ ＲＦインターフェース
１７１１ 制御レジスタ
１７１２ クロックコントローラ
１７１３ ＣＰＵインターフェース
１７１４ ＣＰＵ
１７１５ ＲＡＭ
１７１６ ＲＯＭ
１７１７ アンテナ
１７１８ 容量部
１７１９ 電源管理回路
１８０１ 筺体
１８０２ 支持台
１８０３ 表示部
１８０４ スピーカー部
１８０５ ビデオ入力端子
１８１１ 本体
１８１２ 表示部
１８１３ 受像部
１８１４ 操作キー
１８１５ 外部接続ポート
１８１６ シャッターボタン
１８２１ 本体
１８２２ 筐体
１８２３ 表示部
１８２４ キーボード
１８２５ 外部接続ポート
１８２６ ポインティングデバイス
１８３１ 本体
１８３２ 表示部
１８３３ スイッチ
１８３４ 操作キー
１８３５ 赤外線ポート
１８４１ 本体
１８４２ 筐体
１８４３ 表示部
１８４４ 表示部
１８４５ 記録媒体読み込み部
１８４６ 操作キー
１８４７ スピーカー部
１８５１ 本体
１８５２ 表示部
１８５３ 操作キー
１８６１ 本体
１８６２ 表示部
１８６３ 筐体
１８６４ 外部接続ポート
１８６５ リモコン受信部
１８６６ 受像部
１８６７ バッテリー
１８６８ 音声入力部
１８６９ 操作キー
１８７１ 本体
１８７２ 筐体
１８７３ 表示部
１８７４ 音声入力部
１８７５ 音声出力部
１８７６ 操作キー
１８７７ 外部接続ポート
１８７８ アンテナ
１９００ 携帯電子機器
１９０１ 筐体
１９０２ 筐体
１９１１ 表示部
１９１２ スピーカー
１９１３ マイクロフォン
１９１４ 操作キー
１９１５ ポインティングデバイス
１９１６ カメラ用レンズ
１９１７ 外部接続端子
１９２１ キーボード
１９２２ 外部メモリスロット
１９２３ カメラ用レンズ
１９２４ ライト
１９２５ イヤフォン端子
２１００ 基板
２１０１ 画素領域
２１０２ 画素
２１０３ 走査線側入力端子
２１０４ 信号線側入力端子
２１５０ ＦＰＣ
２１５１ ＩＣ
２１６０ 駆動回路

Claims (6)

1. 基板上に絶縁層を形成し、
   前記絶縁層上に非単結晶半導体層を形成し、
   単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、
   前記非単結晶半導体層と前記単結晶半導体基板を貼り合わせ、
   前記単結晶半導体基板を前記損傷領域にて分離させることにより、前記非単結晶半導体層の一部の領域上に単結晶半導体層を形成し、
   前記非単結晶半導体層の前記一部の領域以外の領域を用いて画素領域の半導体素子を形成し、
   前記単結晶半導体層を用いて駆動回路領域の半導体素子を形成することを特徴とする半導体装置の作製方法。
2. 基板上に第１の絶縁層を形成し、
   前記第１の絶縁層上に非単結晶半導体層を形成し、
   単結晶半導体基板の表面に第２の絶縁層を形成し、
   前記単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、
   前記非単結晶半導体層と前記第２の絶縁層を貼り合わせ、
   前記単結晶半導体基板を前記損傷領域にて分離させることにより、前記非単結晶半導体層の一部の領域上に単結晶半導体層を形成し、
   前記非単結晶半導体層の前記一部の領域以外の領域を用いて画素領域の半導体素子を形成し、
   前記単結晶半導体層を用いて駆動回路領域の半導体素子を形成することを特徴とする半導体装置の作製方法。
3. 請求項１又は２において、
   前記画素領域の半導体素子を形成する前、且つ、前記駆動回路領域の半導体素子を形成する前に、
   前記非単結晶半導体層、及び、前記単結晶半導体層に対してレーザー光を照射することにより、前記非単結晶半導体層を微結晶半導体、又は、多結晶半導体に変化させると共に、前記単結晶半導体層の表面の平坦性を向上させることを特徴とする半導体装置の作製方法。
4. 基板上の絶縁層と、
   前記絶縁層上の第１の非単結晶半導体層と、
   前記絶縁層上の第２の非単結晶半導体層と、
   前記第２の非単結晶半導体層上の単結晶半導体層を有し、
   前記第１の非単結晶半導体層を用いて画素領域の半導体素子が形成されており、
   前記単結晶半導体層を用いて駆動回路領域の半導体素子が形成されていることを特徴とする半導体装置。
5. 基板上の第１の絶縁層と、
   前記第１の絶縁層上の第１の非単結晶半導体層と、
   前記第１の絶縁層上の第２の非単結晶半導体層と、
   前記第２の非単結晶半導体層上の第２の絶縁層と、
   前記第２の絶縁層上の単結晶半導体層を有し、
   前記第１の非単結晶半導体層を用いて画素領域の半導体素子が形成されており、
   前記単結晶半導体層を用いて駆動回路領域の半導体素子が形成されていることを特徴とする半導体装置。
6. 請求項４又は５に記載の半導体装置を用いた電子機器。

Images